KR20100013322A

KR20100013322A - 전자 장치, 전자 장치의 시험 방법, 및 시험 프로그램을 기록한 기록 매체

Info

Publication number: KR20100013322A
Application number: KR1020097025955A
Authority: KR
Inventors: 데루아키 야고시; 히토시 요케무라
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2007-06-12
Filing date: 2007-06-12
Publication date: 2010-02-09
Also published as: WO2008152695A1; US20100072977A1; CN101680923B; JPWO2008152695A1; KR101121823B1; CN101680923A

Abstract

신호를 수신하는 수신기(3)와, 신호를 출력하는 드라이버(2)와, 수신기(3)의 입력단에 접속되는 진폭 검출기를 갖는 진폭 측정부(10) 및 수신기(3)의 출력단에 접속되는 위상 검출기를 갖는 지터 측정부(20) 중 적어도 한쪽을 구비하고, 드라이버(2)의 출력단(2a)과 수신기(3)의 입력단(3a)을 접속함으로써, 드라이버 출력의 진폭 및 지터 중 적어도 한쪽을 측정한다.

Description

전자 장치, 전자 장치의 시험 방법{ELECTRONIC DEVICE AND ELECTRONIC DEVICE TESTING METHOD}

본 발명은, 예컨대 고속 동작을 실행하는 집적 회로와 같은 전자 장치로서, 장치의 특성을 측정하는 시험을 수행할 수 있는 전자 장치, 전자 장치의 시험 방법 및 제조 방법 등에 관한 것이다.

최근, 광대역 인터넷의 보급에 의해, 네트워크의 고속화, 대용량화 뿐만 아니라, 통신 장치, 서버, 스토리지 내에서도 보다 고속의 전자 회로 또는 전자 장치가 요구되고 있다. 이러한 전자 회로 중 예컨대 입출력 회로(I/O)에 대해서도, 각종의 고속 I/O가 개발되고 있다. 여기서 고속 I/O란, 집적 회로(LSI)에 편입된 입출력 회로이며, 데이터 속도가 1 Gbps 이상인 입출력 회로를 말하지만, 이러한 고속 I/O에서는, 그 고속 동작으로 인해 출하 시험을 수행하는 것이 곤란하였다. 즉, 외부 회로를 이용하여 테스트 신호를 입력하고자 해도, 입력할 수 있는 주파수(수100 ㎒) 및 신호(DC 입력)에 제한이 있기 때문에, 고속 I/O의 시험으로서는 유효하지 않았다. 따라서, 종래에서는, BIST(Built-In Self-Test) 회로를 집적 회로에 내장하여, 신호가 통하는지의 여부를 시험하는 신호 소통 시험만이 수행되었다.

단지 신호 소통 시험만이 수행되면, 신호 소통 시험에서 양호하다고 판정된 소자라도, 장치에 편입시키면, 편입된 소자의 특성과 기판에 의한 신호 손실 등의 결과, 신호의 정상적인 도통(導通)이 얻어지지 않는 경우가 있었다. 또한, 신호 소통 시험 뿐만 아니라, 입출력 신호의 진폭을 측정하거나 또는 지터 내력(耐力)을 확인할 수 있는 외부 시험 장치를 개발하고자 해도, 비용이 많이 들어 현실적이지 않았다.

또, 지터 측정에 대해서는 특허 문헌 1, 2에 기재된 기술이 공지되어 있고, 루프백 테스트에 대해서는 특허 문헌 3에 기재된 기술이 공지되어 있다.

특허 문헌 1: 일본 특허 제3724803호 공보

특허 문헌 2: 일본 실용신안 공개 평성 제5-41232호 공보

특허 문헌 3: 일본 특허 공개 제2004-328369호 공보

(발명이 해결하고자 하는 과제)

본 발명은 상기 문제점을 감안하여, 자체 시험을 가능하게 하는 측정부를 포함한 전자 장치, 전자 장치의 검사 방법 등을 제공하는 것을 목적으로 한다.

(과제를 해결하기 위한 수단)

상기 목적을 달성하기 위해서, 본 발명의 일 형태는, 신호를 수신하는 수신기와, 신호를 출력하는 드라이버와, 상기 수신기의 입력단에 접속되는 진폭 검출기를 갖는 진폭 측정부 및 상기 수신기의 출력단에 접속되는 위상 검출기를 갖는 지터 측정부 중 적어도 한쪽을 구비하고, 상기 드라이버의 출력단과 상기 수신기의 입력단을 접속함으로써, 드라이버 출력의 진폭 및 지터 중 적어도 한쪽을 측정하는 것을 특징으로 하는 전자 장치를 제공한다.

또한, 상기 드라이버의 출력단과 상기 수신기의 입력단을 접속하는 루프백 회로를 상기 전자 장치 내에 구비하고, 상기 드라이버의 출력단과 상기 수신기의 입력단의 접속은 그 루프백 회로에 의해 이루어지도록 구성할 수도 있다.

또한, 상기 드라이버의 진폭을 제어하는 진폭 제어기를 구비할 수도 있다. 또, 상기 드라이버의 지연을 제어하는 지연 제어기를 구비할 수도 있다.

상기 드라이버의 출력과 외부로부터의 기준 전압을 비교하는 제1 전압 비교기를 구비하고, 상기 드라이버의 출력 진폭을 캘리브레이션하도록 구성해도 좋다.

상기 진폭 측정부는, 상기 진폭 검출기에 의해 검출된 드라이버 출력 진폭에 대응하는 전압과, 외부로부터의 기준 전압을 비교하는 제2 전압 비교기를 구비하고, 상기 드라이버의 출력 진폭을 캘리브레이션한 후, 상기 루프백 회로를 통해 드라이버의 출력을 상기 진폭 검출기에 입력하고, 상기 제2 전압 비교기의 출력에 기초하여 상기 진폭 검출기를 캘리브레이션하도록 구성해도 좋다.

상기 지터 측정부의 위상 검출기는, 상기 수신기의 출력이 입력되는 한쪽 입력단과, 위상 클록이 입력되는 다른쪽 입력단을 가지며, 상기 한쪽 입력단에 상기 전자 장치 외부로부터 외부 클록을 입력하여, 상기 위상 검출기를 캘리브레이션하도록 구성해도 좋다.

상기 위상 검출기를 캘리브레이션한 후, 상기 지연 제어기로부터 소정의 지터를 드라이버 출력에 제공하고, 상기 루프백 회로를 통해 상기 수신기에 입력하며, 상기 수신기의 출력을 상기 위상 검출기의 상기 한쪽 입력단에 입력함으로써, 상기 지연 제어기를 캘리브레이션하도록 구성해도 좋다.

본 발명의 제2 형태에 따르면, 이상 설명한 전자 장치 중 적어도 하나가 실장되어 있는 것을 특징으로 하는 장치가 제공된다.

본 발명의 제3 형태에 따르면, 신호를 수신하는 수신기와, 신호를 출력하는 드라이버와, 상기 수신기의 입력단에 접속되는 진폭 검출기를 갖는 진폭 측정부 및 상기 수신기의 출력단에 접속되는 위상 검출기를 갖는 지터 측정부 중 적어도 한쪽을 구비하는 전자 장치의 시험 방법으로서, 상기 드라이버의 출력단과 상기 수신기의 입력단을 접속하고, 상기 드라이버로부터 신호를 출력하며, 상기 진폭 측정부가 구비되어 있는 경우, 상기 진폭 측정부는, 상기 드라이버로부터 출력된 신호의 진폭을 측정하고, 상기 지터 측정부가 구비되어 있는 경우, 상기 지터 측정부는 상기 드라이버로부터 출력된 신호의 지터를 측정하는 것을 특징으로 하는 시험 방법이 제공된다.

상기 드라이버의 출력단과 상기 수신기의 입력단의 접속은, 상기 전자 장치 내에 구비되며 드라이버의 출력단으로부터 상기 수신기의 출력단을 접속하는 루프백 회로에 의해 이루어질 수 있다.

또한, 상기 드라이버의 진폭을, 상기 수신기의 최소 수신 진폭값으로 설정하여, 상기 드라이버로부터 출력되는 신호의 소통을 확인할 수도 있다.

또한, 상기 드라이버의 지연을, 상기 수신기의 최대 지터 내력량으로 제어하여, 상기 드라이버로부터 출력되는 신호의 소통을 확인할 수도 있다.

또한, 상기 시험 전에, 상기 드라이버의 출력과 외부로부터의 기준 전압을 비교하여, 상기 드라이버의 출력 진폭을 캘리브레이션할 수 있다.

상기 드라이버의 출력 진폭을 캘리브레이션한 후, 상기 루프백 회로를 통해 드라이버의 출력을 상기 진폭 검출기에 입력하고, 상기 진폭 검출기에 의해 검출된 드라이버 출력 진폭에 대응하는 전압과, 외부로부터의 기준 전압을 비교함으로써, 상기 진폭 검출기를 캘리브레이션할 수 있다.

또한, 상기 시험 전에, 상기 위상 검출기의 상기 수신기의 출력이 입력되는 입력단에 외부 클록을 입력하고, 상기 위상 검출기에서 사용되는 위상 클록과 상기 외부 클록을 비교함으로써, 상기 위상 검출기를 캘리브레이션할 수 있다.

상기 위상 검출기를 캘리브레이션한 후, 상기 지연 제어기로부터 소정의 지터를 드라이버 출력에 제공하여, 상기 루프백 회로를 통해 상기 수신기에 입력하며, 상기 수신기의 출력을 상기 위상 검출기의 상기 한쪽 입력단에 입력함으로써, 상기 지연 제어기를 캘리브레이션할 수 있다.

본 발명의 제3 형태에 따르면, 신호를 수신하는 수신기와, 신호를 출력하는 드라이버와, 상기 수신기의 입력단에 접속되는 진폭 측정부 및 상기 수신기의 출력단에 접속되는 지터 측정부 중 적어도 한쪽을 제조하는 제조 공정과, 전술한 시험 방법 중 어느 하나를 이용하는 시험 공정을 포함하는 것을 특징으로 하는 전자 장치의 제조 방법이 제공된다.

본 발명의 제4 형태에 따르면, 신호를 수신하는 수신기와, 신호를 출력하는 드라이버와, 상기 수신기의 입력단에 접속되는 진폭 검출기를 갖는 진폭 측정부 및 상기 수신기의 출력단에 접속되는 위상 검출기를 갖는 지터 측정부 중 적어도 한쪽을 구비하는 전자 장치에 대해, 상기 수신기의 입력단과 상기 드라이버의 출력단을 접속한 후, 시험을 실행시키는 프로그램으로서, 상기 프로그램은, 상기 드라이버로부터 신호를 출력시키고, 상기 수신기의 입력단에 접속되는 진폭 측정부 및 상기 수신기의 출력단에 접속되는 지터 측정부 중 적어도 한쪽에 의해, 상기 드라이버로부터 출력된 신호의 진폭 및 위상 중 적어도 한쪽을 측정시키는 것을 특징으로 하는 프로그램이 제공된다.

또한, 상기 드라이버의 진폭을, 상기 수신기의 최소 수신 진폭값으로 설정하여, 상기 드라이버로부터 신호를 출력시키는 것, 및 상기 드라이버의 지연을, 상기 수신기의 최대 지터 내력량으로 제어하여, 상기 드라이버로부터 신호를 출력시키는 것 중 적어도 한쪽을 실행시켜, 신호의 소통을 확인시킬 수 있다.

(발명의 효과)

종래에서는 제조된 전자 회로에 대해 신호의 소통 시험밖에 할 수 없었으나, 본 발명에 따르면, 전자 회로의 진폭 또는 지터를 측정할 수 있기 때문에, 출하 전에 사양을 만족하는지의 여부를 판별하는 것이 가능하다. 또한, 드라이버의 진폭 설정기를 배치하면, 최소 입력 진폭값을 확인할 수도 있다. 또한, 드라이버의 지연 제어기를 배치하면, 입력 지터 내력을 확인할 수 있다. 또한, 외부로부터 기준 신호를 입력하여 각 부분의 캘리브레이션도 용이하게 실행할 수 있다.

도 1은 본 발명의 제1 실시형태인 진폭 측정을 설명하는 도면이다.

도 2는 본 발명의 실시형태에 이용하는 루프백 회로의 일례를 설명하는 도면 이다.

도 3은 본 발명의 제2 실시형태인 지터 측정을 설명하는 도면이다.

도 4는 본 발명의 제3 실시형태인 최소 입력 진폭값의 확인과, 제4 실시형태인 입력 지터 내력의 확인을 설명하는 도면이다.

도 5는 본 발명의 일 실시형태의 드라이버 출력의 캘리브레이션을 위한 회로를 도시한다.

도 6은 본 발명의 일 실시형태의 진폭 검출기의 캘리브레이션을 위한 회로를 도시한다.

도 7은 본 발명의 일 실시형태의 위상 검출기의 캘리브레이션을 위한 회로를 도시한다.

도 8은 본 발명의 일 실시형태의 지연 제어기의 캘리브레이션을 위한 회로를 도시한다.

도 9는 본 발명의 일 실시형태의 개요를 도시하는 블록도이다.

도 10은 본 발명의 일 실시형태인 집적 회로의 제조 방법을 설명하는 도면이다.

도 11은 본 발명의 집적 회로를 탑재한 배선판을 포함하는 장치를 설명하는 도면이다.

(부호의 설명)

10: 출력 진폭 측정부 2a: 출력 단자

3a: 입력 단자 8, 8a: 루프백 회로

20: 지터 측정부 50: 배선판

51, 52: 집적 회로

이하, 도면을 참조하여, 본 발명의 실시형태를 설명한다. 각 도면에서, 동일한 부호는 동일한 구성 요소를 나타낸다.

도 1은 본 발명의 제1 실시형태인 출력 진폭 측정부를 갖는 고속 I/O의 개요를 도시하는 도면이다. 출력 진폭부는, 고속 I/O와 함께 집적 회로의 일부로서, 반도체 프로세스에 의해, 집적 회로 내에 내장되어 있다.

고속 I/O의 출력부에서는, 직렬화기(serializer; 1)에 의해 병렬 데이터가 직렬 데이터로 변환된 후, 출력 드라이버(2)로부터 직렬 데이터가 출력된다.

또한, 고속 I/O의 입력부에서는 수신기(3)에 의해 직렬 데이터가 수신되고, 수신기(3)로부터 출력되는 직렬 데이터는 클록을 추출하는 CDR(Clock Data Recovery)(4)에 입력된다. CDR(4)로부터 추출된 클록은 감마 검출기(6)를 통해 워드 정렬기(word aligner) 또는 바이트 정렬기(byte aligner; 7)에 입력된다.

한편, CDR(4)로부터 출력된 직렬 데이터는 비직렬화기(deserializer; 5)에 입력된다. 비직렬화기(5)는 바이트 정렬기(7)에 의해, 그 비직렬화기(5)의 병렬 데이터의 타이밍이 맞춰지도록 제어되며, 직렬 데이터를 병렬 데이터로 변환한다.

전술한 고속 I/O의 입력부와 출력부의 구성은 공지되어 있다. 본 발명의 제1 실시형태에서는 고속 I/O의 입력부와 출력부를 서로 대향시킨다. 즉, 드라이버(2)의 출력단(2a)과 수신기(3)의 입력단(3a)을 루프백 회로(8)에 의해 접속하여, 드라 이버(2)의 출력이 수신기(3)에 입력되게 한다. 또한, 수신기(3)의 입력단(3a)에 접속되는 출력 진폭 측정부(10)를 설치한다.

출력 진폭 측정부(10)는 수신기(3)의 입력단(3a)에 접속되는 진폭 검출기(11)와, 이 진폭 검출기(11)로부터 출력되는 진폭에 대응하는 AC 출력을 DC로 변환하는 AC·DC 변환기(12)와, AC·DC 변환기(12)의 출력을 전압으로 변환하는 전압 검출기(13)와, 전압 검출기(13)의 출력을 기억하는 메모리(14)를 갖는다.

도 1에 도시하는 바와 같이, 루프백 회로(8)는 집적 회로의 외부에 제공되는 배선으로 구성될 수 있다. 그러나, 루프백 회로(8)는 집적 회로로 형성되는 프린트 배선과 같은 회로에 의해 집적 회로와 일체로 구성될 수도 있다.

도 2는 집적 회로 내에 형성한 루프백 회로를 설명하기 위한 도면이다. 도 2에서는, 설명을 용이하게 하기 위해서, 도 1에서는 2개의 선으로 나타낸 루프백 회로(8)에 대응하는 집적 회로 내의 루프백 회로(8a)를 1개의 선으로 나타내고 있다.

도 2에 도시하는 바와 같이, 집적 회로 내에 배선(8a)을 형성하고, 예컨대 반도체 스위치와 같은 스위치(8b와 8c)를 통해, 드라이버(2)의 출력단(2a) 및 수신기(3)의 입력단(3a)을 배선(8a)에 접속한다. 그리고, 스위치(8b와 8c)를 온(ON)으로 함으로써, 루프백 회로를 형성하여, 시험을 수행하도록 한다. 또한, 다른 실시형태에서도, 외부의 루프백 회로(8)를 채용할지, 내부의 루프백 회로(8a)를 채용할지는, 필요에 따라서 선택할 수 있다.

제1 실시형태에서는, 루프백 회로를 형성하여, 드라이버(2)의 출력과 수신기(3)의 입력을 서로 대향시킨 후, 출력 드라이버(2)는 01 교번(交番)의 직렬 데이 터를 출력한다. 출력된 01 교번의 직렬 데이터는 수신기(3)에 그리고 진폭 검출기(11)에 입력된다. 진폭 검출기(11)에 의해 검출된 진폭은 AC·DC 변환부(12)에 입력되어 DC 신호로 변환된다. 변환된 DC 신호는 전압 검출기(13)에 입력되어 전압이 검출된다. 검출된 전압은 메모리에 진폭 정보로서 기억되고, 정격값의 범위 내인지의 여부가 판단된다.

이와 같이 함으로써, 종래에는 소통 시험밖에 할 수 없었지만, 신호 진폭의 정량적인 시험이 가능해진다. 또한, 보드에 복수의 집적 회로를 실장한 후의 테스트에서 문제점이 발생한 경우라도, 어떤 집적 회로가 불량인지 특정하는 것이 간단해진다.

본 발명의 제2 실시형태는, 데이터의 비트열에서 발생하는 엣지의 어긋남인 지터를 측정하는 것이다. 도 3에, 제2 실시형태인 출력 지터를 측정하는 지터 측정부를 구비하는 고속 I/O의 개요를 도시한다. 지터 측정부는 고속 I/O와 함께 집적 회로의 일부로서 편입되어 있다.

제2 실시형태의 고속 I/O도 제1 실시형태와 동일한 입력부와 출력부를 구비한다. 제2 실시형태에서는, 입력부의 수신기(3)의 출력에 지터 측정부(20)가 접속되어 있다.

지터 측정부(20)는, 수신기(3)의 출력이 한쪽 입력단에 접속되는 n개의 위상 검출기(21)와, n개의 위상 검출기(21)의 다른쪽 입력단에 접속되는 위상 클록 발생기(26)와, n개의 위상 검출기(21)의 출력이 입력되는 레지스터(22)와, 레지스터(22)의 출력이 기억되는 메모리(23)와, 메모리(23)에 접속되는 지터 해석기(24) 를 구비한다. 또한, 위상 클록 발생기(26)에는, 위상 클록의 기준이 되는 기준 클록을 발생시키는 기준 클록 발생기(27)가 접속된다.

출력 지터를 측정하기 위해서는, 먼저 드라이버(2)의 출력단(2a)과 수신기(3)의 입력단(3a)을 루프백 접속하여, 드라이버(2)의 출력을 수신기(3)에 입력시키도록 한다. 드라이버(2)는 소정의 01 교번의 데이터를 출력한다. 드라이버(2)로부터의 데이터를 수신한 수신기(3)로부터의 출력은, CDR(4)에 입력되고, n개의 위상 검출기(21)의 한쪽 입력단에 입력된다. n개의 위상 검출기(21)의 다른쪽 입력단에는, 위상 클록 발생기(26)로부터, 각각 0.01UI(Unit Interval)분의 위상차를 갖는 위상 클록이 입력된다. 위상 클록 발생기(26)는 기준 클록 발생기(27)로부터 입력되는 기준 클록에 기초하여 위상 검출기에 제공하는 위상 클록을 생성한다. 기준 클록 발생기(27)는 LSI 외부에 배치해도 좋으나, 본 실시형태에서는 LSI 내부의 것을 이용하고 있다.

0.01UI분의 위상차를 가진 위상 클록이 입력되는 n개의 위상 검출기(21)는 수신기(3)의 매 0.01UI분의 데이터를 검출하여, 레지스터(22)에 일시 기억하고, 메모리(23)에 저장한다. 위상 검출기(21)에 의한 위상 검출, 레지스터(22)에 의한 일시 기억, 그리고 메모리에의 저장 공정을 수백 회 실시한 후, 메모리(23)에 저장된 정보를 판독하여, 지터 해석기에 의해 지터량을 산출한다. 산출된 지터량을 소정의 기준 지터량과 비교하여, 양호 또는 불량을 판정할 수 있다. 또한, 산출된 지터량은 예컨대 출력 포트(도시하지 않음) 내의 메모리에 기억하도록 해도 좋고, 메모리(23)에 반환하여 저장해 둘 수도 있다.

제2 실시형태에서는, 종래에는 수행할 수 없었던 지터의 측정이 가능하고, 또한, 보드에 복수의 집적 회로를 실장한 후의 테스트에서는 어떤 집적 회로가 불량인지 특정하는 것이 용이해진다.

도 4는 제3 실시형태인 최소 입력 진폭값을 확인하는 방법 및 제4 실시형태인 입력 지터 내력을 확인하는 방법을 나타내는 도면이다.

제3 실시형태에서는, 수신기(3)의 최소 입력 진폭값을 확인한다. 이를 위해서, 드라이버(2)의 출력 진폭을 설정하는 진폭 설정기(31)를 배치한다. 진폭 설정기(31)는, 수신기(3)의 정격값의 범위 밖에서 드라이버의 출력 진폭도 설정할 수 있다. 그리고, 드라이버(2)의 출력단(2a)과 수신기(3)의 입력단(3a)을 루프백 접속하여, 드라이버(2)의 출력을 수신기(3)에 입력시키도록 한다.

다음으로, 드라이버(2)를 구동하여 드라이버(2)로부터 소정의 데이터를 출력시킨다. 그 후, 수신기(3)에의 입력 신호가 수신기(3)의 최소 입력 진폭값이 되도록, 진폭 설정기(31)에 의해 드라이버(2)의 출력 진폭을 설정한다. 이 상태에서, 드라이버(2)로부터의 출력이 수신기(3)를 통해 신호 소통 가능한지의 여부를 확인한다.

제4 실시형태는 수신측이 비트 오류율을 저하시키지 않고 지터를 트랙킹(tracking)할 수 있는 능력을 나타내는 지터 내력을 확인하는 방법이다.

제4 실시형태에서는, 드라이버(2)의 지연량을 제어할 수 있는 지연 제어기(32)를 배치한다. 이 지연 제어기(32)는 수신기(3)의 정격값의 범위 밖에서 드라이버 출력의 지연량도 설정할 수 있다. 그리고, 드라이버(2)의 출력단(2a)과 수신 기(3)의 입력단(3a)을 루프백 접속하여, 드라이버(2)의 출력을 수신기(3)에 입력시키도록 한다.

다음으로, 드라이버(2)를 구동하여 드라이버(2)로부터 소정의 데이터를 출력시킨다. 그 후, 수신기(3)에의 입력 신호가 수신기(3)가 허용하는 최대 지터 내력량을 갖도록, 지연 제어기(32)에 의해 드라이버(2)의 출력 신호에 지터를 제공한다. 이 상태에서, 드라이버(2)로부터의 출력이 수신기(3)를 통해 신호 소통 가능한지의 여부를 확인한다.

제3 및 제4 실시형태에서는, 종래의 소통 시험에서는 할 수 없었던, 최소 입력 진폭값 및 최대 입력 지터 내력량을 확인할 수 있다.

이상, 출하 시험이 가능한 본 발명의 실시형태를 설명하였으나, 다음으로, 본 발명의 실시형태에 따른 캘리브레이션에 대해 설명한다. 본 발명의 실시형태에 따르면, 외부로부터 기준 신호를 입력함으로써, 캘리브레이션을 실행할 수 있다.

도 5는 출력 진폭 측정부의 출력 진폭 검출기의 캘리브레이션의 전제가 되는 드라이버 출력의 캘리브레이션을 설명하는 도면이고, 도 6은 출력 진폭 측정부의 출력 진폭 검출기의 캘리브레이션을 설명하는 도면이다. 출력 진폭 검출기(11)를 캘리브레이션하기 전에, 출력 드라이버(2)를 캘리브레이션할 필요가 있기 때문에, 먼저, 도 5를 참조하여, 드라이버 출력의 캘리브레이션을 설명한다.

도 5에 도시하는 바와 같이, 출력 드라이버(2)의 출력의 캘리브레이션을 위해, 전압 비교기(43)를 구비한다. 전압 비교기(43)에는, 드라이버(2)로부터 출력되는 출력 전압과, 외부의 기준 전압 발생기(41)로부터 출력되는 외부 기준 전압이 입력된다. 전압 비교기(43)의 출력은 메모리(44)에 기억된다. 또한, 전압 비교기(43)와 메모리(44)는 도 6에 도시하는 전압 비교기(42)와 메모리(14)를 이용해도 좋다.

드라이버(2)의 출력의 캘리브레이션은 다음과 같이 실행된다. 한쪽에서, 외부의 기준 전압 발생기(41)로부터 출력되는 기준 전압이 전압 비교기(42)의 한쪽 입력 단자에 입력된다. 다른 쪽에서, 출력 드라이버(2)는 외부 기준 전압과 동등한 전압 설정으로 H 레벨의 직류 신호를 출력하여, 전압 비교기(42)의 다른쪽 입력 단자에 입력한다. 전압 비교기(42)에서는 외부 기준 전압과 출력 드라이버(2)의 출력 전압을 비교한다. 그 결과, 오차가 있으면, 드라이버(42)의 설정을 변경해 가면서, 오차 없는 설정을 찾는다. 발견된 오차 없는 설정은 메모리(14)에 기억된다.

그리고, 출력 드라이버(2)의 출력 진폭을 설정할 때에는, 메모리(14)에 기억된 오차 없는 설정을 사용함으로써, 출력 드라이버(2)는 기준 전압 발생기(41)로부터 출력되는 기준 전압과 동일한 전압을 출력할 수 있다.

다음으로, 도 5를 참조하여, 진폭 검출기(11)의 캘리브레이션을 설명한다. 캘리브레이션을 실행하기 위해서, 입력 진폭 측정부(10)에 전압 비교기(42)를 설치한다. 전압 비교기(42)는 2개의 입력 단자를 구비하며, 한쪽 입력 단자에는, 진폭 검출기(11)에 의해 검출된 드라이버(2)의 출력 진폭에 대응하는 전압이 전압 검출기(13)로부터 입력되고, 다른쪽 단자에는, 외부의 기준 전압 발생기(41)로부터 출력되는 외부 기준 전압이 입력된다.

진폭 검출기(11)의 캘리브레이션은, 루프백 접속에 의해, 드라이버(2)의 출 력과 수신기(3)의 입력을 서로 대향시킨 후, 기준 전압 발생기(41)로부터 출력되는 외부 기준 전압과 동일 전압을 드라이버(2)로부터 출력시켜, 전압 비교기(42)에 의해 비교함으로써 실행된다.

출력 드라이버(2)는, 외부의 기준 전압과 동등한 출력이 나오도록, 도 5의 캘리브레이션의 결과를 고려해서 조정되어, 01 교번의 교류 데이터를 출력한다. 드라이버(2)의 출력단(2a)과 수신기(3)의 입력단(3a)은 루프백 접속되기 때문에, 드라이버(2)의 출력은 수신기(3)에 입력되고, 진폭 검출기(11)에 입력된다.

진폭 검출기(11)에 의해 검출된 진폭은 AC·DC 변환기(12)에 의해 직류 출력으로 변환되고, 전압 검출기(13)에 의해 그 전압이 검출된다. 전압 검출기(13)에 의해 검출된 전압은 전압 비교기(42)의 한쪽 입력단에 입력되고, 외부의 기준 전압 발생기(41)로부터 출력되는 외부 기준 전압은 전압 비교기(42)의 다른쪽 입력단에 입력된다. 이렇게 해서, 전압 검출기(13)에 의해 검출된 전압과 외부 기준 전압이 전압 비교기(42)에 의해 비교된다. 비교의 결과인 차분은 메모리(14)에 기억된다. 이후, 전압 검출기(13)에 의해 검출되는 전압값은 기억된 차분에 의해 수정된다.

도 7은 지터 측정부(20)의 위상 검출기(21)의 캘리브레이션을 설명하는 도면이다.

위상 검출기(21)를 캘리브레이션하기 위해서, 지터 측정부(20)의 수신기(3)로부터의 신호가 n개의 위상 검출기(21)에 입력되는 회로에, 예컨대 반도체 스위치로 구성되는 전환 스위치(28)를 설치한다. 전환 스위치(28)는 수신기(3)로부터의 신호와 외부 클록 발생기(45)로부터의 외부 클록을 전환하여, 어느 하나를 n개의 위상 검출기(21)에 입력한다. 외부 클록 발생기(45)는 기준 클록 발생기(27)로부터 출력되는 기준 클록에 대해 소정의 위상차를 갖는 클록을 출력한다.

위상 검출기(21)의 캘리브레이션은 다음과 같이 실행된다. 기준 클록 발생기(27)로부터 출력되는 기준 클록에 대해 소정의 위상차를 갖는 클록을, 외부 클록 발생기(45)로부터 n개의 위상 검출기의 일단에 입력한다. 각 위상 검출기(21)는 위상 클록 발생기(26)로부터 0.01UI분의 위상차를 갖는 클록이 타단에 입력되기 때문에, 각 위상 검출기(21)는 각각의 위상의 차분을 검출한다. 각 위상 검출기(21)에 의해 검출된 위상의 차분은 레지스터(22)를 통해 메모리(23)에 기억된다. 메모리(23)에 기억된 위상의 차분은 지터 해석기(24)에 의해, 외부 클록 발생기(45)로부터의 클록과의 오차를 산출하는데 이용된다. 산출된 오차는 지터 측정부(20)의 출력 보정에 이용된다.

위상 검출기(21)의 캘리브레이션이 종료되면, 출력 지터를 제공하는 지연 제어기(32)를 캘리브레이션할 수 있다.

도 8은 출력 지터를 제공하는 지연 제어기의 캘리브레이션을 설명하는 도면이다. 위상 검출기 즉 수신측의 지터 검출기의 캘리브레이션이 종료되면, 다음으로 출력 지터 제어기인 지연 제어기를 캘리브레이션할 수 있다. 또한, 도 8은 도 2와 비교하여, 지연 제어기(32)가 추가되어 있는 점에서만 상이하다.

드라이버(2)의 출력단(2a)과 수신기(3)의 입력단(3a)을 루프백 접속하여, 드라이버(2)의 출력이 수신기(3)에 입력되게 한다. 여기서, 출력 드라이버(2)의 지연을 제어하는 지연 제어기(32)로부터 미리 정해진 값만큼의 지터를 출력 신호에 인 가하여, 출력 드라이버(2)로부터 출력 신호를 내보낸다.

도 3을 참조하여 설명한 바와 같이, 수신기(3)로부터의 출력은 n개의 위상 검출기(21)에 의해, 각각 0.01UI(Unit Interval)분의 위상차를 갖는 위상 클록과 비교된다. 이 결과는 레지스터(22)를 통해 메모리(23)에 저장된다. 메모리(23)에 저장된 지터에 관한 정보에 기초하여, 지터 해석기(24)에 의해 지터량을 산출한다. 이와 같이 산출된 출력 지연 제어기의 지터는 캘리브레이션이 종료된 위상 검출기의 지터와 비교되고, 검출된 오차는 메모리(23)와 같은 메모리에 기억되어, 출력 지연 제어기의 제어값을 보정하기 위해서 이용된다.

다음으로, 도 9 및 도 10을 참조하여, 본 실시형태의 시험 공정을 포함하는 반도체 회로 제조 공정을 설명한다. 도 9는 도 1 내지 도 3을 참조하여 설명한 출력 진폭값 측정 검사, 출력 지터 측정 검사, 최소 입력 진폭값의 확인 검사, 입력 지터 내력의 확인 검사를 실행할 수 있는 전자 장치의 개략을 도시하는 블록도이다.

도 9에 도시하는 바와 같이, 드라이버(2)의 출력은 수신기(3)의 입력에 루프백 접속되고, 드라이버(2)의 출력 진폭을 측정하는 출력 진폭 측정부(10)는 수신기(3)의 입력에 접속되며, 드라이버(2)의 출력 지터를 측정하는 출력 지터 측정부(20)는 수신기(3)의 입력에 접속된다. 또한, 드라이버(2)의 진폭을 수신기(3)의 최소 입력 진폭량으로 설정하여 소통 확인을 수행하기 위한 진폭 설정기(31)와, 수신기(3)의 최대 지터 내력량을 제공하도록 제어하여, 소통 확인을 수행하기 위한 지연 제어기(32)를 구비한다.

다음으로, 도 10에 따라, 본 실시형태의 시험 공정을 포함하는 반도체 회로 제조 공정의 흐름을 설명한다.

먼저, 도 9에 도시하는 회로가 내장된 반도체 회로가 제조된다(S1). 계속해서, 검사 공정에서는, 먼저 드라이버(2)의 출력단과 수신기(3)의 입력단이 루프백 접속된다(S2). 루프백 접속은 외부 회로에 의한 접속일 수도 있고, 내부 회로에 의한 접속일 수도 있다.

루프백 접속되면, 도 5를 참조하여 설명한 드라이버(2)의 출력의 캘리브레이션이 실행된다(S3). 드라이버(2)의 출력의 캘리브레이션이 종료되면, 드라이버(2)의 출력을 사용하여, 도 6을 참조하여 설명한 진폭 측정부(10)의 진폭 검출기(11)의 캘리브레이션이 실행된다(S4).

계속해서, 도 7을 참조하여 설명한 지터 측정부(20)의 n개의 위상 검출기(21)의 캘리브레이션이 실행된다(S5). 위상 검출기(21)의 캘리브레이션이 종료되면, 그 위상 검출기(21)를 사용하여, 도 8을 참조하여 설명한 지연 제어기(32)의 캘리브레이션이 실행된다(S6).

캘리브레이션 공정이 종료되면, 도 1을 참조하여 설명한 바와 같이, 드라이버(2)의 출력 신호를 루프백 회로를 통해 진폭 측정부에 입력하여, 출력 진폭을 측정한다. 측정된 출력 진폭은 허용 범위 내에 있는지의 여부가 판정된다(S7). 다음으로, 도 3을 참조하여 설명한 바와 같이, 드라이버(2)의 출력 신호를 루프백 회로를 통해 수신기(3)에 입력하고, 수신기(3)로부터 출력되는 신호를 지터 측정부에 입력하여, 신호의 지터를 측정한다. 측정된 지터는 허용 범위 내에 들어가는지의 여부가 판정된다(S8).

계속해서, 도 4를 참조하여 설명한 바와 같이, 진폭 설정기(31)에 의해 드라이버(2)의 진폭을 수신기(3)의 최소 입력 진폭량으로 설정하여 소통 확인을 수행한다(S9). 또한, 지연 제어기(32)에 의해 드라이버(2)의 지터를, 수신기(3)의 최대 지터 내력량을 제공하도록 제어하여, 소통 확인을 수행한다(S10).

이렇게 해서, 반도체 제조 공정에 본 발명의 실시형태인 검사 공정을 포함시킴으로써, 종래에는 할 수 없었던 반도체 회로의 특성 측정에 의한 검사를 수행할 수 있다. 종래에서는 제조된 집적 회로에 대해 신호의 소통 시험밖에 할 수 없었기 때문에, 장치에 편입되고 나서 노이즈 등의 영향에 의해 오동작을 일으키는 경우가 있었으나, 본 실시형태에 따르면, 출하 전에 사양을 만족하는지의 여부를 판별하는 것이 가능하다. 따라서, 장치에 편입된 후의 집적 회로의 오동작을 감소시킬 수 있다. 또한, 검사 공정은 컴퓨터 프로그램에 의해 관리되어 실행될 수 있다.

도 11은 본 실시형태의 측정 회로를 일체화한 집적 회로를 프린트 배선판에 탑재하여 구성되는 장치를 설명하는 도면이다. 도 11에 도시하는 바와 같이, 프린트 배선판(50)에는, 원하는 처리를 실행하도록, 본 실시형태의 측정 회로를 일체화한 집적 회로(51, 52)가 그 외의 전자 부품(53)과 함께 탑재되어, 장치가 구성된다. 또한, 그 외에 장치 구성으로서 필요한 전자 부품이 배치되지만, 도면에서는 생략한다. 이러한 집적 회로가 조합되어 구성되는 장치에 있어서 불량이 발견된 경우, 개개의 집적 회로(51, 52)에 각각의 검사 회로가 일체화되어 배치되기 때문에, 불량이 발생한 부품을 특정하는 것이 용이하다.

Claims

신호를 수신하는 수신기와,

신호를 출력하는 드라이버와,

상기 수신기의 입력단에 접속되는 진폭 검출기를 갖는 진폭 측정부 및 상기 수신기의 출력단에 접속되는 위상 검출기를 갖는 지터 측정부 중 하나 이상

을 구비하고,

상기 드라이버의 출력단과 상기 수신기의 입력단을 접속함으로써, 드라이버 출력의 진폭 및 지터 중 하나 이상을 측정하는 것을 특징으로 하는 전자 장치.
제1항에 있어서, 상기 드라이버의 출력단과 상기 수신기의 입력단을 접속하는 루프백 회로를 상기 전자 장치 내에 더 구비하고, 상기 드라이버의 출력단과 상기 수신기의 입력단의 접속은 그 루프백 회로에 의해 이루어지는 것을 특징으로 하는 전자 장치.
제1항 또는 제2항에 있어서, 상기 드라이버의 진폭을 제어하는 진폭 제어기를 더 구비하는 것을 특징으로 하는 전자 장치.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 드라이버의 지연을 제어하는 지연 제어기를 더 구비하는 것을 특징으로 하는 전자 장치.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 드라이버의 출력과 외부로부터의 기준 전압을 비교하는 제1 전압 비교기를 구비하여, 상기 드라이버의 출력 진폭을 캘리브레이션하는 것을 특징으로 하는 전자 장치.
제5항에 있어서, 상기 진폭 측정부는, 상기 진폭 검출기에 의해 검출된 드라이버 출력 진폭에 대응하는 전압과, 외부로부터의 기준 전압을 비교하는 제2 전압 비교기를 구비하고, 상기 드라이버의 출력 진폭을 캘리브레이션한 후, 상기 루프백 회로를 통해 드라이버의 출력을 상기 진폭 검출기에 입력하고, 상기 제2 전압 비교기의 출력에 기초하여 상기 진폭 검출기를 캘리브레이션하는 것을 특징으로 하는 전자 장치.
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 지터 측정부의 위상 검출기는 상기 수신기의 출력이 입력되는 한쪽 입력단과, 위상 클록이 입력되는 다른쪽 입력단을 가지며, 상기 한쪽 입력단에 상기 전자 장치의 외부로부터 외부 클록을 입력하여, 상기 위상 검출기를 캘리브레이션하는 것을 특징으로 하는 전자 장치.
제7항에 있어서, 상기 위상 검출기를 캘리브레이션한 후, 상기 지연 제어기에 의해 미리 정해진 지터를 드라이버 출력에 제공하여, 상기 루프백 회로를 통해 상기 수신기에 입력하며, 상기 수신기의 출력을 상기 위상 검출기의 상기 한쪽 입 력단에 입력함으로써, 상기 지연 제어기를 캘리브레이션하는 것을 특징으로 하는 전자 장치.
제1항 내지 제8항 중 어느 한 항에 기재한 전자 장치가 실장되어 있는 것을 특징으로 하는 장치.
신호를 수신하는 수신기와, 신호를 출력하는 드라이버와, 상기 수신기의 입력단에 접속되는 진폭 검출기를 갖는 진폭 측정부 및 상기 수신기의 출력단에 접속되는 위상 검출기를 갖는 지터 측정부 중 하나 이상을 구비하는 전자 장치의 시험 방법으로서,

상기 드라이버의 출력단과 상기 수신기의 입력단을 접속하고,

상기 드라이버로부터 신호를 출력하며,

상기 진폭 측정부가 구비되어 있는 경우, 상기 진폭 측정부는 상기 드라이버로부터 출력된 신호의 진폭을 측정하고, 상기 지터 측정부가 구비되어 있는 경우, 상기 지터 측정부는 상기 드라이버로부터 출력된 신호의 지터를 측정하는

것을 특징으로 하는 시험 방법.
제10항에 있어서, 상기 드라이버의 출력단과 상기 수신기의 입력단의 접속은, 상기 전자 장치 내에 구비되며 드라이버의 출력단으로부터 상기 수신기의 출력단을 접속하는 루프백 회로에 의해 이루어지는 것을 특징으로 하는 시험 방법.
제10항 또는 제11항에 있어서, 상기 드라이버의 진폭을, 상기 수신기의 최소 수신 진폭값으로 설정하여, 상기 드라이버로부터 출력되는 신호의 소통을 확인하는 것을 특징으로 하는 시험 방법.
제10항 내지 제12항 중 어느 한 항에 있어서, 상기 드라이버의 지연을, 상기 수신기의 최대 지터 내력량으로 제어하여, 상기 드라이버로부터 출력되는 신호의 소통을 확인하는 것을 특징으로 하는 시험 방법.
제10항 내지 제13항 중 어느 한 항에 있어서, 상기 시험 전에, 상기 드라이버의 출력과 외부로부터의 기준 전압을 비교하여, 상기 드라이버의 출력 진폭을 캘리브레이션하는 것을 특징으로 하는 시험 방법.
제14항에 있어서, 상기 드라이버의 출력 진폭을 캘리브레이션한 후, 상기 루프백 회로를 통해 드라이버의 출력을 상기 진폭 검출기에 입력하고, 상기 진폭 검출기에 의해 검출된 드라이버 출력 진폭에 대응하는 전압과, 외부로부터의 기준 전압을 비교함으로써, 상기 진폭 검출기를 캘리브레이션하는 것을 특징으로 하는 시험 방법.
제10항 내지 제15항 중 어느 한 항에 있어서, 상기 시험 전에, 상기 위상 검 출기의 상기 수신기의 출력이 입력되는 입력단에 외부 클록을 입력하고, 상기 위상 검출기에서 사용되는 위상 클록과 상기 외부 클록을 비교함으로써, 상기 위상 검출기를 캘리브레이션하는 것을 특징으로 하는 시험 방법.
제16항에 있어서, 상기 위상 검출기를 캘리브레이션한 후, 상기 지연 제어기에 의해 미리 정해진 지터를 드라이버 출력에 제공하여, 상기 루프백 회로를 통해 상기 수신기에 입력하며, 상기 수신기의 출력을 상기 위상 검출기의 상기 한쪽 입력단에 입력함으로써, 상기 지연 제어기를 캘리브레이션하는 것을 특징으로 하는 시험 방법.
신호를 수신하는 수신기와, 신호를 출력하는 드라이버와, 상기 수신기의 입력단에 접속되는 진폭 측정부 및 상기 수신기의 출력단에 접속되는 지터 측정부 중 하나 이상을 제조하는 제조 공정과,

제10항 내지 제17항 중 어느 한 항에 기재한 시험 방법을 이용하는 시험 공정

을 포함하는 것을 특징으로 하는 전자 장치의 제조 방법.
신호를 수신하는 수신기와, 신호를 출력하는 드라이버와, 상기 수신기의 입력단에 접속되는 진폭 검출기를 갖는 진폭 측정부 및 상기 수신기의 출력단에 접속되는 위상 검출기를 갖는 지터 측정부 중 하나 이상을 구비하는 전자 장치에 대해, 상기 수신기의 입력단과 상기 드라이버의 출력단을 접속한 후, 시험을 실행시키는 프로그램으로서,

상기 프로그램은,

상기 드라이버로부터 신호를 출력시키고,

상기 수신기의 입력단에 접속되는 진폭 측정부 및 상기 수신기의 출력단에 접속되는 지터 측정부 중 하나 이상에 의해, 상기 드라이버로부터 출력된 신호의 진폭 및 위상 중 하나 이상을 측정시키는

것을 특징으로 하는 프로그램.
제19항에 있어서, 상기 드라이버의 진폭을 상기 수신기의 최소 수신 진폭값으로 설정하여, 상기 드라이버로부터 신호를 출력시키는 것, 및 상기 드라이버의 지연을 상기 수신기의 최대 지터 내력량으로 제어하여, 상기 드라이버로부터 신호를 출력시키는 것 중 하나 이상을 실행시켜, 신호의 소통을 확인시키는 것을 특징으로 하는 프로그램.