KR20100011382A - 패턴 위치 결정 방법, 캐비티 위치 결정 방법 및 솔더 범프형성 방법 - Google Patents

패턴 위치 결정 방법, 캐비티 위치 결정 방법 및 솔더 범프형성 방법 Download PDF

Info

Publication number
KR20100011382A
KR20100011382A KR1020080072576A KR20080072576A KR20100011382A KR 20100011382 A KR20100011382 A KR 20100011382A KR 1020080072576 A KR1020080072576 A KR 1020080072576A KR 20080072576 A KR20080072576 A KR 20080072576A KR 20100011382 A KR20100011382 A KR 20100011382A
Authority
KR
South Korea
Prior art keywords
pattern
thermal
substrate
deformation
cavity
Prior art date
Application number
KR1020080072576A
Other languages
English (en)
Other versions
KR101007932B1 (ko
Inventor
엄기상
임정호
Original Assignee
세크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세크론 주식회사 filed Critical 세크론 주식회사
Priority to KR1020080072576A priority Critical patent/KR101007932B1/ko
Priority to PCT/KR2009/001898 priority patent/WO2010011017A1/en
Priority to TW098112285A priority patent/TWI396244B/zh
Publication of KR20100011382A publication Critical patent/KR20100011382A/ko
Application granted granted Critical
Publication of KR101007932B1 publication Critical patent/KR101007932B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

패턴 위치 결정 방법에 있어서, 제1 패턴이 형성되는 제1 기판의 단위 길이당 열변형량으로 정의되는 제1 열변형비(Δl1)를 도출한 후, 제1 패턴에 대응하는 제2 패턴이 형성되고, 제1 기판과 서로 다른 열팽창률을 갖는 제2 기판의 단위 길이당 열변형량으로 정의되는 제2 열변형비(Δl2)를 도출한 후, 제1 및 제2 열변형비들(Δl1, Δl2)을 고려하여 제1 패턴의 열변형전 위치(L11)에 대응되는 제2 패턴의 열변형전 위치(L21)를 결정한다. 따라서 제1 패턴 및 제2 패턴의 열변형후 위치가 실질적으로 동일하도록 얼라인될 수 있다.

Description

패턴 위치 결정 방법, 캐비티 위치 결정 방법 및 솔더 범프 형성 방법{METHOD OF DETERMINING A POSITION OF A PATTERN, METHOD OF DETERMINING A POSITION OF A CAVITY AND METHOD OF FORMING A SOLDER BUMP}
본 발명은 패턴 위치 결정 방법, 캐비티 위치 결정 방법 및 솔더 범프 형성 방법에 관한 것이다. 더욱 상세하게는 본 발명은 서로 다른 열 팽창 계수를 갖는 기판들 상에 각각 형성되는 패턴들을 상호 얼라인시키기 위하여 열팽창 계수를 고려하여 패턴의 위치를 결정하는 패턴 위치 결정 방법, 이를 이용하여 기판에 형성된 패턴에 대응되어 몰드에 형성되는 캐비티의 위치 결정 방법 및 상기 캐비티의 위치 결정 방법을 이용하여 기판 상에 범프를 형성하는 솔더 범프 형성 방법에 관한 것이다.
최근 마이크로 전자 패키징 기술은 접속 방법에서 와이어 본딩으로부터 솔더 범프로 변화하고 있다. 솔더 범프를 이용하는 기술은 다양하게 알려져 있다. 예를 들면, 전기 도금, 솔더 페이스트 프린팅, 증발 탈수법, 솔더볼의 직접 부착 등이 알려져 있다.
특히, C4NP(controlled collapse chip connection new process) 기술은 낮은 비용으로 미세 피치를 구현할 수 있으며 반도체 장치의 신뢰도를 향상시킬 수 있다는 장점으로 인해 크게 주목받고 있다. 상기 C4NP 기술의 예는 미합중국 특허 제5,607,099호, 제5,775,569호, 제6,025,258호 등에 개시되어 있다.
상기 C4NP 기술에 의하면, 구형의 솔더 범프들은 템플릿의 캐비티들 내에서 형성되며 상기 솔더 범프들은 웨이퍼의 범프 패드들 상에 열압착된다. 상기 범프 패드들은 웨이퍼 상에 형성된 반도체 칩의 금속 배선들과 연결되어 있으며, 상기 범프 패드들 상에는 UBM(under bump metallurgy) 패드들이 구비될 수 있다. 상기 UBM 패드들은 상기 솔더 범프들과 범프 패드들 사이에서 접착력을 향상시키기 위하여 제공될 수 있다.
상기와 같이 솔더 범프들이 전달된 웨이퍼의 반도체 칩들은 다이싱 공정에 의해 개별화될 수 있다. 상기 개별화된 반도체 칩은 열압착 공정과 언더필(under fill) 공정을 통해 기판 상에 접합될 수 있으며, 이에 의해 플립칩이 제조될 수 있다.
상기 솔더 범프들을 형성하기 위하여 상기 템플릿의 캐비티들 내에는 용융된 솔더가 주입될 수 있다. 상기 템플릿의 캐비티들 내에서 솔더들이 용융되면서 구형의 솔더 범프들로 형성된다. 템플릿에 형성된 캐비티들과 기판에 형성된 범프 패드들을 정렬시킨 후 , 템플릿과 범프 패드들이 형성된 기판을 가열하여 상기 구형의 솔더 범프들을 범프 패드들로 각각 전달시켜 기판의 범프 패드들 상에 솔더 범프를 각각 형성한다.
여기서, 템플릿과 기판 간에 서로 다른 열팽창 계수를 가질 수 있다. 이때, 템플릿의 솔더 범프들을 기판의 범프 패드로 전달하기 위하여 가열할 경우, 템플릿과 기판이 서로 다른 열팽창값을 가진다. 따라서 솔더 범프들과 범프 패드들의 위치가 오정렬될 수 있다. 이를 방지하기 위하여, 상호 열팽창 계수가 실질적으로 동일한 템플릿과 기판이 적용되어야 한다. 또는 템플릿과 기판이 30% 이내의 열팽창 계수의 차이를 갖는 물질로 형성되어야 한다. 결과적으로 템플릿과 기판의 선택에 있어서 재질적인 제한이 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명의 목적은 열팽창 계수의 차이에 대한 제한없이 다양한 재질의 기판들 상에 각각 형성되는 패턴들의 위치를 결정할 수 있도록 하는 패턴 위치 결정 방법을 제공하는 것이다.
본 발명의 다른 목적은 열팽창 계수의 차이에 대한 제한없이 템플릿 상에 형성되는 캐비티의 위치를 결정할 수 있는 템플릿용 캐비티 위치 결정 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 열팽창 계수의 차이에 대한 제한없이 템플릿에 형성되는 캐비티의 위치를 결정하여 기판 상에 솔더 범프를 형성할 수 있는 솔더 범프 형성 방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 패턴 위치 결정 방법에 있어서, 제1 패턴이 형성되는 제1 기판의 단위 길이당 열변형량으로 정의되는 제1 열변형비(Δl1)를 도출한 후, 상기 제1 패턴에 대응하는 제2 패턴이 형성되고, 상기 제1 기판과 서로 다른 열팽창률을 갖는 제2 기판의 단위 길이당 열변형량으로 정의되는 제2 열변형비(Δl2)를 도출한다. 이어서, 상기 제1 및 제2 열변형비들(Δl1, Δl2)을 고려하여 상기 제1 패턴의 열변형전 위치(L11)에 대응되는 상기 제2 패턴의 열변형전 위치(L21)를 결정한다. 여기서, 상기 제2 패턴의 열 변형전 위치(L21)는
Figure 112008053512244-PAT00001
-식(1)-에 의하여 결정될 수 있다. 또한, 상기 제2 패턴의 열변형전 위치(L21)를 결정하기 위하여, 상기 제1 패턴의 열변형전 위치(L11)를 결정한 후, 상기 제1 패턴의 열변형전 위치(L11) 및 상기 제1 열변형비(Δl1)를 이용하여
Figure 112008053512244-PAT00002
-식(2)- 을 이용하여 상기 제1 패턴의 열변형후 위치(L12)를 산출한다. 이어서, 상기 제2 패턴의 열변형후 위치(L22)에 관한
Figure 112008053512244-PAT00003
-식(3)- 및 상기 식 (2)로부터 상기 제1 패턴의 열변형후 위치(L12) 및 상기 제2 패턴의 열변형후 위치(L22)가 동일하는 조건을 이용하여 상기 제2 패턴의 열변형전 위치(L21)를 도출할 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 템플릿용 캐비티의 위치 결정 방법에 있어서, 패턴이 형성되는 웨이퍼의 단위 길이당 열변형량으로 정의되는 제1 열변형비(Δl1)를 도출한 후, 상기 패턴에 대응하는 캐비티가 형성되고, 상기 웨이퍼와 서로 다른 열팽창률을 갖는 템플릿의 단위 길이당 열변형량으로 정의되는 제2 열변형비(Δl2)를 도출한다. 이어서, 상기 제1 및 제2 열변형비들(Δl1, Δl2) 및 상기 패턴의 열변형전 위치(Zw)를 고려하여 상기 캐비티의 열변형전 위치(Zc)를 결정한다. 여기서, 상기 캐비티의 열변형전 위치(Zc) 는,
Figure 112008053512244-PAT00004
-식(4)-에 의하여 결정될 수 있다.
상술한 본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 솔더 범프 형성 방법에 있어서, 특정 위치에 범프 패드가 형성되고, 단위 길이당 열변형량으로 정의되는 제1 열변형비(Δl1)를 갖는 기판을 마련한 후, 상기 웨이퍼와 서로 다른 열팽창률을 갖고, 단위 길이당 열변형량으로 정의되는 제2 열변형비(Δl2)를 갖는 템플릿을 마련한다. 이어서, 상기 솔더 범프에 대응되도록 상기 템플릿의 일면에 형성되고, 상기 제1 및 제2 열변형비들(Δl1 ,Δl2)을 고려하여 형성 위치가 결정되는 캐비티를 형성하고, 상기 캐비티에 솔더 재료를 충진한다. 상기 템플릿을 리프로우시켜 상기 솔더 재료로부터 상기 캐비티 내에 솔더를 형성한 후, 상기 기판 및 상기 템플릿을 얼라인시키고, 상기 템플릿 및 상기 기판을 가열시켜 상기 솔더를 상기 범프 패드 상으로 전사시킨다. 여기서,상기 캐비티를 형성하기 위하여, 상기 제1 및 제2 열변형비들 및 상기 패턴의 열변형전 위치(Zw)를 고려하여 상기 캐비티의 열변형전 위치(Zc)를
Figure 112008053512244-PAT00005
-식(5)-에 의하여 결정할 수 있다.
이러한 패턴 위치 결정 방법에 따르면,제1 기판 및 제2 기판의 열팽창 계수 차이에 관계없이 제2 기판에 형성되는 제2 패턴의 열팽창전 위치를 결정할 수 있 다. 따라서 제1 기판 및 제2 기판의 열팽창 계수 차이를 고려하지 않고 제1 기판 및 제2 기판이 선택될 수 있으므로 제1 및 제2 기판들의 재질 선택의 자유도가 향상된다. 또한 제1 및 제2 패턴들 간의 정렬 오차가 감소하여 고정밀도를 갖는 공정이 구현될 수 있다.
첨부한 도면을 참조하여 본 발명의 실시예에 따른 패턴 위치 결정 방법, 템플릿용 캐비티의 위치 결정 방법 및 솔더 범프 형성 방법에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나, 개략적인 구성을 이해하기 위하여 실제보다 축소하여 도시한 것이다.
또한, 제1 및 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 패턴 위치 결정 방법을 설명하기 위한 순서도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 패턴 위치 결정 방법에 있어서, 제1 패턴이 형성되는 제1 기판의 제1 열변형비(△l1)를 도출한다(S110). 여기서, 제1 열변형비(△l1)는 제1 기판에 대한 온도 변화시 단위 길이당 열변형량으로 정의된다. 예를 들면, 제1 열변형비(△l1)는 제1 온도에서 제2 온도로 변경될 경우 제1 기판의 장변의 길이에 대하여 열변형량으로 구할 수 있다. 다만 온도 변화량은 임의로 조절될 수 있다.
제1 기판의 예로는 반도체 회로 소자가 형성된 반도체 기판을 들 수 있다. 또한, 제1 패턴은 반도체 기판 상에 형성된 상기 반도체 회로 소자와 전기적으로 연결되는 패드일 수 있다. 이 경우 상기 패드는 그 상부에 솔더 범프가 형성되는 범프 패드일 수 있다. 또한 제1 패턴은 복수로 배열될 수 있다.
한편, 제1 기판의 예는 다양하게 변경될 수 있다.
제2 패턴이 형성되는 제2 기판의 제2 열변형비(△l2)를 도출한다(S120). 여기서, 제2 열변형비(△l2)는 제2 기판에 대한 온도 변화시 단위 길이당 열변형량으로 정의된다. 예를 들면, 제2 열변형비(△l2)는 제1 온도에서 제2 온도로 변경될 경우 제2 기판의 장변의 길이에 대하여 열변형량으로 구할 수 있다. 다만 온도 변화량은 임의로 조절될 수 있다.
한편, 제2 기판은 제1 기판과 서로 다른 열팽창 계수(coefficient of thermal expansion; CTE)를 가질 수 있다. 예를 들면, 제2 기판은 제1 기판보다 큰 열팽창 계수를 가질 수 있다. 상기 제1 및 제2 기판이 각각 갖는 열팽창 계수의 상대적인 차이는 약 30% 이상일 수 있다. 예를 들면, 제1 기판이 실리콘일 경우 약 3.2ㅧ10-6/℃의 열팽창 계수를 갖고, 제2 기판이 유리일 경우 약 4.5ㅧ10-6/℃의 열팽창 계수를 갖는다. 이때 상기 제1 및 제2 기판이 각각 갖는 열팽창 계수의 상대적인 차이는 약 140% 이다. 결과적으로, 상기 제1 및 제2 기판들이 각각 갖는 열팽창 계수의 상대적인 차이는 그 범위의 제한이 없다.
또한, 제1 및 제2 기판들이 상호 정렬될 때, 제2 패턴은 상기 제2 온도에서 상기 제1 패턴에 대응되는 위치에 배치된다. 즉, 상기 제1 및 제2 기판들이 상기 제2 온도에서 정렬될 때, 제1 및 제2 패턴들은 상호 마주보도록 배치될 수 있다.
상기 제1 및 제2 열팽창비(△l1,△l2)를 고려하여 상기 제1 패턴의 열변형전 위치(L11)에 대응되는 상기 제2 패턴의 열변형전 위치(L22)를 결정한다(S130).
본 발명의 일 실시예에 있어서, 상기 제2 패턴의 열변형전 위치(L21)를 결정하는 단계에 있어서, 먼저 제1 패턴의 열변형전 위치(L11)를 결정한다(S131). 상기 제1 패턴의 열변형전 위치(L11) 및 제1 열변형비(△l1)를 이용하여 하기 식(2)에 의하여 상기 제1 패턴의 열변형후 위치(L12)를 산출한다(S133).
Figure 112008053512244-PAT00006
- 식(2)-
이어서, 상기 제1 및 제2 기판들이 상기 제2 온도로 설정되어 상기 제1 및 제2 기판들에 열변형이 발생한다. 여기서, 상기 제1 패턴 및 상기 제2 패턴이 얼라인되어야 할 경우, 상기 제1 패턴의 열변형후 위치(L12) 및 상기 제2 패턴의 열변형후 위치(L22)가 동일하여야 한다. 따라서, 상기 제1 패턴의 열변형후 위치(L12) 및 상기 제2 패턴의 열변형후 위치(L22)가 동일하다는 조건을 이용하여 상기 제2 패턴의 열변형전 위치(L21)를 도출한다(S135).
여기서, 상기 제2 패턴의 열변형후 위치(L22)는 하기의 식(3)에 의하여 도출된다.
Figure 112008053512244-PAT00007
- 식(3)-
따라서, 상기 제1 패턴의 열변형후 위치(L12) 및 상기 제2 패턴의 열변형후 위치(L22)가 동일하다는 조건에 의하여,
Figure 112008053512244-PAT00008
-식(4) -
∴
Figure 112008053512244-PAT00009
-식(1)-
본 발명의 일 실시예에 따르면, 제1 및 제2 기판들이 서로 다른 열팽창 계수를 가지고, 상기 제1 및 제2 기판들의 열팽창계수의 상대적인 차이가 약 30% 이상을 가질 경우에도 제1 기판의 열팽창비와 제2 기판의 열팽창비를 알고 제1 기판에 형성되는 제1 패턴의 열변형전 위치를 설정할 경우 제2 기판에 형성되는 제2 패턴의 열변형전 위치를 결정할 수 있다. 따라서 제1 및 제2 기판들의 상대적인 열팽창 계수의 차이의 범위에 제한없이 제1 패턴의 열변형전 위치를 결정할 경우 제2 패턴의 열변형전 위치를 결정할 수 있다. 결과적으로 상기 제1 및 제2 기판들의 열팽창 계수의 차이에 따른 재질적인 제약없이 상기 제1 및 제2 기판들을 선택할 수 있다.
이하, 제1 기판 및 제2 기판 상에 각각 제1 패턴 및 제2 패턴들을 형성하여 특정 온도에서 열변형비를 도출하여 제2 패턴의 열변형전 위치를 결정하는 예에 대하여 설명하기로 한다.
제1 기판은 실리콘 물질로 형성되었다. 실리콘 물질로 이루어진 제1 기판은 3.2 ㅧ 10-6 /℃의 열팽창 계수를 가졌다. 제1 기판의 가로ㅧ세로ㅧ두께에 관한 규격은 25 ㎜ㅧ300 ㎜ㅧ10 ㎜이었다.
제1 기판에 형성되는 제1 패턴은 가로ㅧ세로에 관하여 10 ㎜ㅧ5 ㎜이었다. 또한, 제1 패턴은 복수로 등간격으로 배치되었으며, 세로 방향으로 20 ㎜ 간격으로 배열되었다. 즉, 제1 패턴들의 위치는 제1 기판의 세로 방향의 끝단에서부터 측정되었다. 제1 패턴의 열변형전 위치(L11)는 10㎜, 30㎜, 50㎜, 70㎜, 90㎜, 110㎜, 130㎜, 150㎜, 170㎜, 190㎜, 210㎜, 230㎜, 250㎜, 270㎜, 290㎜로 이격된 위치에 배열되었다.
제2 기판은 치과용 유리(Dental Glass)로 형성되었다. 상기 치과용 유리로 이루어진 제2 기판은 4.5 ㅧ 10-6 /℃의 열팽창 계수를 가졌다. 제2 기판의 가로ㅧ세로ㅧ두께에 관한 규격은 25 ㎜ㅧ300 ㎜ㅧ10 ㎜이었다. 따라서 제1 기판 및 제2 기판의 상대적인 열팽창 계수의 차이는 약 140%이었다.
한편, 제1 및 제2 기판은 상온(25℃)의 제1 온도에서 250℃의 제2 온도 분위기로 변경되었다.
제1 기판의 열변형비(△l1)는 제1 기판의 가로 길이에 대한 열변형률로서 0.000104이었다. 또한, 제2 기판의 열변형비(△l2)는 제2 기판의 가로 길이에 대한 열변형률로서 0.000074이었다.
상술한 식(1)
Figure 112008053512244-PAT00010
에 의거하여 제2 패턴의 열변형전 위치(L21)를 계산하였다. 그 계산 결과는 하기 표1에 기술되어 있다.
표1
번호 제1 패턴의 열변형전 위치(L11)/㎜ 제2 패턴의 열변형전 예상위치(L21)/㎜
1 10 9.997
2 30 29.991
3 50 49.985
4 70 69.979
5 90 89.973
6 110 109.967
7 130 129.961
8 150 149.955
9 170 169.949
10 190 189.943
11 210 209.937
12 230 229.931
13 250 249.925
14 270 269.919
15 290 289.912
이어서, 상기 제2 기판 상에 상기 제2 패턴의 열변형전 위치(L21)에 각각 제2 패턴들을 형성하였다. 상기 제2 패턴들의 열변형전 위치(L21)는 제2 기판의 세로 방향의 끝단에서 측정하였다.
한편, 제1 기판에 형성된 제1 패턴들을 상기 제2 온도로 열변형시키고 제2 기판에 형성된 제2 패턴들을 상기 제2 온도로 열변형시켰다. 이때 제1 기판에 형성된 제1 패턴들의 열변형후 위치(L12)와 제2 기판에 형성된 제2 패턴들의 열변형후 위치(L22)는 하기의 표2 및 표3에 기술되어 있다.
표2
번호 제1 패턴의 열변형전 위치(L11)/㎜ 열변형량/㎜ 제1 패턴의 열변형후 실제위치(L12)/㎜
1 10 0.0091 10.009
2 30 0.0230 30.023
3 50 0.0377 50.038
4 70 0.0524 70.052
5 90 0.0672 90.067
6 110 0.0819 110.082
7 130 0.0966 130.097
8 150 0.1113 150.111
9 170 0.1261 170.126
10 190 0.1408 190.141
11 210 0.1555 210.156
12 230 0.1702 230.170
13 250 0.1849 250.185
14 270 0.1997 270.200
15 290 0.2144 290.214
표3
번호 제2패턴의 열변형전 위치(L21)/㎜ 열변형량/㎜ 제2 패턴의 열변형후 실제위치(L22)/㎜
1 9.997 0.01274 10.009
2 29.991 0.03240 30.023
3 49.985 0.05303 50.028
4 69.979 0.07073 70.050
5 89.973 0.09442 90.067
6 109.967 0.11510 110.082
7 129.961 0.13580 130.097
8 149.955 0.15650 150.111
9 169.949 0.17720 170.126
10 189.943 0.19790 190.141
11 209.931 0.21860 210.150
12 229.931 0.23930 230.170
13 249.925 0.26000 250.185
14 269.919 0.28070 270.200
15 289.913 0.30140 290.214
이하, 제1 패턴의 열변형후 위치(L12) 및 제2 패턴의 열변형후 위치(L22)에 대하여 상호 비교하였다.
표4
번호 제1 패턴의 열변형후 실제위치(L12)/㎜ 제2 패턴의 열변형후 실제위치(L22)/㎜ 차이/㎛
1 10.009 10.009 0
2 30.023 30.023 0
3 50.038 50.028 0
4 70.052 70.050 2
5 90.067 90.067 0
6 110.082 110.082 0
7 130.097 130.097 0
8 150.111 150.111 0
9 170.126 170.126 0
10 190.141 190.141 0
11 210.156 210.150 6
12 230.170 230.170 0
13 250.185 250.185 0
14 270.200 270.200 0
15 290.214 290.214 0
표4에 언급되어 있는 바와 같이 열변형후 제1 패턴 및 제2 패턴간의 위치 차이는 모두 6㎛ 이하로 측정되었다. 따라서 10㎛이하의 정렬 오차 범위를 갖는 제1 및 제2 기판의 위치 차이가 양품으로 판정될 경우 제1 및 제2 패턴들 간의 위치 차이는 모두 양품으로 판정될 수 있다.
본 발명에 따르면 제1 기판 및 제2 기판의 열팽창 계수 차이에 관계없이 제2 기판에 형성되는 제2 패턴의 열팽창전 위치를 결정할 수 있다. 따라서 제1 기판 및 제2 기판의 열팽창 계수 차이를 고려하지 않고 제1 기판 및 제2 기판이 선택될 수 있으므로 제1 및 제2 기판들의 재질 선택의 자유도가 향상된다. 또한 제1 및 제2 패턴들 간의 정렬 오차가 감소하여 고정밀도를 갖는 공정이 구현될 수 있다.
도 2는 본 발명의 일 실시예에 따른 템플릿용 캐비티 위치 결정 방법을 설명하기 위한 순서도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 템플릿용 캐비티 위치 결정 방법에 있어서, 패턴이 형성되는 웨이퍼의 제1 열변형비(△l1)를 도출한다(S210). 여기서, 제1 열변형비(△l1)는 웨이퍼에 대한 온도 변화시 단위 길이당 열변형량으로 정의된다. 예를 들면, 제1 열변형비(△l1)는 제1 온도에서 제2 온도로 변경될 경우 웨이퍼의 장변의 길이에 대하여 열변형량으로 구할 수 있다. 다만 온도 변화량은 임의로 조절될 수 있다.
웨이퍼 상에는 반도체 회로 소자가 형성될 수 있다. 또한, 패턴은 웨이퍼 상에 형성된 상기 반도체 회로 소자와 전기적으로 연결되는 패드일 수 있다. 이 경우 상기 패드는 그 상부에 솔더 범프가 형성되는 범프 패드일 수 있다. 또한 패턴은 복수로 배열될 수 있다.
캐비티가 형성되는 템플릿의 제2 열변형비(△l2)를 도출한다(S220). 여기서, 제2 열변형비(△l2)는 템플릿에 대한 온도 변화시 단위 길이당 열변형량으로 정의된다. 예를 들면, 제2 열변형비(△l2)는 제1 온도에서 제2 온도로 변경될 경우 템플릿의 장변의 길이에 대하여 열변형량으로 구할 수 있다. 다만 온도 변화량은 임의로 조절될 수 있다.
한편, 템플릿은 웨이퍼와 서로 다른 열팽창 계수(coefficient of thermal expansion; CTE)를 가질 수 있다. 예를 들면, 템플릿은 웨이퍼보다 큰 열팽창 계수를 가질 수 있다. 상기 템플릿과 웨이퍼가 각각 가지는 열팽창 계수의 상대적인 차이는 약 30% 이상일 수 있다. 예를 들면, 웨이퍼가 실리콘일 경우 약 3.2ㅧ10-6/℃의 열팽창 계수를 갖고, 템플릿이 유리일 경우 약 4.5ㅧ10-6/℃의 열팽창 계수를 갖 는다. 이때 상기 템플릿과 웨이퍼가 각각 갖는 열팽창 계수의 상대적인 차이는 약 140% 이다. 결과적으로, 상기 템플릿과 웨이퍼가 각각 갖는 열팽창 계수의 상대적인 차이는 그 범위의 제한이 없다.
또한, 상기 템플릿과 웨이퍼가 상호 정렬될 때, 캐비티는 상기 제2 온도에서 상기 패턴에 대응되는 위치에 배치된다. 즉, 상기 템플릿과 웨이퍼가 상기 제2 온도에서 정렬될 때, 패턴 및 캐비티는 상호 마주보도록 배치될 수 있다.
상기 제1 및 제2 열팽창비(△l1,△l2)를 고려하여 상기 패턴의 열변형전 위치(Zw)에 대응되는 상기 캐비티의 열변형전 위치(Zc)를 결정한다(S230). 상기 캐비티의 열변형전 위치(Zc)는 하기 식(5)에 의하여 결정될 수 있다.
∴
Figure 112008053512244-PAT00011
-식(5)-
상기 캐비티의 열변형전 위치(Zc)는 도1을 참고로 설명한 상기 제2 패턴의 열변형전 위치(L21)를 결정하는 방법과 실질적으로 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
본 발명에 따르면, 웨이퍼 및 템플릿이 서로 다른 열팽창 계수를 가지고, 상기 웨이퍼 및 템플릿의 열팽창 계수의 상대적인 차이가 약 30% 이상을 가질 경우에도 웨이퍼의 열팽창비와 템플릿의 열팽창비를 산정하고 웨이퍼에 형성되는 패턴의 열변형전 위치를 설정할 경우 템플릿에 형성되는 캐비티의 열변형전 위치를 결정할 수 있다. 따라서 웨이퍼 및 템플릿의 상대적인 열팽창 계수의 차이의 범위에 제한 없이 패턴의 열변형전 위치를 결정할 경우 캐비티의 열변형전 위치를 결정할 수 있다. 결과적으로 상기 웨이퍼 및 템플릿의 열팽창 계수의 차이에 따른 재질적인 제약없이 상기 웨이퍼 및 템플릿을 선택할 수 있다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 솔더 범프 형성 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 기판(20) 상에는 특정 위치에 범프 패드(25)가 형성된다. 기판(20)은 온도 변화에 따른 단위 길이당 열변형량으로 정의되는 제1 열변형비(△l1)를 갖는다.
범프 패드(25)는 복수로 형성될 수 있다. 범프 패드(25)의 열변형전 위치(Zw)는 임의로 조절될 수 있다. 범프 패드(25)는 후술하는 템플릿의 캐비티에 대응된다. 범프 패드(25) 상에는 UBM(under bump metallurgy) 패드(미도시)가 구비될 수 있다. 상기 UBM 패드는 솔더 범프과 범프 패드들(25) 사이에서 접착력을 향상시키기 위하여 제공될 수 있다.
기판(20) 상에는 상기 템플릿과의 정렬을 위한 마크(미도시)가 구비될 수 있다.
도 4를 참조하면, 캐비티를 형성하기 위한 템플릿(10)을 마련한다.
템플릿(10)은 기판(20)과 서로 다른 열팽창률을 갖는다. 템플릿(10)은 온도 변화에 따른 단위 길이당 열변형량으로 정의되는 제2 열변형비(△l2)를 갖는다.
템플릿(10)은 실리콘 산화물로 이루어진 유리 기판일 수 있다. 예를 들면, 템플릿(10)은 BSG(boron silicate glass), PSG(phosphor silicate glass), BPSG(boro-phosphor silicate glass), 등과 같은 실리콘 산화물을 포함할 수 있다. 템플릿(20)은 사각 플레이트 형태를 가질 수 있다.
이어서, 용융된 솔더를 주입하기 위한 템플릿(10)의 상부면 상에는 용융 솔더를 주입하기 위한 캐비티(11)를 형성한다. 캐비티(11)의 열변형전 위치는 제1 및 제2 열변형비들(△l1, △l2) 및 기판(20)에 형성된 솔더 범프(25)의 열변형전 위치(Zw)를 고려하여 결정될 수 있다. 캐비티(11)의 열변형전 위치(Zc)는,
∴
Figure 112008053512244-PAT00012
-식(6)-
에 의하여 결정될 수 있다.
한편, 캐비티(11)는 식각 마스크를 이용하는 습식 식각에 의해 형성될 수 있다. 예를 들면, 템플릿(10)의 표면 부위들은 불산 수용액을 이용하는 습식 식각에 의해 부분적으로 제거될 수 있으며, 이에 따라 템플릿(10)의 표면 부위들에 캐비티(11)가 형성될 수 있다. 상기 식각 마스크는 포토레지스트 패턴을 이용하는 사진 식각 공정에 의해 형성될 수 있으며, 폴리실리콘, 실리콘 질화물 등을 포함할 수 있다.
템플릿(10)의 캐비티들(11) 내에는 솔더 범프들이 형성될 수 있다. 상기 솔더 범프들은 인젝션 노즐을 이용하여 용융된 솔더를 상기 캐비티들(22a)에 충진한 후, 리플로우 공정을 수행함으로써 형성될 수 있다.
도 5를 참조하면, 상기 캐버티(11)에 용융된 솔더(12)가 충진된 후 상기 템 플릿(10)의 온도가 상기 솔더 물질의 용융점보다 낮기 때문에 캐비티(12)에 충진된 용융된 솔더(12)는 곧바로 응고될 수 있다.
캐비티(12) 내에서 응고된 솔더(12)는 템플릿(10)을 리플로우 온도로 가열함으로써 용융될 수 있으며, 표면 장력에 의해 구형의 솔더(13)로 형성될 수 있다.
도 6을 참조하면, 범프 패드(25)를 갖는 기판(20)과 캐비티(12) 내에서 솔더(12)가 형성된 템플릿(10)을 얼라인을 한 후, 템플릿(10)과 기판(20)을 가열함으로써 솔더(13)를 범프 패드(25) 상에 전사시켜서 솔더 범프를 형성한다.
본 발명에 따르면, 웨이퍼 및 템플릿이 서로 다른 열팽창 계수를 가지고, 상기 웨이퍼 및 템플릿의 열팽창 계수의 상대적인 차이가 약 30% 이상을 가질 경우에도 웨이퍼의 열팽창비와 템플릿의 열팽창비를 산정하고 웨이퍼에 형성되는 패턴의 열변형전 위치를 설정할 경우 템플릿에 형성되는 캐비티의 열변형전 위치를 결정할 수 있다. 따라서 웨이퍼 및 템플릿의 상대적인 열팽창 계수의 차이의 범위에 제한없이 패턴의 열변형전 위치를 결정할 경우 캐비티의 열변형전 위치를 결정할 수 있다. 결과적으로 상기 웨이퍼 및 템플릿의 열팽창 계수의 차이에 따른 재질적인 제약없이 상기 웨이퍼 및 템플릿을 선택할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이와 같은 패턴의 위치 결정 방법에 따르면, 제1 기판 및 제2 기판의 열팽창 계수 차이에 관계없이 제2 기판에 형성되는 제2 패턴의 열팽창전 위치를 결정할 수 있다. 따라서 제1 기판 및 제2 기판의 열팽창 계수 차이를 고려하지 않고 제1 기판 및 제2 기판이 선택될 수 있으므로 제1 및 제2 기판들의 재질 선택의 자유도가 향상된다. 또한 제1 및 제2 패턴들 간의 정렬 오차가 감소하여 고정밀도를 갖는 공정이 구현될 수 있다. 본 발명은 서로 다른 재질상에 각각 형성되는 패턴을 상대적으로 고온에서 얼라인하는 공정에 적용될 수 있다. 예를 들면, 반도체 기판과 템플릿을 이용하여 솔더 범프를 형성하는 솔더 범프 제조 공정에 적용될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 패턴 위치 결정 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 일 실시예에 따른 템플릿용 캐비티 위치 결정 방법을 설명하기 위한 순서도이다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 솔더 범프 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 템플릿 11 : 캐비티
12 : 예비 솔더 13 : 솔더 범프
20 : 기판 25 : 범프 패드

Claims (7)

  1. 제1 패턴이 형성되는 제1 기판의 단위 길이당 열변형량으로 정의되는 제1 열변형비(Δl1)를 도출하는 단계;
    상기 제1 패턴에 대응하는 제2 패턴이 형성되고, 상기 제1 기판과 서로 다른 열팽창률을 갖는 제2 기판의 단위 길이당 열변형량으로 정의되는 제2 열변형비(Δl2)를 도출하는 단계; 및
    상기 제1 및 제2 열변형비들(Δl1, Δl2)을 고려하여 상기 제1 패턴의 열변형전 위치(L11)에 대응되는 상기 제2 패턴의 열변형전 위치(L21)를 결정하는 단계를 포함하는 패턴 위치 결정 방법.
  2. 제 1 항에 있어서, 상기 제2 패턴의 열변형전 위치(L21)를 결정하는 단계는,
    Figure 112008053512244-PAT00013
    -식(1)-
    에 의하여 결정되는 것을 특징으로 하는 패턴 위치 결정 방법.
  3. 제 1 항에 있어서, 상기 제2 패턴의 열변형전 위치(L21)를 결정하는 단계는,
    상기 제1 패턴의 열변형전 위치(L11)를 결정하는 단계;
    상기 제1 패턴의 열변형전 위치(L11) 및 상기 제1 열변형비(Δl1)를 이용하여
    Figure 112008053512244-PAT00014
    -식(2)- 을 이용하여 상기 제1 패턴의 열변형후 위치(L12)를 산출하는 단계; 및
    상기 제2 패턴의 열변형후 위치(L22)에 관한
    Figure 112008053512244-PAT00015
    -식(3)- 및 상기 식 (2)로부터 상기 제1 패턴의 열변형후 위치(L12) 및 상기 제2 패턴의 열변형후 위치(L22)가 동일하는 조건을 이용하여 상기 제2 패턴의 열변형전 위치(L21)를 도출하는 단계를 포함하는 것을 특징으로 하는 패턴 위치 결정 방법.
  4. 패턴이 형성되는 웨이퍼의 단위 길이당 열변형량으로 정의되는 제1 열변형비(Δl1)를 도출하는 단계;
    상기 패턴에 대응하는 캐비티가 형성되고, 상기 웨이퍼와 서로 다른 열팽창률을 갖는 템플릿의 단위 길이당 열변형량으로 정의되는 제2 열변형비(Δl2)를 도출하는 단계; 및
    상기 제1 및 제2 열변형비들(Δl1, Δl2) 및 상기 패턴의 열변형전 위치(Zw)를 고려하여 상기 캐비티의 열변형전 위치(Zc)를 결정하는 단계를 포함하는 템플레이트용 캐비티의 위치 결정 방법.
  5. 제 4 항에 있어서, 상기 캐비티의 열변형전 위치(Zc)를 결정하는 단계는,
    Figure 112008053512244-PAT00016
    -식(4)-에 의하여 상기 캐비티의 열변형전 위치(Zc)를 결정하는 단계를 포함하는 것을 특징으로 하는 템플릿용 캐비티의 위치 결정 방법.
  6. 특정 위치에 범프 패드가 형성되고, 단위 길이당 열변형량으로 정의되는 제1 열변형비(Δl1)를 갖는 기판을 마련하는 단계;
    상기 기판와 서로 다른 열팽창률을 갖고, 단위 길이당 열변형량으로 정의되는 제2 열변형비(Δl2)를 갖는 템플릿을 마련하는 단계;
    상기 솔더 범프에 대응되도록 상기 템플릿의 일면에 형성되고, 상기 제1 및 제2 열변형비들(Δl1 ,Δl2)을 고려하여 형성 위치가 결정되는 캐비티를 형성하는 단계;
    상기 캐비티에 솔더 재료를 충진하는 단계;
    상기 템플릿을 리프로우시켜 상기 솔더 재료로부터 상기 캐비티 내에 솔더을 형성하는 단계;
    상기 기판 및 상기 템플릿을 얼라인시키는 단계; 및
    상기 템플릿 및 상기 기판을 가열시켜 상기 솔더를 상기 범프 패드 상으로 전사시키는 단계를 포함하는 솔더 범프 형성 방법.
  7. 제 6 항에 있어서, 상기 캐비티를 형성하는 단계는,
    상기 제1 및 제2 열변형비들 및 상기 패턴의 열변형전 위치(Zw)를 고려하여 상기 캐비티의 열변형전 위치(Zc)를
    Figure 112008053512244-PAT00017
    -식(5)-에 의하여 결정하는 단계를 포함하는 것을 특징으로 하는 솔더 범프 형성 방법.
KR1020080072576A 2008-07-25 2008-07-25 패턴 위치 결정 방법, 캐비티 위치 결정 방법 및 솔더 범프형성 방법 KR101007932B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080072576A KR101007932B1 (ko) 2008-07-25 2008-07-25 패턴 위치 결정 방법, 캐비티 위치 결정 방법 및 솔더 범프형성 방법
PCT/KR2009/001898 WO2010011017A1 (en) 2008-07-25 2009-04-14 Method of determining a pattern position and a cavity position, and method of forming a solder bump using the same
TW098112285A TWI396244B (zh) 2008-07-25 2009-04-14 決定圖案位置和模穴位置的方法，以及應用其之形成錫塊之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080072576A KR101007932B1 (ko) 2008-07-25 2008-07-25 패턴 위치 결정 방법, 캐비티 위치 결정 방법 및 솔더 범프형성 방법

Publications (2)

Publication Number Publication Date
KR20100011382A true KR20100011382A (ko) 2010-02-03
KR101007932B1 KR101007932B1 (ko) 2011-01-14

Family

ID=41570455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080072576A KR101007932B1 (ko) 2008-07-25 2008-07-25 패턴 위치 결정 방법, 캐비티 위치 결정 방법 및 솔더 범프형성 방법

Country Status (3)

Country Link
KR (1) KR101007932B1 (ko)
TW (1) TWI396244B (ko)
WO (1) WO2010011017A1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324332B1 (ko) * 2000-01-04 2002-02-16 박종섭 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
US7061122B2 (en) * 2002-10-11 2006-06-13 Tessera, Inc. Components, methods and assemblies for multi-chip packages
JPWO2004056162A1 (ja) 2002-12-18 2006-04-20 箕輪興亜株式会社 フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
WO2005059967A2 (en) * 2003-12-17 2005-06-30 Chippac, Inc. Multiple chip package module having inverted package stacked over die
JP2006049569A (ja) * 2004-08-04 2006-02-16 Sharp Corp スタック型半導体装置パッケージおよびその製造方法

Also Published As

Publication number Publication date
WO2010011017A1 (en) 2010-01-28
KR101007932B1 (ko) 2011-01-14
TWI396244B (zh) 2013-05-11
TW201005844A (en) 2010-02-01

Similar Documents

Publication Publication Date Title
US8278142B2 (en) Combined metallic bonding and molding for electronic assemblies including void-reduced underfill
US6599775B2 (en) Method for forming a flip chip semiconductor package, a semiconductor package formed thereby, and a substrate therefor
US5219117A (en) Method of transferring solder balls onto a semiconductor device
US7906420B2 (en) Method and apparatus for forming planar alloy deposits on a substrate
CN102683296B (zh) 用于倒装芯片封装的加强结构
US7410090B2 (en) Conductive bonding material fill techniques
US20110147912A1 (en) Methods and apparatuses to stiffen integrated circuit package
US7391119B2 (en) Temperature sustaining flip chip assembly process
KR102121176B1 (ko) 반도체 패키지의 제조 방법
US9120169B2 (en) Method for device packaging
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
US20060138622A1 (en) One step capillary underfill integration for semiconductor packages
US9922960B2 (en) Packaging structure of substrates connected by metal terminals
US11495568B2 (en) IC package design and methodology to compensate for die-substrate CTE mismatch at reflow temperatures
KR101007932B1 (ko) 패턴 위치 결정 방법, 캐비티 위치 결정 방법 및 솔더 범프형성 방법
US6160308A (en) Semiconductor device
KR102181706B1 (ko) 반도체 칩의 제조 방법
US20160005710A1 (en) Methods of attaching electronic components
Zhang et al. Double-layer no-flow underfill materials and process
JP4052848B2 (ja) 光素子の実装方法
KR101427690B1 (ko) 솔더 범프들을 형성하기 위한 템플릿 및 이를 이용하여웨이퍼를 정렬하는 방법
US20020182843A1 (en) Method for connecting semiconductor unit to object via bump
JP2022105279A (ja) 方法および装置（基板へのチップの組立て）
KR20110056895A (ko) 솔더 범프들을 형성하기 위한 템플릿
KR101031344B1 (ko) 솔더 범프들을 형성하기 위한 템플릿 및 이를 지지하기 위한 척

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee