KR20100009488A - 컨버터 및 제어 시스템 - Google Patents

컨버터 및 제어 시스템 Download PDF

Info

Publication number
KR20100009488A
KR20100009488A KR1020090064353A KR20090064353A KR20100009488A KR 20100009488 A KR20100009488 A KR 20100009488A KR 1020090064353 A KR1020090064353 A KR 1020090064353A KR 20090064353 A KR20090064353 A KR 20090064353A KR 20100009488 A KR20100009488 A KR 20100009488A
Authority
KR
South Korea
Prior art keywords
cpcie
cpci
standard
pcie
backboard
Prior art date
Application number
KR1020090064353A
Other languages
English (en)
Other versions
KR101078700B1 (ko
Inventor
마사유키 무라카미
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20100009488A publication Critical patent/KR20100009488A/ko
Application granted granted Critical
Publication of KR101078700B1 publication Critical patent/KR101078700B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1601—Constructional details related to the housing of computer displays, e.g. of CRT monitors, of flat displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Abstract

CPCIe 스위치보드(22)는 CPCIe 규격에 따른 3U 사이즈의 CPCIe 백보드(25)의 슬롯에 장착되고, PCIe 버스 신호의 상호 전송 및 수신을 위해 다른 슬롯에 장착된 CPCIe CPU 보드(21) 및 I/O 보드(23)와 협업하고, CPCI 브리지보드(11)는 CPCI 규격에 따른 6U 사이즈의 CPCI 백보드(15)의 슬롯에 장착되고 PCI 버스 신호의 상호 전송 및 수신을 위해 다른 슬롯에 장착된 I/O 보드(12)와 협업하고, 전방 패널(11m)의 PCIe 외부 커넥터(11n)에 접속된 PCIe 외부 케이블(5)에 의해 CPCIe 스위치보드(22)와 상호접속되고 PCIe 버스 신호의 상호 전송 및 수신을 위해 CPCIe 스위치보드(22)와 협업한다.
스위치보드, 백보드, 슬롯, 버스, 신호

Description

컨버터 및 제어 시스템{CONVERTER AND CONTROL SYSTEM}
본 발명은 CompactPCI 규격에 따른 6U 사이즈의 제어기로부터 CompactPCI 익스프레스(Express) 규격에 따른 3U 사이즈의 제어기로 교체시에, 기존 장비의 최대 활용을 허용하면서, 6U 사이즈로부터 3U 사이즈로의 단계식 다운사이징을 구현하는데 적응적인 컨버터 및 제어 시스템에 관한 것이다.
예를 들면, 석유화학 공장 또는 철강 회사 등의 PA(Process Automation)용 제어기에서 대부분의 하드웨어 구성은 고집적 하드웨어 규격으로서 CompactPCI(Compact Peripheral Component Interconnect bus) 규격에 따라 구현되어 왔다. 이러한 CompactPCI 규격에 따른 제어기에서, 래크(rack) 내의 수용을 위해, CompactPCI 규격에 따른 백보드(이하에서는 "CPCI 백보드"라 함)에는 CompactPCI 규격에 따른 CPU 보드 및/또는 I/O 보드의 확장 보드(이하에서는 "CPCI 보드"라 함)의 조합이 그에 접속되었다(예를 들면, 하기의 특허문헌 1 참조).
CPCI 보드에 대해서는, 사이즈가 3U(160㎜×100㎜) 및 6U(160㎜×233.35㎜)인 두 가지의 지원 보드가 있다.
근래에, CompactPCI 규격의 후속 규격으로서, CompactPCI 익스프레스 규격이 제안되어 제어기에 그 적용이 시작되어 왔다. CompactPCI 규격과 마찬가지로, CompactPCI 익스프레스 규격은 6U 및 3U 보드 사이즈를 지원한다. 소형화 장비에 대한 현재의 경향과 함께, CompactPCI 규격에 따른 제어기의 CompactPCI 익스프레스 규격에 따른 제어기로의 교체가 진행되었고, 여기에서는 6U으로부터 3U로의 다운사이징을 구현하는 것이 바람직해졌다.
특허문헌 1 : 일본국 특허 공개 공보 제2004-519770호
상기 특허문헌 1에서, 그 발명은 CompactPCI 규격에 따른 제어기의 CompactPCI 익스프레스 규격에 따른 제어기로의 교체를 고려하지 않아, 6U로부터 3U로의 다운사이징을 구현하는 것이 곤란하였다.
또한, 대부분의 사용자는 CompactPCI 익스프레스 규격에 따른 제어기로 교체하면서 기존 CPCI 보드를 이용하여 교체 비용을 억제하기를 원한다. 예를 들면, 대부분의 경우에, 사용자는 기존 I/O 보드를 활용하면서, 향상된 처리 성능을 위해 CompactPCI 익스프레스 규격에 따른 제어기의 구성에 업그레이드된 CPU 보드를 설치하기를 원한다.
이러한 점에서, CompactPCI 규격에 따른 보드(이하에서는 "CPCI 보드"라 함)와, CompactPCI 익스프레스 규격에 명시된 대로, CompactPCI 익스프레스 규격에 따른 보드(이하에서는 "CPCIe 보드"라 함) 또한 탑재하는데 적응되어 상업적 현실성이 있는 백보드가 있다. 더 구체적으로, 이 백보드는 CPCI 보드의 장착에 적응적인 슬롯의 세트, CPCIe 보드의 장착에 적응적인 다른 슬롯의 세트, 및 PCI 버스 신호와 PCIe 버스 신호 사이의 변환을 위한 브리지보드(bridgeboard)의 장착에 적응적인 다른 슬롯을 가진다.
6U 사이즈의 보드를 가지는 기존 CPCI 시스템으로부터, 6U 보드가 재활용되고 6U 사이즈도 채용해야 하는 새로운 CPCIe 시스템으로의 교체를 위해, 이러한 백보드를 사용할 때에는, 연관된 하우징을 6U 사이즈로부터 3U 사이즈로 다운사이징 하는 것은 불능화된다.
본 발명은 이러한 과제의 관점에서 고안되었다. 따라서, 본 발명은 CompactPCI 규격에 따른 6U 사이즈의 제어기로부터 CompactPCI 익스프레스 규격에 따른 3U 사이즈의 제어기로의 교체 시에, 기존 장비의 최대 활용을 허용하면서 6U 사이즈로부터 3U 사이즈로의 단계식 다운사이징을 구현하는데 적응적인 컨버터 및 제어 시스템의 제공을 목적으로 한다.
상술한 목적을 달성하기 위해, 본 발명의 제 1 측면에 따르면, 컨버터는 CPCIe 규격에 따른 3U 사이즈의 백보드가 되는 CPCIe 백보드에 설치된 슬롯 중 하나의 슬롯에 장착되고, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해, 상기 CPCIe 백보드에 설치된 상기 하나의 슬롯 이외의 다른 슬롯에 장착된 CPCIe CPU 보드 및 CPCIe 확장 보드의 조합과 협업하도록 구성된 CPCIe 스위치보드; 및 CPCI 규격에 따른 6U 사이즈의 백보드가 되는 CPCI 백보드에 설치된 슬롯 중 하나의 슬롯에 장착되고, PCI 버스 규격에 따른 PCI 버스 신호의 상호 전송 및 수신을 위해, 상기 CPCI 백보드에 설치된 상기 하나의 슬롯 이외의 다른 슬롯에 장착된 CPCI 확장 보드와 협업하고, 전방 패널에 배치된 PCIe 외부 케이블 규격에 따른 커넥터에 접속된 PCIe 외부 케이블 규격에 따른 외부 케이블을 통해 상기 CPCIe 스위치보드에 접속되고, 상기 PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 상기 CPCIe 스위치보드와 협업하도록 구성된 CPCI 브리지보드를 포함한다.
상술한 목적을 달성하기 위해, 본 발명의 제 2 측면에 따르면, 컨버터는 CPCIe 규격에 따른 3U 사이즈의 백보드가 되는 CPCIe 백보드에 설치된 슬롯 중 하나의 슬롯에 장착되고, 수용된 CPU의 지시에 의존하여, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해, 상기 CPCIe 백보드에 설치된 상기 하나의 슬롯 이외의 다른 슬롯에 장착된 CPCIe 확장 보드와 협업하도록 구성된 CPCIe CPU 보드; 및 CPCI 규격에 따른 6U 사이즈의 백보드가 되는 CPCI 백보드에 설치된 슬롯 중 하나의 슬롯에 장착되고, PCI 버스 규격에 따른 PCI 버스 신호의 상호 전송 및 수신을 위해 상기 CPCI 백보드에 설치된 상기 하나의 슬롯 이외의 다른 슬롯에 장착된 CPCI 확장 보드와 협업하고, 전방 패널에 배치된 PCIe 외부 케이블 규격에 따른 커넥터에 접속된 PCIe 외부 케이블 규격에 따른 외부 케이블을 통해 상기 CPCIe CPU 보드에 접속되고, 상기 PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 CPCIe CPU 보드와 협업하도록 구성된 CPCI 브리지보드를 포함한다.
상술한 목적을 달성하기 위해, 본 발명의 제 3 측면에 따르면, 제 1 측면에 따른 컨버터에서, 상기 CPCI 브리지보드는, 상기 CPCI 백보드에 접속하도록 구성되어, 상기 CPCI 백보드로부터 공급된 것으로 사용자에 의한 제어 설정이 가능한 신호가 되는 사용자 정의 신호를 상기 PCIe 버스 규격에 따른 PCIe 버스 신호로 변환하고, 공급된 PCIe 버스 신호를 사용자 정의 신호로 변환하는 사용자 정의 신호 제어 디바이스; 및 상기 외부 케이블을 통해 상기 CPCIe 스위치보드에 접속하고 PCIe 버스 규격에 따른 내부 배선을 통해 상기 사용자 정의 신호 제어 디바이스에 접속 하도록 구성된 PCIe 스위치를 포함한다.
상술한 목적을 달성하기 위해, 본 발명의 제 4 측면에 따르면, 제 2 측면에 따른 컨버터에서, 상기 CPCI 브리지보드는, 상기 CPCI 백보드에 접속하도록 구성되어 상기 CPCI 백보드로부터 공급된 것으로 사용자에 의한 제어 설정이 가능한 신호가 되는 사용자 정의 신호를 상기 PCIe 버스 규격에 따른 PCIe 버스 신호로 변환하고, 공급된 PCIe 버스 신호를 사용자 정의 신호로 변환하는 사용자 정의 신호 제어 디바이스; 및 상기 외부 케이블을 통해 상기 CPCIe CPU 보드에 접속하고 PCIe 버스 규격에 따른 내부 배선을 통해 상기 사용자 정의 신호 제어 디바이스에 접속하도록 구성된 PCIe 스위치를 포함한다.
상술한 목적을 달성하기 위해, 본 발명의 제 5 측면에 따르면, 제 1 측면에 따른 컨버터에서, 상기 CPCI 브리지보드는, 상기 CPCI 백보드에 접속하도록 구성되어 상기 CPCI 백보드로부터 공급된 것으로 사용자에 의한 제어 설정이 가능한 신호가 되는 사용자 정의 신호를 상기 PCIe 버스 규격에 따른 PCIe 버스 신호로 변환하고, 공급된 PCIe 버스 신호를 사용자 정의 신호로 변환하는 사용자 정의 신호 제어 디바이스; 및 상기 외부 케이블을 통해 상기 CPCIe 스위치보드에 접속하고 PCI 버스 규격에 따른 내부 배선을 통해 상기 사용자 정의 신호 제어 디바이스에 접속하도록 구성되어, 상기 CPCIe 스위치보드로부터 공급된 PCIe 버스 신호를 상기 사용자 정의 신호 제어 디바이스로의 공급을 위한 PCI 버스 신호로 변환하고 상기 사용자 정의 신호 제어 디바이스로부터 공급된 PCI 버스 신호를 상기 CPCIe 스위치보드에 공급하기 위한 PCIe 버스 신호로 변환하는 PCIe-PCI 브리지를 포함한다.
상술한 목적을 달성하기 위해, 본 발명의 제 6 측면에 따르면, 제 2 측면에 따른 컨버터에서, 상기 CPCI 브리지보드는, 상기 CPCI 백보드에 접속하도록 구성되어, 상기 CPCI 백보드로부터 공급된 것으로, 사용자에 의한 제어 설정이 가능한 신호가 되는 사용자 정의 신호를 상기 PCI 버스 규격에 따른 PCI 버스 신호로 변환하고, 공급된 PCI 버스 신호를 사용자 정의 신호로 변환하는 사용자 정의 신호 제어 디바이스; 및 상기 외부 케이블을 통해 상기 CPCIe CPU 보드에 접속하고 PCI 버스 규격에 따른 내부 배선을 통해 상기 사용자 정의 신호 제어 디바이스에 접속하도록 구성되어, 상기 CPCIe CPU 보드로부터 공급된 PCIe 버스 신호를 상기 사용자 정의 신호 제어 디바이스로의 공급을 위한 PCI 버스 신호로 변환하고 상기 사용자 정의 신호 제어 디바이스로부터 공급된 PCI 버스 신호를 상기 CPCIe CPU 보드로의 공급을 위한 PCIe 버스 신호로 변환하는 PCIe-PCI 브리지를 포함한다.
상술한 목적을 달성하기 위해, 본 발명의 제 7 측면에 따르면, 제어 시스템은, CPCI 규격에 따른 제 1 제어기, 및 PCIe 외부 케이블 규격에 따른 외부 케이블을 통해 상기 제 1 제어기에 접속되는 CPCIe 규격에 따른 제 2 제어기를 포함하고, 상기 제 2 제어기는, 상기 CPCIe 규격에 따른 3U 사이즈의 백보드가 되고 복수의 슬롯이 설치되는 CPCIe 백보드; 상기 CPCIe 백보드에 설치된 복수의 슬롯 중 하나의 슬롯에 장착되고 CPU가 내부에 수용되는 CPCIe 규격에 따른 CPCIe CPU 보드; 상기 CPCIe 백보드에 설치된 복수의 슬롯 중 하나 이상의 슬롯에 장착된 CPCIe 규격에 따른 하나 이상의 CPCIe 확장 보드의 세트; 및 상기 CPCIe 백보드에 설치된 복수의 슬롯 중 하나의 슬롯에 장착되고, 상기 CPCIe CPU 보드와 PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 상기 하나 이상의 CPCIe 확장 보드의 세트와 협업하도록 구성된 CPCIe 스위치보드를 포함하고, 상기 제 1 제어기는, 상기 CPCI 규격에 따른 6U 사이즈의 백보드가 되는 CPCI 백보드; 상기 CPCI 백보드에 설치된 복수의 슬롯 중 하나 이상의 슬롯에 장착된 CPCI 규격에 따른 하나 이상의 CPCI 확장 보드의 세트; 및 상기 CPCI 백보드에 설치된 복수의 슬롯 중 하나 이상의 슬롯에 장착되고, PCI 버스 규격에 따른 PCI 버스 신호의 상호 전송 및 수신을 위해 상기 하나 이상의 CPCI 확장 보드의 세트와 협업하고, 전방 패널에 배치된 PCIe 외부 케이블 규격에 따른 커넥터에 접속된 상기 외부 케이블을 통해 상기 CPCIe 스위치보드에 접속되고, 상기 PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 CPCIe 스위치보드와 협업하도록 구성된 CPCI 브리지보드를 포함한다.
상술한 목적을 달성하기 위해, 본 발명의 제 8 측면에 따르면, 제어 시스템은, CPCI 규격에 따른 제 1 제어기, 및 PCIe 외부 케이블 규격에 따른 외부 케이블을 통해 상기 제 1 제어기에 접속되는 CPCIe 규격에 따른 제 2 제어기를 포함하고, 상기 제 2 제어기는, 상기 CPCIe 규격에 따른 3U 사이즈의 백보드가 되고 복수의 슬롯이 설치된 CPCIe 백보드; 상기 CPCIe 백보드에 설치된 복수의 슬롯 중 하나 이상의 슬롯에 장착된 CPCIe 규격에 따른 하나 이상의 CPCIe 확장 보드의 세트; 및 상기 CPCIe 백보드에 설치되는 복수의 슬롯 중 하나의 슬롯에 장착되고, 수용된 CPU의 지시에 의존하여, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 상기 하나 이상의 CPCIe 확장 보드의 세트와 협업하도록 구성된 CPCIe CPU 보드를 포함하고, 상기 제 1 제어기는, 상기 CPCI 규격에 따른 6U 사이즈의 백보드가 되는 CPCI 백보드; 상기 CPCI 백보드에 설치된 복수의 슬롯 중 하나 이상의 슬롯에 장착된 CPCI 규격에 따른 하나 이상의 CPCI 확장 보드의 세트; 및 상기 CPCI 백보드에 설치된 복수의 슬롯 중 하나 이상의 슬롯에 장착되고, PCI 버스 규격에 따른 PCI 버스 신호의 상호 전송 및 수신을 위해 상기 하나 이상의 CPCI 확장 보드의 세트와 협업하고, 전방 패널에 배치된 PCIe 외부 케이블 규격에 따른 커넥터에 접속된 PCIe 외부 케이블 규격에 따른 외부 케이블을 통해 상기 CPCIe CPU 보드에 접속되고, 상기 PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 상기 CPCIe CPU 보드와 협업하도록 구성된 CPCI 브리지보드를 포함한다.
본 발명은 CompactPCI 규격에 따른 6U 사이즈의 제어기로부터 CompactPCI 익스프레스 규격에 따른 3U 사이즈의 제어기로의 교체 시에, 기존 장비의 최대 활용을 허용하면서 6U 사이즈로부터 3U 사이즈로의 단계식 다운사이징을 구현하는데 적응적인 컨버터 및 제어 시스템을 제공할 수 있다.
본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
(제 1 실시예)
현재 작동 중인 CompactPCI(여기에서는 "CPCI"라 함) 규격에 따른 6U 사이즈 제어기의 CompactPCI 익스프레스(Express)(여기에서는 "CPCIe"라 함) 규격에 따른 제어기로의 교체에 대해, 대부분의 사용자는 CPCI 규격에 따른 6U 사이즈 제어기의 자원을 효과적으로 활용하면서 CPCIe 규격에 따른 3U 사이즈 제어기로의 다운사이징을 구현하기 원한다.
이러한 측면에서, 본 발명의 제 1 실시예로서는, CPCIe 규격에 따른 제어기로 최종 교체를 위해, CPCI 규격에 따른 6U 사이즈 제어기 및 CPCIe 규격에 따른 3U 사이즈 제어기를 포함하고, CPCI 기준에 따른 제어기의 자원을 효과적으로 활용하는데 적응된 제어 시스템을 나타낸다.
(제어 시스템의 온라인)
도 1은 제 1 실시예에 따른 제어 시스템(10)의 사시도이다.
도 1에 나타낸 바와 같이, 제 1 실시예에 따른 제어 시스템(10)은 제 1 제어기(1) 및 제 2 제어기(2)를 포함하고, 이 제 1 제어기(1) 및 제 2 제어기(2)는 래크(6) 내에 수용된다.
제 1 제어기(1) 및 제 2 제어기(2)는 PCIe 외부 케이블 규격에 따른 외부 케이블로서의 PCIe 외부 케이블(5)을 통해 서로 접속된다.
제 1 제어기(1)는 전원 공급 유닛(13), 및 CPCI 규격에 따른 6U(160㎜×233.35㎜) 보드의 장착을 위해 구성된 백보드로서의 CPCI 백보드(15)(도 4)를 가지고, 이 CPCI 백보드는 전원 공급 유닛(13)으로부터 전원을 공급받는다.
CPCI 백보드에는 CPCI 규격에 따른 7개의 슬롯이 설치되고, 거기에 CPCI 브리지보드(11) 및 I/O 보드(12)가 일대일 대응 방식으로 장착된다.
CPCI 브리지보드(11)는 PCI 버스 규격에 따른 PCI 버스 신호 및 사용자 정의 신호 등의 신호의 상호 전송 및 수신을 위해, CPCI 백보드에 설치된 다른 슬롯에 장착된 I/O 보드(12)와 협업한다. 여기에서 사용되는 "사용자 정의 신호"라는 용어는, 사용자에 의해 제어 설정이 가능한 신호를 의미한다.
CPCI 브리지보드(11)는 CPCI 백보드에 대해 전방에, 즉 CPCI 브리지보드(11)의 전방 패널(11m)(도 2)에, PCIe 외부 케이블 규격에 따른 PCIe 외부 커넥터(11n)(도 2)가 배치되고, PCIe 외부 커넥터(11n) 및 그에 접속된 PCIe 외부 케이블(5)을 통해 제 2 제어기(2)에 접속되고, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 제 2 제어기(2)와 협업한다.
도 1에 도시된 실시예의 총 개수가 4개인 I/O 보드(12)는 CPCI 규격에 따른 입력/출력 인터페이스 확장 보드로서, CPCI 백보드에 각각 장착된다.
제 2 제어기(2)는 전원 공급 유닛(24), 및 CPCIe 규격에 따른 3U(160㎜×100㎜) 보드의 장착을 위해 구성된 백보드로서의 CPCIe 백보드(25)(도 4)를 가지고, 이 CPCIe 백보드는 전원 공급 유닛(24)으로부터 전원을 공급받는다.
CPCIe 백보드에는 CPCIe 규격에 따른 7개의 슬롯이 설치되고, 거기에 CPCIe CPU 보드(21), CPCIe 스위치보드(22), 및 I/O 보드(23)가 일대일 대응 방식으로 장착된다.
CPCIe CPU 보드(21)는 CPU(21a)(도 5의 (a) 및 도 5의 (b))를 가지고 제어 시스템(10)에 대해 중앙 제어로 작동한다.
CPCIe 스위치보드(22)는 PCIe 버스 규격에 따른 PCIe 버스 신호의 전송 및 수신을 위해 CPCIe CPU 보드(21) 및 CPCIe I/O 보드(23)와 협업한다. CPCIe 스위치보드(22)는, 그 전방 패널(22f)(도 3)에, PCIe 외부 케이블 규격에 따른 PCIe 외 부 커넥터(22g)(도 3)가 배치되고, PCIe 외부 커넥터(22g) 및 그에 접속된 PCIe 외부 케이블(5)을 통해 CPCI 브리지보드(11)에 접속되고, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 CPCI 브리지보드(11)와 협업한다.
도 1 에 도시된 실시예의 총 개수가 2개인 I/O 보드(23)는 CPCIe 규격에 따른 입력/출력 인터페이스 확장 보드로서, CPCIe 백보드에 각각 장착된다.
도 2는 제 1 실시예에 따른 제어 시스템(10)의 제 1 제어기(1)의 CPCI 브리지보드(11)의 사시도이다.
CPCI 브리지보드(11)는, 핑거 그립(11p, 11q)이 도 2에 도시된 바와 같이 안쪽으로 밀려지고 CPCI 규격에 따른 CPCI 후방 커넥터(11f, 11g, 11h, 11j, 11k)가 CPCI 백보드의 슬롯에 장착되어, 제 1 제어기(1)에 삽입된다.
CPCI 규격의 J1 커넥터에 해당하는 CPCI 후방 커넥터(11k)는 32 비트 데이터의 전송을 위해 PCI 버스 신호가 그에 할당된다. CPCI 규격의 J2 커넥터에 해당하는 CPCI 후방 커넥터(11j)는 64 비트 데이터의 전달을 위해 PCI 버스 신호가 그에 할당된다. CPCI 규격의 J3, J4, 및 J5 커넥터에 각기 해당하는 CPCI 후방 커넥터(11f, 11g, 11h)는 사용자에 의한 제어 설정이 가능한 신호로서 사용자 정의 신호가 그에 할당된다.
CPCI 브리지보드(11)의 전방 패널(11m)은 외부 접속을 위해 PCIe 외부 케이블 규격에 따른 PCIe 외부 커넥터(11n)가 그에 배치되고, PCIe 외부 케이블(5)이 PCIe 외부 커넥터(11n)에 장착된다.
CPCI 브리지보드(11)의 기판 상에는, PCIe 규격에 따른 PCIe 스위치(11a), 사용자 정의 신호 제어 디바이스(11b), 및 PCIe-PCI 브리지(11c)가 배치된다. PCIe 외부 커넥터(11n)는 CPCI 브리지보드(11)의 기판 상의 배선을 통해 PCIe 스위치(11a)에 접속되고, PCIe 스위치(11a)는 CPCI 브리지보드(11)의 기판 상의 배선을 통해 사용자 정의 신호 제어 디바이스(11b) 및 PCIe-PCI 브리지(11c)에 접속된다.
사용자 정의 신호 제어 디바이스(11b)는 CPCI 브리지보드(11)의 기판 상의 배선을 통해 CPCI 후방 커넥터(11f, 11g, 11h)에 접속된다. PCIe-PCI 브리지(11c)는 CPCI 브리지보드(11)의 기판 상의 배선을 통해 CPCI 후방 커넥터(11j, 11k)에 접속된다.
도 3은 제 1 실시예에 따른 제어 시스템(10)의 제 2 제어기(2)의 CPCIe 스위치보드의 사시도이다.
CPCIe 스위치보드(22)는, 핑거 그립(22h, 22j)이 도 3에 나타난 바와 같이 안쪽으로 밀려지고, CPCIe 규격에 따른 CPCIe 후방 커넥터(22e)가 CPCIe 백보드의 슬롯에 장착되어, 제 2 제어기(2)에 삽입된다.
CPCIe 스위치보드(22)의 전방 페널(22f)은 외부 접속을 위해 PCIe 외부 케이블 규격에 따른 PCIe 외부 커넥터(22g)가 배치되고, PCIe 외부 케이블(5)이 PCIe 외부 커넥터(22g)에 장착된다.
CPCIe 스위치보드(22)의 기판 상에는, PCIe 규격에 따른 PCIe 스위치(22a)가 배치된다. PCIe 외부 커넥터(22g)는 CPCIe 스위치보드(22)의 기판 상의 배선을 통해 PCIe 스위치(22a)에 접속되고, 또한 PCIe 스위치(22a)는 CPCIe 스위치보드(22)의 기판 상의 배선을 통해 CPCIe 후방 커넥터(22e)에 접속된다.
<제어 시스템(10)의 구성>
도 4는 제 1 실시예에 따른 제어 시스템(10)의 블록도이다.
도 4에 나타난 바와 같이, 제 1 실시예에 따른 제어 시스템(10)은, PCIe 외부 케이블(5)에 의해 서로 상호접속되는 제 1 제어기(1) 및 제 2 제어기(2)를 포함한다.
제 1 제어기(1)는 CPCI 백보드(15), 및 CPCI 백보드(15)에 각각 장착되는 CPCI 브리지보드(11) 및 I/O 보드(12)를 포함한다.
제 2 제어기(2)는 CPCIe 백보드(25), 및 CPCIe 백보드(25)에 각각 장착되는 CPCIe CPU 보드(21), CPCIe 스위치보드(22), 및 I/O 보드(23)를 포함한다.
제 1 제어기(1)의 CPCI 브리지보드(11), 제 2 제어기(2)의 CPCIe 스위치보드(22), 및 PCIe 외부 케이블(5)의 조합에 의해 이루어지는 컨버터(20)가 있다.
제 1 제어기(1)의 CPCI 백보드(15)에는 7개의 슬롯이 설치되고, 거기에 PCI 버스 신호 및 사용자 정의 신호 등의 신호의 상호 전송 및 수신을 위해 서로 협업하는 CPCI 브리지보드(11) 및 I/O 보드(12)가 장착된다.
더 구체적으로, CPCI 백보드(15)는 CPCI 후방 커넥터(11j, 11k)와 접속되는 하측 슬롯(15a) 및 CPCI 후방 커넥터(11f, 11g, 11h)와 접속되는 상측 슬롯(15b)을 가지고, 하측 슬롯(15a)을 통한 PCI 버스 신호의 상호 전송 및 수신과 상측 슬롯(15b)을 통한 사용자 정의 신호의 상호 전송 및 수신을 위해, CPCI 브리지보드(11)와 협업한다.
CPCI 브리지보드(11)는 PCIe 스위치(11a), 사용자 정의 신호 제어 디바이 스(11b), 및 PCIe-PCI 브리지(11c)를 포함한다.
PCIe 스위치(11a)는 PCIe 외부 케이블(5)을 통해 제 2 제어기(2)에 접속되고, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 제 2 제어기(2)와 협업한다. PCIe 스위치(11a)는 PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해, 사용자 정의 신호 제어 디바이스(11b) 및 PCIe-PCI 브리지(11c)와 협업한다.
사용자 정의 신호 제어 디바이스(11b)는 CPCI 백보드(15)에 접속되고, 종점으로서 기능한다. 사용자 정의 신호 제어 디바이스(11b)는 CPCI 백보드(15)의 상측 슬롯(15b)을 통해 공급된 사용자 정의 신호를 PCIe 버스 규격에 따른 PCIe 버스 신호로 변환하고, 이러한 PCIe 버스 신호를 PCIe 스위치(11a)에 공급하도록 적응된다.
사용자 정의 신호 제어 디바이스(11b)는 PCIe 스위치(11a)로부터 공급된 PCIe 버스 신호를 사용자 정의 신호로 변환하고 이러한 사용자 정의 신호를 CPCI 백보드(15)에 공급하도록 적응된다.
PCIe-PCI 브리지(11c)는 PCIe 스위치(11a)로부터 공급된 PCIe 버스 신호를 PCI 버스 신호로 변환하여 CPCI 백보드(15)에 공급하도록 적응된다. PCIe-PCI 브리지(11c)는 CPCI 백보드(15)의 하측 슬롯(15a)을 통해 공급된 PCI 버스 신호를 PCIe 버스 신호로 변환하여 PCIe 스위치(11a)에 공급하도록 적응된다.
제 2 제어기(2)의 CPCIe 백보드(25)에는 7개의 슬롯이 설치되고, 거기에 PCIe 버스 신호의 상호 전송 및 수신을 위해 서로 협업하는 CPCIe CPU 보드(21), CPCIe 스위치보드(22), 및 I/O 보드(23)가 장착된다.
CPCIe CPU 보드(21)는 CPU(21a)(도 5의 (a) 및 도 5의 (b))를 포함하고 제어 시스템(10)을 위해 중앙 제어로 적응된다.
CPCIe 스위치보드(22)는 PCIe 스위치(22a)를 포함한다.
PCIe 스위치(22a)는 PCIe 외부 케이블(5)을 통해 제 1 제어기(1)의 CPCI 브리지보드(11)에 접속되고, PCIe 버스 신호의 상호 전송 및 수신을 위해 CPCI 브리지보드(11)와 협업한다.
I/O 보드(23)는 CPCIe 규격에 따른 입력/출력 인터페이스 확장 보드로서 각각 장착된다.
전술한 구성으로, 제 1 실시예에 따른 제어 시스템(10)은 CPCI 규격에 따른 6U 사이즈 제 1 제어기(1)와 CPCIe 규격에 따른 3U 사이즈 제 2 제어기(2) 사이의 상호 접속에 적응되어 PCIe 버스 규격에 따른 PCIe 버스 신호의 전송 및 수신을 수행한다.
따라서, 제 1 제어기(1)의 제 2 제어기(2)로의 교체 시에, 사용자는 제 1 제어기(1)에 장착된 I/O 보드(12) 등의 자원을 효과적으로 활용하면서, 제 2 제어기(2)로의 단계식 다운사이징을 구현하는 것이 허용된다.
제 1 제어기(1)의 사용자 정의 신호의 사용을 위해, 제 2 제어기(2)의 CPCIe CPU 보드(21)의 CPU는 CPCI 브리지보드(11)를 통해 PCIe 버스 신호를 사용하여, 사용자 정의 신호의 전송 및 수신, 즉 사용자 정의 신호의 쓰기 및 읽기를 수행해야함을 유의한다.
<사용자 정의 신호의 전송 및 수신을 위한 동작>
여기에서는, 제 1 실시예에 따른 제어 시스템(10)의 사용자 정의 신호의 전송 및 수신을 위한 동작을 설명한다.
도 5의 (a) 및 도 5의 (b)는 제 1 실시예에 따른 제어 시스템(10)의 사용자 정의 신호의 전송 및 수신을 위한 프로세스와 연관된 회로의 블록도이다. 도 5의 (a)는 사용자 정의 신호를 로우(low)부터 하이(high)로 변경하도록 작동하는 CPCIe CPU 보드(21)의 상태를 도시한다. 도 5의 (b)는 하이로부터 로우로 전환되는 사용자 정의 신호를 검사하는 CPCIe CPU 보드(21)의 상태를 도시한다.
도 5의 (a)에 도시된 바와 같이, CPCIe CPU 보드(21)가 사용자 정의 신호(101)를 로우로부터 하이로 변경하도록 작동하는 경우, CPCIe CPU 보드(21)의 CPU(21a)는 0xA0000000의 물리적 주소에 "1"을 쓰기한다(단계 S101). 0xA0000000의 물리적 주소는 사용자 정의 신호 제어 디바이스(11b)의 기준 주소로 추정되는 PCI 메모리 필드이다.
"1"이 어드레스 0에 쓰기되면서, 사용자 정의 신호 제어 디바이스(11b)는 사용자 정의 신호(101)를 하이로 변경한다(단계 S102).
또한, 도 5의 (b)에 도시된 바와 같이, 사용자 정의 신호(102)가 하이로부터 로우로 변경되는 경우(단계 S201), 사용자 정의 신호 제어 디바이스(11b)는 어드레스 4의 레지스터를 "1"로부터 "0"으로 다시쓰기하고, 이어서 CPCIe CPU 보드(21)에 인터럽 신호를 보낸다(단계 S202).
인터럽 신호가 주어지면, CPCIe CPU 보드(21)의 CPU(21a)는 0xA0000000의 물 리적 어드레스를 읽고, 어드레스 4의 레지스터가 다시쓰기된 것을 검사하고(단계 S203), 이로써 CPCIe CPU 보드(21)의 CPU(21a)는 "하이"로부터 "로우"로 변경된 사용자 정의 신호(102)의 상태를 확인한다.
이 경우에, 제 1 실시예에 따른 제어 시스템(10)에서, 제 1 제어기(1)의 사용자 정의 신호의 이용을 위해, 제 1 제어기(1) 및 제 2 제어기(2)는 사용자 정의 신호의 상호 전송 및 수신을 위해 상호 협업한다.
상기 경우에, CPCIe CPU 보드(21)의 CPU(21a)는 PCI 메모리 필드로부터 사용자 정의 신호를 액세스함으로써, 사용자 정의 신호의 전송 및 수신을 수행하지만, 그것으로 제한되지 않고, PCI 구성 필드로부터 사용자 정의 신호를 액세스함으로써, 사용자 정의 신호의 전송 및 수신을 수행할 수 있다.
<교체 절차>
여기에서는 제 1 실시예에 따른 제어 시스템(10)의 교체 절차를 설명한다.
도 6의 (a), 도 6의 (b), 및 도 6의 (c)는 제 1 실시예에 따른 제어 시스템(10)을 이용하여 교체 절차를 설명하는 도면이다. 여기에서, 도 6의 (a)는 제 5 제어기라 하는 교체될 CPCI 규격에 따른 6U 사이즈 제어기(101)의 사시도이고, 도 6의 (b)는 제 1 실시예에 따른 제어 시스템(10)의 사시도이고, 도 6의 (c)는 교체가 완료된 때의 제 2 제어기(2)의 사시도이다.
도 6의 (a)에 도시된 바와 같이, 교체될 CPCI 규격에 따른 6U 사이즈 제어기로서의 제 5 제어기(101)는 래크(102) 내에 수용되어 있다.
제 5 제어기(101)는 전원 공급 디바이스(13), 및 CPCI 규격에 따른 6U 보드 의 장착을 위해 구성된 백보드로서의 CPCI 백보드를 포함하고, 이 CPCI 백보드는 전원 공급 유닛(13)으로부터 전원을 공급받는다.
CPCI 백보드에는 CPCI 규격에 따른 7개의 슬롯이 설치되고, 거기에 CPCI CPU 보드(103) 및 I/O 보드(12)가 일대일 대응 방식으로 장착된다.
교체를 위해, 우선 CPCI CPU 보드(103)는 CPCI 백보드의 해당 슬롯으로부터 제거되고, 거기에 CPCI 브리지보드(11)가 장착된다.
그리고, 교체될 I/O 보드(12)가 제거된다.
이어서, 도 6의 (b)에 도시된 바와 같이, CPCI 브리지보드(11)가 장착되고, 교체될 I/O 보드가 제거된 제 1 제어기(1)는 제 2 제어기(2)와 함께 래크(6) 내에 수용되고, 제 1 제어기(1) 및 제 2 제어기(2)는 PCIe 외부 케이블(5)에 의해 상호 접속되고, 이로써 제 1 실시예에 따른 제어 시스템(10)이 이루어진다. 래크(6)가 래크(102)와 동일할 수 있음을 유의한다.
도 6의 (b)에 도시된 실시예에서, 2개의 I/O 보드(12)를 제거하여 제 1 제어기(1)를 설치하고, 제 2 제어기(2)에 2개의 I/O 보드(23)가 장착된다.
고장 I/O 보드(12)가 교체될 필요가 있는 경우에, 교체될 I/O 보드(12)를 제거하고, 이에 따라 대체 I/O 보드(23)를 제 2 제어기(2)의 CPCIe 백보드(25)에 장착하기만 하면 된다. 이것은 제 1 제어기(1)의 I/O 보드(12)를 재활용하는 등의 제 5 제어기(101)의 자원의 효과적인 활용을 허용하면서, 제 2 제어기(2)의 단계식 교체를 허용한다.
마지막으로, 도 6의 (c)에 도시된 바와 같이, 제 1 제어기(1) 및 PCIe 외부 케이블(5)이 제거되면, 제 2 제어기(2)만 남겨져서 교체가 완료된다.
전술한 설명을 통해 알 수 있은 바와 같이, 본 발명의 제 1 실시예에 따르면, 제어 시스템(10)은 서로 상호 접속된 CPCI 규격에 따른 6U 사이즈 제어기(1) 및 CPCIe 규격에 따른 3U 사이즈 제어기(2)로 작동하며, 현재 서비스 중인 제 1 제어기(1)로부터 제 2 제어기(2)로의 교체와 함께, 사용자가 제 1 제어기(1) 내의 I/O 보드(12) 등의 나머지 자원을 효과적으로 활용하면서, 제 2 제어기(2)로의 다운사이징을 구현하는 것을 허용한다.
더 구체적으로, 본 발명의 제 1 실시예에 따르면, 제어 시스템(10)은 컨버터(20)를 포함하는데, 이 컨버터(20)는 CPCIe 규격에 따른 3U 사이즈의 백보드가 되는 CPCIe 백보드(25)에 설치된 슬롯 중 하나의 슬롯에 장착되고, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 CPCIe 백보드(25)에 설치된 상기 하나의 슬롯 이외의 다른 슬롯에 장착되는 CPCIe CPU 보드(21) 및 CPCIe 확장 보드(I/O 보드(23))의 조합과 협업하도록 구성된 CPCIe 스위치보드(22); 및 CPCI 규격에 따른 6U 사이즈의 백보드가 되는 CPCI 브리지보드(15)에 설치된 슬롯 중 하나의 슬롯에 장착되고, PCI 버스 규격에 따른 PCI 버스 신호의 상호 전송 및 수신을 위해 CPCI 백보드(15)에 설치된 상기 하나의 슬롯 이외의 다른 슬롯에 장착되는 CPCI 확장 보드(I/O 보드(12))와 협업하고, 전방 패널(22f)에 배치된 PCIe 외부 케이블 규격에 따른 커넥터(22g)에 접속된 PCIe 외부 케이블 규격에 따른 외부 케이블(5)을 통해 CPCIe 스위치보드(22)에 접속되고, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 CPCIe 스위치보드(22)와 협업하도록 구성된 CPCI 브리지보드(11)를 포함하고, 이로써 현재 서비스 중인 제 1 제어기(1)로부터 제 2 제어기(2)로의 교체에 따라, 사용자가 제 1 제어기(1)의 I/O 보드(12) 등의 나머지 자원을 효과적으로 활용하면서, 제 2 제어기(2)로의 다운사이징을 구현하는 것이 허용된다.
또한, 제 1 제어기(1)의 I/O 보드 등의 일부 및 모든 나머지 CPCI 보드는 상황에 따라, 계속적으로 사용될 수 있어서 교체가 이루어지면서 필요한 CPCI 보드를 활용하고, 불량 CPCI 보드를 제거하고, 그 대신에 3U 사이즈 CPCIe 보드로 대체하여서, 제 1 제어기(1)의 나머지 자원의 효과적인 활용을 허용하면서, 제 2 제어기(2)로의 단계식 다운사이징을 구현할 수 있다.
CPCI 보드 및 CPCIe 규격에 따른 백보드에 장착된 CPCIe의 혼합 세트를 포함하는 제어 시스템에서, PCI 버스 신호와 PCIe 버스 신호 사이의 변환을 위해 백보드에 장착된 브리지보드는 64 비트 PCI 버스 신호로 변환하는 것이 불가능하여, 이러한 하이브리드 시스템은 임의의 64 비트 버전 CPCI 보드를 이용할 수 없다. 그러나, 본 발명의 제 1 실시예에 따르면, 제어 시스템(10)은 CPCI 규격에 따른 제 1 제어기(1) 및 CPCIe 규격에 따른 제 2 제어기(2)가 서로 상호접속되어 서비스 중이므로, 64 비트 버전 CPCI 보드의 계속된 사용을 허가한다.
또한, CPCI 규격에 따른 6U 사이즈 제 1 제어기(1)와 CPCIe 규격에 따른 3U 사이즈 제 2 제어기(2) 사이에서 PCIe 버스에 의해 사용자 정의 신호의 정보의 수신뿐만 아니라 전송이 허용되는 본 발명의 제 1 실시예에 따르면, CPCI 규격에 따른 6U 사이즈 제 1 제어기(1)에 장착된 CPCI 보드의 사용자 정의 신호로서 종전의 인터페이스 신호를 사용하는 경우에도, 제어 시스템(10)은 종전의 인터페이스 신호를 새로운 CPCIe 백보드에 유도하지 않고도 작동할 수 있다.
(제 2 실시예)
제 1 실시예에 따른 제어 시스템(10)에서, 제 2 제어기(2)는 CPCIe CPU 보드(21), CPCIe 스위치보드(22), 및 I/O 보드(23)를 포함하는 구성을 가지지만, 이것에 제한되지 않고, CPCIe CPU 보드(21) 및 I/O 보드(23)로 이루어지는 구성일 수 있다.
제 1 실시예에 따른 제어 시스템(10)에서, 제 1 제어기(1)는 사용자 정의 신호와 PCIe 버스 신호 사이의 변환을 위한 CPCI 브리지보드(11)를 포함하는 구성을 가지지만, 이것에 제한되지 않고, 사용자 정의 신호와 PCI 버스 신호 사이의 변환을 위한 CPCI 브리지보드(11)를 포함하는 구성일 수 있다.
이러한 측면에서, 본 발명의 제 2 실시예로서, CPCIe CPU 보드 및 I/O 보드를 가지는 CPCIe 규격에 따른 제어기, 및 사용자 정의 신호와 PCI 버스 신호 사이의 변환을 위한 CPCI 브리지보드를 가지는 CPCI 규격에 따른 제어기를 포함하는 제어 시스템을 설명한다.
<제어 시스템의 온라인>
도 7은 제 2 실시예에 따른 제어 시스템(10A)의 사시도이다.
도 7에 나타난 바와 같이, 제 2 실시예에 따른 제어 시스템(10A)은 제 3 제어기(3) 및 제 4 제어기(4)를 포함하고, 이 제 3 제어기(3) 및 제 4 제어기(4)는 래크(6) 내에 수용된다.
제 3 제어기(3) 및 제 4 제어기(4)는 PCIe 외부 케이블(5)을 통해 서로 접속된다.
제 3 제어기(3)는 전원 공급 유닛(13), 및 CPCI 규격에 따른 6U 사이즈 백보드가 되는 CPCI 백보드(15)(도 8)를 가지고, 이 CPCI 백보드는 전원 공급 유닛(13)으로부터 전원을 공급받는다.
CPCI 백보드에는 CPCI 규격에 따른 7개의 슬롯이 설치되고, 거기에 CPCI 브리지보드(31) 및 I/O 보드(12)가 일대일 대응 방식으로 장착된다.
CPCI 브리지보드(31)는 PCI 버스 규격에 따른 PCI 버스 신호 및 사용자 정의 신호 등의 신호의 상호 전송 및 수신을 위해, CPCI 백보드에 설치된 다른 슬롯에 장착된 I/O 보드(12)와 협업한다.
CPCI 브리지보드(31)는 CPCI 백보드에 대해 전방에, 즉 그 전방 패널에, PCIe 외부 케이블 규격에 따른 PCIe 외부 커넥터가 배치되고, PCIe 외부 커넥터 및 그에 접속된 PCIe 외부 케이블(5)을 통해 제 4 제어기(4)에 접속되고, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 제 4 제어기(4)와 협업한다.
도 7에 도시된 실시예에서 총 개수가 4개인 I/O 보드(12)는 CPCI 규격에 따른 입력/출력 인터페이스 확장 보드로서 CPCI 백보드에 각각 장착된다.
제 4 제어기(4)는 전원 공급 유닛(24), 및 CPCIe 규격에 따른 3U 사이즈 백보드가 되는 CPCIe 백보드(25)(도 8)를 가지고, 이 CPCIe 백보드에는 전원 공급 유닛(24)으로부터 전원을 공급받는다.
CPCIe 백보드에는 CPCIe 규격에 따른 7개의 슬롯이 설치되고, 거기에 CPCIe CPU 보드(41) 및 I/O 보드(23)가 일대일 대응 방식으로 장착된다.
CPCIe CPU 보드(41)는 그 내에 CPU(41a)(도 8)가 수용되고, 제어 시스템(10A)에 대해 중앙 제어로 작동한다.
CPCIe CPU 보드(41)는 CPCIe 백보드에 설치된 다른 슬롯에 장착된 I/O 보드(23)와 협업하여, 수용된 CPU의 지시에 의존하여, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 수행한다. CPCIe CPU 보드(41)는 그 전방 패널에, PCIe 외부 케이블 규격에 따른 PCIe 외부 커넥터가 배치되고, PCIe 외부 커넥터 및 그에 접속된 PCIe 외부 케이블(5)을 통해 CPCI 브리지보드(31)에 접속되고, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 CPCI 브리지보드(31)와 협업한다.
도 7에 도시된 실시예에서 총 개수가 2개인 I/O 보드(23)는 CPCIe 규격에 따른 입력/출력 인터페이스 확장 보드로서 CPCIe 백보드에 각각 장착된다.
<제어 시스템(10A)의 구성>
도 8은 제 2 실시예에 따른 제어 시스템(10A)의 블록도이다.
도 8에 도시된 바와 같이, 제 2 실시예에 따른 제어 시스템(10A)은 PCIe 외부 케이블(5)로 서로 상호 접속되는 제 3 제어기(3)와 제 4 제어기(4)를 포함한다.
제 3 제어기(3)는 CPCI 백보드(15), 및 CPCI 백보드(15)에 각각 장착되는 CPCI 브리지보드(31)와 I/O 보드(12)를 포함한다.
제 4 제어기(4)는 CPCIe 백보드(25), 및 CPCIe 백보드(25)에 각각 장착되는 CPCIe CPU 보드(41)와 I/O 보드(23)를 포함한다.
제 3 제어기(3)의 CPCI 브리지보드(31), 제 4 제어기(4)의 CPCIe CPU 보드(41), 및 PCIe 외부 케이블(5)의 조합에 의해 컨버터(20A)가 이루어진다.
제 3 제어기(3)의 CPCI 백보드(15)는 제 1 실시예에 따른 제어 시스템(10)의 제어기(1)의 CPCI 백보드(15)와 일치한다.
CPCI 브리지보드(31)는 PCIe-PCI 브리지(31a), 사용자 정의 신호 제어 디바이스(31b), 및 PCI-PCI 브리지(31c)를 포함한다.
PCIe-PCI 브리지(31a)는 PCIe 외부 케이블(5)을 통해 제 4 제어기(4)에 접속되고, CPCI 백보드(15) 상의 내부 배선을 통해 사용자 정의 신호 제어 디바이스(31b) 및 PCI-PCI 브리지(31c)에 접속된다. PCIe-PCI 브리지(31a)는 제 4 제어기(4)로부터 공급된 PCIe 버스 신호를 PCI 버스 신호로 변환하여 사용자 정의 신호 제어 디바이스(31b) 또는 PCI-PCI 브리지(31c)에 공급하고, 사용자 정의 신호 제어 디바이스(31b) 또는 PCI-PCI 브리지(31c)로부터 공급된 PCI 버스 신호를 PCIe 버스 신호로 변환하여 제 4 제어기(4)에 공급하도록 적응된다.
사용자 정의 신호 제어 디바이스(31b)는 CPCI 백보드(15)에 접속되고, CPCI 백보드(15)의 상측 슬롯(15a)을 통해 공급된 사용자 정의 신호를 PCI 버스 규격에 따른 PCI 버스 신호로 변환하도록 적응되고, 이러한 PCI 버스 신호를 PCIe-PCI 브리지(31a)에 공급한다.
사용자 정의 신호 제어 디바이스(31b)는 PCIe-PCI 브리지(31a)로부터 공급된 PCI 버스 신호를 사용자 정의 신호로 변환하도록 적응되고, 이러한 사용자 정의 신호를 CPCI 백보드(15)에 공급한다.
PCI-PCI 브리지(31c)는 CPCI 백보드(15)의 하측 슬롯(15b)에 접속되고, PCI 버스 규격에 따른 PCI 버스 신호의 상호 전송 및 수신을 위해 CPCI 백보드(15)와 협업한다.
제 4 제어기(4)의 CPCIe 백보드(25)는 제 1 실시예에 따른 제어 시스템(10)의 제 2 제어기(2)의 CPCIe 백보드(25)와 동일하다.
CPCIe CPU 보드(21)는 CPU(41a), 루트 콤플렉스(route complex)(41b), 및 PCIe 스위치(41c)를 포함한다.
CPU(41a)는 제어 시스템(10A)에 대한 중앙 제어를 위해 작동한다.
루트 콤플렉스(41b)는 PCIe 트리 구조의 가장 높은 레벨에 위치 결정되고, CPU(41a)와 PCIe 스위치(41c)를 서로 상호접속한다.
PCIe 스위치(41c)는 PCIe 외부 케이블(5)을 통해 제 3 제어기의 CPCI 브리지보드(31)에 접속되고, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 CPCI 브리지보드(31)와 협업한다.
I/O 보드(23)는 CPCIe 규격에 따른 입력/출력 인터페이스 확장 보드로서 각각 장착된다.
전술한 구성으로, 제 2 실시예에 따른 제어 시스템(10A)은 CPCI 규격에 따른 6U 사이즈 제 3 제어기(3)와 CPCIe 규격에 따른 3U 사이즈 제 4 제어기(4) 사이의 상호접속에 적응되어, PCIe 버스 규격에 따른 PCIe 버스 신호의 전송 및 수신을 수행한다.
따라서, 제 3 제어기(3)의 제 4 제어기(4)로의 교체 시에, 사용자는 제 3 제어기에 장착된 I/O 보드(12) 등의 자원을 효과적으로 활용하면서, 제 4 제어기(4)로의 단계식 다운사이징을 구현하는 것이 허용된다.
더 구체적으로, 본 발명의 제 2 실시예에 따르면, 제어 시스템(10A)은, CPCIe 규격에 따른 3U 사이즈의 백보드가 되는 CPCIe 백보드(25)에 설치된 슬롯 중 하나의 슬롯에 장착되고, CPCIe 백보드(25)에 설치된 상기 하나의 슬롯 이외의 다른 슬롯에 장착된 CPCIe 확장 보드(I/O 보드(23))와 협업하도록 구성되어, 수용된 CPU(41a)의 지시에 따라, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 수행하는 CPCIe CPU 보드(41); 및 CPCI 규격에 따른 6U 사이즈의 백보드가 되는 CPCI 백보드(15)에 설치된 슬롯 중 하나의 슬롯에 장착되고, PCI 버스 규격에 따른 PCI 버스 신호의 상호 전송 및 수신을 위해 CPCI 백보드(15)에 설치된 상기 하나의 슬롯 이외의 다른 슬롯에 장착된 CPCI 확장 보드(I/O 보드(12))와 협업하고, 전방 패널에 배치된 PCIe 외부 케이블 규격에 따른 커넥터에 접속된 PCIe 외부 케이블 규격에 따른 외부 케이블(5)을 통해 CPCIe CPU 보드(41)에 접속되고, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 CPCIe CPU 보드(41)와 협업하도록 구성된 CPCI 브리지보드(31)를 포함하는 컨버터(20A)를 포함하고, 이로써 제 3 제어기(3)로부터 제 4 제어기(4)로의 교체와 함께, 사용자가 제 3 제어기(3)의 I/O 보드(12) 등의 나머지 자원을 효과적으로 활용하는 것을 허용하면서, 제 4 제어기(4)로의 단계식 다운사이징을 구현한다.
또한, 본 발명의 제 2 실시예에 따른 제어 시스템(10A)에서, CPU(41a) 및 PCIe 스위치(41c)를 포함하는 CPCIe CPU 보드(41)는 PCIe 백보드의 하나의 슬롯에 장착되고, 그러므로 추가적인 확장 보드가 CPICe 백보드에 장착되는데 이용될 수 있는 빈 슬롯이 제공된다.
본 발명의 제 2 실시예에 따른 제어 시스템(10A)은 본 발명의 제 1 실시예에 따른 제어 시스템(10)과 개념상 동일한 사용자 정의 신호 전송 및 수신 프로세스 및 제어기 교체 절차를 가진다.
또한, 본 발명의 제 2 실시예에 따르면, 제어 시스템(10A)은 제 3 제어기(3), 및 PCIe 외부 케이블(5)에 의해 제 3 제어기와 상호접속된 제 4 제어기(4)를 가지지만, 이에 제한되는 것은 아니다. 예를 들면, 본 발명의 제 1 실시예에 따른 제 1 제어기(1), 및 PCIe 외부 케이블(5)에 의해 제 1 제어기(1)와 상호접속된 제 4 제어기(4)를 포함하는 구성일 수 있다. 더 구체적으로, 제 1 제어기(1)에 설치된 CPCI 브리지보드(11), 제 4 제어기(4)에 설치된 CPCIe CPU 보드(41), 및 PCIe 외부 케이블(5)을 포함할 수 있다. 이는, 제 1 제어기(1)로부터 제 4 제어기(4)로의 교체와 함께, 사용자가 제 1 제어기(1)의 I/O 보드(12) 등의 나머지 자원을 효과적으로 활용하게 허용하면서, 제 4 제어기(4)로의 단계식 다운사이징을 구현한다.
또한, 제 3 제어기(3), 및 본 발명의 제 1 실시예에 따른 제 2 제어기(2)를 포함하고, 상기 제 2 제어기(2)가 PCIe 외부 케이블(5)에 의해 제 3 제어기(3)와 상호접속되는 구성일 수 있다. 더 구체적으로, 제 3 제어기(3)에 설치된 CPCI 브리지보드(31), 제 2 제어기(2)에 설치된 CPCIe 스위치보드(22), 및 PCIe 외부 케이 블(5)을 포함하는 컨버터를 포함할 수 있다. 이는, 제 3 제어기(3)로부터 제 2 제어기(2)로의 교체와 함께, 사용자가 제 3 제어기(3)의 I/O 보드(12) 등의 나머지 자원을 효과적으로 활용하게 허용하면서, 제 2 제어기(4)로의 단계식 다운사이징을 구현한다.
본 발명에 따르면, CompactPCI 규격에 따른 6U 사이즈 제어기로부터 CompactPCI 익스프레스 규격에 따른 3U 사이즈 제어기로의 교체 시에, 기존 장비의 최대 활용을 허용하면서, 6U 사이즈로부터 3U 사이즈로의 단계식 다운사이징을 구현할 수 있다.
본 발명은 석유화학 공장 또는 철강 회사 등의 PA용, 또는 제조 또는 조립 라인에서의 FA(Factory Automation:공장 자동화)용 제어기에 적용 가능하다.
본 발명의 바람직한 실시예는 특정 용어를 이용하여 기술하였지만, 이러한 설명은 예시의 목적을 위한 것이고, 하기의 특허청구범위의 사상 또는 범주에서 일탈하지 않고 변경 및 변형이 이루어질 수 있음이 이해될 것이다.
도 1은 본 발명의 제 1 실시예에 따른 제어 시스템의 사시도.
도 2는 제 1 실시예에 따른 제어 시스템의 제 1 제어기의 CPCI 브리지보드의 사시도.
도 3은 제 1 실시예에 따른 제어 시스템의 제 2 제어기의 CPCIe 스위치보드의 사시도.
도 4는 제 1 실시예에 따른 제어 시스템의 블록도.
도 5의 (a) 및 도 5의 (b)는 제 1 실시예에 따른 제어 시스템의 사용자 정의 신호의 전송 및 수신과 연관된 회로의 블록도.
도 6의 (a), 도 6의 (b), 및 도 6의 (c)는 제 1 실시예에 따른 제어 시스템의 교체 절차를 설명하는 도면.
도 7은 본 발명의 제 2 실시예에 따른 제어 시스템의 사시도.
도 8은 제 2 실시예에 따른 제어 시스템의 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 제 1 제어기 2 : 제 2 제어기
5 : PCIe 외부 케이블 10 : 제어 시스템
11 : CPCI 브리지보드 12 : I/O 보드
13, 24 : 전원 공급 유닛 15 : CPCI 백보드
20 : 컨버터 21 : CPCIe CPU 보드
22 : CPCIe 스위치보드 23 : I/O 보드

Claims (8)

  1. CPCIe 규격에 따른 3U 사이즈의 백보드가 되는 CPCIe 백보드에 설치된 슬롯 중 하나의 슬롯에 장착되고, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해, 상기 CPCIe 백보드에 설치된 상기 하나의 슬롯 이외의 다른 슬롯에 장착된 CPCIe CPU 보드 및 CPCIe 확장 보드의 조합과 협업하도록 구성된 CPCIe 스위치보드; 및
    CPCI 규격에 따른 6U 사이즈의 백보드가 되는 CPCI 백보드에 설치된 슬롯 중 하나의 슬롯에 장착되고, PCI 버스 규격에 따른 PCI 버스 신호의 상호 전송 및 수신을 위해, 상기 CPCI 백보드에 설치된 상기 하나의 슬롯 이외의 다른 슬롯에 장착된 CPCI 확장 보드와 협업하고, 전방 패널에 배치된 PCIe 외부 케이블 규격에 따른 커넥터에 접속된 PCIe 외부 케이블 규격에 따른 외부 케이블을 통해 상기 CPCIe 스위치보드에 접속되고, 상기 PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 상기 CPCIe 스위치보드와 협업하도록 구성된 CPCI 브리지보드를 포함하는 컨버터.
  2. CPCIe 규격에 따른 3U 사이즈의 백보드가 되는 CPCIe 백보드에 설치된 슬롯 중 하나의 슬롯에 장착되고, 수용된 CPU의 지시에 의존하여, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해, 상기 CPCIe 백보드에 설치된 상기 하나의 슬롯 이외의 다른 슬롯에 장착된 CPCIe 확장 보드와 협업하도록 구성된 CPCIe CPU 보드; 및
    CPCI 규격에 따른 6U 사이즈의 백보드가 되는 CPCI 백보드에 설치된 슬롯 중 하나의 슬롯에 장착되고, PCI 버스 규격에 따른 PCI 버스 신호의 상호 전송 및 수신을 위해 상기 CPCI 백보드에 설치된 상기 하나의 슬롯 이외의 다른 슬롯에 장착된 CPCI 확장 보드와 협업하고, 전방 패널에 배치된 PCIe 외부 케이블 규격에 따른 커넥터에 접속된 PCIe 외부 케이블 규격에 따른 외부 케이블을 통해 상기 CPCIe CPU 보드에 접속되고, 상기 PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 CPCIe CPU 보드와 협업하도록 구성된 CPCI 브리지보드를 포함하는 컨버터.
  3. 제 1 항에 있어서,
    상기 CPCI 브리지보드는,
    상기 CPCI 백보드에 접속하도록 구성되어, 상기 CPCI 백보드로부터 공급된 것으로 사용자에 의한 제어 설정이 가능한 신호가 되는 사용자 정의 신호를 상기 PCIe 버스 규격에 따른 PCIe 버스 신호로 변환하고, 공급된 PCIe 버스 신호를 사용자 정의 신호로 변환하는 사용자 정의 신호 제어 디바이스; 및
    상기 외부 케이블을 통해 상기 CPCIe 스위치보드에 접속하고 PCIe 버스 규격에 따른 내부 배선을 통해 상기 사용자 정의 신호 제어 디바이스에 접속하도록 구성된 PCIe 스위치를 포함하는 컨버터.
  4. 제 2 항에 있어서,
    상기 CPCI 브리지보드는,
    상기 CPCI 백보드에 접속하도록 구성되어 상기 CPCI 백보드로부터 공급된 것으로 사용자에 의한 제어 설정이 가능한 신호가 되는 사용자 정의 신호를 상기 PCIe 버스 규격에 따른 PCIe 버스 신호로 변환하고, 공급된 PCIe 버스 신호를 사용자 정의 신호로 변환하는 사용자 정의 신호 제어 디바이스; 및
    상기 외부 케이블을 통해 상기 CPCIe CPU 보드에 접속하고 PCIe 버스 규격에 따른 내부 배선을 통해 상기 사용자 정의 신호 제어 디바이스에 접속하도록 구성된 PCIe 스위치를 포함하는 컨버터.
  5. 제 1 항에 있어서,
    상기 CPCI 브리지보드는,
    상기 CPCI 백보드에 접속하도록 구성되어, 상기 CPCI 백보드로부터 공급된 것으로 사용자에 의한 제어 설정이 가능한 신호가 되는 사용자 정의 신호를 상기 PCIe 버스 규격에 따른 PCIe 버스 신호로 변환하고, 공급된 PCIe 버스 신호를 사용자 정의 신호로 변환하는 사용자 정의 신호 제어 디바이스; 및
    상기 외부 케이블을 통해 상기 CPCIe 스위치보드에 접속하고 PCI 버스 규격에 따른 내부 배선을 통해 상기 사용자 정의 신호 제어 디바이스에 접속하도록 구성되어, 상기 CPCIe 스위치보드로부터 공급된 PCIe 버스 신호를 상기 사용자 정의 신호 제어 디바이스로의 공급을 위한 PCI 버스 신호로 변환하고, 상기 사용자 정의 신호 제어 디바이스로부터 공급된 PCI 버스 신호를 상기 CPCIe 스위치보드에 공급하기 위한 PCIe 버스 신호로 변환하는 PCIe-PCI 브리지를 포함하는 컨버터.
  6. 제 2 항에 있어서,
    상기 CPCI 브리지보드는,
    상기 CPCI 백보드에 접속하도록 구성되어, 상기 CPCI 백보드로부터 공급된 것으로 사용자에 의한 제어 설정이 가능한 신호가 되는 사용자 정의 신호를 상기 PCI 버스 규격에 따른 PCI 버스 신호로 변환하고, 공급된 PCI 버스 신호를 사용자 정의 신호로 변환하는 사용자 정의 신호 제어 디바이스; 및
    상기 외부 케이블을 통해 상기 CPCIe CPU 보드에 접속하고 PCI 버스 규격에 따른 내부 배선을 통해 상기 사용자 정의 신호 제어 디바이스에 접속하도록 구성되어, 상기 CPCIe CPU 보드로부터 공급된 PCIe 버스 신호를 상기 사용자 정의 신호 제어 디바이스로의 공급을 위한 PCI 버스 신호로 변환하고, 상기 사용자 정의 신호 제어 디바이스로부터 공급된 PCI 버스 신호를 상기 CPCIe CPU 보드에 공급하기 위한 PCIe 버스 신호로 변환하는 PCIe-PCI 브리지를 포함하는 컨버터.
  7. CPCI 규격에 따른 제 1 제어기, 및 PCIe 외부 케이블 규격에 따른 외부 케이블을 통해 상기 제 1 제어기에 접속되는 CPCIe 규격에 따른 제 2 제어기를 포함하는 제어 시스템에 있어서,
    상기 제 2 제어기는,
    상기 CPCIe 규격에 따른 3U 사이즈의 백보드가 되고 복수의 슬롯이 설치되는 CPCIe 백보드;
    상기 CPCIe 백보드에 설치된 복수의 슬롯 중 하나의 슬롯에 장착되고 CPU가 내부에 수용되는 CPCIe 규격에 따른 CPCIe CPU 보드;
    상기 CPCIe 백보드에 설치된 복수의 슬롯 중 하나 이상의 슬롯에 장착된 CPCIe 규격에 따른 하나 이상의 CPCIe 확장 보드의 세트; 및
    상기 CPCIe 백보드에 설치된 복수의 슬롯 중 하나의 슬롯에 장착되고, 상기 CPCIe CPU 보드와 PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 상기 하나 이상의 CPCIe 확장 보드의 세트와 협업하도록 구성된 CPCIe 스위치보드를 포함하고,
    상기 제 1 제어기는,
    상기 CPCI 규격에 따른 6U 사이즈의 백보드가 되는 CPCI 백보드;
    상기 CPCI 백보드에 설치된 복수의 슬롯 중 하나 이상의 슬롯에 장착된 CPCI 규격에 따른 하나 이상의 CPCI 확장 보드의 세트; 및
    상기 CPCI 백보드에 설치된 복수의 슬롯 중 하나 이상의 슬롯에 장착되고, PCI 버스 규격에 따른 PCI 버스 신호의 상호 전송 및 수신을 위해 상기 하나 이상의 CPCI 확장 보드의 세트와 협업하고, 전방 패널에 배치된 PCIe 외부 케이블 규격에 따른 커넥터에 접속된 상기 외부 케이블을 통해 상기 CPCIe 스위치보드에 접속되고, 상기 PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 CPCIe 스위치보드와 협업하도록 구성된 CPCI 브리지보드를 포함하는 제어 시스템.
  8. CPCI 규격에 따른 제 1 제어기, 및 PCIe 외부 케이블 규격에 따른 외부 케이블을 통해 상기 제 1 제어기에 접속되는 CPCIe 규격에 따른 제 2 제어기를 포함하는 제어 시스템에 있어서,
    상기 제 2 제어기는,
    상기 CPCIe 규격에 따른 3U 사이즈의 백보드가 되고 복수의 슬롯이 설치되는 CPCIe 백보드;
    상기 CPCIe 백보드에 설치된 복수의 슬롯 중 하나 이상의 슬롯에 장착된 CPCIe 규격에 따른 하나 이상의 CPCIe 확장 보드의 세트; 및
    상기 CPCIe 백보드에 설치되는 복수의 슬롯 중 하나의 슬롯에 장착되고, 수용된 CPU의 지시에 의존하여, PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 상기 하나 이상의 CPCIe 확장 보드의 세트와 협업하도록 구성된 CPCIe CPU 보드를 포함하고,
    상기 제 1 제어기는,
    상기 CPCI 규격에 따른 6U 사이즈의 백보드가 되는 CPCI 백보드;
    상기 CPCI 백보드에 설치된 복수의 슬롯 중 하나 이상의 슬롯에 장착된 CPCI 규격에 따른 하나 이상의 CPCI 확장 보드의 세트; 및
    상기 CPCI 백보드에 설치된 복수의 슬롯 중 하나 이상의 슬롯에 장착되고, PCI 버스 규격에 따른 PCI 버스 신호의 상호 전송 및 수신을 위해 상기 하나 이상의 CPCI 확장 보드의 세트와 협업하고, 전방 패널에 배치된 PCIe 외부 케이블 규격 에 따른 커넥터에 접속된 PCIe 외부 케이블 규격에 따른 외부 케이블을 통해 상기 CPCIe CPU 보드에 접속되고, 상기 PCIe 버스 규격에 따른 PCIe 버스 신호의 상호 전송 및 수신을 위해 상기 CPCIe CPU 보드와 협업하도록 구성된 CPCI 브리지보드를 포함하는 제어 시스템.
KR1020090064353A 2008-07-17 2009-07-15 컨버터 및 제어 시스템 KR101078700B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008186436A JP2010026726A (ja) 2008-07-17 2008-07-17 変換装置及び制御システム
JPJP-P-2008-186436 2008-07-17

Publications (2)

Publication Number Publication Date
KR20100009488A true KR20100009488A (ko) 2010-01-27
KR101078700B1 KR101078700B1 (ko) 2011-11-01

Family

ID=41258124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090064353A KR101078700B1 (ko) 2008-07-17 2009-07-15 컨버터 및 제어 시스템

Country Status (6)

Country Link
US (1) US20100017552A1 (ko)
EP (1) EP2146286B1 (ko)
JP (1) JP2010026726A (ko)
KR (1) KR101078700B1 (ko)
CN (1) CN101630297B (ko)
AT (1) ATE552559T1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111338444A (zh) * 2020-05-15 2020-06-26 北京中航科电测控技术股份有限公司 一种方便维修更换的加密计算机cpci板卡

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2701072A1 (en) 2010-03-11 2014-02-26 Ricoh Company, Ltd. Adapter and communication method
CN101923530B (zh) * 2010-08-17 2012-06-06 北京航空航天大学 一种用于PCI Express X1至CPCI Express X1的转接卡
CN102012723B (zh) * 2010-12-21 2013-03-27 济南腾越电子有限公司 多扩展cpci核心模块
JP6089835B2 (ja) * 2013-03-19 2017-03-08 富士通株式会社 情報処理装置及び制御方法
US20140365698A1 (en) * 2013-06-05 2014-12-11 Agilent Technologies, Inc. Expansion of pci-e compatible chassis
CA2951680C (en) * 2013-08-29 2017-06-06 Rockport Networks Inc. Method and apparatus to manage the direct interconnect switch wiring and growth in computer networks
CN103544133B (zh) * 2013-10-12 2017-01-25 北京旋极信息技术股份有限公司 一种转换装置及方法
CN103530256B (zh) * 2013-10-12 2016-07-06 北京旋极信息技术股份有限公司 CPCIe和PCI协议数据的处理装置及方法
CN103777717A (zh) * 2013-11-28 2014-05-07 信航（天津）科技有限公司 一种非标cpci底板的走线方法
CN103678236B (zh) * 2013-12-16 2017-01-11 中国航空工业集团公司第六三一研究所 一种基于vpx的多总线试验平台的设计方法
CN104238688A (zh) * 2014-09-11 2014-12-24 浪潮(北京)电子信息产业有限公司 一种刀片节点及其扩展方法
CN105550141A (zh) * 2015-12-03 2016-05-04 浪潮电子信息产业股份有限公司 一种基于pcie总线实现链路多分复用的方法
CN107656889A (zh) * 2017-08-04 2018-02-02 上海航天电子有限公司 一种宇航电子产品通用检测装置
JP6916160B2 (ja) 2018-12-12 2021-08-11 ファナック株式会社 アダプタ
CN112788429A (zh) * 2021-02-25 2021-05-11 中国电子科技集团公司第五十二研究所 一种基于网络的屏幕共享系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2099033A1 (en) 1992-09-17 1994-03-18 Howard Thomas Olnowich Switch-based personal computer interconnection apparatus
US6675254B1 (en) * 2000-09-29 2004-01-06 Intel Corporation System and method for mid-plane interconnect using switched technology
CN1503946A (zh) 2000-12-29 2004-06-09 服务器阵列硬件结构和系统
US6580616B2 (en) * 2001-10-16 2003-06-17 Hewlett-Packard Company Multiple circuit board adapter
US7149093B2 (en) * 2003-04-09 2006-12-12 National Instruments Corporation PXI chassis with backwards compatibility for existing PXI devices
US7013358B2 (en) * 2003-08-09 2006-03-14 Texas Instruments Incorporated System for signaling serialized interrupts using message signaled interrupts
JP2006195871A (ja) * 2005-01-17 2006-07-27 Ricoh Co Ltd 通信装置、電子機器、及び画像形成装置
US7293129B2 (en) * 2005-04-22 2007-11-06 Sun Microsystems, Inc. Flexible routing and addressing
US7200700B2 (en) * 2005-05-19 2007-04-03 Inventec Corporation Shared-IRQ user defined interrupt signal handling method and system
US7598768B1 (en) * 2005-08-05 2009-10-06 Xilinx, Inc. Method and apparatus for dynamic port provisioning within a programmable logic device
US7743197B2 (en) * 2006-05-11 2010-06-22 Emulex Design & Manufacturing Corporation System and method for virtualizing PCIe devices
US7355850B2 (en) * 2006-03-31 2008-04-08 National Instruments Corporation Vented and ducted sub-rack support member
JP2008186436A (ja) 2007-01-26 2008-08-14 Sanwa Kigyo Kk 情報買い物かごシステム
US20080244141A1 (en) * 2007-03-30 2008-10-02 Intel Corporation High bandwidth cable extensions
US7730361B2 (en) * 2007-03-30 2010-06-01 Texas Instruments Incorporated Aggregation of error messaging in multifunction PCI express devices
US20080285958A1 (en) * 2007-05-18 2008-11-20 Genesys Logic, Inc. Storage apparatus for digital/analog tv audio/video media
JP4920638B2 (ja) * 2007-06-01 2012-04-18 インベンチュア株式会社 Ｌｓｉシステムの設計方法及びｌｓｉシステムの設計支援装置
US20090077297A1 (en) * 2007-09-14 2009-03-19 Hongxiao Zhao Method and system for dynamically reconfiguring PCIe-cardbus controllers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111338444A (zh) * 2020-05-15 2020-06-26 北京中航科电测控技术股份有限公司 一种方便维修更换的加密计算机cpci板卡
CN111338444B (zh) * 2020-05-15 2020-08-04 北京中航科电测控技术股份有限公司 一种方便维修更换的加密计算机cpci板卡

Also Published As

Publication number Publication date
EP2146286A3 (en) 2010-07-28
EP2146286B1 (en) 2012-04-04
JP2010026726A (ja) 2010-02-04
US20100017552A1 (en) 2010-01-21
CN101630297B (zh) 2011-11-23
CN101630297A (zh) 2010-01-20
ATE552559T1 (de) 2012-04-15
KR101078700B1 (ko) 2011-11-01
EP2146286A2 (en) 2010-01-20

Similar Documents

Publication Publication Date Title
KR101078700B1 (ko) 컨버터 및 제어 시스템
US8585442B2 (en) Expansion card adapter
US7419379B2 (en) Computer system and interface card module thereof
US7433987B2 (en) Computer apparatus for interconnecting an industry standard computer to a proprietary backplane and its associated peripherals
US8631264B2 (en) Computer system
US8245058B2 (en) Serial port connector with power output function
US20190370203A1 (en) Switch Board for Expanding Peripheral Component Interconnect Express Compatibility
CN107480085A (zh) 多接口综合测试系统
CN101128808A (zh) 具有中断控制器的数据处理系统和中断控制方法
TWI417739B (zh) 共用基板管理控制器的伺服器系統及方法
JP4866895B2 (ja) バックプレーンおよび通信装置
JP5175775B2 (ja) 保護監視制御盤の制御ユニット及びその交換構造
US20060041703A1 (en) Computer systems with multiple system configurations
JP2008203949A (ja) サブ制御装置および情報処理装置
US20060041707A1 (en) Computer systems with multiple CPU configuration
US7668985B2 (en) Information processing apparatus with upgradeable modular components including processor, system memory, and hard disk drives
KR100865572B1 (ko) 이동통신 단말기의 인터페이스 제공 장치 및 그 방법
JP2019159922A (ja) 電子機器および制御システム
CN218124727U (zh) 控制装置和控制系统
CN109766301B (zh) 用于注钥功能的信号通信的总线设备
CN100362503C (zh) 一种热插拔的实现方法及装置
CN102109888B (zh) 主机板及其应用的电脑装置
JP2008123464A (ja) リモートコンソール機構を備えたサーバシステム
JP2007233879A (ja) 情報処理装置
CN114546752A (zh) 一种测试插拔hdd的转接系统及其转接方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee