KR20100004739A - 투명 전도막 및 그 제조 방법 - Google Patents

투명 전도막 및 그 제조 방법 Download PDF

Info

Publication number
KR20100004739A
KR20100004739A KR1020080065078A KR20080065078A KR20100004739A KR 20100004739 A KR20100004739 A KR 20100004739A KR 1020080065078 A KR1020080065078 A KR 1020080065078A KR 20080065078 A KR20080065078 A KR 20080065078A KR 20100004739 A KR20100004739 A KR 20100004739A
Authority
KR
South Korea
Prior art keywords
conductive film
layer
transparent conductive
etching
opening
Prior art date
Application number
KR1020080065078A
Other languages
English (en)
Inventor
정승재
남육현
이창호
신명훈
오민석
이병규
임미화
서준영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080065078A priority Critical patent/KR20100004739A/ko
Priority to US12/413,979 priority patent/US7932576B2/en
Publication of KR20100004739A publication Critical patent/KR20100004739A/ko
Priority to US13/034,009 priority patent/US20110143483A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 투명 전도막을 제공한다. 상기 투명 전도막은 기판, 상기 기판 위에 형성되어 있는 제1 전도막, 그리고 상기 제1 전도막 위에 상기 제1 전도막을 노출하는 개구부를 갖도록 패터닝되어 있는 제2 전도막을 포함한다. 여기서, 상기 제2 전도막의 상부면은 텍스처 구조를 갖고, 상기 개구부를 통하여 노출된 상기 제1 전도막의 직경은 1㎛ 내지 3㎛로 형성되어 있다.
투명 전도막, 태양 전지, 개구부

Description

투명 전도막 및 그 제조 방법{Transparent Conductive Layer and Method of Manufacturing The Same }
본 발명은 투명 전도막 및 그 제조 방법에 관한 것이다.
광전 소자는 빛에너지를 전기에너지로 변환하는 소자이다. 이용하는 금속에 따라 여러 가지 종류가 있는데 그 중 하나 태양 전지이다. 태양 전지는 태양빛의 에너지를 전기에너지로 바꾸는 것으로 P형 반도체와 N형 반도체라고 하는 2종류의 반도체를 사용하여 전기를 일으킨다.
태양 전지는 크게 상용 제품의 대부분을 점유하고 있는 결정질 실리콘 태양 전지와 값싼 기판을 사용할 수 있는 박막 태양 전지, 그리고 결정질 실리콘 태양 전지와 박막 태양 전지의 혼합형 등으로 분류될 수 있다.
결정질 실리콘 태양 전지는 실리콘 덩어리를 얇게 잘라 기판으로 사용하며, 실리콘의 제조 방법에 따라 단결정 태양 전지와 다결정 태양 전지로 구분된다. 예컨대 단결정 실리콘 태양 전지의 경우, 실리콘에 5가 원소 인, 비소 또는 안티몬을 첨가시킨 N형 반도체와 3가 원소인 붕소 또는 갈륨을 침투시켜 만든 P형 반도체로 이루어진 PN접합 구조를 가지고 있으며, 그 구조는 다이오드와 대체로 동일하다.
박막 태양 전지는 얇은 유리나 플라스틱 기판에 막을 입히는 방식이다. 일반적으로 박막 특성상 캐리어의 확산거리가 결정질에 비해 매우 짧아 PN접합 구조로만 제조될 경우 태양광에 의해 생성되는 전자-정공쌍(electron-hole pairs)의 수집효율이 매우 낮아 광흡수율이 높은 진성반도체 재질의 광흡수층을 P형과 N형 반도체 사이에 삽입한 PIN구조를 갖는다. 일반적인 박막 태양 전지의 구조는 기판 위에 전면 투명 전도막, PIN막, 후면 반사 전극막 순으로 증착된다. 이와 같은 구조에서 광흡수층은 상하의 높은 도핑 농도를 갖는 P와 N층에 의해 공핍(depletion)되어 내부에 전기장이 발생함으로 태양광에 의해 광흡수층에서 생성된 캐리어들은 내부 전기장의 드리프트(drift)에 의해 전자는 N층, 정공은 P층으로 수집되어 전류를 발생하게 된다.
태양 전지는 Si나 GaAs, CdTe, CuInSe2 와 같은 다원계 화합물을 광흡수층으로 한다. Si는 간접 천이형 물질로서 광흡수계수가 다른 화합물(CdTe, CuInSe2)에 비하여 낮기 때문에, 수 마이크론 이하의 박막형으로 제조될 경우 태양광을 모두 흡수하지 못하고 투과에 의한 전류밀도 손실이 생긴다. 따라서, 전면 투명 전도막 및 후면 반사 전극을 이용한 광 산란/포획(Light Scattering/Trapping) 기술이 태양 전지의 효율을 결정하는 중요한 요소가 된다.
태양 전지의 효율을 높이기 위한 방법으로 투명 전도막에 텍스처 처리를 할 수 있다. 이 때, 태양광의 산란으로 인해 빛의 경로가 길어짐에 따라 태양광의 흡수율이 높아지게 되고 태양 전지의 효율이 크게 향상된다.
그러나, 텍스처를 갖는 투명 전도막은 주로 단파장 영역에서 산란이 일어나고, 장파장 영역에서는 산란이 잘 일어나지 않는 문제가 있다.
따라서, 본 발명이 해결하고자 하는 과제는 기판 위에 제1 전도막 및 제2 전도막이 차례로 증착되어 있고, 제2 전도막이 제1 전도막을 노출하는 개구부를 갖도록 패터닝되어 있으며, 제2 전도막의 상부면은 텍스처 처리되어 있는 투명 전도막 및 그 제조 방법을 제공하는데 있다.
본 발명의 한 실시예에 따른 투명 전도막은 기판, 상기 기판 위에 형성되어 있는 제1 전도막, 그리고 상기 제1 전도막 위에 상기 제1 전도막을 노출하는 개구부를 갖도록 패터닝되어 있는 제2 전도막을 포함한다. 여기서, 상기 제2 전도막의 상부면은 텍스처 구조를 갖고, 상기 개구부를 통하여 노출된 상기 제1 전도막의 직경은 1㎛ 내지 3㎛로 형성되어 있다.
상기 제1 전도막은 In2O3로 형성되고, 상기 제2 전도막은 ZnO 계열로 형성된다.
상기 제1 전도막은 In2O3에 SnOx, ZnOx, WOx 및 TiOx 중의 적어도 하나를 15wt% 이하로 첨가하여 형성된다.
상기 제2 전도막은 ZnO에 AlOx 및 GaOx 중의 적어도 하나를 10wt% 이하로 첨가하여 형성된다.
상기 제1 전도막의 두께는 500Å 내지 3000Å 일 수 있다.
상기 제2 전도막의 두께는 500Å 내지 10000Å 일 수 있다.
본 발명의 다른 실시예에 따른 투명 전도막 제조 방법은 기판 위에 제1 전도막과 제2 전도막을 차례로 적층하는 단계, 상기 제2 전도막을 에칭하여 상기 제2 전도막 상부면에 텍스처 구조를 형성하는 단계, 상기 제2 전도막을 계속적으로 에칭하여 상기 제1 전도막의 상부면을 노출하는 개구부를 형성하는 단계를 포함한다
상기 제1 전도막은 In2O3를 사용하여 적층하고, 상기 제2 전도막은 ZnO 계열을 사용하여 적층한다.
상기 2 전도막의 에칭시에는 상기 제2 전도막과 상기 제1 전도막의 식각 선택비가 10 대 1 이상인 식각 용액을 사용한다.
상기 식각 용액은 질산, 염산, 황산, 초산 중에 적어도 하나를 사용한다.
상기 개구부에 의해 노출된 상기 제1 전도막 상부면의 직경이 1㎛ 내지 3㎛가 되도록 형성한다.
본 발명의 다른 실시예에 따른 광전 소자는 기판, 상기 기판 위에 차례로 적층되어 있는 제1 전도막, 상기 제2 전도막 위에 상기 제1 전도막을 노출하는 개구부를 갖도록 패터닝되어 있는 제2 전도막, 상기 제2 전도막 위에 차례로 적층되어 있는 P층, I층, N층을 구비하는 반도체층, 그리고 상기 반도체층의 상기 N층 위에 적층되어 있는 후면 전극을 포함한다. 여기서, 상기 제2 전도막의 상부면은 텍스처 구조를 갖고, 상기 개구부를 통하여 노출된 상기 제1 전도막의 직경은 1㎛ 내지 3㎛로 형성되어 있다.
상기 제1 전도막은 In2O3로 형성되고, 상기 제2 전도막은 ZnO 계열로 형성되어 있다.
이 때, 상기 반도체층은 상기 제2 전도막 위에 차례로 적층된 P층, I층, N층을 포함하는 하부막, 그리고 상기 하부막 위에 차례로 적층되어 있는 P층, I층, N층을 포함하는 상부막을 포함하고, 상기 하부막의 I층은 비정질 실리콘(a-Si)으로 형성되어 있고, 상기 상부막의 I층은 미세 결정질 실리콘(μc-Si)으로 형성되어 있다.
상기 반도체층은 상기 P층, 상기 I층, 상기 N층이 차례로 적층된 구조가 복수개인 다층 구조로 형성되어 있다.
이와 같이 본 발명의 실시예에 따르면, In2O3의 제1 전도막이 식각되지 않도록 하여 기본 면저항을 확보하고, ZnO의 제2 전도막을 이중 텍스처 구조로 형성함으로써 장파장 영역에서 산란을 증대시킬 수 있다. 따라서, 광효율이 향상될 수 있다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
이하 설명하는 산란 투과율(Diffuse Transmittance)은 빛이 진행하는 방향이 텍스처를 통과하면서 변하는 정도를 나타내고, 평행 투과율(Parallel Transmittance)은 빛이 진행하는 방향이 텍스처를 통과한 후에도 변하지 않는 정도를 나타낸다. 총 투과율(Total Tansmittance)은 산란 투과율과 평행 투과율을 합한 값이다. 이하에서 설명하는 텍스처란 에치를 하여 표면을 울퉁불퉁하게 직물의 표면처럼 형성하여, 빛의 흡수율을 증가시킬 수 있는 구조를 말한다.
도 1은 텍스처를 가지는 투명 전도막의 투과율을 나타내는 그래프이다.
텍스처를 가지는 투명 전도막을 형성하는 방법에는 SnO2:F를 상압 화학 기상 증착 방법(Atmospheric Pressure Chemical Vapor Deposition)으로 증착하거나, ZnO:B를 저압 화학 기상 증착 방법(Low Pressure Chemical Vapor Deposition)으로 증착하는 방법이 있다. 또한, 스퍼터(Suppter)를 이용하여 ZnO계 박막을 증착한 후 0.5~1% 농도로 희석된 HCl 용액으로 표면을 에칭하면 박막의 미세 조직이나 에칭 시간에 따라 표면이 거친 텍스처를 형성할 수 있다. 도 1은 텍스처를 갖는 투명 전도막이 단파장 영역에서 높은 산란 투과율(Diffuse Transmittance)을 보이지만, 파장이 커짐에 따라 낮아지는 형태의 곡선을 나타낸다. 비정질 실리콘(a-Si)의 경우는 흡수 영역이 350 내지 700nm 정도이기 때문에 도 1에 나타난 텍스처를 갖는 투명 전도막으로도 충분한 산란 효과를 얻을 수 있으나, 미결정 실리콘(μc-Si)의 경우에는 흡수 영역이 700nm 내지 1200nm 까지 확장되기 때문에 이 파장대에서 산란 효과를 기대하기 어렵다. 장파장의 빛을 산란시키기 위해서는 텍스처의 피처 사이즈(Feature Size)가 1㎛ 이상이 되어야 하지만, 기존의 공정으로는 구현하기 힘들다. 여기서, 피처 사이즈란 텍스처 공정에 의해 생성되는 원뿔 형태의 크레이터(Crater)의 직경을 의미한다.
도 2 및 도 3은 본 발명의 한 실시예에 따른 투명 전도막의 제조 방법을 나타내는 단면도이다.
먼저, 도 2를 참조하면, 본 발명의 한 실시예에 따른 투명 전도막 제조 방법은 우선, 기판(100)을 준비한다. 스퍼터링법(Sputtering Method)을 사용하여 제1 전도막(110) 및 제2 전도막(120)을 차례로 증착한다.
이 때, 제1 전도막(110)은 In2O3를 사용하여 형성할 수 있다. 구체적으로, In2O3는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)일 수 있다. 제1 전도막(110)의 두께는 500Å 내지 3000Å으로 형성할 수 있다. 또한, 제1 전도막(110)의 비저항은 1*10-4 Ωcm 내지 3*10-4 Ωcm 일 수 있다. 제1 전도막(110)은 In2O3 에 SnOx, ZnOx, WOx 및 TiOx 중의 적어도 하나를 15wt% 이하로 첨가하여 형성될 수 있다. 이러한 혼합 조성으로 인해, 전도성이 개선되고, 수분 또는 대기 노출시 특성 변화를 줄일 수 있다.
이 때, 제2 전도막(120)은 ZnO 계열을 사용하여 형성할 수 있다. 제2 전도막(120)의 두께는 500Å 내지 10000Å으로 형성할 수 있다. 또한, 제2 전도막(120)의 비저항은 2*10-4 Ωcm 내지 10*10-4 Ωcm 일 수 있다. 제2 전도막(120)은 ZnO에 AlOx 및 GaOx 중의 적어도 하나를 10wt% 이하로 첨가하여 형성될 수 있다. 이러한 혼합 조성으로 인해, 전도성이 개선되고, 수분 또는 대기 노출시 특성 변화를 줄일 수 있다.
제2 전도막(120)을 에칭하여 제2 전도막 상부면에 텍스처(T)를 형성한다. 계속적으로 제2 전도막(120)을 에칭하게 되면 제1 전도막(110)의 상부면이 부분적으로 노출될 수 있다. 다시 말해, 제1 전도막(110)을 노출하는 개구부(A)를 갖도록 제2 전도막(120)을 패터닝한다.
제1 전도막(110)의 상부면이 노출된 이후에 에칭이 과다하게 되어 제1 전도 막(110)이 식각된다면 투명 전극으로서 배선 저항을 확보할 수 없다. 따라서, 제2 전도막(120)을 에칭할 때 사용하는 식각 용액과 제1 전도막(110) 및 제2 전도막(120)으로 사용하는 물질이 중요하다.
전술한 바와 같이, 제1 전도막(110)은 ITO(Indium Tin Oxide)를 사용하여 적층하고, 제2 전도막(120)은 ZnO를 사용하여 적층한 경우에 제1 전도막(110)에 대한 제2 전도막(120)의 식각 선택비가 큰 식각 용액을 사용한다. 제2 전도막(120)의 에칭시에는 제2 전도막(120)과 제1 전도막(110)의 식각 선택비가 10 대 1 이상 100 대 1 이하인 식각 용액을 사용할 수 있다. 상기 식각 용액은 질산, 염산, 황산, 초산 중에 적어도 하나를 사용할 수 있다.
이 때, 개구부(A)를 통하여 노출된 제1 전도막(110) 상부면의 직경은 1㎛ 내지 3㎛가 되도록 형성한다. 따라서, 기존 공정으로는 구현하기 어려운 텍스처의 피처 사이즈(feature size)를 1㎛ 이상으로 형성함으로써 장파장의 빛을 산란시킬 수 있다.
제2 전도막(120)을 ZnO로 형성한 경우에 일부분은 전체적으로 에치가 되고 다른 부분은 부분적으로 에치가 되는 원리를 설명하도록 한다.
ZnO 박막의 경우, 스퍼터링법을 사용하여 증착하면 컬럼(column) 형태의 다결정으로 증착이 된다. 산 또는 염기 용액에서 에치를 하면 등방성으로 에치가 되지 않고, 그레인 바운더리(Grain Boundary) 등의 취약한 부분이 먼저 에치가 됨으로써 비등방성 에치가 진행된다. 따라서, 제2 전도막(120)을 에치하면 제2 전도막(120)의 표면에 원뿔형의 크레이터(Crater)가 형성되기 시작하고, 시간이 지남에 따라 상기 크레이터(Crater)가 커지게 되며 결국, 제2 전도막(120)은 제1 전도막(110)의 상부면을 부분적으로 노출하게 된다.
도 4는 본 발명의 한 실시예에 따른 투명 전도막을 상측부에서 바라본 사진이다.
도 3 및 도 4를 참조하여 본 발명의 한 실시예에 따른 제조 방법에 의해 형성된 투명 전도막에 대하여 설명하기로 한다.
기판(100) 위에 제1 전도막(110)이 형성되어 있고, 제1 전도막(110) 위에 개구부(A)를 갖는 제2 전도막(120)이 형성되어 있다. 제1 전도막(110)은 개구부(A)를 통해 노출되어 있는데 도 4에 나타난 바와 같이 제 1 전도막 상부면이 평평할 수 있다. 이는 제2 전도막(120)을 에칭할 때 식각 선택비를 갖는 식각 용액을 사용한 결과이다. 따라서, 투명 전도막의 배선 저항을 확보할 수 있다. 제2 전도막(120)의 상부면은 텍스처 구조를 가진다. 제1 전도막(110)의 노출된 상부면의 직경은 1㎛ 이상으로 형성되어 있다. 따라서, 큰 텍스처와 작은 텍스처가 섞여있는 구조로 장파장 및 단파장의 빛에 대해 모두 산란 효과가 잘 나타난다. 이 때, 제1 전도막(110)은 In2O3 으로 형성되어 있고, 제2 전도막(120)은 ZnO 계열로 형성되어 있다. 구체적으로, In2O3는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)일 수 있다. 또한, 제1 전도막(110)의 두께는 500Å 내지 3000Å 이고, 제2 전도막(120)의 두께는 500Å 내지 10000Å 이다.
도 5a는 일반적인 투명 전도막에서 에칭 시간을 증가시킴에 따른 투과율 변 화를 나타내는 그래프이고, 도 5b는 본 발명의 한 실시예에 따른 투명 전도막의 파장에 따른 투과율을 나타내는 그래프이다.
도 5a를 참조하면, TT는 총 투과율(Total Tansmittance)을 나타내고, DT는 산란 투과율(Diffuse Transmittance)를 나타낸다. 일반적인 ZnO 단일막 구조에서는 장파장 영역의 산란 투과율을 높이기 위해 에치 시간(Etch Time)을 늘릴 수 있다. 하지만, 에치 시간을 늘리더라도 도 5a에서 나타난 바와 같이 장파장 영역을 증가시키지는 못한다. 또한, ZnO 단일막 구조에서 에치를 하면 단일막의 바닥이 노출되면서 면저항이 증대될 수 있다.
이와 달리 본 발명의 한 실시예에 따라 투명 전도막을 형성하면 도 5b에서 나타난 바와 같이 장파장 영역(B)에서의 산란 투과율(DT)을 높일 수 있다. 따라서, 600nm 이상의 장파장 흡수가 중요한 광흡수층을 가지는 박막 태양 전지에서 장파장 산란을 증대시킴으로써 태양 전지의 광변환 효율을 높일 수 있다. 또한, 식각되지 않는 In2O3로 형성된 제1 전도막으로 인해 기본 면저항을 확보할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 광전 소자를 나타내는 단면도이다.
도 6을 참조하여, 본 발명의 한 실시예에 따라 형성된 투명 전도막을 이용한 태양 전지를 설명하기로 한다.
본 발명의 실시예에 따른 태양 전지는 기판(100) 위에 적층되어 있는투명 전도막을 포함한다. 투명 전도막은 전술한 바와 같이 In2O3로 형성된 제1 전도 막(110) 및 ZnO로 형성된 제2 전도막(120)이 차례로 증착되어 있다. 구체적으로, In2O3는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)일 수 있다. 제2 전도막(120)은 제1 전도막(110)의 상부면을 부분적으로 노출하도록 패터닝되어 있다. 제2 전도막(120)을 패터닝 하는 것은 제1 전도막(110)에 대한 제2 전도막(120)의 식각 선택비가 큰 식각 용액을 사용할 수 있다.
제1 전도막(110) 및 제2 전도막(120)을 포함하는 상기 투명 전도막 위에 차례로 적층되어 있는 P층(130), I층(140), N층(150)을 포함하는 반도체층(200)이 형성되어 있다. P층(130), I층(140), N층(150)은 플라스마 화학 기상 증착 방법(Plasma Chemical Vapor Deposition, PECVD)으로 증착할 수 있다. N층(150) 위에 후면 전도막(160)이 형성되어 있다. 후면 전도막(160) 위에 반사 전극막(170)이 형성되어 있다.
반도체층(200)은 P층(130), I층(140), N층(150)이 차례로 적층된 구조가 복수개인 다층 구조로 형성될 수 있다. 즉, PIN/PIN 순서로 차례로 적층되는 탠덤(Tandem)구조, PIN/PIN/PIN 순서로 차례로 적층되는 삼층(Triple-juncton) 구조, 또는 다층(Multi-junction) 구조일 수 있다. 반도체층(200)을 다층 구조로 형성하면, 광흡수대가 넓어지는 효과가 있다.
탠덤(Tandem)구조에서 하부 영역에 있는 I층은 비정질 실리콘(a-Si)으로 형성되어 있고, 상부 영역에 있는 I층은 미세 결정질 실리콘(μc-Si)으로 형성될 수 있다. 이 때, 미세 결정질 실리콘(μc-Si)의 광흡수 계수가 비정질 실리콘(a-Si) 에 비해 크게 낮으므로 장파장의 산란이 광효율에 미치는 영향은 크다. 따라서, 본 발명의 실시예에 따른 태양 전지는 상기 탠덤 구조와 같이 장파장의 흡수가 중요한 광흡수층을 가지는 박막 태양 전지에서 광효율을 높일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 텍스처를 가지는 투명 전도막의 투과율을 나타내는 그래프이다.
도 2 및 도 3은 본 발명의 한 실시예에 따른 투명 전도막의 제조 방법을 나타내는 단면도이다.
도 4는 본 발명의 한 실시예에 따른 투명 전도막을 나타내는 사진이다.
도 5a는 일반적인 투명 전도막에서 에칭 시간을 증가시킴에 따른 투과율 변화를 나타내는 그래프이다.
도 5b는 본 발명의 한 실시예에 따른 투명 전도막의 파장에 따른 투과율을 나타내는 그래프이다.
도 6은 본 발명의 다른 실시예에 따른 광전 소자를 나타내는 단면도이다.

Claims (15)

  1. 기판,
    상기 기판 위에 형성되어 있는 제1 전도막, 그리고
    상기 제1 전도막 위에 상기 제1 전도막을 노출하는 개구부를 갖도록 패터닝되어 있는 제2 전도막을 포함하고, 상기 제2 전도막의 상부면은 텍스처 구조를 갖고, 상기 개구부를 통하여 노출된 상기 제1 전도막의 직경은 1㎛ 내지 3㎛로 형성되어 있는 투명 전도막.
  2. 제1항에서,
    상기 제1 전도막은 In2O3로 형성되고, 상기 제2 전도막은 ZnO 계열로 형성되는 투명 전도막.
  3. 제2항에서,
    상기 제1 전도막은 In2O3에 SnOx, ZnOx, WOx 및 TiOx 중의 적어도 하나를 15wt% 이하로 첨가하여 형성되는 투명 전도막.
  4. 제2항에서,
    상기 제2 전도막은 ZnO에 AlOx와 GaOx중의 적어도 하나를 10wt% 이하로 첨가하여 형성되는 투명 전도막.
  5. 제1항에서,
    상기 제1 전도막의 두께는 500Å 내지 3000Å 인 투명 전도막.
  6. 제1항에서,
    상기 제2 전도막의 두께는 500Å 내지 10000Å 인 투명 전도막.
  7. 기판 위에 제1 전도막과 제2 전도막을 차례로 증착하는 단계,
    상기 제2 전도막을 에칭하여 상기 제2 전도막 상부면에 텍스처 구조를 형성하는 단계, 그리고
    상기 제2 전도막을 에칭하여 상기 제1 전도막의 상부면을 노출하는 개구부를 형성하는 단계를 포함하는 투명 전도막 제조 방법.
  8. 제7항에서,
    상기 제1 전도막은 In2O3를 사용하여 형성하고, 상기 제2 전도막은 ZnO 계열을 사용하여 형성하는 투명 전도막 제조 방법.
  9. 제8항에서,
    상기 제2 전도막의 에칭시에는 상기 제2 전도막과 상기 제1 전도막의 식각 선택비가 10 대 1 이상인 식각 용액을 사용하는 투명 전도막 제조 방법.
  10. 제9항에서,
    상기 식각 용액은 질산, 염산, 황산, 초산 중에 적어도 하나를 사용하는 투명 전도막 제조 방법.
  11. 제7항에서,
    상기 개구부를 통하여 노출된 상기 제1 전도막 상부면의 직경이 1㎛ 내지 3㎛가 되도록 형성하는 투명 전도막 제조 방법.
  12. 기판,
    상기 기판 위에 차례로 적층되어 있는 제1 전도막,
    상기 제1 전도막 위에 상기 제1 전도막을 노출하는 개구부를 갖도록 패터닝되어 있는 제2 전도막,
    상기 제2 전도막 위에 차례로 적층되어 있는 P층, I층, N층을 구비하는 반도체층, 그리고
    상기 반도체층의 상기 N층 위에 적층되어 있는 후면 전극을 포함하고, 상기 제2 전도막의 상부면은 텍스처 구조를 갖고, 상기 개구부를 통하여 노출된 상기 제1 전도막의 직경은 1㎛ 내지 3㎛로 형성되어 있는 광전 소자.
  13. 제12항에서,
    상기 제1 전도막은 In2O3로 형성되고, 상기 제2 전도막은 ZnO 계열로 형성되어 있는 광전 소자.
  14. 제13항에서,
    상기 반도체층은
    상기 제2 전도막 위에 차례로 적층된 P층, I층, N층을 포함하는 하부막, 그리고
    상기 하부막 위에 차례로 적층되어 있는 P층, I층, N층을 포함하는 상부막을 포함하고, 상기 하부막의 I층은 비정질 실리콘(a-Si)으로 형성되어 있고, 상기 상부막의 I층은 미세 결정질 실리콘(μc-Si)으로 형성되어 있는 광전 소자.
  15. 제12항에서,
    상기 반도체층은 상기 P층, 상기 I층, 상기 N층이 차례로 적층된 구조가 복수개인 다층 구조로 형성되어 있는 광전 소자.
KR1020080065078A 2008-07-04 2008-07-04 투명 전도막 및 그 제조 방법 KR20100004739A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080065078A KR20100004739A (ko) 2008-07-04 2008-07-04 투명 전도막 및 그 제조 방법
US12/413,979 US7932576B2 (en) 2008-07-04 2009-03-30 Transparent conductive layer and method of manufacturing the same
US13/034,009 US20110143483A1 (en) 2008-07-04 2011-02-24 Transparent conductive layer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080065078A KR20100004739A (ko) 2008-07-04 2008-07-04 투명 전도막 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20100004739A true KR20100004739A (ko) 2010-01-13

Family

ID=41463716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080065078A KR20100004739A (ko) 2008-07-04 2008-07-04 투명 전도막 및 그 제조 방법

Country Status (2)

Country Link
US (2) US7932576B2 (ko)
KR (1) KR20100004739A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100110B1 (ko) * 2010-03-15 2011-12-29 한국철강 주식회사 기판 또는 플렉서블 기판을 포함하는 광기전력 장치 및 그 제조 방법
DE112010005449T5 (de) * 2010-04-05 2013-04-18 Mitsubishi Electric Corporation Substrat für eine fotoelektrische Wandlervorrichtung und Verfahren zur Herstellung des Substrats, fotoelektrische Dünnschichtwandlervorrichtung und Verfahren zur Herstellung der fotoelektrischen Dünnschichtwandlervorrichtung, und Solarzellenmodul
US20130284257A1 (en) * 2010-08-19 2013-10-31 Lehigh University Microlens array for solar cells
JP5533448B2 (ja) * 2010-08-30 2014-06-25 住友金属鉱山株式会社 透明導電膜積層体及びその製造方法、並びに薄膜太陽電池及びその製造方法
KR101325646B1 (ko) * 2010-09-16 2013-11-20 한국전자통신연구원 태양전지 및 그 형성방법
KR20120071149A (ko) * 2010-12-22 2012-07-02 엘지전자 주식회사 박막 태양전지 모듈 및 그 제조 방법
US9331220B2 (en) * 2011-06-30 2016-05-03 International Business Machines Corporation Three-dimensional conductive electrode for solar cell
JP2015201525A (ja) * 2014-04-07 2015-11-12 三菱電機株式会社 光電変換装置およびその製造方法
US20150318412A1 (en) * 2014-05-01 2015-11-05 Jesse A. Frantz Microstructured ZnO coatings for improved performance in Cu(In, Ga)Se2 photovoltaic devices
JP6226858B2 (ja) * 2014-11-28 2017-11-08 三菱電機株式会社 薄膜太陽電池及びその製造方法
US10448672B2 (en) * 2017-02-10 2019-10-22 Richard Smayda Vaporizer having induction heating and methods of using same
KR102665514B1 (ko) * 2021-08-06 2024-05-16 닛토덴코 가부시키가이샤 적층체

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196734A (ja) 1992-12-24 1994-07-15 Canon Inc 半導体太陽電池の製造方法及びその半導体太陽電池
JPH09139515A (ja) 1995-11-15 1997-05-27 Sharp Corp 透明導電膜電極
JP3695923B2 (ja) 1997-12-26 2005-09-14 三洋電機株式会社 透明電極基板及びその作製方法並びに光起電力素子の製造方法
JP3297380B2 (ja) 1998-08-07 2002-07-02 三菱重工業株式会社 太陽電池及び太陽電池の製造方法
JP2004214541A (ja) 2003-01-08 2004-07-29 Sharp Corp 薄膜太陽電池及びその製造方法
KR100659044B1 (ko) 2004-07-05 2006-12-19 전자부품연구원 산화아연 박막을 가지는 태양전지 및 그 제조 방법
KR100699072B1 (ko) 2005-08-02 2007-03-27 한국과학기술연구원 산화아연계 투명 도전막

Also Published As

Publication number Publication date
US7932576B2 (en) 2011-04-26
US20110143483A1 (en) 2011-06-16
US20100001359A1 (en) 2010-01-07

Similar Documents

Publication Publication Date Title
KR20100004739A (ko) 투명 전도막 및 그 제조 방법
US9711667B2 (en) Solar cell and method of manufacturing the same
USRE46515E1 (en) Solar cell
EP2219222B1 (en) Solar cell and method for manufacturing the same
US9508875B2 (en) Solar cell and method for manufacturing the same
US10680122B2 (en) Solar cell and method for manufacturing the same
KR101826912B1 (ko) 광전변환소자 및 그 제조 방법
KR20090131841A (ko) 광전 소자
KR101897723B1 (ko) 광기전력소자 및 그 제조 방법
KR20110125041A (ko) 태양 전지
JP2017139267A (ja) 太陽電池素子および太陽電池モジュール
KR100990108B1 (ko) 태양 전지 및 그 제조 방법
JP4945686B2 (ja) 光電変換装置
US20110155229A1 (en) Solar cell and method for manufacturing the same
KR101854236B1 (ko) 태양전지 및 그 제조방법
WO2015050161A1 (ja) 光発電素子
WO2005088734A1 (ja) 薄膜光電変換装置
AU2022246376B1 (en) Solar cell, method for manufacturing solar cell, and photovoltaic module
KR20140091627A (ko) 박막 태양전지
KR101135587B1 (ko) 태양 전지 및 그 제조 방법
JP6226858B2 (ja) 薄膜太陽電池及びその製造方法
KR101262883B1 (ko) 태양 전지
KR101179949B1 (ko) 태양 전지
KR20110032307A (ko) 태양 전지
KR20120065703A (ko) 박막형 태양전지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid