KR20120065703A - 박막형 태양전지 - Google Patents

박막형 태양전지 Download PDF

Info

Publication number
KR20120065703A
KR20120065703A KR1020100126969A KR20100126969A KR20120065703A KR 20120065703 A KR20120065703 A KR 20120065703A KR 1020100126969 A KR1020100126969 A KR 1020100126969A KR 20100126969 A KR20100126969 A KR 20100126969A KR 20120065703 A KR20120065703 A KR 20120065703A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
interlayer
doped
solar cell
Prior art date
Application number
KR1020100126969A
Other languages
English (en)
Inventor
조정식
김세준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100126969A priority Critical patent/KR20120065703A/ko
Publication of KR20120065703A publication Critical patent/KR20120065703A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은, 기판; 상기 기판 상에 형성된 전면 전극층; 상기 전면 전극층 상에 형성된 제1 반도체층; 상기 제1 반도체층 상에 형성된 제1 층간층; 상기 제1 층간층 상에 형성된 제2 반도체층; 상기 제2 반도체층 상에 형성된 제2 층간층; 상기 제2 층간층 상에 형성된 제3 반도체층; 상기 제3 반도체층 상에 형성된 후면 반사층; 및 상기 후면 반사층 상에 형성된 후면 전극층을 포함하여 이루어지고, 상기 제1 반도체층과 접하는 상기 전면 전극층의 표면에는 제1 요철구조가 형성되어 있고, 상기 제2 반도체층과 접하는 상기 제1 층간층의 표면에는 제2 요철구조가 형성되어 있고, 상기 제3 반도체층과 접하는 상기 제2 층간층의 표면에는 제3 요철구조가 형성되어 있는 것을 특징으로 하는 박막형 태양전지에 관한 것으로서,
본 발명은 반도체층과 반도체층 사이에 형성되는 층간층의 표면에 요철 구조를 형성함으로써, 상기 층간층에서 소정 파장의 광을 회절시켜 반도체층에서의 광흡수율을 증진시킬 수 있다. 특히, 본 발명은 층간층 표면에 형성된 요철 구조의 크기를 최적화하여 중파장 또는 장파장의 광을 선택적으로 회절시킬 수 있도록 함으로써 반도체층에서의 광흡수율을 극대화할 수 있다.

Description

박막형 태양전지{Thin film type Solar Cell}
본 발명은 태양전지(Solar Cell)에 관한 것으로서, 보다 구체적으로는 반도체층이 다층으로 적층된 박막형 태양전지에 관한 것이다.
태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다.
태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN접합 구조로 이루어져 있으며, 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광 에너지에 의해 상기 반도체 내에서 정공(hole)과 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 상기 정공(+)는 P형 반도체쪽으로 이동하고 상기 전자(-)는 N형 반도체쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전력을 생산할 수 있게 된다.
이와 같은 태양전지는 기판형 태양전지와 박막형 태양전지로 구분할 수 있다.
기판형 태양전지는 실리콘과 같은 반도체물질 자체를 기판으로 이용하여 태양전지를 제조한 것이고, 박막형 태양전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이다.
기판형 태양전지는 박막형 태양전지에 비하여 효율이 다소 우수하기는 하지만, 공정상 두께를 최소화하는데 한계가 있고 고가의 반도체 기판을 이용하기 때문에 제조비용이 상승되는 단점이 있다.
박막형 태양전지는 기판형 태양전지에 비하여 효율이 다소 떨어지기는 하지만, 얇은 두께로 제조가 가능하고 저가의 재료를 이용할 수 있어 제조비용이 감소되는 장점이 있어 대량생산에 적합하다.
한편, 상기 박막형 태양전지의 효율을 증진시키기 위해서, 반도체층을 다층으로 적층하는 방법이 제안된 바 있다. 예로서, 반도체층을 2층으로 적층한 텐덤(Tandem) 박막형 태양전지 및 반도체층을 3층으로 적층한 트리플(triple) 박막형 태양전지 등이 제안된 바 있다.
이하, 도면을 참조로 종래의 트리플(triple) 박막형 태양전지에 대해서 설명하기로 한다.
도 1은 종래의 트리플(triple) 박막형 태양전지의 개략적인 단면도이다.
도 1에서 알 수 있듯이, 종래의 트리플(triple) 박막형 태양전지는, 기판(10), 상기 기판(10) 상에 형성된 전면 전극층(20), 상기 전면 전극층(20) 상에 형성된 제1 반도체층(31), 상기 제1 반도체층(31) 상에 형성된 제1 층간층(interlayer)(41), 상기 제1 층간층(41) 상에 형성된 제2 반도체층(32), 상기 제2 반도체층(32) 상에 형성된 제2 층간층(42), 상기 제2 층간층(42) 상에 형성된 제3 반도체층(33), 상기 제3 반도체층(33) 상에 형성된 후면 반사층(50), 및 상기 후면 반사층(50) 상에 형성된 후면 전극층(60)으로 이루어진다.
이와 같은 종래의 트리플(triple) 박막형 태양전지는, 상기 제1 반도체층(31)에서 단파장의 광을 흡수하고, 상기 제2 반도체층(32)에서 중파장의 광을 흡수하며, 상기 제3 반도체층(33)에서 장파장의 광을 흡수함으로써, 태양광의 흡수파장 영역을 증가시킬 수 있다.
또한, 종래의 트리플 박막형 태양전지는, 상기 제1 층간층(41) 및 제2 층간층(42)에서 특정 파장의 광을 반사시킴으로써 제1 반도체층(31) 및 제2 반도체층(32)에서의 광흡수율을 증진시킬 수 있다. 즉, 상기 제1 층간층(41)에서 단파장의 광을 반사시킴으로써 상기 제1 반도체층(31)에서의 광흡수율을 증진시킬 수 있고, 또한, 상기 제2 층간층(42)에서 중파장의 광을 반사시킴으로써 상기 제2 반도체층(32)에서의 광흡수율을 증진시킬 수 있다.
그러나, 이와 같은 종래의 트리플(Triple) 박막형 태양전지는 반도체층이 1층으로 구성된 싱글(single) 박막형 태양전지에 비해서는 우수한 전지효율을 나타내지만, 복수 개의 반도체층이 적층된 점을 고려할 때 아직 원하는 만큼의 전지효율을 얻지는 못하고 있는 실정이다.
특히, 상기 전면 전극층(20)은 그 표면을 요철구조로 형성하여 입사되는 단파장의 광을 회절시킴으로써 상기 제1 반도체층(31)에서의 광흡수율 증진에 기여를 하고 있는데 반하여, 상기 제1 층간층(41) 및 제2 층간층(42)은 그 표면을 요철구조로 형성하지 않았기 때문에 입사되는 중파장 및 장파장의 광을 회절시키지 못하여 제2 반도체층(32) 및 제3 반도체층(33)에서의 광흡수율 증진을 극대화하지 못하고 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 반도체층과 반도체층 사이에 형성된 층간층에서 소정 파장의 광을 회절시키도록 함으로써 반도체층에서의 광흡수율을 증진시킬 수 있는 박막형 태양전지를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은, 기판; 상기 기판 상에 형성된 전면 전극층; 상기 전면 전극층 상에 형성된 제1 반도체층; 상기 제1 반도체층 상에 형성된 제1 층간층; 상기 제1 층간층 상에 형성된 제2 반도체층; 상기 제2 반도체층 상에 형성된 제2 층간층; 상기 제2 층간층 상에 형성된 제3 반도체층; 상기 제3 반도체층 상에 형성된 후면 반사층; 및 상기 후면 반사층 상에 형성된 후면 전극층을 포함하여 이루어지고, 상기 제1 반도체층과 접하는 상기 전면 전극층의 표면에는 제1 요철구조가 형성되어 있고, 상기 제2 반도체층과 접하는 상기 제1 층간층의 표면에는 제2 요철구조가 형성되어 있고, 상기 제3 반도체층과 접하는 상기 제2 층간층의 표면에는 제3 요철구조가 형성되어 있는 것을 특징으로 하는 박막형 태양전지를 제공한다.
여기서, 상기 제2 요철구조의 크기의 상기 제1 요철구조의 크기보다 클 수 있고, 상기 제3 요철구조의 크기는 상기 제2 요철구조의 크기보다 클 수 있다.
상기 제1 요철구조의 크기는 1 내지 3㎛ 범위이고, 상기 제2 요철구조의 크기는 2 내지 10㎛ 범위이고, 상기 제3 요철구조의 크기는 10 내지 30㎛ 범위일 수 있다.
상기 제1 반도체층은 P형 도펀트가 도핑된 a-Si, 도펀트가 도핑되지 않은 a-Si, 및 N형 도펀트가 도핑된 a-Si가 순서대로 적층되어 이루어지고, 상기 제2 반도체층은 P형 도펀트가 도핑된 a-SiGe, 도펀트가 도핑되지 않은 a-SiGe, 및 N형 도펀트가 도핑된 a-SiGe가 순서대로 적층되어 이루어지고, 상기 제3 반도체층은 P형 도펀트가 도핑된 μc-Si, 도펀트가 도핑되지 않은 μc-Si, 및 N형 도펀트가 도핑된 μc-Si가 순서대로 적층되어 이루어질 수 있다.
본 발명은 또한, 기판; 상기 기판 상에 형성된 전면 전극층; 상기 전면 전극층 상에 형성된 제1 반도체층; 상기 제1 반도체층 상에 형성된 층간층; 상기 층간층 상에 형성된 제2 반도체층; 상기 제2 반도체층 상에 형성된 후면 반사층; 및 상기 후면 반사층 상에 형성된 후면 전극층을 포함하여 이루어지고, 상기 제1 반도체층과 접하는 상기 전면 전극층의 표면에는 제1 요철구조가 형성되어 있고, 상기 제2 반도체층과 접하는 상기 층간층의 표면에는 제2 요철구조가 형성되어 있는 것을 특징으로 하는 박막형 태양전지를 제공한다.
여기서, 상기 제2 요철구조의 크기의 상기 제1 요철구조의 크기보다 클 수 있다. 구체적으로, 상기 제1 요철구조의 크기는 1 내지 3㎛ 범위이고, 상기 제2 요철구조의 크기는 10 내지 30㎛ 범위일 수 있고, 이 경우, 상기 제1 반도체층은 P형 도펀트가 도핑된 a-Si, 도펀트가 도핑되지 않은 a-Si, 및 N형 도펀트가 도핑된 a-Si가 순서대로 적층되어 이루어지고, 상기 제2 반도체층은 P형 도펀트가 도핑된 μc-Si, 도펀트가 도핑되지 않은 μc-Si, 및 N형 도펀트가 도핑된 μc-Si가 순서대로 적층되어 이루어질 수 있다.
또는, 상기 제1 요철구조의 크기는 1 내지 3㎛ 범위이고, 상기 제2 요철구조의 크기는 2 내지 10㎛ 범위이고, 이 경우, 상기 제1 반도체층은 P형 도펀트가 도핑된 a-Si, 도펀트가 도핑되지 않은 a-Si, 및 N형 도펀트가 도핑된 a-Si가 순서대로 적층되어 이루어지고, 상기 제2 반도체층은 P형 도펀트가 도핑된 a-SiGe, 도펀트가 도핑되지 않은 a-SiGe, 및 N형 도펀트가 도핑된 a-SiGe가 순서대로 적층되어 이루어질 수 있다.
상기 구성에 의한 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명은 반도체층과 반도체층 사이에 형성되는 층간층의 표면에 요철 구조를 형성함으로써, 상기 층간층에서 소정 파장의 광을 회절시켜 반도체층에서의 광흡수율을 증진시킬 수 있다. 특히, 본 발명은 층간층 표면에 형성된 요철 구조의 크기를 최적화하여 중파장 또는 장파장의 광을 선택적으로 회절시킬 수 있도록 함으로써 반도체층에서의 광흡수율을 극대화할 수 있다. 따라서, 본 발명에 따르면 전지효율이 증진되는 효과가 있다.
도 1은 종래의 트리플(triple) 박막형 태양전지의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 박막형 태양전지의 개략적인 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 박막형 태양전지의 개략적인 단면도이다.
이하 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 박막형 태양전지의 개략적인 단면도로서, 이는 반도체층이 3층으로 적층된 트리플(triple) 박막형 태양전지에 관한 것이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 박막형 태양전지는, 기판(100), 전면 전극층(200), 제1 반도체층(310), 제1 층간층(interlayer)(410), 제2 반도체층(320), 제2 층간층(420), 제3 반도체층(330), 후면 반사층(500), 및 후면 전극층(600)으로 이루어진다.
상기 기판(100)은 태양광이 입사되는 면에 형성되고, 따라서, 상기 기판(100)의 재료로는 유리 또는 투명한 플라스틱과 같은 투명한 물질이 이용된다.
상기 전면 전극층(200)은 상기 기판(100) 상에 형성되어 박막형 태양전지의 제1 전극으로 기능하는 것으로서, ZnO, ZnO:B, ZnO:Al, SnO2, SnO2:F, 또는 ITO(Indium Tin Oxide)와 같은 투명한 도전물질을 이용하여 형성할 수 있다.
상기 전면 전극층(200)은 그 표면이, 보다 구체적으로는, 상기 제1 반도체층(310)과 접하는 표면이 제1 요철구조로 형성되어 있으며, 따라서, 상기 전면 전극층(200)으로 입사되는 광은 상기 전면 전극층(200)을 투과하면서 회절되고, 그에 따라 상기 제1 반도체층(310)으로 진행하는 광량이 증가되어 제1 반도체층(310)에서의 광흡수율이 증진된다.
특히, 후술하는 바와 같이, 상기 제1 반도체층(310)은 단파장의 광을 주로 흡수하기 때문에, 상기 전면 전극층(200)으로 입사되는 광 중에서 단파장의 광이 회절되어 상기 제1 반도체층(310)으로 진행하는 것이 바람직하고, 그를 위해서, 상기 전면 전극층(200)의 표면에 형성된 제1 요철구조는 상대적으로 그 크기를 작게 형성하는 것이 바람직하다.
보다 구체적으로는, 상기 전면 전극층(200)의 표면에 형성된 제1 요철구조의 크기(S1)는 1 내지 3㎛ 범위인 것이 바람직하다. 본 명세서에서, 요철구조의 크기라 함은 복수 개의 돌출된 피크(peak)들 사이의 거리의 평균을 의미한다.
만약, 상기 전면 전극층(200)의 표면에 형성된 제1 요철구조의 크기(S1)가 1㎛ 미만이거나 3㎛를 초과할 경우에는 단파장의 광의 회절이 불충분하게 될 수 있기 때문이다.
이와 같은 그 표면이 제1 요철구조로 형성된 전면 전극층(200)은 전술한 투명한 도전물질을 APCVD법에 의해 증착하여 형성할 수 있다. 일반적으로, APCVD법을 이용하여 투명한 도전물질을 증착하게 되면 상기와 같은 상대적으로 작은 크기의 제1 요철구조를 갖는 전면 전극층(200)을 형성할 수 있다.
상기 제1 반도체층(310)은 상기 전면 전극층(200) 상에 형성되어, 주로 단파장의 광을 흡수하게 된다.
이와 같이 주로 단파장의 광을 흡수하는 제1 반도체층(310)은 a-Si을 이용하여 형성할 수 있다.
특히, 상기 제1 반도체층(310)은 P(Positive)형 반도체층, I(Intrinsic)형 반도체층 및 N(Negative)형 반도체층이 순서대로 적층된 PIN구조로 형성될 수 있다. 즉, 상기 제1 반도체층(310)은 P형 도펀트가 도핑된 a-Si, 도펀트가 도핑되지 않은 a-Si, 및 N형 도펀트가 도핑된 a-Si로 이루어질 수 있다.
이와 같이 상기 제1 반도체층(310)이 PIN구조로 형성되면, I형 반도체층이 P형 반도체층과 N형 반도체층에 의해 공핍(depletion)이 되어 내부에 전기장이 발생하게 되고, 태양광에 의해 생성되는 정공 및 전자가 상기 전기장에 의해 드리프트(drift)되어 각각 P형 반도체층 및 N형 반도체층에서 수집되게 된다.
상기 제1 반도체층(310)을 PIN구조로 형성할 경우에는 상기 전면 전극층(200) 상에 P형 반도체층을 형성하고 이어서 I형 반도체층 및 N형 반도체층을 형성하는 것이 바람직한데, 그 이유는 일반적으로 정공의 드리프트 이동도(drift mobility)가 전자의 드리프트 이동도 보다 낮기 때문에 입사광에 의한 수집효율을 극대화하기 위해서 P형 반도체층을 수광면에 가깝게 형성하기 위함이다.
이와 같은 제1 반도체층(310)은 PECVD법을 이용하여 형성할 수 있다.
상기 제1 층간층(interlayer)(410)은 상기 제1 반도체층(310)과 제2 반도체층(320) 사이에 형성된다.
상기 제1 층간층(410)은 ZnO, ZnO:B, ZnO:Al, SnO2, SnO2:F, 또는 ITO(Indium Tin Oxide)와 같은 투명한 도전물질을 이용하여 형성할 수 있다.
상기 제1 층간층(410)은 단파장의 광을 반사시켜 상기 제1 반도체층(310)에서의 광흡수율을 증진시키는 역할을 함과 더불어, 중파장의 광을 회절시켜 상기 제2 반도체층(320)에서의 광흡수율을 증진시키는 역할을 한다.
이와 같이, 상기 제1 층간층(410)이 중파장의 광을 회절시키기 위해서, 상기 제2 반도체층(320)과 접하는 상기 제1 층간층(410)의 표면은 제2 요철구조로 형성되어 있으며, 이와 같이 상기 제1 층간층(410)의 표면에 형성된 제2 요철구조의 크기는 상기 전면 전극층(200)의 표면에 형성된 제1 요철구조의 크기보다는 크게 형성된다.
보다 구체적으로는, 상기 제2 반도체층(320)과 접하는 상기 제1 층간층(410)의 표면에 형성된 제2 요철구조의 크기(S2)는 2 내지 10㎛ 범위인 것이 바람직하다. 만약, 상기 제1 층간층(410)의 표면에 형성된 제2 요철구조의 크기(S2)가 2㎛ 미만이거나 10㎛를 초과할 경우에는 중파장의 광의 회절이 불충분하게 될 수 있기 때문이다.
이와 같은 그 표면이 제2 요철구조로 형성된 제1 층간층(410)은 전술한 투명한 도전물질을 스퍼터링(Sputtering)에 의해 증착한 후 화학적 에칭을 통해 그 표면을 텍스처링(texturing)하는 공정을 통해 형성할 수 있다.
일반적으로 APCVD법은 고온하에서 수행하기 때문에, 상기 APCVD법을 이용하여 제1 층간층(410)을 형성할 경우 그 하부의 제1 반도체층(310)에 악영향을 줄 수 있다. 따라서, 상기 제1 층간층(410)은 상대적으로 저온하에서 수행되는 스퍼터링법을 이용하는 것이 바람직하다. 한편, 스퍼터링법을 이용할 경우에는 증착되는 제1 층간층(410)의 표면이 요철구조화 되지 않게 되고, 따라서, 별도의 화학적 에칭을 통해 그 표면을 요철구조화해야 한다. 이때, 에천트(etchant)의 농도 및 에칭 시간을 적절히 조절함으로써 상기와 같은 2㎛ 내지 10㎛ 범위의 크기를 갖는 제2 요철구조를 얻을 수 있다.
상기 제2 반도체층(320)은 상기 제1 층간층(410) 상에 형성되어, 주로 중파장의 광을 흡수하게 된다.
이와 같이 주로 중파장의 광을 흡수하는 제2 반도체층(320)은 a-SiGe를 이용하여 형성할 수 있다.
특히, 전술한 제1 반도체층(310)과 유사하게, 상기 제2 반도체층(320)도 상기 제1 층간층(410) 상에 P(Positive)형 반도체층이 형성되고, 이어서 I(Intrinsic)형 반도체층 및 N(Negative)형 반도체층이 순서대로 적층된 PIN구조로 형성될 수 있다. 즉, 상기 제2 반도체층(320)은 P형 도펀트가 도핑된 a-SiGe, 도펀트가 도핑되지 않은 a-SiGe, 및 N형 도펀트가 도핑된 a-SiGe로 이루어질 수 있다.
이와 같은 제2 반도체층(320)도 PECVD법을 이용하여 형성할 수 있다.
상기 제2 층간층(420)은 상기 제2 반도체층(320)과 제3 반도체층(330) 사이에 형성된다.
상기 제2 층간층(420)은 ZnO, ZnO:B, ZnO:Al, SnO2, SnO2:F, 또는 ITO(Indium Tin Oxide)와 같은 투명한 도전물질을 이용하여 형성할 수 있다.
상기 제2 층간층(420)은 중파장의 광을 반사시켜 상기 제2 반도체층(320)에서의 광흡수율을 증진시키는 역할을 함과 더불어, 장파장의 광을 회절시켜 상기 제3 반도체층(330)에서의 광흡수율을 증진시키는 역할을 한다.
이와 같이, 상기 제2 층간층(420)이 장파장의 광을 회절시키기 위해서, 상기 제3 반도체층(330)과 접하는 상기 제2 층간층(420)의 표면은 제3 요철구조로 형성되어 있으며, 이와 같이 상기 제2 층간층(420)의 표면에 형성된 제3 요철구조의 크기는 상기 제1 층간층(410)의 표면에 형성된 제2 요철구조의 크기보다는 크게 형성된다.
보다 구체적으로는, 상기 제3 반도체층(330)과 접하는 상기 제2 층간층(420)의 표면에 형성된 제3 요철구조의 크기(S3)는 10㎛ 내지 30㎛ 범위로 형성될 수 있다. 만약, 상기 제2 층간층(420)의 표면에 형성된 제3 요철구조의 크기(S3)가 10㎛ 미만이거나 30㎛를 초과할 경우에는 장파장의 광의 회절이 불충분하게 될 수 있기 때문이다.
이와 같은 그 표면이 제3 요철구조로 형성된 제2 층간층(420)도 전술한 제1 층간층(410)과 마찬가지의 이유로 스퍼터링(Sputtering)에 의해 투명한 도전물질을 증착한 후 화학적 에칭을 통해 그 표면을 텍스처링(texturing)하는 공정을 통해 형성할 수 있으며, 상기 텍스처링 공정시 에천트(etchant)의 농도 및 에칭 시간을 적절히 조절함으로써 상기와 같은 10㎛ 내지 30㎛ 범위의 크기를 갖는 요철구조를 얻을 수 있다.
상기 제3 반도체층(330)은 상기 제2 층간층(420) 상에 형성되어, 주로 장파장의 광을 흡수하게 된다.
이와 같이 주로 장파장의 광을 흡수하는 제3 반도체층(330)은 μc-Si를 이용하여 형성할 수 있다.
특히, 전술한 제1 반도체층(310) 및 제2 반도체층(320)과 유사하게, 상기 제3 반도체층(330)도 상기 제2 층간층(420) 상에 P(Positive)형 반도체층이 형성되고, 이어서 I(Intrinsic)형 반도체층 및 N(Negative)형 반도체층이 순서대로 적층된 PIN구조로 형성될 수 있다. 즉, 상기 제3 반도체층(330)은 P형 도펀트가 도핑된 μc-Si, 도펀트가 도핑되지 않은 μc-Si, 및 N형 도펀트가 도핑된 μc-Si로 이루어질 수 있다.
이와 같은 제3 반도체층(330)도 PECVD법을 이용하여 형성할 수 있다.
한편, 본 명세서에서, 단파장, 중파장 및 장파장이라 함은 상대적인 개념으로서, 단파장은 상대적으로 가장 작은 파장대역을 의미하고, 장파장은 상대적으로 가장 큰 파장대역을 의미하고, 중파장은 중간의 파장대역을 의미한다. 따라서, 제1 반도체층(310)은 상대적으로 가장 작은 파장대역의 광을 흡수하는 것이고, 제3 반도체층(330)은 상대적으로 가장 큰 파장대역의 광을 흡수하는 것이고, 제2 반도체층(320)은 중간의 파장대역의 광을 흡수하는 것이다.
상기 후면 반사층(500)은 상기 제3 반도체층(330) 상에 형성된다.
상기 후면 반사층(500)은 장파장의 광을 반사시켜 상기 제3 반도체층(330)에서의 광흡수율을 증진시키는 역할을 한다.
이와 같은 후면 반사층(500)은 APCVD법을 이용하여 ZnO, ZnO:B, ZnO:Al, SnO2, SnO2:F, 또는 ITO(Indium Tin Oxide)와 같은 투명한 도전물질로 형성할 수 있다.
상기 후면 전극층(600)은 상기 후면 반사층(500) 상에 형성되어, 박막형 태양전지의 제2 전극으로 기능하는 것이다.
상기 후면 전극층(600)은 Ag, Al, Mo, Ni, Cu 등과 같은 금속물질을 이용하여 형성할 수 있다.
상기 후면 전극층(600)은 상기 금속물질을 스퍼터링(Sputtering)법을 이용하여 증착 형성할 수 있으며, 경우에 따라서, 상기와 같은 금속의 페이스트(paste)를 이용하여 인쇄법(Printing)으로 형성할 수도 있다.
도 3은 본 발명의 다른 실시예에 따른 박막형 태양전지의 개략적인 단면도로서, 이는 반도체층이 2층으로 적층된 텐덤(tandem) 박막형 태양전지에 관한 것이다.
도 3에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 박막형 태양전지는, 기판(1000), 전면 전극층(2000), 제1 반도체층(3100), 층간층(interlayer)(4000), 제2 반도체층(3200), 후면 반사층(5000), 및 후면 전극층(6000)으로 이루어진다.
상기 기판(1000)은 태양광이 입사되는 면에 형성되고, 따라서, 상기 기판(100)의 재료로는 유리 또는 투명한 플라스틱과 같은 투명한 물질이 이용된다.
상기 전면 전극층(2000)은 상기 기판(1000) 상에 형성되어 박막형 태양전지의 제1 전극으로 기능하는 것으로서, ZnO, ZnO:B, ZnO:Al, SnO2, SnO2:F, 또는 ITO(Indium Tin Oxide)와 같은 투명한 도전물질을 이용하여 형성할 수 있다.
상기 전면 전극층(2000)은 그 표면이, 보다 구체적으로는, 상기 제1 반도체층(3100)과 접하는 표면이 제1 요철구조로 형성되어 있다. 상기 전면 전극층(2000)의 표면에 형성된 제1 요철구조의 크기(L1)가 1 내지 3㎛ 범위인 것이 바람직함은 전술한 실시예에서 설명한 바와 동일하다.
이와 같은 그 표면이 제1 요철구조로 형성된 전면 전극층(2000)은 전술한 투명한 도전물질을 APCVD법에 의해 증착하여 형성할 수 있다.
상기 제1 반도체층(3100)은 상기 전면 전극층(2000) 상에 형성되어, 주로 단파장의 광을 흡수하게 된다.
이와 같이 주로 단파장의 광을 흡수하는 제1 반도체층(3100)은 a-Si을 이용하여 형성할 수 있으며, 특히, P형 도펀트가 도핑된 a-Si, 도펀트가 도핑되지 않은 a-Si, 및 N형 도펀트가 도핑된 a-Si이 순서대로 적층된 PIN구조로 형성될 수 있다.
이와 같은 제1 반도체층(3100)은 PECVD법을 이용하여 형성할 수 있다.
상기 층간층(interlayer)(4000)은 상기 제1 반도체층(3100)과 제2 반도체층(3200) 사이에 형성된다.
상기 층간층(4000)은 ZnO, ZnO:B, ZnO:Al, SnO2, SnO2:F, 또는 ITO(Indium Tin Oxide)와 같은 투명한 도전물질을 이용하여 형성할 수 있다.
상기 층간층(4000)은 단파장의 광을 반사시켜 상기 제1 반도체층(3100)에서의 광흡수율을 증진시키는 역할을 함과 더불어, 장파장의 광을 회절시켜 상기 제2 반도체층(3200)에서의 광흡수율을 증진시키는 역할을 한다.
이와 같이, 상기 층간층(4000)이 장파장의 광을 회절시키기 위해서, 상기 제2 반도체층(3200)과 접하는 상기 층간층(4000)의 표면은 제2 요철구조로 형성되어 있으며, 이와 같이 상기 층간층(4000)의 표면에 형성된 제2 요철구조의 크기는 상기 전면 전극층(2000)의 표면에 형성된 제1 요철구조의 크기보다는 크게 형성된다.
보다 구체적으로는, 상기 제2 반도체층(3200)과 접하는 상기 층간층(4000)의 표면에 형성된 제2 요철구조의 크기(L2)는 10㎛ 내지 30㎛ 범위로 형성될 수 있다. 만약, 상기 층간층(4000)의 표면에 형성된 제2 요철구조의 크기(L2)가 10㎛ 미만이거나 30㎛를 초과할 경우에는 장파장의 광의 회절이 불충분하게 될 수 있기 때문이다.
이와 같은 그 표면이 제2 요철구조로 형성된 층간층(4000)은 스퍼터링(Sputtering)에 의해 투명한 도전물질을 증착한 후 화학적 에칭을 통해 그 표면을 텍스처링(texturing)하는 공정을 통해 형성할 수 있으며, 상기 텍스처링 공정시 에천트(etchant)의 농도 및 에칭 시간을 적절히 조절함으로써 상기와 같은 10㎛ 내지 30㎛ 범위의 크기를 갖는 요철구조를 얻을 수 있다.
상기 제2 반도체층(3200)은 상기 층간층(4000) 상에 형성되어, 주로 장파장의 광을 흡수하게 된다.
이와 같이 주로 장파장의 광을 흡수하는 제2 반도체층(3200)은 μc-Si를 이용하여 형성할 수 있으며, 특히, P형 도펀트가 도핑된 μc-Si, 도펀트가 도핑되지 않은 μc-Si, 및 N형 도펀트가 도핑된 μc-Si가 순서대로 적층된 PIN구조로 형성될 수 있다.
이와 같은 제2 반도체층(3200)도 PECVD법을 이용하여 형성할 수 있다.
한편, 경우에 따라서, 상기 제2 반도체층(3200)이 중파장의 광을 흡수하도록 a-SiGe를 이용하여 형성할 수도 있다. 즉, 상기 제2 반도체층(3200)이 P형 도펀트가 도핑된 a-SiGe, 도펀트가 도핑되지 않은 a-SiGe, 및 N형 도펀트가 도핑된 a-SiGe가 순서대로 적층된 PIN구조로 형성될 수 있다. 이와 같이, 상기 제2 반도체층(3200)이 중파장의 광을 흡수하도록 형성된 경우에는, 상기 층간층(4000)이 중파장의 광을 회절할 수 있도록 상기 층간층(4000)의 표면에 형성된 제2 요철구조의 크기(L2)를 2 내지 10㎛ 범위로 형성하는 것이 바람직하다.
상기 후면 반사층(5000)은 상기 제2 반도체층(3200) 상에 형성되어, 장파장의 광을 반사시켜 상기 제2 반도체층(3200)에서의 광흡수율을 증진시키는 역할을 한다.
이와 같은 후면 반사층(5000)은 APCVD법을 이용하여 ZnO, ZnO:B, ZnO:Al, SnO2, SnO2:F, 또는 ITO(Indium Tin Oxide)와 같은 투명한 도전물질로 형성할 수 있다.
상기 후면 전극층(6000)은 상기 후면 반사층(5000) 상에 형성되어, 박막형 태양전지의 제2 전극으로 기능하는 것으로서, Ag, Al, Mo, Ni, Cu 등과 같은 금속물질을 이용하여 형성할 수 있다.
100, 1000: 기판 200, 2000: 전면 전극층
310, 310: 제1 반도체층 320, 3200: 제2 반도체층
330: 제3 반도체층 410: 제1 층간층
420: 제2 층간층 4000: 층간층
500, 5000: 후면 반사층 600, 6000: 후면 전극층

Claims (10)

  1. 기판;
    상기 기판 상에 형성된 전면 전극층;
    상기 전면 전극층 상에 형성된 제1 반도체층;
    상기 제1 반도체층 상에 형성된 제1 층간층;
    상기 제1 층간층 상에 형성된 제2 반도체층;
    상기 제2 반도체층 상에 형성된 제2 층간층;
    상기 제2 층간층 상에 형성된 제3 반도체층;
    상기 제3 반도체층 상에 형성된 후면 반사층; 및
    상기 후면 반사층 상에 형성된 후면 전극층을 포함하여 이루어지고,
    상기 제1 반도체층과 접하는 상기 전면 전극층의 표면에는 제1 요철구조가 형성되어 있고, 상기 제2 반도체층과 접하는 상기 제1 층간층의 표면에는 제2 요철구조가 형성되어 있고, 상기 제3 반도체층과 접하는 상기 제2 층간층의 표면에는 제3 요철구조가 형성되어 있는 것을 특징으로 하는 박막형 태양전지.
  2. 제1항에 있어서,
    상기 제2 요철구조의 크기의 상기 제1 요철구조의 크기보다 큰 것을 특징으로 하는 박막형 태양전지.
  3. 제1항에 있어서,
    상기 제3 요철구조의 크기는 상기 제2 요철구조의 크기보다 큰 것을 특징으로 하는 박막형 태양전지.
  4. 제1항에 있어서,
    상기 제1 요철구조의 크기는 1 내지 3㎛ 범위이고, 상기 제2 요철구조의 크기는 2 내지 10㎛ 범위이고, 상기 제3 요철구조의 크기는 10 내지 30㎛ 범위인 것을 특징으로 하는 박막형 태양전지.
  5. 제1항에 있어서,
    상기 제1 반도체층은 P형 도펀트가 도핑된 a-Si, 도펀트가 도핑되지 않은 a-Si, 및 N형 도펀트가 도핑된 a-Si가 순서대로 적층되어 이루어지고,
    상기 제2 반도체층은 P형 도펀트가 도핑된 a-SiGe, 도펀트가 도핑되지 않은 a-SiGe, 및 N형 도펀트가 도핑된 a-SiGe가 순서대로 적층되어 이루어지고,
    상기 제3 반도체층은 P형 도펀트가 도핑된 μc-Si, 도펀트가 도핑되지 않은 μc-Si, 및 N형 도펀트가 도핑된 μc-Si가 순서대로 적층되어 이루어진 것을 특징으로 하는 박막형 태양전지.
  6. 기판;
    상기 기판 상에 형성된 전면 전극층;
    상기 전면 전극층 상에 형성된 제1 반도체층;
    상기 제1 반도체층 상에 형성된 층간층;
    상기 층간층 상에 형성된 제2 반도체층;
    상기 제2 반도체층 상에 형성된 후면 반사층; 및
    상기 후면 반사층 상에 형성된 후면 전극층을 포함하여 이루어지고,
    상기 제1 반도체층과 접하는 상기 전면 전극층의 표면에는 제1 요철구조가 형성되어 있고, 상기 제2 반도체층과 접하는 상기 층간층의 표면에는 제2 요철구조가 형성되어 있는 것을 특징으로 하는 박막형 태양전지.
  7. 제6항에 있어서,
    상기 제2 요철구조의 크기의 상기 제1 요철구조의 크기보다 큰 것을 특징으로 하는 박막형 태양전지.
  8. 제6항에 있어서,
    상기 제1 요철구조의 크기는 1 내지 3㎛ 범위이고, 상기 제2 요철구조의 크기는 10 내지 30㎛ 범위인 것을 특징으로 하는 박막형 태양전지.
  9. 제6항에 있어서,
    상기 제1 반도체층은 P형 도펀트가 도핑된 a-Si, 도펀트가 도핑되지 않은 a-Si, 및 N형 도펀트가 도핑된 a-Si가 순서대로 적층되어 이루어지고,
    상기 제2 반도체층은 P형 도펀트가 도핑된 μc-Si, 도펀트가 도핑되지 않은 μc-Si, 및 N형 도펀트가 도핑된 μc-Si가 순서대로 적층되어 이루어진 것을 특징으로 하는 박막형 태양전지.
  10. 제6항에 있어서,
    상기 제1 요철구조의 크기는 1 내지 3㎛ 범위이고, 상기 제2 요철구조의 크기는 2 내지 10㎛ 범위이고,
    상기 제1 반도체층은 P형 도펀트가 도핑된 a-Si, 도펀트가 도핑되지 않은 a-Si, 및 N형 도펀트가 도핑된 a-Si가 순서대로 적층되어 이루어지고,
    상기 제2 반도체층은 P형 도펀트가 도핑된 a-SiGe, 도펀트가 도핑되지 않은 a-SiGe, 및 N형 도펀트가 도핑된 a-SiGe가 순서대로 적층되어 이루어진 것을 특징으로 하는 박막형 태양전지.
KR1020100126969A 2010-12-13 2010-12-13 박막형 태양전지 KR20120065703A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100126969A KR20120065703A (ko) 2010-12-13 2010-12-13 박막형 태양전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100126969A KR20120065703A (ko) 2010-12-13 2010-12-13 박막형 태양전지

Publications (1)

Publication Number Publication Date
KR20120065703A true KR20120065703A (ko) 2012-06-21

Family

ID=46685331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100126969A KR20120065703A (ko) 2010-12-13 2010-12-13 박막형 태양전지

Country Status (1)

Country Link
KR (1) KR20120065703A (ko)

Similar Documents

Publication Publication Date Title
TWI438904B (zh) 薄膜式太陽能電池及其製造方法
EP2279530B1 (en) Method for improving pv aesthetics and efficiency
KR101292061B1 (ko) 박막 태양전지
US20080236661A1 (en) Solar cell
CN103053033B (zh) 薄膜太阳能电池及其制造方法
KR20100004739A (ko) 투명 전도막 및 그 제조 방법
KR20090081950A (ko) 태양 전지 및 그 제조 방법
KR101363327B1 (ko) 박막형 태양전지 및 그 제조방법
KR20110007927A (ko) 박막형 태양 전지 및 그 제조 방법
JP2016029675A (ja) 薄膜太陽電池用透光性絶縁基板、及び集積型薄膜シリコン太陽電池
CN201936901U (zh) 薄膜太阳能电池组成结构
CN114678437B (zh) 光伏组件
JP5266375B2 (ja) 薄膜太陽電池及びその製造方法
TWI463680B (zh) Transparent thin film solar cells
US9040812B2 (en) Photovoltaic device including flexible substrate or inflexible substrate and method for manufacturing the same
US20130167918A1 (en) Photovoltaic device
KR20120065703A (ko) 박막형 태양전지
KR20130039896A (ko) 박막 태양 전지
KR101303594B1 (ko) 표면 텍스처가 형성된 유리기판을 이용한 박막형 태양전지 및 이의 제조방법
CN102097517A (zh) 复合型薄膜太阳能电池
KR101732104B1 (ko) 태양전지 및 그 제조방법
KR20110124939A (ko) 박막형 태양전지 및 그 제조방법
KR102233886B1 (ko) 태양전지 모듈
TWI422051B (zh) 太陽能電池模組
KR20140091627A (ko) 박막 태양전지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination