KR20090131841A - 광전 소자 - Google Patents

광전 소자 Download PDF

Info

Publication number
KR20090131841A
KR20090131841A KR1020080057797A KR20080057797A KR20090131841A KR 20090131841 A KR20090131841 A KR 20090131841A KR 1020080057797 A KR1020080057797 A KR 1020080057797A KR 20080057797 A KR20080057797 A KR 20080057797A KR 20090131841 A KR20090131841 A KR 20090131841A
Authority
KR
South Korea
Prior art keywords
layer
transparent conductive
conductive film
semiconductor
oxide semiconductor
Prior art date
Application number
KR1020080057797A
Other languages
English (en)
Inventor
이창호
신명훈
정승재
서준영
오민석
이병규
강구현
임미화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080057797A priority Critical patent/KR20090131841A/ko
Priority to EP09006893A priority patent/EP2136413A2/en
Priority to US12/484,916 priority patent/US20090314337A1/en
Publication of KR20090131841A publication Critical patent/KR20090131841A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

광전 소자를 제공한다. 상기 광전 소자는 기판, 상기 기판 상에 적층되어 있는 투명 전도막, 상기 투명 전도막 상에 차례로 적층되어 있는 P층, I층, N층을 구비하는 반도체층, 그리고 상기 반도체층의 상기 N층 상에 적층되어 있는 후면 전극을 포함하고, 상기 P층은 P 타입의 산화물 반도체인 것을 특징으로 한다.
P층, I층, N층, 산화물 반도체

Description

광전 소자{Photovolatic Devices}
본 발명은 P 타입의 산화물 반도체를 이용한 광전 소자에 관한 것이다.
광전 소자는 빛에너지를 전기에너지로 변환하는 소자이다. 이용하는 금속에 따라 여러 가지 종류가 있는데 그 중 하나 태양 전지이다. 태양 전지는 태양빛의 에너지를 전기에너지로 바꾸는 것으로 P형 반도체와 N형 반도체라고 하는 2종류의 반도체를 사용하여 전기를 일으킨다.
태양 전지는 크게 상용 제품의 대부분을 점유하고 있는 결정질 실리콘 태양 전지와 값싼 기판을 사용할 수 있는 박막 태양 전지, 그리고 결정질 실리콘 태양 전지와 박막 태양 전지의 혼합형 등으로 분류될 수 있다.
결정질 실리콘 태양 전지는 실리콘 덩어리를 얇게 잘라 기판으로 사용하며, 실리콘의 제조 방법에 따라 단결정 태양 전지와 다결정 태양 전지로 구분된다. 예컨대 단결정 실리콘 태양 전지의 경우, 실리콘에 5가 원소 인, 비소 또는 안티몬을 첨가시킨 N형 반도체와 3가 원소인 붕소 또는 갈륨을 침투시켜 만든 P형 반도체로 이루어진 PN접합 구조를 가지고 있으며, 그 구조는 다이오드와 대체로 동일하다.
박막 태양 전지는 얇은 유리나 플라스틱 기판에 막을 입히는 방식으로, 일반적으로 박막 특성상 캐리어의 확산거리가 결정질에 비해 매우 짧아 PN접합 구조로만 제조될 경우 태양광에 의해 생성되는 전자-정공쌍(electron-hole pairs)의 수집효율이 매우 낮아 광흡수율이 높은 진성반도체 재질의광흡수층을 P형과 N형 반도체 사이에 삽입한 PIN구조를 갖는다. 일반적인 박막 태양 전지의 구조는 기판 위에 전면 투명 전도막, PIN막, 후면 반사 전극막 순으로 증착된다. 이와 같은 구조에서 광흡수층은 상하의 높은 도핑 농도를 갖는 P와 N층에 의해 공핍(depletion)되어 내부에 전기장이 발생함으로 태양광에 의해 광흡수층에서 생성된 캐리어들은 내부전기장의 드리프트(drift)에 의해 전자는 N층, 정공은 P층으로 수집되어 전류를 발생하게 된다.
실제 태양 전지 제작시에는 많은 요소들이 광효율에 영향을 미치므로 셀 구조 디자인 및 셀 구성막 특성, 두께 선택에 신중을 기해야 하는데 특히 P층과 P층과 I층이 접하는 계면이 태양 전지 특성에 가장 영향을 미친다. 그 이유는 태양광이 전면 투명 전도막을 통해 최초로 P층으로 들어오기 때문에 이 P층에서의 광흡수 손실을 최소화하면서 광흡수층인 I층으로 들어가야 하기 때문이다. 또한, 광흡수층에서 태양광에 의해 생성된 캐리어들이 재결합 결함(recombination centers)이 많이 분포되어 있는 P층과 I층의 경계면에서 재결합 확률이 적어야 한다. 그래서 P층에서의 광흡수 손실 및 P층과 I층의 경계면에서 재결합률이 크면 결국 단파장 영역에서의 광수집율이 저하되어 광효율을 감소시키는 주된 원인이 된다.
따라서, 본 발명이 해결하고자 하는 과제는 광효율을 극대화하기 위해 밴드갭과 전기 전도도 특성이 우수한 광전 소자를 제공하는데 있다.
본 발명의 한 실시예에 따른 광전 소자는 기판, 상기 기판 상에 적층되어 있는 투명 전도막, 상기 투명 전도막 상에 차례로 적층되어 있는 P층, I층, N층을 구비하는 반도체층, 그리고 상기 반도체층의 상기 N층 상에 적층되어 있는 후면 전극을 포함한다. 여기서, 상기 P층은 P 타입의 산화물 반도체인 것을 특징으로 한다.
상기 P층과 상기 I층의 밴드갭의 차이가 1.5eV 내지 2.5eV인 것을 특징으로 한다.
상기 P층과 상기 I층 사이에 배치되고, 상기 P층과 상기 I층간의 밴드갭 차이를 완충하기 위한 버퍼층을 더 포함할 수 있다.
상기 버퍼층은 비정질 탄소(a-C) 비정질 실리콘 카바이드(a-SiC) 및 비정질 실리콘 옥사이드(a-SiO)로 이루어진 일군에서 선택된 하나로 형성될 수 있다.
상기 P 타입의 산화물 반도체는 Ga, In, Zn, In,Sn, Cu, Al, Sr, La, Hf 중에 적어도 하나 이상을 포함할 수 있다.
상기 P 타입의 산화물 반도체는 CuAlO2, CuGaO2, SrCu2O2 및 (LaO)CuS 중에 적어도 하나로 형성된 것을 특징으로 한다.
상기 P 타입의 산화물 반도체의 밴드갭은 3.0 내지 3.5eV인 것을 특징으로 한다.
상기 P 타입의 산화물 반도체의 두께는 200Å 내지 1000Å인 것을 특징으로 한다.
상기 I층은 비정질 실리콘(a-Si), 미세 결정질 실리콘(μc-Si), 단결정 실리콘(Si), 카드늄 텔루라이드(CdTe), 구리·인듐·갈륨·셀레늄(CIGS), 갈륨아세나이드(GaAs)로 형성된 것을 특징으로 한다.
상기 I층의 두께는 3000Å 내지 6000Å인 것을 특징으로 한다.
상기 투명 전도막의 두께는 7000Å 내지 10000Å인 것을 특징으로 한다.
상기 I층의 밴드갭이 1.0 내지 2.0eV인 것을 특징으로 한다.
상기 반도체층은 상기 P층, 상기 I층, 상기 N층이 차례로 적층된 구조가 복수개인 다층 구조로 형성될 수 있다.
상기 P층과 상기 I층은 각각 서로 다른 밴드갭을 갖는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 광전 소자는 기판, 상기 기판 상에 적층되어 있는 투명 전도막, 상기 투명 전도막 상에 차례로 적층되어 있는 N층, I층, P층을 구비하는 반도체층, 그리고 상기 반도체층의 상기 P층 상에 적층되어 있는 후면 전극을 포함한다. 여기서, 상기 N층은 N 타입의 산화물 반도체인 것을 특징으로 한다.
상기 N층과 상기 I층의 밴드갭의 차이가 1.5eV 내지 2.5eV인 것을 특징으로 한다.
상기 N 타입의 산화물 반도체는 Ga, In, Zn, In, Sn, Cu, Al, Sr, La, Hf 중에 적어도 하나 이상 포함할 수 있다.
상기 N 타입의 산화물 반도체는 AgInO2, AlO 및 저농도로 도핑된 ZnO 중에 적어도 하나로 형성된 것을 특징으로 한다.
상기 N층과 상기 I층 사이에 배치되고, 상기 N층과 상기 I층간의 밴드갭 차이를 완충하기 위한 버퍼층을 더 포함할 수 있다.
상기 I층은 비정질 실리콘(a-Si), 미세 결정질 실리콘(μc-Si), 단결정 실리콘(Si), 카드늄 텔루라이드(CdTe), 구리·인듐·갈륨·셀레늄(CIGS) 및 갈륨 아세나이드(GaAs) 중에 적어도 하나로 형성된 것을 특징으로 한다.
상기 기판 및 상기 투명 전도막 사이에 배치되어 있는 반사 전극을 더 포함할 수 있다.
상기 후면 전극 상에 형성되어 있는 연결 전극을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 광전 소자 제조 방법은 기판 상에 투명 전도막을 증착하는 단계, 상기 투명 전도막 패터닝하는 단계, 상기 패터닝된 투명 전도막 상에 차례로 적층되어 있는 P층, I층 및 N층을 포함하는 반도체층을 형성하는 단계, 상기 반도체층을 패터닝하는 단계, 상기 패터닝된 반도체층 상에 후면 전극막을 형성하는 단계, 그리고 상기 후면 전극막 및 상기 반도체층을 패터닝하는 단계를 포함한다. 여기서, 상기 P층은 P 타입의 산화물 반도체로 형성한다.
본 발명의 또 다른 실시예에 따른 광전 소자 제조 방법은 기판 상에 투명 전도막을 증착하는 단계, 상기 투명 전도막 상에 P층을 형성하는 단계, 상기 투명 전도막 및 상기 P층을 함께 패터닝하는 단계, 상기 P층 상에 I층 및 N층을 차례로 적층하는 단계, 상기 P층, 상기 I층 및 상기 N층을 포함하는 반도체층을 패터닝하는 단계, 상기 패터닝된 반도체층 상에 후면 전극막을 형성하는 단계, 그리고 상기 후면 전극막 및 상기 반도체층을 패터닝하는 단계를 포함한다. 여기서, 상기 P층은 P 타입의 산화물 반도체로 형성한다.
상기 투명 전도막을 증착한 후에 상기 투명 전도막 표면을 텍스쳐(texture) 처리하여 텍스쳐층을 형성하는 단계를 더 포함할 수 있다.
상기 투명 전도막, 상기 반도체층 및 상기 후면 전극막을 패터닝하는 것은 레이저 스크라이빙(Laser Scribing)을 이용하는 것을 특징으로 한다.
상기 투명 전도막, 상기 반도체층 및 상기 후면 전극막을 패터닝하는 것은 1.06㎛ 또는 0.53㎛ 의 파장을 갖는 레이저를 이용할 수 있다.
이와 같이 본 발명에 따르면, 넓은 밴드갭 에너지(Band gap energy)를 가지는 산화물 반도체를 적용하면, 태양 전지의 효율을 나타내는 변수인 쇼트 서킷 커런트(Short Circuit Current, Isc), 오픈 서킷 볼티지(Open Circuit Voltage, Voc), 필 팩터(Fill Factor, FF)가 향상되어 태양 전지의 광효율을 극대화할 수 있고, 태양 전지 특성의 신뢰성을 향상시킬 수 있다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 실시예에 따른 태양 전지를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 태양전지는 기판(100) 상에 적층되어 있는 투명 전도막(110)을 포함한다. 투명 전도막(110)은 SnO2, ZnO:Al, ZnO:B 등으로 형성할 수 있다. 투명 전도막(110)의 표면에 텍스쳐(Texture) 처리에 의한 텍스쳐층(120)이 구비된다. 투명 전도막(110)은 패터닝되어 있을 수 있다.
텍스쳐층(120)은 태양 전지 표면에서의 광반사를 줄여서 태양 전지 내부로 유효광의 흡수량을 증가시킬 목적으로 투명 전도막(110) 표면을 에칭하여 10㎛ 크기 이내의 피라미드 조직으로 형성될 수 있다.
박막형 실리콘 태양 전지는 태양광에 의해 생성된 캐리어들(electron-hole pairs)의 확산에 의하여 동작하는 결정계 실리콘 PN 접합 태양 전지에 비해 캐리어들의 확산거리가 매우 짧기 때문에 P층과 N층 사이에 광흡수층과 내부 전기장을 동시에 발생시킬 수 있는 진성 반도체막(intrinsic Si layer)을 삽입할 수 있다. 상기 진성 반도체막은 본 발명의 실시예에서 I층(140)에 해당할 수 있다.
본 발명의 실시예에 의한 태양 전지는 텍스쳐층(120) 상에 형성된 P층(130)을 포함한다. P층(130) 상에 I층(140)과 N층(150)이 차례로 적층되어 있다. I층(140)과 N층(150)은 플라스마 화학 기상 증착 방법(Plase chemical vapor deposition, PECVD)으로 증착될 수 있다. P층(130), I층(140), N층(150)은 패터닝되어 있을 수 있다. N층(150) 상에 후면 전극막(160)이 적층되어 있다. 후면 전극막(160)은 패터닝되어 있을 수 있다.
태양광에 의해 광흡수층에서 생성된 캐리어들은 내부 전기장의 드리프트(drift)에 의해 전자는 N층(150), 정공은 P층(130)으로 수집되어 전류를 발생하게 된다.
태양광이 투명 전도막(110)을 통과하여 P층(130)으로 들어오기 때문에 이 P층(130)에서 광흡수 손실이 최소가 되어야 광흡수층인 I층(140)에서 광수집율을 증가시킬 수 있다.
광효율을 증가시키기 위해 B2H6가 도핑된 P타입 비정질 실리콘(Eg=1.7~1.8eV)보다 상대적으로 밴드갭이 큰 B2H6+CH4 가 도핑된 P타입 비정질 실 리콘 카바이드(a-SiC)를 P층으로 사용할 수 있다. 그러나 밴드갭이 증가하면 전기 전도도가 감소하기 때문에 밴드갭과 전기 전도도의 절충을 통해 P타입 비정질 실리콘 카바이드의 조건이 정해진다.
일반적으로 태양 전지에 적용하고 있는 P타입의 비정질 실리콘 카바이드의 조건은 두께 100~200Å, Eg=1.9~2.0eV, 전기 전도도 10-7(S/cm) 정도이나 단파장대 광수집율을 증대시켜 고효율을 얻기에는 아직 낮은 값들이다. 이를 보완하기 위해서 Eg와 전기 전도도가 큰 P타입의 미세 결정 실리콘(μc-Si)을 적용하는 경우도 있으나, 늦은 증착 속도, 좁은 프로세싱 윈도우, 증착시 수소 플라스마에 의한 전면 투명 전도막(SnO2) 표면 손상 등 아직 해결해야 할 문제점들이 많이 있다. 또한, P층과 I층의 경계면에서 캐리어들의 재결합을 줄이기 위하여 CH4 그레이드(graded) 비정질 실리콘 카바이드를 적용하고 있으나 배리어(barrier) 높이가 낮아 일렉트론 백 플로어(Electron back flow)를 완전히 막기는 힘들다.
요약컨대, 높은 효율의 태양 전지를 제작하기 위해서는 태양광이 입사되는 반도체층은 상대적으로 밴드갭이 커야 하며, 입사되는 태양광의 모든 파장 영역에서 우수한 광학 투과도를 가져야 하고, 또한 양호한 오믹 콘택(Ohmic contact) 특성을 보여야 한다. 아울러, 오픈 서킷 볼티지(Open Circuit Voltage, Voc) 향상을 위해 낮은 열적 전기전도도 에너지(Ea)를 갖는 것이 바람직하다.
상기 문제를 해결하기 위해 본 발명의 실시예에 따르면, P층(130)은 P 타입의 산화물 반도체로 형성될 수 있다. 산화물 반도체는 비정질 실리콘 카바이드(a- SiC)와 비교할 때, 밴드갭이 1eV이상 크고, 전파장 영역에서 높은 광학 투과율을 가지며, 높은 전기 전도도 및 낮은 열적 전기 전도도 에너지(Ea)를 가지므로 산화물 반도체를 P층으로 사용하는 것이 바람직하다.
상기 P 타입의 산화물 반도체는 Ga, In, Zn, In,Sn, Cu, Al, Sr, La, Hf 중에 적어도 하나 이상을 포함할 수 있다. 이 때, 상기 P 타입의 산화물 반도체는 CuAlO2, CuGaO2, SrCu2O2 및 (LaO)CuS 중에 적어도 하나로 형성할 수 있다.
P층(130)과 I층(140)은 각각 서로 다른 밴드갭을 갖도록 형성될 수 있다. P층(130)과 I층(140)의 밴드갭의 차이가 1.5eV 내지 2.5eV일 수 있다.
상기 P 타입의 산화물 반도체의 밴드갭은 3.0 내지 3.5eV일 수 있다.
상기 P 타입의 산화물 반도체의 두께는 200Å 내지 1000Å일 수 있다.
광흡수층인 I층(140)은 비정질 실리콘(a-Si), 미세 결정질 실리콘(μc-Si), 단결정 실리콘(Si), 카드늄 텔루라이드(CdTe), 구리·인듐·갈륨·셀레늄(CIGS) 및 갈륨 아세나이드(GaAs)로 이루어진 일군에서 선택된 하나로 형성할 수 있다.
I층(140)의 밴드갭은 1.0 내지 2.0eV일 수 있다. I층(140)의 두께는 3000Å 내지 6000Å일 수 있다.
P층(130) 및 I층(140) 사이에 배치되는 버퍼층(미도시)을 더 포함할 수 있다. 상기 버퍼층은 P층(130)과 I층(140) 사이의 밴드갭(Eg) 차이를 완충하는 역할을 한다.
구체적으로, P 타입의 산화물 반도체는 높은 밴드갭을 가지므로 이종 접 합(heterojunction) 구조로 I층을 구성할 때, P층에서 I층 사이에 급격한 밴드갭 감소가 발생하여 결함(defect)을 일으킬 수 있는데 상기 버퍼층은 이것을 방지할 수 있다.
상기 버퍼층은 비정질 탄소(a-C) 또는 비정질 실리콘 카바이드(a-SiC) 및 비정질 실리콘 옥사이드(a-SiO)로 이루어진 일군에서 선택된 하나로 형성될 수 있다.
반도체층(200)은 P층(130), I층(140), N층(150)으로 구성될 수 있다. 반도체층(200)은 P층(130), I층(140), N층(150)이 차례로 적층된 구조가 복수개인 다층 구조로 형성될 수 있다. 즉, PIN/PIN 순서로 차례로 적층되는 탠덤(Tandem)구조, PIN/PIN/PIN 순서로 차례로 적층되는 삼층(Triple-juncton) 구조, 또는 다층(Multi-junction) 구조일 수 있다. 반도체층(200)을 다층 구조로 형성하면, 광흡수대가 넓어지는 효과가 있다.
여기서, 도 2를 참조하여, P 타입의 산화물 반도체를 P층으로 사용하는 경우 얻을 수 있는 효과를 비정질 실리콘 카바이드를 P층으로 사용한 경우와 비교해본다.
도 2a는 SnO2로 형성된 투명 전도막의 광투과율을 나타낸 그래프이고, 도 2b는 P 타입 비정질 실리콘 카바이드의 광투과율을 나타낸 그래프이며, 도 2c는 P 타입 산화물 반도체의 광투과율을 나타낸 그래프이다.
도 2a를 참조하면, 전면 전극으로 사용할 수 있는 투명 전도막(110)은 대부분의 파장에서 높은 광투과율을 갖는 것을 확인할 수 있다.
도 2b를 참조하면, P38, P39,, P46은 각각의 실험 샘플을 가리키고, 이들은 대체적으로 비슷한 분포를 나타내고 있다. 도 2b에서 볼 때, 단파장 영역에서 광투과율이 낮은 것을 확인할 수 있다.
도 2c에서, P 타입의 산화물 반도체를 P층으로 사용한 경우의 광투과율은 도 2a에 나타난 투명 전도막(110)의 광투과율과 유사하다. 즉, 가시 광선에서 근 적외선 영역대의 태양광을 거의 흡수하지 않고 광흡수층인 I층으로 보낼 수 있다. 상기 P 타입의 산화물 반도체로 SrCu2O2를 사용할 수 있다.
본 발명의 실시예에 따른 태양 전지에서 P층으로 P 타입의 산화물 반도체를 사용한 경우 나타나는 효과를 구체적으로 설명하기로 한다.
큰 밴드갭을 갖는 P 타입의 산화물 반도체를 P층으로 사용하면, 가시 광선 및 근 적외선 영역대에서 높은 광투과율을 나타내기 때문에 광흡수 손실 없이 태양광이 광흡수층인 I층(140)으로 전달될 수 있다. 결과적으로, 광생성 캐리어들이 증가하여 광전류가 증가되어 ISC 값이 향상된다. 더욱이 충분한 광전류 때문에 I층(140)의 두께를 감소시킬 수 있다.
P 타입의 산화물반도체는 높은 전기 전도도를 나타내어 투명 전도막(110), P층(130), I층(140) 간의 콘택 저항을 줄일 수 있어 태양 전지의 필팩터(Fill Factor, FF)가 향상될 수 있다.
또한, 열적 전기 전도도 에너지(Ea)가 낮아 Voc 값이 향상될 수 있다. 열적 전기 전도도 에너지(Ea)란 하기 식(1)로 정의될 수 있다.
Ec- Ef = Ea -----(1)
(Ec :conduction energy level, Ef : fermi energy level)
상기 식(1)은 N type일 경우 Ec-Ef = Ea 이며, P type일 경우 Ev-Ef = Ea 이다. (Ev : valence energy level). 즉, Ea가 작아야 전기 전도도가 좋다.
도 3a는 본 발명의 실시예에 따른 P 타입의 산화물 반도체를 적용할 때, Isc가 0인 상태에서의 에너지 밴드 다이어그램이고, 도 3b는 비정질 실리콘 카바이드를 P층으로 사용할 때, Isc가 0인 상태에서의 에너지 밴드 다이어그램이다.
도 3a 및 도 3b에서, P 타입의 산화물 반도체의 열적 전기전도도 에너지가 비정질 실리콘 카바이드의 열적 전기전도도 에너지보다 낮기 때문에 P 타입의 산화물 반도체를 적용할 때 쇼트 서킷 커런트(Isc=0) 상태에서 Voc 값이 향상된 것을 나타낸다.
도 4는 광흡수층의 밴드갭에 따른 예상 광효율을 나타낸 그래프이다. 도 4를 참조하면, 광흡수층의 에너지 밴드갭은 태양 전지의 광효율을 결정하는 중요한 요소(factor)임을 확인할 수 있다. 최적의 광흡수층 에너지 밴드갭은 약 1.5eV 이다. 예를 들면, 비정질 실리콘(a-Si), 미세 결정질 실리콘(c-Si), 단결정 실리콘(Si), 카드늄 텔루라이드(CdTe), 구리·인듐·갈륨·셀레늄(CIGS), 갈륨 아세나이드(GaAs) 등이 최적의 태양 전지 광흡수층일 수 있다. 따라서, 본 발명의 실시예에 따른 P층(130)과 I층(140)은 각각 서로 다른 밴드갭을 갖는 것이 바람직하다. P층(130)과 I층(140)을 모두 산화물 반도체로 형성할 경우, 광흡수층인 I층의 밴드갭이 3.0 내지 3.5eV의 값을 가지게 되어 광효율이 떨어질 수 있다.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 나타 낸 단면도들이다.
먼저, 도 5a에 나타낸 바와 같이, 유리 기판(100) 상에 전면 투명 전도막(110)을 증착하고, 그 표면을 텍스쳐(texture) 처리하여 텍스쳐층(110)을 형성한다. 이 때, 전면 투명 전도막(110)의 두께는 7000Å 내지 10000Å으로 형성할 수 있다.
다음, 도 5b에 나타낸 바와 같이, 투명 전도막(110)을 레이저 스크라이빙(Laser Scribing)하여 패터닝한다. 이 때, 1.06㎛ 의 파장을 갖는 레이저를 사용할 수 있다.
다음, 도 5c에 나타낸 바와 같이, 패터닝된 투명 전도막(110) 상에 P층(130)을 형성한다. P층(130)은 P 타입의 산화물 반도체로 형성할 수 있다. P층(130)은 200Å 내지 1000Å의 두께로 형성할 수 있다.
상기에서 설명한 방법과 달리, 투명 전도막과 P층을 연속적으로 증착한 후, 투명 전도막 및 P층을 함께 패터닝할 수도 있다.
다음, 도 5d에 나타낸 바와 같이, P층(130) 상에 플라스마 강화 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 이용하여 I층(140)과 N층(150)을 차례로 증착한다. 여기서, I층(140)은 3000Å 내지 6000Å 의 두께로 증착할 수 있고, N층(150)은 200Å 내지 500Å의 두께로 증착할 수 있다.
다음, 도 5e에 나타낸 바와 같이, P층(130), I층(140), N층(150)이 차례로 적층된 반도체층(200)을 레이저 스크라이빙(Laser scribing)하여 패터닝한다. 이 때, 0.53㎛ 의 파장을 갖는 레이저를 사용할 수 있다.
다음, 도 5f에 나타낸 바와 같이, 반도체층(200) 상에 후면 전극막(160)을 증착한다. 여기서, 후면 전극막(160)은 2000Å 내지 4000Å의 두께로 형성할 수 있다.
이후, 후면 전극막(160) 및 반도체층(200)을 레이저 스크라이빙(Laser scribing)하여 패터닝한다. 그 결과 도 1의 태양 전지가 형성된다.
본 발명의 다른 실시예에 따른 태양 전지는 기판, 상기 기판 상에 적층되어 있는 투명 전도막, 상기 투명 전도막 상에 차례로 적층되어 있는 N층, I층, P층을 구비하는 반도체층, 그리고 상기 반도체층의 상기 P층 상에 적층되어 있는 후면 전극을 포함한다. 여기서, 상기 N층은 N 타입의 산화물 반도체이다.
상기 N 타입의 산화물 반도체는 Ga, In, Zn, In,Sn, Cu, Al, Sr, La, Hf 중에 적어도 하나 이상을 포함할 수 있다. 이 때, 상기 N 타입의 산화물 반도체는 AgInO2, AlO 및 저농도로 도핑된 ZnO 중에 적어도 하나로 형성될 수 있다.
상기 I층은 비정질 실리콘(a-Si), 미세 결정질 실리콘(μc-Si), 단결정 실리콘(Si), 카드늄 텔루라이드(CdTe), 구리·인듐·갈륨·셀레늄(CIGS) 및 갈륨 아세나이드(GaAs)로 이루어진 일군에서 선택된 하나로 형성될 수 있다.
상기 N층과 상기 I층 사이에 배치되고, 상기 N층과 상기 I층간의 밴드갭 차이를 완충하기 위한 버퍼층을 더 포함할 수 있다.
상기 N층을 N 타입의 산화물 반도체로 형성함으로써 광효율을 높일 수 있다.
본 발명의 실시예에 따른 태양 전지는 유리 기판을 사용한 TCO/P-I-N/메 탈(metal) 구조의 수퍼스트레이트(Superstrate)형 뿐만 아니라 주로 불투명한 금속판을 이용한 메탈(metal)/N-I-P/TCO/그리드(grid) 구조의 서브스트레이트(Substrate)형에 적용될 수도 있다. 이하, 도 6을 참조하여 본 발명의 실시예에 따른 태양 전지가 서브스트레이트(Substrate)형에 적용되는 경우를 설명하겠다.
도 6을 참조하면, 본 발명의 실시예에 따른 서브스트레이트(Substrate)형 태양 전지는 기판(600) 상에 적층되어 있는 반사 전극(610)을 포함한다. 반사 전극(610) 상에 투명 전도막(620)이 형성되어 있다. 투명 전도막(620) 상에 차례로 적층된 N층(630), I층(640), P층(650)을 포함하는 반도체층(700)이 형성되어 있다. 반도체층(700) 상에 투명 전도막(660)이 형성되어 있다. 투명 전도막(660) 상에 패터닝된 연결 전극(670)을 더 포함할 수 있다.
기판(600)은 불투명한 금속 박편(Foil)으로 형성할 수 있다.
상기 서브스트레이트(Substrate)형 태양 전지는 투명 전도막(660)/P층(650)을 통하여 광흡수층 역할을 하는 I층(640)으로 태양광이 입사할 수 있다. 수퍼스트레이트(Superstrate)형 태양 전지와 마찬가지로 광효율을 높이기 위해 P층(650)은 산화물 반도체로 형성하는 것이 바람직하다.
도 1은 본 발명의 실시예에 따른 태양 전지를 설명하기 위한 단면도이다.
도 2a 내지 도 2c는 각각 투명 전도막, P 타입 비정질 실리콘 카바이드 및 P 타입 산화물 반도체의 파장에 따른 광투과율을 나타낸 그래프이다
도 3a 및 도 3b는 각각 태양 전지의 P층으로 비정질 실리콘 카바이드를 사용한 경우와 본 발명의 실시예에서와 같이 P층으로 산화물 반도체를 사용한 경우의 그래프이다.
도 4는 본 발명의 실시예에 따른 태양 전지를 설명하기 위해 광흡수층의 에너지 밴드갭에 따른 예상 광효율을 나타내는 그래프이다.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 태양 전지의 제조방법을 제조 공정 순서에 따라 나타내는 단면도들이다.
도 6은 본 발명의 실시예에 따른 서브스트레이트(substrate)형 태양 전지를 설명하기 위한 단면도이다.
<도면 부호의 설명>
100 기판 110 투명 전도막
120 텍스쳐층 130 P층
140 I층 150 N층
160 후면 전극막 200 반도체층

Claims (28)

  1. 기판,
    상기 기판 상에 적층되어 있는 투명 전도막,
    상기 투명 전도막 상에 차례로 적층되어 있는 P층, I층, N층을 구비하는 반도체층, 그리고
    상기 반도체층의 상기 N층 상에 적층되어 있는 후면 전극을 포함하고, 상기 P층은 P 타입의 산화물 반도체인 것을 특징으로 하는 광전 소자.
  2. 제1항에서,
    상기 P층과 상기 I층의 밴드갭의 차이가 1.5eV 내지 2.5eV인 것을 특징으로 하는 광전 소자.
  3. 제1항에서,
    상기 P층과 상기 I층 사이에 배치되고, 상기 P층과 상기 I층간의 밴드갭 차이를 완충하기 위한 버퍼층을 더 포함하는 광전 소자.
  4. 제3항에서,
    상기 버퍼층은 비정질 탄소(a-C), 비정질 실리콘 카바이드(a-SiC) 및 비정질 실리콘 옥사이드(a-SiO)로 이루어진 일군에서 선택된 하나로 형성된 것을 특징으로 하는 광전 소자.
  5. 제3항에서,
    상기 P 타입의 산화물 반도체는 Ga, In, Zn, In,Sn, Cu, Al, Sr, La, Hf 중에 적어도 하나 이상을 포함하는 광전 소자.
  6. 제5항에서,
    상기 P 타입의 산화물 반도체는 CuAlO2, CuGaO2, SrCu2O2 및 (LaO)CuS 중에 적어도 하나로 형성된 것을 특징으로 하는 광전 소자.
  7. 제1항에서,
    상기 P 타입의 산화물 반도체의 밴드갭은 3.0 내지 3.5eV인 것을 특징으로 하는 광전 소자.
  8. 제1항에서,
    상기 P 타입의 산화물 반도체의 두께는 200Å 내지 1000Å인 것을 특징으로 하는 광전 소자.
  9. 제1항에서,
    상기 I층은 비정질 실리콘(a-Si), 미세 결정질 실리콘(μc-Si), 단결정 실리콘(Si), 카드늄 텔루라이드(CdTe), 구리·인듐·갈륨·셀레늄(CIGS), 갈륨 아세나이드(GaAs)로 이루어진 일군에서 적어도 하나로 형성된 것을 특징으로 하는 광전 소자.
  10. 제9항에서,
    상기 I층의 두께는 3000Å 내지 6000Å인 것을 특징으로 하는 광전 소자.
  11. 제9항에서,
    상기 투명 전도막의 두께는 7000Å 내지 10000Å인 것을 특징으로 하는 광전 소자.
  12. 제1항에서,
    상기 I층의 밴드갭이 1.0 내지 2.0eV인 것을 특징으로 하는 광전 소자.
  13. 제1항에서,
    상기 반도체층은 상기 P층, 상기 I층, 상기 N층이 차례로 적층된 구조가 복수개인 다층 구조로 형성되어 있는 광전 소자.
  14. 제1항에서,
    상기 P층과 상기 I층은 각각 서로 다른 밴드갭을 갖는 것을 특징으로 하는 광전 소자.
  15. 기판,
    상기 기판 상에 적층되어 있는 투명 전도막,
    상기 투명 전도막 상에 차례로 적층되어 있는 N층, I층, P층을 구비하는 반 도체층, 그리고
    상기 반도체층의 상기 P층 상에 적층되어 있는 후면 전극을 포함하고, 상기 N층은 N 타입의 산화물 반도체인 것을 특징으로 하는 광전 소자.
  16. 제15항에서,
    상기 N층과 상기 I층의 밴드갭의 차이가 1.5eV 내지 2.5eV인 것을 특징으로 하는 광전 소자.
  17. 제16항에서,
    상기 N 타입의 산화물 반도체는 Ga, In, Zn, In,Sn, Cu, Al, Sr, La, Hf 중에 적어도 하나 이상을 포함하는 광전 소자.
  18. 제17항에서,
    상기 N 타입의 산화물 반도체는 AgInO2, AlO 및 저농도로 도핑된 ZnO 중에 적어도 하나로 형성된 것을 특징으로 하는 광전 소자.
  19. 제15항에서,
    상기 N층과 상기 I층 사이에 배치되고, 상기 N층과 상기 I층간의 밴드갭 차이를 완충하기 위한 버퍼층을 더 포함하는 광전 소자.
  20. 제15항에서,
    상기 I층은 비정질 실리콘(a-Si), 미세 결정질 실리콘(μc-Si), 단결정 실리콘(Si), 카드늄 텔루라이드(CdTe), 구리·인듐·갈륨·셀레늄(CIGS) 및 갈륨 아세나이드(GaAs) 중에 적어도 하나로 형성된 것을 특징으로 하는 광전 소자.
  21. 제20항에서,
    상기 기판 및 상기 투명 전도막 사이에 배치되어 있는 반사 전극을 더 포함하는 광전 소자.
  22. 제20항에서,
    상기 후면 전극 상에 형성되어 있는 연결 전극을 더 포함하는 광전 소자.
  23. 기판 상에 투명 전도막을 증착하는 단계,
    상기 투명 전도막 패터닝하는 단계,
    상기 패터닝된 투명 전도막 상에 차례로 적층되어 있는 P층, I층 및 N층을 포함하는 반도체층을 형성하는 단계,
    상기 반도체층을 패터닝하는 단계,
    상기 패터닝된 반도체층 상에 후면 전극막을 형성하는 단계, 그리고
    상기 후면 전극막 및 상기 반도체층을 패터닝하는 단계를 포함하고, 상기 P층은 P 타입의 산화물 반도체로 형성하는 광전 소자 제조 방법.
  24. 제23항에서,
    상기 투명 전도막을 증착한 후에 상기 투명 전도막 표면을 텍스쳐(texture) 처리하여 텍스쳐층을 형성하는 단계를 더 포함하는 광전 소자 제조 방법.
  25. 제23항에서,
    상기 투명 전도막, 상기 반도체층 및 상기 후면 전극막을 패터닝하는 것은 레이저 스크라이빙(Laser Scribing)을 이용하는 것을 특징으로 하는 광전 소자 제조 방법.
  26. 기판 상에 투명 전도막을 증착하는 단계,
    상기 투명 전도막 상에 P층을 형성하는 단계,
    상기 투명 전도막 및 상기 P층을 함께 패터닝하는 단계,
    상기 P층 상에 I층 및 N층을 차례로 적층하는 단계,
    상기 P층, 상기 I층 및 상기 N층을 포함하는 반도체층을 패터닝하는 단계,
    상기 패터닝된 반도체층 상에 후면 전극막을 형성하는 단계, 그리고
    상기 후면 전극막 및 상기 반도체층을 패터닝하는 단계를 포함하고, 상기 P층은 P 타입의 산화물 반도체로 형성하는 광전 소자 제조 방법.
  27. 제26항에서,
    상기 투명 전도막을 증착한 후에 상기 투명 전도막 표면을 텍스쳐(texture) 처리하여 텍스쳐층을 형성하는 단계를 더 포함하는 광전 소자 제조 방법.
  28. 제26항에서,
    상기 투명 전도막, 상기 반도체층 및 상기 후면 전극막을 패터닝하는 것은 레이저 스크라이빙(Laser Scribing)을 이용하는 것을 특징으로 하는 광전 소자 제 조 방법.
KR1020080057797A 2008-06-19 2008-06-19 광전 소자 KR20090131841A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080057797A KR20090131841A (ko) 2008-06-19 2008-06-19 광전 소자
EP09006893A EP2136413A2 (en) 2008-06-19 2009-05-22 Photovoltaic device
US12/484,916 US20090314337A1 (en) 2008-06-19 2009-06-15 Photovoltaic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080057797A KR20090131841A (ko) 2008-06-19 2008-06-19 광전 소자

Publications (1)

Publication Number Publication Date
KR20090131841A true KR20090131841A (ko) 2009-12-30

Family

ID=41137472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080057797A KR20090131841A (ko) 2008-06-19 2008-06-19 광전 소자

Country Status (3)

Country Link
US (1) US20090314337A1 (ko)
EP (1) EP2136413A2 (ko)
KR (1) KR20090131841A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283161A (ja) * 2009-06-04 2010-12-16 Sanyo Electric Co Ltd 太陽電池及びその製造方法
JP5878465B2 (ja) * 2009-07-13 2016-03-08 ファースト ソーラー インコーポレイテッド 太陽電池フロントコンタクトのドーピング
KR101072089B1 (ko) * 2009-09-30 2011-10-10 엘지이노텍 주식회사 태양전지 및 이의 제조방법
KR101091505B1 (ko) * 2009-11-03 2011-12-08 엘지이노텍 주식회사 태양전지 및 이의 제조방법
US8563351B2 (en) * 2010-06-25 2013-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing photovoltaic device
US20120000529A1 (en) * 2010-07-01 2012-01-05 Primestar Solar Method and system for forming a photovoltaic cell and a photovoltaic cell
US8164092B2 (en) 2010-10-18 2012-04-24 The University Of Utah Research Foundation PIN structures including intrinsic gallium arsenide, devices incorporating the same, and related methods
US20130167916A1 (en) * 2011-12-28 2013-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film photovoltaic cells and methods of forming the same
KR20150049259A (ko) * 2013-10-29 2015-05-08 삼성에스디아이 주식회사 정션 박스 및 이를 구비한 태양광 모듈
KR20150102180A (ko) * 2014-02-27 2015-09-07 삼성디스플레이 주식회사 레이저 빔 조사 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
JP6030176B2 (ja) 2015-03-19 2016-11-24 株式会社東芝 光電変換素子とその製造方法
CN109075253A (zh) * 2016-03-04 2018-12-21 太阳视窗技术公司 用于具有溅射接触层的有机半导体器件的系统和方法
CN109378362B (zh) * 2018-10-09 2020-04-24 吉林大学 一种用CuAlO2过渡层提高铜锌锡硫硒太阳电池效率的方法
CN111864005B (zh) * 2020-06-16 2022-11-01 杭州聚昀科技有限公司 氧化镓基pn结光电探测器、远程电晕监测系统及制作方法
CN115036380B (zh) * 2022-04-25 2023-12-08 西安电子科技大学 一种pin结构的日盲型紫外探测器及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3449705A (en) * 1966-04-21 1969-06-10 Ncr Co Photoconductive matrix sheet
US4385199A (en) * 1980-12-03 1983-05-24 Yoshihiro Hamakawa Photovoltaic cell having a hetero junction of amorphous silicon carbide and amorphous silicon
JPS6229180A (ja) * 1985-07-30 1987-02-07 Sanyo Electric Co Ltd 光起電力素子
EP0831538A3 (en) * 1996-09-19 1999-07-14 Canon Kabushiki Kaisha Photovoltaic element having a specific doped layer
JP3966638B2 (ja) * 1999-03-19 2007-08-29 株式会社東芝 多色色素増感透明半導体電極部材とその製造方法、多色色素増感型太陽電池、及び表示素子
US6696700B2 (en) * 2001-03-09 2004-02-24 National University Of Singapore P-type transparent copper-aluminum-oxide semiconductor
CA2462590A1 (en) * 2001-10-05 2003-04-17 Solar Systems & Equipments S.R.L. A process for large-scale production of cdte/cds thin film solar cells
AU2003243467A1 (en) * 2002-06-11 2003-12-22 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon St Polycrystalline thin-film solar cells
JP2004311845A (ja) * 2003-04-09 2004-11-04 National Institute Of Advanced Industrial & Technology 発電機能を有する可視光透過構造体
JP2004363290A (ja) * 2003-06-04 2004-12-24 Seiko Epson Corp 太陽電池、表示装置および携帯情報端末
KR20080091655A (ko) * 2007-04-09 2008-10-14 엘지전자 주식회사 박막형 광기전력 변환소자 및 그 제조방법

Also Published As

Publication number Publication date
US20090314337A1 (en) 2009-12-24
EP2136413A2 (en) 2009-12-23

Similar Documents

Publication Publication Date Title
KR20090131841A (ko) 광전 소자
US8981200B2 (en) Method for obtaining high performance thin film devices deposited on highly textured substrates
US10084107B2 (en) Transparent conducting oxide for photovoltaic devices
EP2219222B1 (en) Solar cell and method for manufacturing the same
US4496788A (en) Photovoltaic device
KR101000064B1 (ko) 이종접합 태양전지 및 그 제조방법
US20130206219A1 (en) Cooperative photovoltaic networks and photovoltaic cell adaptations for use therein
US20140238476A1 (en) Photoelectric conversion device and manufacturing method thereof, and photoelectric conversion module
US20100243042A1 (en) High-efficiency photovoltaic cells
US10985289B2 (en) Solar cell and solar cell module
KR20080045598A (ko) 태양전지 및 그의 제조방법
KR102350885B1 (ko) 태양 전지
WO2013106439A1 (en) High work-function buffer layers for silicon-based photovoltaic devices
US20100037940A1 (en) Stacked solar cell
CN117712193A (zh) 太阳能电池及其制备方法、光伏组件
CN108615775B (zh) 一种叉指背接触异质结单晶硅电池
KR20150090607A (ko) 태양 전지 및 이의 제조 방법
KR20100090015A (ko) 태양전지 및 그 제조방법
EP2166578A2 (en) Photovoltaic device and method of manufacturing the same
KR20140110177A (ko) 양면 수광형 태양전지
KR20140047751A (ko) 박막 실리콘 태양전지
KR101372026B1 (ko) 태양전지 및 이의 제조방법
KR20130112148A (ko) 박막 태양 전지
KR20120059371A (ko) 표면 텍스처가 형성된 유리기판을 이용한 박막형 태양전지 및 이의 제조방법
Goldbach et al. Bifacial silicon heterojunction solar cell with deposited back surface field

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid