KR20090117778A - 적층 구조체 및 이의 제조 방법 - Google Patents

적층 구조체 및 이의 제조 방법 Download PDF

Info

Publication number
KR20090117778A
KR20090117778A KR1020097018431A KR20097018431A KR20090117778A KR 20090117778 A KR20090117778 A KR 20090117778A KR 1020097018431 A KR1020097018431 A KR 1020097018431A KR 20097018431 A KR20097018431 A KR 20097018431A KR 20090117778 A KR20090117778 A KR 20090117778A
Authority
KR
South Korea
Prior art keywords
layer
wettability
polyimide
laminate structure
energy
Prior art date
Application number
KR1020097018431A
Other languages
English (en)
Other versions
KR101077438B1 (ko
Inventor
다카노리 다노
고에이 스즈키
유스케 츠다
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20090117778A publication Critical patent/KR20090117778A/ko
Application granted granted Critical
Publication of KR101077438B1 publication Critical patent/KR101077438B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

적은 자외선 조사량으로 표면 자유 에너지를 변화시킬 수 있는 적층 구조체가 개시된다. 본 발명은 또한 상기 적층 구조체의 제조 방법; 상기 적층 구조체를 갖는 전자 소자; 상기 전자 소자를 복수 갖는 전자 소자 어레이; 및 상기 전자 소자 어레이를 갖는 표시 장치를 개시한다. 상기 적층 구조체는 기판(11), 기판 상에 배치된 습윤성 변화층(12), 및 습윤성 변화층(12) 상에 패턴 형성된 전도층(13)을 포함한다. 상기 습윤성 변화층(12)은 에너지 적용시 임계 표면 장력이 변화하는 재료를 포함한다. 임계 표면 장력이 변화하는 재료는 주쇄 및 측쇄를 갖는다. 상기 측쇄는 에너지 흡수시 결합이 개열되는 2 이상의 부위를 갖는다.

Description

적층 구조체 및 이의 제조 방법{LAMINATE STRUCTURE AND ITS MANUFACTURING METHOD}
본 발명은 적층 구조체, 적층 구조체 제조 방법, 전자 소자, 전자 소자 어레이 및 표시 장치에 관한 것이다.
유기 반도체 재료를 이용하는 유기 박막 트랜지스터가 활발하게 연구되고 있다. 트랜지스터에 유기 반도체 재료를 이용하는 이점은 가요성, 대면적화, 단순 층 구성으로 인한 공정 단순화 및 염가 제조 장비를 포함한다.
유기 박막 트랜지스터는 또한 인쇄법에 의해 종래의 Si계 반도체 장치에 비해 훨씬 저렴하게 제조할 수 있다. 박막 또는 회로는 또한 예컨대 인쇄법, 스핀 코팅법 또는 침지법을 이용하여 용이하게 형성시킬 수 있다.
이러한 유기 박막 트랜지스터의 특징을 나타내는 변수 중 하나는 전류의 온/오프 비(Ion/Ioff)이다. 유기 박막 트랜지스터에 있어서, 포화 영역에서의 소스(source)와 드레인(drain) 전극 사이에 흐르는 전류 Ids는 하기 수학식 1로 표시된다:
Ids = μCinW(VG-VTH)2/2L
상기 식 중, μ는 전계 효과 이동도이고, Cin은 게이트 절연막의 단위 면적당 캐패시턴스이며, W는 채널 폭이고, L은 채널 길이이며, VG는 게이트 전압이고, VTH는 임계 전압이다. Cin은 하기 수학식으로 표시된다:
Cin = εε0/d
상기 식 중, ε는 게이트 절연막의 비유전률이고, ε0은 진공의 유전률이며, d는 게이트 절연막의 두께이다.
온 전류(on-current)를 증가시키기 위해, 예컨대
1. 전계 효과 이동도를 개선시키는 것;
2. 채널 길이를 감소시키는 것; 또는
3. 채널 폭을 증가시키는 것
이 효과적임을 상기 수학식 1에서 알 수 있다.
전계 효과 이동도는 재료 특성에 따라 크게 달라지며, 이동도를 개선시키기 위한 재료 개발이 이루어지고 있다.
한편, 채널 길이는 소자 구성에 의해 결정되기 때문에, 다양한 소자 구성을 고안함으로써 온 전류를 개선시키려는 시도가 이루어지고 있다. 일반적으로, 채널 길이를 감소시키기 위해 소스와 드레인 전극 사이의 거리를 감소시킨다.
유기 반도체 재료는 전계 효과 이동도가 크지 않기 때문에, 채널 길이는 일 반적으로 10 ㎛ 이하, 바람직하게는 5 ㎛ 이하로 제조한다. 소스-드레인 전극 거리를 정확하게 감소시키는 하나의 방법은 Si 공정에서 이용되는 포토리소그래피이다. 이 공정은 하기 단계로 구성된다:
1. 박막층을 갖는 기판을 포토레지스트 층으로 도포(레지스트 코팅).
2. 가열에 의한 용제의 제거(전소성).
3. 패턴 데이터에 따라 레이저 또는 전자선을 이용하여 패턴 형성된 하드 마스크를 통해 자외선을 조사(노광).
4. 알칼리 용액으로 노광부에서 레지스트 제거(현상).
5. 가열에 의해 미노광부(패턴부)에서 레지스트 경화(후소성).
6. 에칭액에 침지하거나 에칭 가스에 노출시켜 레지스트가 없는 박막층을 제거(에칭).
7. 알칼리 용액 또는 산소 라디칼로 레지스트 제거(레지스트 박리).
각각의 박막층을 형성한 후 상기 공정을 반복하여 능동 소자를 완성시킨다. 그러나, 상기 공정은 고가의 장비를 필요로 하고 시간이 오래 걸려 비용이 증가한다.
제조 비용을 감소시키기 위해, 잉크젯 인쇄법과 같은 인쇄법에 의한 전극 패턴의 형성이 시도되었다. 잉크젯 인쇄법은 전극 패턴을 직접 묘화 가능하게 하므로, 재료 사용 비율이 증가될 수 있어, 가능하게는 제조 공정이 간단화될 수 있어 비용 감소를 달성할 수 있다. 그러나, 잉크젯 인쇄법을 이용해서는 잉크 토출량의 감소가 어렵고, 기계적 오차 등에 따른 착탄 정밀도의 측면에서, 30 ㎛ 이하의 패 턴을 형성하는 것이 어렵다. 따라서, 잉크젯 인쇄법만을 이용하여 매우 미세한 해상도의 소자를 제작하는 것은 어려웠다. 따라서, 매우 미세한 해상도의 소자를 제작하기 위해서는, 특정 기술이 고안되어야 한다. 이러한 기술의 일례는 잉크를 착탄시키는 표면을 세공하는 것을 포함한다.
특허 문헌 1은 자외선과 같은 에너지를 제공함으로써 임계 표면 장력("표면 자유 에너지"로도 지칭함)이 변화하는 재료로 형성된 게이트 절연막을 이용하는 방법을 개시한다. 구체적으로는, 절연막 표면의 전극 제작 부위에 자외선을 조사하여, 표면 자유 에너지가 증가된 영역을 형성한다. 그 다음, 잉크젯법에 의해 전극 재료를 함유하는 수성 잉크를 도포하고, 이에 따라 표면 자유 에너지가 증가된 영역에 전극이 형성된다. 이러한 식으로, 게이트 절연막 상에 매우 미세한 해상도의 전극 패턴이 형성될 수 있다. 이 방법에서, 표면 자유 에너지가 높은 영역과 표면 자유 에너지가 낮은 영역 사이의 경계에 잉크가 착탄하더라도, 표면 자유 에너지의 차이로 인해 표면 자유 에너지가 높은 측으로 잉크가 이동한다. 그 결과, 균일한 라인을 갖는 패턴이 형성될 수 있어, 5 ㎛ 이하의 전극 간격을 형성할 수 있다. 그러나, 표면 자유 에너지가 변화하는 재료는 광 감도가 낮기 때문에, 이 방법은 10 J/㎠보다 큰 자외선 조사량을 필요로 한다. 따라서, 이 방법은 고출력의 자외선 램프를 사용하더라도 긴 조사 시간을 필요로 한다. 그 결과, 탁트(takt) 시간이 길어져서, 제조 공정의 간단화 또는 비용의 감소가 불가능해진다.
비특허 문헌 1은 게이트 절연막 상에 자외선에 의해 표면 자유 에너지가 변화하는 재료로 제조된 막이 적층되어 있는 것을 개시한다. 이 막 상에 특허 문헌 1 에서와 같이 자외선 조사에 의해 표면 자유 에너지가 상이한 영역을 형성시킨 후, 잉크젯법에 의해 전극 패턴을 형성시킨다. 그러나, 적층 구조의 형성은 제조 공정의 간단화를 방해한다. 또한, 특허 문헌 1에서와 같이, 표면 에너지가 변화하는 재료의 광 감도가 낮기 때문에, 이 방법은 20 J/㎠를 초과하는 자외선 조사량을 필요로 한다.
특허 문헌 1: 일본 특허 공개 제2005-310962호
비특허 문헌 1: Proceedings of the 52nd Spring Meeting of The Japan Society of Applied Physics and Related Societies, p.1510, 31p-YY-5
발명의 개시
관련 기술의 상기 언급한 문제를 고려하여, 본 발명의 목적은 적은 자외선 조사량으로 표면 자유 에너지를 변화시킬 수 있는 적층 구조체, 및 상기 적층 구조체의 제조 방법을 제공하는 것이다. 본 발명의 다른 목적은 상기 적층 구조체를 갖는 전자 소자, 상기 전자 소자를 복수 갖는 전자 소자 어레이, 및 상기 전자 소자 어레이를 갖는 표시 장치를 제공하는 것이다.
일측면에서, 본 발명은 에너지 적용시 임계 표면 장력이 변화하는 재료를 함유하는 습윤성 변화층, 및 습윤성 변화층 상에 패턴 형성된 전도층이 배치된 기판을 포함하는 적층 구조체를 제공한다. 임계 표면 장력이 변화하는 재료는 주쇄 및 측쇄를 포함한다. 측쇄는 에너지 흡수시 결합이 개열되는 2 이상의 부위를 갖는다. 따라서, 적은 자외선 조사량으로 표면 자유 에너지를 변화시킬 수 있는 적층 구조체를 제공할 수 있다.
일구체예에서, 결합이 개열되는 2 이상의 부위 각각은 독립적으로 하기 화학식으로 표시되는 작용기를 갖는다:
Figure 112009054327307-PCT00001
.
따라서, 적은 자외선 조사량으로 표면 자유 에너지를 변화시킬 수 있다.
다른 구체예에서, 결합이 개열되는 2 이상의 부위 중 1 이상은 공역 구조와 연결된다. 따라서, 적은 자외선 조사량으로 표면 자유 에너지를 변화시킬 수 있다.
다른 구체예에서, 측쇄는 소수성 기를 갖는다. 따라서, 적은 자외선 조사량으로 표면 자유 에너지를 변화시킬 수 있다.
다른 구체예에서, 측쇄는 다분기 구조를 갖는다. 따라서, 적은 자외선 조사량으로 표면 자유 에너지를 변화시킬 수 있다.
또 다른 구체예에서, 주쇄는 폴리이미드를 포함한다. 따라서, 자외선 조사 후에도 절연 특성을 유지할 수 있다.
또 다른 구체예에서, 폴리이미드는 가용성 폴리이미드를 포함한다. 따라서, 폴리아미드를 코팅하여 인쇄법에 의해 막으로서 형성시킬 수 있다.
또 다른 구체예에서, 습윤성 변화층은 절연 특성을 갖는다. 따라서, 습윤성 변화층이 절연막의 기능을 제공할 수 있다.
또 다른 구체예에서, 적층 구조체는 반도체 층을 더 포함한다. 따라서, 특성이 양호한 박막 트랜지스터와 같은 전자 소자를 얻을 수 있다.
또 다른 구체예에서, 반도체 층은 유기 반도체 재료를 포함한다. 따라서, 유기 박막 트랜지스터와 같은 전자 소자의 제조 공정을 간단화하여 비용 감소를 달성할 수 있다.
또 다른 구체예에서, 적층 구조체는 습윤성 변화층보다 절연 특성이 높은 절연층을 더 포함하며, 습윤성 변화층은 절연층 상에 형성된다. 따라서, 자외선 조사 후에도 절연 특성을 유지할 수 있다.
또 다른 구체예에서, 적층 구조체는 복수의 습윤성 변화층 및 습윤성 변화층 상에 패턴 형성된 복수의 전도층을 포함한다. 따라서, 박막 트랜지스터와 같은 전자 소자의 모든 전극을 매우 미세하게 그리고 매우 고밀도로 형성시킬 수 있다.
다른 측면에서, 본 발명은 상기한 것 중 어느 하나의 적층 구조체를 포함하는 전자 소자를 제공한다. 따라서, 적은 자외선 조사량으로 매우 미세하고 밀도가 높은 전극 패턴을 형성시킬 수 있는 전자 소자를 제공할 수 있다.
추가의 측면에서, 본 발명은 전자 소자를 포함하는 전자 소자 어레이를 제공한다. 따라서, 고성능 박막 트랜지스터를 포함하고 제조 공정이 간단화된 전자 소자를 제공할 수 있다.
또 다른 측면에서, 본 발명은 또한 전자 소자 어레이를 포함하는 표시 장치를 제공한다. 따라서, 유기 박막 트랜지스터를 포함하는 능동 매트릭스 기판을 화소 표시 소자와 조합함으로써, 저렴하고 가요성 있는 표시 장치를 제공할 수 있다.
추가의 측면에서, 본 발명은 기판 상에 습윤성 변화층을 형성시키는 제1 단계; 기판 상에 형성된 습윤성 변화층의 소정 영역에 에너지를 공급하여 습윤성 변화층의 임계 표면 장력을 변화시킴으로써, 고 표면 에너지부 및 저 표면 에너지부를 형성시키는 제2 단계; 및 고 표면 에너지부에 전도성 재료를 함유하는 액체를 제공함으로써, 고 표면 에너지부 상에 전도층을 형성시키는 제3 단계를 포함하는 적층 구조체 제조 방법을 제공한다. 습윤성 변화층은 주쇄 및 측쇄를 갖는 재료를 포함하고, 측쇄는 에너지 흡수시 결합이 개열되는 2 이상의 부위를 갖는다. 따라서, 미세한 전극 패턴을 갖는 적층 구조체를 제조 가능하게 하는 적층 구조체 제조 방법을 제공할 수 있는데, 상기 방법은 인쇄법과 같은 비용이 낮고 재료 사용율이 높은 공정을 수반한다.
구체예에서, 자외선 조사에 의해 에너지를 공급한다. 따라서, 매우 미세하고 밀도가 높은 전극 패턴을 갖는 적층 구조체를 제공할 수 있다.
다른 구체예에서, 가열에 의해 에너지를 공급한다. 따라서, 미세한 전극 패턴을 갖는 적층 구조체를 이의 내부에 영향을 미치지 않고 제조할 수 있다.
또 다른 구체예에서, 잉크젯법에 의해 고 표면 에너지부에 전도성 재료를 함유하는 액체를 공급한다. 따라서, 소량의 액적을 공급하여 습윤성 변화층의 표면 에너지의 이점을 더욱 많이 취할 수 있다.
다른 구체예에서, 상기 방법은 제1 단계, 제2 단계 및 제3 단계를 복수 포함한다. 따라서, 비용이 낮고 재료 사용 효율이 높은 인쇄법에 의해 미세한 전극 패턴을 갖는 전계 효과 트랜지스터와 같은 전자 소자를 제조할 수 있다.
본 발명에 따르면, 적은 자외선 조사량으로 표면 자유 에너지를 변화시킬 수 있는 적층 구조체를 제공할 수 있다. 본 발명은 또한 이러한 적층 구조체의 제조 방법; 이러한 적층 구조체를 갖는 전자 소자; 상기 전자 소자를 복수 갖는 전자 소자 어레이; 및 상기 전자 소자 어레이를 갖는 표시 장치를 제공한다.
본 발명의 이들 및 다른 목적, 특징 및 이점은 첨부 도면과 함께 보면 본 발명의 하기 상세한 설명으로부터 당업자에게 명백할 것인데, 여기서
도 1은 본 발명의 적층 구조체의 일례의 단면도를 도시한다.
도 2는 참고예 1의 자외선 조사량에 대한 접촉각 변화를 도시한다.
도 3은 실시예 3에 따른 유기 트랜지스터를 도시한다.
도 4는 실시예 4 또는 5에 따른 유기 트랜지스터를 도시한다.
도 5는 참고예 2의 자외선 조사량에 대한 접촉각 변화를 도시한다.
도 6은 실시예 8에 따른 유기 트랜지스터를 도시한다.
도 7은 실시예 9에 따른 전자 소자 어레이를 도시한다.
도 8은 실시예 10에 따른 표시 장치의 단면도를 도시한다.
발명을 실시하기 위한 최선의 형태
하기에서, 본 발명의 바람직한 구체예를 도면을 참조하여 설명한다.
도 1은 본 발명에 따른 적층 구조체의 일례를 도시한다. 도 1에 도시된 적층 구조체는 습윤성 변화층(12)이 형성된 기판(11)을 베이스로서 포함한다. 습윤성 변화층(12)은 열, 자외선, 전자선 또는 플라즈마와 같은 에너지의 적용시 임계 표면 장력이 변화하는 재료를 함유한다. 습윤성 변화층(12)에서, 임계 표면 장력이 상이 한 적어도 2개의 영역, 즉 임계 표면 장력이 큰 고 표면 에너지부(12a); 및 임계 표면 장력이 작은 저 표면 에너지부(12b)가 형성되어 있다. 고 표면 에너지부(12a) 2개 사이에, 예컨대 1 내지 5 ㎛의 갭이 형성되어 있다. 고 표면 에너지부(12a) 상에는, 전도층(13)이 형성되어 있다. 적어도 저 표면 에너지부(12b)와 접촉하도록, 반도체 층(14)이 배치되어 있다.
본 발명에서, 임계 표면 장력이 변화하는 재료는 주쇄 및 측쇄를 갖는다. 측쇄는 에너지 흡수시 결합이 개열되는 2 이상의 부위를 포함한다. 바람직하게는, 이러한 결합 개열이 일어나는 부위는 하기로 표시되는 화학식을 갖는 작용기를 갖는다:
Figure 112009054327307-PCT00002
.
일반적으로, 임계 표면 장력이 변화하는 재료는 자외선과 같은 에너지가 높은 빛을 조사함으로써 이의 표면 자유 에너지를 변화시킬 수 있다. 본 발명에서 사용되는 재료는 광 감도가 높기 때문에, 자외선 조사량을 감소시켜도 이의 임계 표면 장력을 변화시킬 수 있다.
하기에서, 자외선 조사에 의해 표면 자유 에너지가 변화하는 기전을 설명한다. 임계 표면 장력이 변화하는 재료가 측쇄에 카르보닐기를 갖는 경우, 파장이 300 ㎚ 이하인 자외선을 조사시 측쇄 내 카르보닐기 및 인접 작용기 사이에 결합 개열이 일어나서, 라디칼(·C=O)이 생성된다. 이러한 라디칼은 반응성이 높기 때문 에, 즉시 분위기에 포함된 수분과 반응하여 카르복실기와 같은 친수성 기를 생성시킨다. 그 결과, 임계 표면 장력이 변화하는 재료가 친수화된다.
이러한 기전을 이용하여, 하기와 같이 분자 설계를 수행할 수 있다. 예컨대 탄화수소기 또는 불화탄소기와 같은 소수성 기를 갖는 측쇄에, 바람직하게는 주쇄의 근방에 에스테르 결합을 도입한다. 즉, 측쇄에 있어서, 주쇄의 근방에 에스테르 결합을 통해 소수성 기를 도입한다. 이러한 재료로 형성된 막은 자외선을 조사하기 전에 소수성을 나타낸다. 자외선 조사시, 에스테르 결합 개열이 발생하여, 소수성 기가 해리되어, 생성된 카르복실기에 의해 표면이 친수화된다. 이상적으로는, 1개의 광자에 의해 1개의 에스테르 결합이 개열된다. 그러나, 실제 계에서는, 양자 수율이 낮기 때문에, 각각의 측쇄는 바람직하게는 2 이상의 에스테르 결합을 갖는다. 에스테르 결합은 바람직하게는 벤젠 고리 또는 나프탈렌 고리와 같은 공역 구조를 통해 소수성 기와 연결된다. 이러한 식으로, 에스테르 결합의 카르보닐기 및 공역 구조가 서로 공역할 수 있어, 저에너지의 자외선으로 에스테르 결합을 개열할 수 있다.
바람직하게는, 측쇄는 에스테르 결합당 2 이상의 소수성 기를 갖는다. 즉 다분기 구조를 갖는다. 이러한 식으로, 적은 자외선 조사 에너지량으로, 표면 자유 에너지 변화를 크게 하는 것이 가능해진다. 다분기 구조는 덴드리머 또는 하이퍼브랜치(hyperbranch)일 수 있지만, 덴드리머가 바람직하다. 덴드리머는 중심 분자가 양호한 대칭성으로 분기화한 구조를 갖는다. 한편, 하이퍼브랜치는 AB2형 단량체를 중합시켜 얻어지며 다양한 분지도 및 중합도를 갖는 랜덤하게 분기화된 구조를 갖 는다. 덴드리머 및 하이퍼브랜치는 예컨대 문헌["Dendritic Polymer"(published by NTS Inc.)]에 정의되어 있다.
본 발명에서, 바람직하게는 다분기 구조를 갖는 측쇄는 하기로 표시되는 화학식을 갖는다:
Figure 112009054327307-PCT00003
상기 화학식에서, A 및 A'는 서로 독립적으로 단일 결합, -COO-, -OCO-, -NHCO-, -NHCOO- 또는 -NHOCO-이고; m은 1 내지 3이며; n은 2 또는 3이며; G는, m이 1인 경우 페닐렌기 또는 나프탈렌기이거나, m이 2인 경우 3가의 벤젠 고리이거나, m이 3인 경우 4가의 벤젠고리이며; R은 탄소수 1 내지 15의 직쇄형, 분지쇄형 또는 환형 알킬 또는 플루오로알킬 기이다.
본 발명에 따르면, 임계 표면 장력이 변화하는 재료는 자외선 조사시에도 절연 특성을 유지할 수 있다. 일반적으로, 임계 표면 장력이 변화하는 재료의 절연 특성은 자외선 조사시 감소하는데, 이는 자외선 조사에 의해 측쇄 뿐 아니라 주쇄도 절단되기 때문이다. 이를 방지하기 위해, 자외선을 흡수하기 않는 골격(σ 결합의 골격, 예컨대 비닐기를 중합하여 얻어지는 골격, 또는 실록산 결합을 갖는 골격)을 주쇄에 도입할 수 있다. 그러나, 폴리비닐, 폴리비닐페놀 또는 폴리실록산의 특성으로 인해, 이러한 골격을 갖는 중합체는 절연 특성이 낮은 것으로 공지되어 있다. 이는, 이러한 중합체가 강직한 구조를 갖지 않아서 충전 특성이 불량하여 고 밀도 구조를 가질 수 없기 때문이다. 따라서, 단순히 자외선을 흡수하지 않는 골격을 주쇄에 도입하는 것에 의해 절연 특성을 유지할 수 없다. 임계 표면 장력이 변화하는 재료의 주쇄의 쇄 길이를 증가시켜, 자외선에 의해 주쇄가 절단되더라도, 절연 특성을 유지하는 데에 충분한 쇄 길이를 확보할 수 있는 다른 가능한 해결책도 가능하다. 그러나, 주쇄의 길이를 증가시키면 용매에 대한 용해성이 감소한다. 그 결과, 성막 특성이 감소한다.
또한, 자외선 흡수 계수가 큰 재료를 습윤성 변화층에 첨가할 수 있지만, 흡수 계수가 큰 유기 재료가 없기 때문에, 막 두께를 극단적으로 크게 하거나 흡수 계수가 큰 무기 재료(예컨대 TiO2)를 사용할 필요가 있다. 무기 재료를 사용하는 경우, 무기 재료만으로는 습윤성 변화층을 형성시킬 수 없기 때문에, 무기 재료를 임계 표면 장력이 변화하는 재료에 분산시킬 필요가 있다. 그러나, TiO2와 같은 무기 재료의 입자 크기를 약 1 ㎛보다 작게 하는 것은 어렵다. 그 결과, 재료가 습윤성 변화층에 충분히 분산될 수 있는 정도로 무기 재료를 이 층에 첨가하기 위해, 막 두께를 수 ㎛ 정도로 할 필요가 있다.
본 발명에 따르면, 자외선에 의해 어느 정도 절단될 때 임계 표면 장력이 변화하는 재료를 강직한 구조로 만들기 위해, 바람직하게는 충전 특성이 양호한 폴리이미드를 주쇄에 도입한다. 폴리이미드의 예는 폴리아믹산을 가열하여 생기는 탈수 축합 반응에 의해 생성되는 열 경화형 폴리이미드, 및 용매에 가용성인 가용성 폴리이미드를 포함한다. 가용성 폴리이미드 막은 용매에 용해된 도포액의 코트를 도 포한 후 200℃ 미만의 저온에서 용매를 증발시킴으로써 얻을 수 있다. 한편, 열 경화형 폴리이미드는 일반적으로 탈수 축합 반응을 일으키기 위해 200℃ 이상의 온도로 가열할 필요가 있다. 따라서, 절연 특성이 높고 내용제성을 갖는 막을 저온에서 형성할 수 있다는 점에서 가용성 폴리이미드가 바람직하다.
가용성 폴리이미드는 이무수물과 디아민의 반응 생성물인 폴리아믹산을 미리 용액 중에서 화학적 이미드화 처리함으로써 얻는다. 폴리이미드는 강직한 구조를 갖는 경우 용매에 용해되기 어렵다. 따라서, 폴리이미드의 결정성을 혼란시켜 용매화를 얻기 쉽게 하기 위해서, 이무수물로서 부피가 큰 지환식 시클로카르복실산 이무수물을 사용하는 것이 바람직하다.
폴리이미드가 어떤 이무수물을 사용하여 합성되었는지는 폴리이미드 박막의 적외선 흡수 스펙트럼에 기초한 특성 기의 진동을 분석하거나, 또는 자외-가시 흡수 스펙트럼을 분석하여 추론될 수 있다. 부피가 큰 지환식 시클로카르복실산 이무수물 골격을 갖는 폴리이미드 박막은 흡수단 파장(edge absorption wavelength)이 300 ㎚ 이하이다. 상세에 대해서는, 문헌("Latest Polyimides --- Fundamentals and Applications," published by NTS Inc. 또는 "Electronics for the Next Generation: Development of Novel Polyimides for Electronic Materials and High-Function Providing Technologies," published by Technical Information Institute Co., Ltd.)을 참조할 수 있다.
가용성 폴리이미드는 미반응 폴리아믹산 또는 부산물인 이무수물이 잔존하지 않기 때문에, 이러한 불순물로 인해 폴리이미드 전기 특성이 불량해지는 문제가 생 기기 어렵다.
가용성 폴리이미드는 γ-부티로락톤, N-메틸피롤리돈 또는 N,N-디메틸아세트아미드와 같은 강극성 용매에 가용성이다. 따라서, 습윤성 변화층 상에 반도체 층을 형성시 톨루엔, 크실렌, 아세톤 또는 이소프로필 알콜과 같은 저극성 용매를 사용함으로써, 용매에 의한 습윤성 변화층의 침식을 방지할 수 있다.
본 발명에 따르면, 습윤성 변화층은 단일 재료 또는 2종 이상의 재료로 구성될 수 있다. 습윤성 변화층이 2종 이상의 재료로 구성되는 경우, 졀연 재료 및 임계 표면 장력이 변화하는 재료를 혼합하는 것이 바람직하다. 이에 따라, 절연 특성이 높고 표면 자유 에너지 변화가 큰 습윤성 변화층을 형성할 수 있게 된다. 절연 재료의 예는 폴리이미드, 폴리이미드-이미드, 에폭시 수지, 실세스퀴옥산, 폴리비닐페놀, 폴리카르보네이트, 불소계 수지 및 폴리파라크실렌을 포함한다. 폴리비닐페놀 또는 폴리비닐 알콜은 가교될 수 있다. 바람직하게는, 임계 표면 장력이 변화하는 재료는 측쇄에 소수성 기를 가지며; 예로는 폴리이미드, 폴리이미드-이미드 및 (메트)아크릴산의 중합에 의해 얻어진 골격을 갖는 주쇄에, 직접 또는 결합기를 통해 소수성 기를 갖는 측쇄가 결합되어 있는 재료가 있다. 소수성 기의 예는 -CF2CH3, -CF2CF3, -CF(CF3)2 또는 -CFH2의 말단 구조를 갖는 작용기를 포함한다. 알킬기를 갖는 측쇄를 지닌 폴리이미드는 상기 언급한 문헌("Electronics for the Next Genreration: Development of Novel Polyimides for Electronic Materials and High-Function Providing Technologies," published by Technical Information Institute Co., Ltd.)에 개시되어 있다.
습윤성 변화층을 2종 이상의 재료로 구성함으로써, 임계 표면 장력이 변화하는 재료로서, 표면 자유 에너지 변화는 크지만 성막 특성에 문제가 있는 재료를 이용할 수 있게 된다. 구체적으로는, 표면 자유 에너지의 변화는 크지만 강한 응집력으로 인해 성막이 어려운 재료를 성막 특성이 양호한 재료와 혼합함으로써, 습윤성 변화층을 용이하게 형성시킬 수 있게 된다.
주쇄가 가용성 폴리이미드로 구성된 임계 표면 장력이 변화하는 재료를 함유하는 2종 이상의 재료로 습윤성 변화층을 형성하는 경우, 임계 표면 장력이 변화하는 재료 외의 재료도 바람직하게는 가용성 재료이다. 이에 따라, 저온에서 성막하는 것이 가능해진다. 또한, 임계 표면 장력이 변화하는 재료 외의 재료는 바람직하게는 가용성 폴리이미드와의 상용성이 양호한 재료이다. 이에 따라, 용매의 존재 하에서의 상 분리의 발생을 억제할 수 있다. 이러한 가용성 재료는 유기물, 또는 유기물과 무기물의 화합물을 포함할 수 있으며; 예로는 폴리비닐페놀과 같은 페놀 수지, 멜라민 수지, 아세틸화된 풀루란과 같은 다당류 및 실세스퀴옥산이 있다. 가용성 재료는 또한 바람직하게는 내열성, 내용제성 및 상용성의 측면에서 가용성 폴리이미드를 포함한다.
본 발명에 따르면, 습윤성 변화층은 열, 자외선, 전자선 또는 플라즈마와 같은 에너지를 적용시 표면 자유 에너지가 변화하는 재료를 포함하며, 이러한 에너지 주입 전후에 표면 자유 에너지 변화가 큰 것이 바람직하다. 이 경우, 습윤성 변화층의 일부에 이러한 에너지를 부여함으로써, 임계 표면 장력이 상이한 고 표면 에 너지부 및 저 표면 에너지부의 패턴을 형성시킬 수 있게 된다. 이 경우, 전도성 재료를 함유하는 액체는 고 표면 에너지부에 부착되기 쉬운 반면(친액성), 저 표면 에너지부에 부착하기 어려워진다(소액성). 그 결과, 전도성 재료를 함유하는 액체는 패턴에 따라 고 표면 에너지부에 선택적으로 부착되어, 고 표면 에너지부를 고화시킴으로써 전도층이 형성될 수 있다.
본 발명에 따르면, 습윤성 변화층은 바람직하게는 두께가 30 ㎚ 내지 3 ㎛ 범위이고, 더욱 바람직하게는 50 ㎚ 내지 1 ㎛ 범위이다. 두께가 30 ㎚보다 작은 경우, 벌크체로서의 층의 특성(예컨대 절연 특성, 가스 장벽 특성 및 방습윤 특성)에 역효과를 미칠 수 있으며, 두께가 3 ㎛보다 작은 경우, 표면 형상에 역효과를 미칠 수 있다.
전도층은 전도성 재료를 함유하는 액체의 코트를 도포한 후, 예컨대 가열 또는 자외선 조사에 의해 고화시킴으로써 형성된다. 전도성 재료를 함유하는 액체의 예로는 전도성 재료를 용매에 용해시킨 용액; 전도성 재료 전구체를 용매에 용해시킨 용액; 전도성 재료를 용매에 분산시킨 분산액; 및 전도성 재료 전구체를 용매에 분산시킨 분산액이 있다. 구체예로는 Ag, Au 또는 Ni의 금속 미립자를 유기 용매 또는 물에 분산시킨 분산액; 및 도핑된 PANI(폴리아닐린) 또는 PEDOT(폴리에틸렌 디옥시티오펜)에 PPS(폴리스티렌 설폰산)를 도핑한 것과 같은 전도성 중합체의 수용액이 있다.
전도성 재료를 함유하는 액체로 습윤성 변화층의 표면을 코팅하는 방법은 스핀 코팅, 딥코팅, 스크린 인쇄, 오프셋 인쇄 및 잉크젯법을 포함한다. 이들 방법들 중에서, 습윤성 변화층의 표면 에너지의 이점을 더욱 용이하게 취하기 위해, 더 작은 액적을 공급할 수 있는 잉크젯법이 바람직하다. 프린터에 통상적으로 사용되는 통상적인 헤드를 이용하는 경우, 잉크젯법의 해상도는 30 ㎛일 수 있고, 배치 정확도(positioning accuracy)는 ±15 ㎛ 정도이다. 습윤성 변화층의 표면 에너지의 차이의 이점을 취함으로써, 더욱 미세한 패턴을 형성시킬 수 있다.
본 발명의 적층 구조체에서, 기판과 습윤성 변화층 사이에, 습윤성 변화층보다 절연 특성이 높은 절연층을 제공할 수 있다. 본 명세서에서 "절연성이 높은"이라는 것은 절연층의 체적 저항이 큰 것을 의미한다. 습윤성 변화층이 절연 특성을 갖는 경우, 습윤성 변화층은 절연층의 기능을 제공할 수 있다. 이 경우, 상기 언급한 절연층이 형성되지 않을 수 있다. 절연층에 사용되는 절연 재료 및 습윤성 변화층에 사용되는 임계 표면 장력이 변화하는 재료를 혼합한 용액으로 구성된 도포액의 코트를 도포한 후 성막함으로써, 절연층 및 습윤성 변화층을 형성할 수도 있다.
절연층 상에 습윤성 변화층을 형성시키는 경우, 자외선 조사에 의해 절연층이 영향을 받는 것을 방지하기 위해, 습윤성 변화층은 바람직하게는 절연층에 사용되는 절연 재료보다 흡수 계수가 큰 재료를 포함한다.
절연층에 사용되는 절연 재료의 예로는 폴리이미드, 폴리아미드-이미드, 에폭시 수지, 실세스퀴옥산, 폴리비닐페놀, 폴리카보네이트, 불소계 수지 및 폴리파라크실릴렌이 있다.
반도체 층의 재료의 예로는 CdSe, CdTe 및 Si와 같은 무기 반도체가 있다. 다른 예로는 펜타센, 안트라센, 테트라센 및 프탈로시아닌과 같은 유기 저분자; 폴 리아세틸렌계 전도성 중합체; 폴리파라페닐렌 및 그의 유도체, 및 폴리페닐렌 비닐렌 및 그의 유도체와 같은 폴리페닐렌계 전도성 중합체; 폴리피롤 및 그의 유도체, 폴리티오펜 및 그의 유도체 및 폴리플란 및 그의 유도체와 같은 복소환계 전도성 중합체; 및 폴리아닐린 및 그의 유도체와 같은 이온성 전도성 중합체와 같은 유기 반도체가 있다. 이들 중에서, 습윤성 변화층에 의한 특성 개선의 효과가 더욱 현저하기 때문에 유기 반도체가 바람직하다.
추가의 습윤성 변화층 또는 전도층을 더 포함할 수 있는 본 발명에 따른 적층 구조체는 트랜지스터와 같은 전자 소자의 형태로 사용할 수 있다.
하기 기재한 실시예는 단지 예시적인 목적을 위한 것으로서, 본 발명은 실시예에 의해 한정되지 않는다. 하기 실시예에서, 가용성 폴리이미드로서 폴리이미드 A, B, C 및 D를 사용하였다. 구체적으로, 폴리이미드 A는 하기 화학식으로 표시되며, 몰 비 x:y는 1:9이고, 측쇄는 덴드리머 구조 및 2개의 카르보닐기를 갖는다:
Figure 112009054327307-PCT00004
폴리이미드 B는 하기 화학식으로 표시되며, 몰 비 x:y는 1:9이고, 측쇄는 덴드리머 구조 및 1개의 카르보닐기를 갖는다:
Figure 112009054327307-PCT00005
폴리이미드 C는 하기 화학식으로 표시되며, 몰 비 x:y는 1:9이고, 측쇄는 덴드리머 구조를 갖지 않고 1개의 카르보닐기를 갖는다:
Figure 112009054327307-PCT00006
폴리이미드 D는 하기 화학식으로 표시되며, 몰 비 x:y는 1:9이고, 측쇄는 덴드리머 구조, 2개의 카르보닐기 및 1개의 n-헥실기를 갖는다:
Figure 112009054327307-PCT00007
참고예 1
유리 기판을 폴리이미드 A 내지 D의 5 중량% NMP(N-메틸-2-피롤리돈) 용액으로 스핀 코팅하였다. 100℃의 오븐에서 전소성한 후, 180℃에서 용매를 제거하여 습윤성 변화층을 형성시켰다. 생성된 습윤성 변화층의 막 두께를 촉침법(stylus method)에 의해 측정시 모든 경우에 100 ㎚였다. 그 다음, 각각의 습윤성 변화층을 파장이 300 ㎚ 이하인 자외선(초고압 수은 램프)으로 조사하였다. 조사 시간에 대한 물, 및 은 나노 입자를 수계 용매에 용해시킨 분산액(이하, 은 나노 잉크라고 지칭함)의 접촉각을 액적법에 의해 측정하였다. 접촉각의 측정에 있어서, 물 및 은 나노 잉크 모두에 대한 자외선 조사량에 대한 접촉각의 변화에서 유사한 경향이 관찰되었다.
은 나노 잉크에 대한 결과를 도 2에 도시한다. 덴드리머 구조를 갖는 폴리이미드 A, B 및 D, 및 덴드리머 구조를 갖지 않는 폴리이미드 C 모두에서, 자외선 조사시 접촉각, 즉 폴리이미드 막의 표면 자유 에너지가 변화함을 알 수 있다. 그러나, 동일한 접촉각을 달성하는 데에 필요한 자외선 조사량은, 측쇄가 2개의 광 감 응 부위(카르보닐기) 및 광 감응 부위 사이의 페닐 골격을 갖는 폴리이미드 A에 대해 가장 작았고; 구체적으로는, 폴리이미드 B에 대해 약 1/2이었고, 폴리이미드 C에 대해 1/5였다. 따라서, 측쇄에 복수의 광 감응 부위를 도입함으로써, 적은 조사량으로 작은 접촉각을 갖는 표면, 즉 표면 자유 에너지가 높은 표면을 얻을 수 있다. 또한, 측쇄에 덴드리머 구조를 도입함으로써, 자외선 조사가 없을 때의 접촉각이 증가하여, 즉, 표면 자유 에너지가 감소하여, 큰 표면 자유 에너지 변화를 얻을 수 있음을 알았다.
측쇄의 탄화수소쇄의 길이가 상이한 폴리이미드 A 및 폴리이미드 D를 비교시, 탄화수소쇄의 길이는 자외선 조사 전의 초기 접촉각에 영향을 미침을 알 수 있다. 즉, 폴리이미드 D의 경우, 그 값이 폴리이미드 A에 대한 해당 값의 약 80%였다. 탄화수소쇄를 폴리이미드 D의 경우보다 짧게 하는 경우, 초기 접촉각의 급격히 감소하여 자외선 조사로 인한 접촉각의 변화 또는 표면 자유 에너지의 변화가 감소하여, 패터닝에 충분한 정도의 콘트라스트를 얻을 수 없었다. 따라서, 탄화수소쇄는 바람직하게는 탄소 수가 6 이상이어야 한다.
실시예 1, 비교예1 및 2
메탈 마스크를 이용한 진공 증착법에 의해, 유리 기판 상에 막 두께 50 ㎚의 알루미늄의 게이트 전극을 형성시켰다. 폴리이미드 RIKACOAT SN-20(뉴 재팬 케미컬 컴퍼니 리미티드)로 기판을 추가로 스핀 코팅한 후, 200℃에서 소성하여 막 두께 500 ㎚의 절연층을 형성시켰다. 절연층 상에, 참고예 1에서와 같이, 폴리이미드 A(실시예 1), 폴리이미드 B(비교예 1) 또는 폴리이미드 C(비교예 2)로 구성된 습윤 성 변화층을 두께 100 ㎚로 형성시켰다. 그 다음, 5 ㎛ 간격의 라인 형상의 포토마스크를 통해 파장이 300 ㎚ 이하인 자외선(초고압 수은 램프)을 조사량이 1 내지 15 J/㎠가 되도록 조사하여, 습윤성 변화층 상에 고 표면 에너지부를 형성시켰다. 중성 세제의 수용액 중에서 초음파 세정한 후, 초순수로 세정하고, 120℃의 오븐에서 건조를 수행하였다. 그 다음, 잉크젯법에 의해 고 표면 에너지부에 은 나노 잉크를 토출시킨 후, 200℃의 오븐에서 소성시켜 전극 라인을 형성시켰다. 금속 현미경을 이용하여 5 ㎛ 간격의 전극 라인의 패터닝 특성을 평가하였다.
평가 결과를 하기 표 1에 나타내는데, 여기서 "우수"는 전극 라인이 100% 형성된 것을 나타내고, "양호"는 약 95% 형성된 것을 나타내며, "불량"은 부분 형성된 것을 나타내고, "나쁨"은 거의 형성되지 않은 것을 나타낸다.
자외선 조사량(J/㎠)
1 2 5 10 15
실시예 1 나쁨 양호 우수 우수 우수
비교예 1 나쁨 나쁨 우수 우수 우수
비교예 2 나쁨 나쁨 나쁨 불량 우수
상기 결과는 참고예 1에 대해 얻어진 자외선 조사량과 접촉각 사이의 관계에 잘 대응한다. 즉, 실시예 1에서, 2 J/㎠의 자외선 조사로 고 표면 에너지부가 형성되었는데, 여기서 자외선이 조사되지 않은 부분에서 표면 자유 에너지가 낮기 때문에(즉, 접촉각이 크기 때문에), 경계가 분명히 구별되어, 5 ㎛ 간격의 전극 라인을 형성할 수 있게 된다. 비교예 1에서, 비교예 2보다 적은 자외선 조사량으로 5 ㎛ 간격의 전극 라인을 형성할 수 있었지만, 비교예 2에서 2 J/㎠의 자외선 조사로는 5 ㎛ 간격의 전극 라인이 거의 형성되지 않았는데, 비교예 2에서는 10 J/㎠ 정도의 자외선 조사가 제공될 때까지 고 표면 에너지부가 형성되지 않았다. 또한, 자외선이 조사되지 않은 부분의 접촉각이 폴리이미드 A에 비해 크지 않기 때문에, 10 J/㎠의 자외선 조사량으로는 충분한 콘트라스트가 얻어지지 않아, 일부 부분에서는 5 ㎛ 간격의 전극 라인이 형성되지 않는다.
따라서, 측쇄에 2개의 광 작용 부위를 갖는 폴리이미드 A를 사용하여, 측쇄에 1개의 광 감응 부위를 갖는 폴리이미드 B 또는 C의 경우보다 적은 자외선 조사량으로 5 ㎛ 간격의 전극 라인을 형성시켰다.
실시예 2, 비교예 3 및 4
1 내지 20 ㎛ 간격의 라인 형상의 포토마스크를 통해 파장이 300 ㎚ 이하인 자외선(초고압 수은 램프)을 이용하여 조사량이 3 J/㎠가 되도록 조사한 것 외에는, 실시예 1 및 비교예 1 및 2에서와 동일한 방식으로 전극 라인 패터닝 특성을 평가하였다.
평가 결과를 하기 표 2에 도시한다.
전극 라인 간격(㎛)
1 2 3 5 10 20
실시예 2 나쁨 불량 양호 우수 우수 우수
비교예 3 나쁨 나쁨 불량 불량 양호 우수
비교예 4 나쁨 나쁨 나쁨 나쁨 나쁨 나쁨
상기 결과는 참고예 1과 관련하여 얻어진 자외선 조사량과 접촉각 사이의 관계에 잘 대응한다. 즉, 실시예 2에서, 3 ㎛ 간격의 전극 라인을 형성시킬 수 있었다. 비교예 3에서, 비교예 4보다 좁은 간격으로 전극 라인을 형성시킬 수 있었지만, 실시예 2와 같이 좁은 간격으로 전극 라인을 형성시킬 수 없었다. 비교예 4에서, 20 ㎛ 이하의 간격으로 전극 라인을 형성할 수 없었다.
따라서, 측쇄에 2개의 광 작용 부위를 갖는 폴리이미드 A를 사용하여, 측쇄에 1개의 광 감응 부위를 갖는 폴리이미드 B 또는 C의 경우보다 좁은 간격으로 전극 라인을 형성시켰다.
실시예 3, 비교예 5 및 6
메탈 마스크를 이용한 진공 증착에 의해 유리 기판(21) 상에 두께 50 ㎚의 알루미늄으로 게이트 전극(22)을 형성시켰다. 이 위에, 진공 증착에 의해 파릴렌의 절연층(23)을 형성시켰다. 그 위에 두께 100 ㎚로 폴리이미드 A(실시예 3) 또는 폴리이미드 C(비교예 5 및 6)로 습윤성 변화층(24)을 추가로 형성시켰다. 또한, 5 ㎛ 간격의 라인 형상의 포토마스크를 통해 파장이 300 ㎚ 이하인 자외선(초고압 수은 램프)으로 조사량이 3 J/㎠(실시예 3 및 비교예 5) 또는 15 J/㎠(비교예 6)가 되도록 조사하여, 습윤성 변화층(24) 상에 고 표면 에너지부를 형성시켰다. 비교예 6에 대한 조사량은 전극 라인이 형성될 수 있도록 하였다(비교예 2 참조). 그 다음, 잉크젯법에 의해, 고 표면 에너지부에 은 나노 잉크를 토출시킨 후 200℃에서 소성하여, 두께 50 ㎚의 소스 및 드레인 전극(25)을 형성시켰다. 그 다음, 하기 화학식으로 표시되는 트리아릴아민(유기 반도체 재료)을 크실렌/메시틸렌 혼합물 용매에 용해시킨 도포액을 잉크젯법에 의해 채널 길이 부분에 적가하였다. 이를 120℃에서 건조시켜 막 두께 30 ㎚의 유기 반도체 층(26)을 형성시켜 유기 트랜지스터를 제작하였다(도 3 참조). 이 경우, 절연층(23) 및 습윤성 변화층(24)은 게이트 절연막으로서 작용한다.
Figure 112009054327307-PCT00008
트랜지스터 특성의 평가 결과를 하기 표 3에 나타낸다.
실시예 3 비교예 5 비교예 6
온/오프 비 5 자리수 X 3 자리수
전계 효과 이동도 (㎠/V·초) 5×10-3 X 4×10-4
표 3으로부터, 실시예 3에서 소스 및 드레인 전극의 패터닝 특성이 양호하여, 5×10-3 ㎠/V·초의 전계 효과 이동도를 갖는 유기 트랜지스터가 얻어짐을 알 수 있다. 이 값은 메탈 마스크를 통한 진공 증착에 의해 금으로 제조된 소스 및 드레인 전극을 이용하여 제작된 유기 트랜지스터의 상당하는 값에 필적한다.
비교예 5에서, 접촉각(표면 자유 에너지)의 변화량이 충분하지 않기 때문에, 소스 및 드레인 전극을 형성시킬 수 없었다. 한편, 비교예 6에서는, 소스 및 드레인 전극을 형성시켰지만; 유기 트랜지스터의 전계 효과 이동도는 10-4 ㎠/V·초 정도였다. 또한, 오프 전류(off-current)가 크고, 온/오프 비가 3 자리수였으며, 이는 실시예 3보다 약 2 자리수 작았다. 상세한 분석은, 비교예 6의 유기 트랜지스터는 실시예 3의 유기 트랜지스터에 비해 게이트 누설이 증가하였음을 보여주었다. 이 결과는 자외선 조사량의 차이에 의한 것으로 추론된다. 즉, 비교예 6에서, 소스 및 드레인 전극을 형성시키기 위해 장시간 동안 자외선 조사하여야 하며, 이에 따라 절연층 내 파릴렌이 영향을 받아, 절연 특성이 감소하였다. 이는 게이트 누설 증가를 초래하여 온/오프 비를 감소시키는 것으로 여겨진다.
따라서, 측쇄에 2개의 광 작용 부위 및 덴드리머 구조를 갖는 폴리이미드 A를 사용하여, 1개의 광 감응 부위를 가지며 덴드리머 구조를 갖지 않는 폴리이미드 C보다 적은 자외선 조사량으로 우수한 특성을 갖는 트랜지스터가 얻어졌다.
실시예 4, 비교예 7
폴리이미드 A의 NMP 용액으로 필름 기판(21)을 스핀 코팅한 후, 180℃에서 소성시켜, 두께 50 ㎚의 습윤성 변화층(31)을 형성시켰다. 그 다음, 포토마스크를 통해, 파장이 300 ㎚ 이하인 자외선(초고압 수은 램프)을 조사량이 3 J/㎠가 되도록 조사하여, 습윤성 변화층(31) 상에 고 표면 에너지부를 형성시켰다. 그 다음, 잉크젯법에 의해 고 표면 에너지부에 은 나노 잉크를 토출시킨 후, 180℃에서 소성시켜 두께 50 ㎚의 게이트 전극(22)을 형성시켰다. 폴리이미드 용액 PI213B(마루젠 페트로케미컬 컴퍼니 리미티드)로 게이트 전극(22)을 추가로 스핀 코팅한 후 180℃에서 소성시켜 두께 500 ㎚의 절연층을 형성시켰다. 그 다음, 절연층(23) 상에, 상기 기재한 것과 동일한 방식으로 두께 100 ㎚로 폴리이미드 A(실시예 4) 또는 폴리이미드 C(비교예 7)의 습윤성 변화층(24)을 형성시켰다. 또한, 5 ㎛ 간격의 라인 형상의 포토마스크를 통해, 파장이 300 ㎚ 이하인 자외선(초고압 수은 램프)을 조사량이 3 J/㎠(실시예 4) 또는 15 J/㎠(비교예 7)가 되도록 조사하여, 습윤성 변화층(24) 상에 고 표면 에너지부를 형성시켰다. 그 다음, 잉크젯법에 의해 고 표면 에너지부에 은 나노 잉크를 토출시켰다. 그 다음 180℃에서 소성하여, 두께 50 ㎚로 소스 및 드레인 전극(25)을 형성시켰다. 또한, 실시예 3에서와 같이, 유기 반도체 층을 형성시켜 유기 트랜지스터를 제작하였다(도 4 참조). 이 경우, 절연층(23) 및 습윤성 변화층(24)은 게이트 절연막으로서 작용한다.
트랜지스터 특성의 평가 결과를 하기 표 4에 나타낸다.
실시예 4 비교예 7
온/오프 비 5 자리수 2 자리수
전계 효과 이동도 (㎠/V·초) 3×10-3 1×10-4
표 4로부터, 실시예 4에서 양호한 소스 및 드레인 전극 패터닝 특성이 얻어졌으며, 이에 의해 3×10-3 ㎠/V·초의 전계 효과 이동도를 갖는 유기 트랜지스터가 얻어졌음을 알 수 있다. 이 값은 실시예 3에 따른 유기 트랜지스터의 해당 값에 필적한다.
비교예 7에서, 전계 효과 이동도는 10-5 ㎠/V·초 정도였다. 또한, 오프 전류가 크고, 온/오프 비가 2 자리수였으며, 이는 실시예 4보다 약 3 자리수 작았다. 상세한 분석은, 비교예 7의 유기 트랜지스터는 실시예 4의 유지 트랜지스터에 비해 게이트 누설이 증가하였음을 보여주었다. 이 결과는 자외선 조사량의 차이에 의한 것으로 추론된다. 즉, 비교예 7에서, 소스 및 드레인 전극을 형성시키기 위해 장시간 동안 자외선 조사하여야 하며, 이에 따라 절연층 내 폴리이미드가 영향을 받아, 절연 특성이 감소하였다. 결과적으로, 게이트 누설이 증가하고 그 결과 온/오프 비가 감소한 것으로 여겨진다.
따라서, 측쇄에 2개의 광 작용 부위 및 덴드리머 구조를 갖는 폴리이미드 A를 사용하여, 1개의 광 감응 부위를 가지며 덴드리머 구조를 갖지 않는 폴리이미드 C보다 적은 자외선 조사량으로 우수한 특성을 갖는 트랜지스터가 얻어졌다.
실시예 5
폴리이미드 A의 NMP 용액으로 유리 기판(21)을 스핀 코팅한 후, 200℃에서 소성시켜 막 두께가 50 ㎚인 습윤성 변화층(31)을 형성시켰다. 그 다음, 포토마스크를 통해, 파장이 300 ㎚ 이하인 자외선(초고압 수은 램프)을 조사량이 3 J/㎠가 되도록 조사하여, 습윤성 변화층(31) 상에 고 표면 에너지부를 형성시켰다. 그 다음, 잉크젯법을 이용하여 고 표면 에너지부에 은 나노 잉크를 토출시킨 후, 200℃에서 소성시켜 막 두께 50 ㎚의 게이트 전극(22)을 형성시켰다. 이 위에, 폴리비닐페놀 용액(시그마 알드리치)을 스핀 코팅한 후, 200℃에서 소성시켜 막 두께 500 ㎚의 절연층을 형성시켰다. 그 다음, 상기 설명한 것과 동일한 방식으로 두께 100 ㎚의 폴리이미드 A의 습윤성 변화층(24)을 절연층(23) 상에 형성시켰다. 그 다음, 핫플레이트로 70℃로 승온시키면서, 5 ㎛ 간격의 라인 형상의 포토마스크를 통해, 파장이 300 ㎚ 이하인 자외선(초고압 수은 램프)을 조사량이 1 J/㎠가 되도록 조사하여, 습윤성 변화층(24) 상에 고 표면 에너지부를 형성시켰다. 그 다음, 잉크젯법에 의해 고 표면 에너지부에 은 나노 잉크를 토출시킨 후, 200℃에서 소성시켜 두께 50 ㎚의 소스 및 드레인 전극을 형성시켰다. 실시예 3에서와 같이 유기 반도체 층(25)을 추가로 형성시켜 유기 트랜지스터를 제작하였다(도 4 참조). 이 경우, 절연층(23) 및 습윤성 변화층(24)은 게이트 절연막으로서 작용한다.
트랜지스터 특성의 평가 결과를 하기 표 5에 나타낸다.
실시예 5
온/오프 비 5 자리수
전계 효과 이동도 (㎠/V·초) 4×10-3
표 5로부터, 실시예 5에서, 소스 및 드레인 전극이 양호한 패터닝 특성을 가지며, 유기 트랜지스터가 4×10-3 ㎠/V·초의 전계 효과 이동도를 가짐을 알 수 있다. 이 값은 실시예 3에 따른 유기 트랜지스터의 해당 값에 필적한다. 실시예 5에서, 자외선 조사 동안 가열에 의해 실시예 4보다 훨씬 짧은 시간에 표면 자유 에너지를 변화시켰다.
따라서, 측쇄에 2개의 광 작용 부위 및 덴드리머 구조를 갖는 폴리이미드 A를 가열함으로써 가열하지 않은 경우보다 적은 자외선 조사량으로 우수한 특성을 나타내는 트랜지스터를 얻었다.
참고예 2
폴리이미드 A의 5 중량% NMP 용액을 폴리이미드 A보다 절연 특성이 높은 폴리이미드 CT4112(교세라 케미컬 코포레이션)의 8 중량% NMP 용액과 중량비가 5:95가 되도록 혼합하여 샘플 용액 A를 제조하였다. 폴리이미드 B의 5 중량% NMP 용액을 또한 폴리이미드 B보다 절연 특성이 높은 CT4112(교세라 케미컬 코포레이션)의 8 중량% NMP 용액과 중량비가 5:95가 되도록 혼합하여 샘플 용액 B를 제조하였다.
그 다음, 샘플 용액 A 또는 샘플 용액 B로 유리 기판을 스핀 코팅하였다. 80℃의 핫 플레이트로 전소성한 후, 180℃에서 용매를 제거하여 습윤성 변화층을 형성시켰다. 습윤성 변화층의 두께를 촉침법에 의해 측정하자 각각이 경우 500 ㎚였다. 그 다음, 각각의 습윤성 변화층을 파장이 300 ㎚ 이하인 자외선으로 조사하였다. 조사 시간에 대한 물 및 은 나노 잉크의 접촉각을 액적법에 의해 측정하였다.
은 나노 잉크에 대한 결과를 도 5에 도시한다. 폴리이미드 A 또는 폴리이미드 B, 및 폴리이미드 A 또는 B보다 절연 특성이 높은 폴리이미드를 함유하는 용액으로부터 박막을 제작하는 경우, 자외선 조사에 의해 충분한 접촉각의 변화, 즉 표면 자유 에너지의 변화가 또한 얻어졌음을 표로부터 알 수 있다. 그러나, 동일한 접촉각을 얻는 데에 필요한 자외선 조사량은 폴리이미드 A에 대해 더 적었거나, 또는 폴리이미드 B에 대해 약 1/2이었다.
따라서, 측쇄에 2개의 광 작용 부위를 갖는 폴리이미드 A를 사용하여, 측쇄에 1개의 광 작용 부위를 갖는 폴리이미드 B보다 적은 자외선 조사량으로 접촉각이 적은, 즉 표면 자유 에너지가 큰 표면을 얻었다.
실시예 6, 비교예 8
유리 기판 상에, 메탈 마스크를 이용한 진공 증착에 의해 막 두께 50 ㎚의 알루미늄의 게이트 전극을 형성시켰다. 그 다음, 그 위에 샘플 용액 A(실시예 6) 또는 샘플 용액 B(비교예 8)를 스핀 코팅한 후, 참고예 2에서와 같이 소성시켜 습윤성 변화층을 형성시켰다. 또한, 5 ㎛ 간격의 라인 형상의 포토마스크를 통해, 파장이 300 ㎚ 이하인 자외선을 조사량이 1 내지 15 J/㎠가 되도록 조사하여 습윤성 변화층 상에 고 표면 에너지부를 형성시켰다. 그 다음, 중성 세제의 수용액 중에서 초음파 세정을 수행한 후, 초순수로 세정한 후, 120℃의 오븐에서 충분히 건조시켰다. 그 다음, 잉크젯법에 의해 고 표면 에너지부에 은 나노 잉크를 토출시키고, 200℃의 오븐에서 소성시켰다. 그 다음, 실시예 1에서와 같이 전극 라인 패터닝 특성을 평가하였다.
평가 결과를 하기 표 6에 나타낸다.
자외선 조사량(J/㎠)
1 3 5 10 15
실시예 6 나쁨 양호 우수 우수 우수
비교예 8 나쁨 나쁨 불량 우수 우수
이 결과는 참고예 2에 대해 얻어진 자외선 조사량과 접촉각 사이의 관계에 잘 대응한다. 즉, 실시예 6에서, 3 J/㎠의 자외선 조사량으로 고 표면 에너지부가 형성되었고 자외선 조사되지 않은 부분은 표면 자유 에너지가 낮았기 때문에(즉, 접촉각이 크기 때문에), 경계가 분명히 구별되어 5 ㎛ 간격의 전극 라인을 형성할 수 있게 된다. 한편, 비교예 8에서는, 5 J/㎠의 자외선 조사량으로는 고 표면 에너지부를 형성시킬 수 없어, 충분한 표면 자유 에너지의 콘트라스트를 얻을 수 없어서, 5 ㎛ 간격의 전극 라인이 형성되지 않은 부분이 생겼다.
따라서, 측쇄에 2개의 광 작용 부위를 갖는 폴리이미드 A를 사용하여, 측쇄에 1개의 광 작용 부위를 갖는 폴리이미드 B보다 적은 자외선 조사량으로 5 ㎛ 간격으로 전극 라인을 형성시켰다.
실시예 7, 비교예 9
1 내지 20 ㎛ 간격의 라인 형상의 포토마스크를 통해 파장이 300 ㎚ 이하인 자외선(초고압 수은 램프)을 조사량이 4 J/㎠가 되도록 조사한 것 외에는, 실시예 6 및 비교예 8과 동일한 방식으로 전극 라인 패터닝 특성을 평가하였다. 평가 결과를 하기 표 7에 나타낸다.
전극 라인의 간격(㎛)
1 2 3 5 10 20
실시예 7 나쁨 불량 우수 우수 우수 우수
비교예 9 나쁨 나쁨 불량 불량 우수 우수
이 결과는 참고예 2에 대한 자외선 조사량과 접촉각 사이의 관계에 잘 대응한다. 즉, 실시예 7에서, 3 ㎛ 간격으로 고 표면 에너지부가 형성되어, 전극 라인을 형성시키는 것이 가능해진다. 한편, 비교예 9에서, 약 10 ㎛ 간격이 아니면 고 표면 에너지부가 형성될 수 없기 때문에, 그 결과 충분한 콘트라스트를 얻을 수 없고, 전극 라인을 형성할 수 없는 부분이 눈에 띈다.
따라서, 측쇄에 2개의 광 작용 부위를 갖는 폴리이미드 A를 사용하여, 측쇄에 1개의 광 작용 부위를 갖는 폴리이미드 B보다 좁은 간격으로 전극 라인을 형성시켰다.
실시예 8, 비교예 10
폴리이미드 D의 NMP 용액으로 필름 기판(21)을 스핀 코팅하여 막 두께 50 ㎚의 습윤성 변화층(31)을 형성시켰다. 그 다음, 포토마스크를 통해, 파장이 300 ㎚ 이하인 자외선(초고압 수은 램프)을 조사량이 3 J/㎠가 되도록 조사하여 습윤성 변화층(31) 상에 고 표면 에너지부를 형성시켰다. 또한, 잉크젯법에 의해 고 표면 에너지부에 은 나노 잉크를 토출시킨 후, 180℃에서 소성시켜 막 두께 50 ㎚의 게이트 전극(22)을 형성시켰다. 이 위에, 샘플 용액 A(실시예 8) 또는 샘플 용액 B(비교예 10)를 스핀 코팅한 후, 참고예 2에서와 같이 소성시켜 두께 600 ㎚의 습윤성 변화층(24)을 형성시켰다. 그 다음, 5 ㎛ 간격의 라인 형상의 포토마스크를 통해 파장이 300 ㎚ 이하인 자외선(초고압 수은 램프)을 조사량이 4 J/㎠(실시예 8) 또는 8 J/㎠(비교예 10)가 되도록 조사하여 습윤성 변화층(24) 상에 고 표면 에너지부를 형성시켰다. 또한, 잉크젯법에 의해 고 표면 에너지부에 은 나노 잉크를 토출시켰다. 이 다음 180℃에서 소성하여 소스 및 드레인 전극(25)을 형성시켰다. 그 다음, 실시예 3에서와 같이, 유기 반도체층(26)을 형성시켜 유기 트랜지스터를 제작하였다(도 6 참조).
트랜지스터 특성의 평가 결과를 하기 표 8에 나타낸다.
실시예 8 비교예 10
온/오프 비 5 자리수 4 자리수
전계 효과 이동도 (㎠/V·초) 2×10-3 7×10-4
실시예 8에서 전극 패터닝 특성은 양호하며, 유기 트랜지스터는 2×10-3 ㎠/V·초의 전계 효과 이동도를 가짐을 표 8로부터 알 수 있다. 이 값은 실시예 3에 따른 유기 트랜지스터의 해당 값에 필적한다.
비교예 10에서, 전계 효과 이동도는 10-4 ㎠/V·초 정도였다. 또한, 오프 전류가 크고, 온/오프 비는 4 자리수였으며, 이는 실시예 8보다 1 자리수 작았다. 상세한 분석은, 비교예 10의 유기 트랜지스터에서는 실시예 8의 유지 트랜지스터에 비해 게이트 누설이 증가하였음을 보여주었다. 이 결과는 자외선 조사량의 차이에 의한 것으로 추론된다. 즉, 비교예 10에서, 소스 및 드레인 전극을 형성시키기 위해 실시예 8에서보다 약 2 배 긴 자외선 조사 시간이 필요하였다. 그 결과, 습윤성 변화층(24)이 영향을 받아 절연 특성이 감소하였다. 결과적으로, 게이트 누설이 증가하여 그 결과 온/오프 비가 작아졌다고 여겨진다.
따라서, 측쇄에 2개의 광 작용 부위를 갖는 폴리이미드 A를 폴리이미드 A보다 절연 특성이 높은 재료와 혼합함으로써, 절연 특성이 양호하고 적은 자외선 조사량으로 표면 자유 에너지가 크게 변화하는 절연막을 1 회의 코팅 단계로 형성시킬 수 있게 되었다. 따라서, 우수한 특성을 나타내는 트랜지스터를 얻었다.
실시예 9
실시예 8에서와 같이 복수의 전자 소자를 포함하는 전자 소자 어레이를 제작하였다(도 7a 및 7b 참조). 도 7a는 단면도이고, 도 7b는 평면도이다. 구체적으로는, 기판(21) 상에 200×200개(부재간 피치: 127 ㎛)의 유기 트랜지스터(41)를 2 차원 어레이로 포함하는 전자 소자 어레이를 제작하였다. 복수의 유기 트랜지스터(41)의 이동도의 평균 값은 1.1×10-3 ㎠/V·초였다.
실시예 10
도 7에 도시된 전자 소자 어레이를 이용하여, 표시 장치를 제작하였다(도 8 참조). 구체적으로는, 산화티타늄 입자(51a) 및 오일 블루로 착색된 Isopars(51b)를 함유하는 마이크로캡슐(표시 소자)(51), 및 폴리비닐 알콜(PVA) 수용액의 혼합물로 구성된 도포액을 폴리카르보네이트 기판(52) 상에 배치된 투명 ITO 전극(53) 상에 코팅하여, 마이크로캡슐(51) 및 PVA 결합제(54)를 포함하는 층을 형성시켰다. 얻어진 기판 및 도 7에 도시된 전자 소자 어레이를 기판(21, 51)이 최외면이 되도록 서로 접착시켰다. 게이트 전극(22)에 연결되는 버스 라인(bus line)에 스캔 신호용 드라이버 IC를 접속하고, 소스 전극(25a)에 연결되는 버스 라인에 데이터 신호용 드라이버 IC를 접속하였다. 0.5 초 간격으로 화면을 전환시켰을 때, 양호한 정지 화상 표시가 수행되었다.
본 발명은 본 명세서에서 전체 내용을 참고로 인용하는, 2007년 3월 14일 출원된 일본 우선권 출원 제2007-065592호에 기초한다.

Claims (20)

  1. 에너지 적용시 임계 표면 장력이 변화하는 재료를 함유하는 습윤성 변화층, 및 습윤성 변화층 상에 패턴 형성된 전도층이 배치된 기판을 포함하는 적층 구조체로서,
    임계 표면 장력이 변화하는 재료는 주쇄 및 측쇄를 포함하고,
    측쇄는 에너지 흡수시 결합이 개열되는 2 이상의 부위를 갖는 적층 구조체.
  2. 제1항에 있어서, 결합이 개열되는 2 이상의 부위 각각은 독립적으로 하기 화학식으로 표시되는 작용기를 갖는 것인 적층 구조체:
    Figure 112009054327307-PCT00009
    .
  3. 제1항에 있어서, 결합이 개열되는 2 이상의 부위 중 1 이상은 공역 구조와 연결되는 것인 적층 구조체.
  4. 제1항에 있어서, 측쇄는 소수성 기를 갖는 것인 적층 구조체.
  5. 제4항에 있어서, 측쇄는 다분기 구조를 갖는 것인 적층 구조체.
  6. 제1항에 있어서, 주쇄는 폴리이미드를 포함하는 것인 적층 구조체.
  7. 제6항에 있어서, 폴리이미드는 가용성 폴리이미드를 포함하는 것인 적층 구조체.
  8. 제1항에 있어서, 습윤성 변화층은 절연 특성을 갖는 것인 적층 구조체.
  9. 제1항에 있어서, 반도체 층을 더 포함하는 것인 적층 구조체.
  10. 제9항에 있어서, 반도체 층은 유기 반도체 재료를 포함하는 것인 적층 구조체.
  11. 제1항에 있어서, 습윤성 변화층보다 절연 특성이 높은 절연층을 더 포함하며,
    습윤성 변화층은 절연층 상에 형성되는 것인 적층 구조체.
  12. 제1항에 있어서, 복수의 습윤성 변화층 및 습윤성 변화층 상에 패턴 형성된 복수의 전도층을 포함하는 것인 적층 구조체.
  13. 제1항 내지 제12항 중 어느 한 항의 적층 구조체를 포함하는 전자 소자.
  14. 제13항의 전자 소자를 포함하는 전자 소자 어레이.
  15. 제14항의 전자 소자 어레이를 포함하는 표시 장치.
  16. 기판 상에 습윤성 변화층을 형성시키는 제1 단계;
    기판 상에 형성된 습윤성 변화층의 소정 영역에 에너지를 공급하여 습윤성 변화층의 임계 표면 장력을 변화시킴으로써, 고 표면 에너지부 및 저 표면 에너지부를 형성시키는 제2 단계; 및
    고 표면 에너지부에 전도성 재료를 함유하는 액체를 제공함으로써, 고 표면 에너지부 상에 전도층을 형성시키는 제3 단계
    를 포함하는 적층 구조체 제조 방법으로서,
    습윤성 변화층은 주쇄 및 측쇄를 갖는 재료를 포함하며, 측쇄는 에너지 흡수시 결합이 개열되는 2 이상의 부위를 갖는 적층 구조체 제조 방법.
  17. 제16항에 있어서, 자외선 조사에 의해 에너지를 공급하는 것인 적층 구조체 제조 방법.
  18. 제16항에 있어서, 가열에 의해 에너지를 공급하는 것인 적층 구조체 제조 방 법.
  19. 제16항에 있어서, 잉크젯법에 의해 고 표면 에너지부에 전도성 재료를 함유하는 액체를 공급하는 것인 적층 구조체 제조 방법.
  20. 제16항에 있어서, 제1 단계, 제2 단계 및 제3 단계를 복수 포함하는 것인 적층 구조체 제조 방법.
KR1020097018431A 2007-03-14 2008-03-05 적층 구조체 및 이의 제조 방법 KR101077438B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-065592 2007-03-14
JP2007065592A JP5121264B2 (ja) 2007-03-14 2007-03-14 積層構造体及びその製造方法

Publications (2)

Publication Number Publication Date
KR20090117778A true KR20090117778A (ko) 2009-11-12
KR101077438B1 KR101077438B1 (ko) 2011-10-26

Family

ID=39845531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097018431A KR101077438B1 (ko) 2007-03-14 2008-03-05 적층 구조체 및 이의 제조 방법

Country Status (7)

Country Link
US (1) US8049211B2 (ko)
EP (1) EP2122672B1 (ko)
JP (1) JP5121264B2 (ko)
KR (1) KR101077438B1 (ko)
CN (1) CN101627464B (ko)
TW (1) TWI378582B (ko)
WO (1) WO2008126574A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5234533B2 (ja) * 2007-03-26 2013-07-10 国立大学法人九州大学 有機半導体素子およびその製造方法
JP5211729B2 (ja) 2008-02-07 2013-06-12 株式会社リコー 積層構造体及びその製造方法
JP5446751B2 (ja) * 2009-03-18 2014-03-19 株式会社リコー 積層構造体、電子素子、電子素子アレイ、画像表示媒体及び画像表示装置
JP5397017B2 (ja) * 2009-05-25 2014-01-22 株式会社リコー ポリアミド酸及びポリイミド
JP5811522B2 (ja) * 2010-09-14 2015-11-11 株式会社リコー 薄膜トランジスタの製造方法
TWI425530B (zh) * 2010-09-30 2014-02-01 Far Eastern New Century Corp 具有高光穿透度之透明導電膜及其製備方法
EP2439584A1 (en) * 2010-10-05 2012-04-11 Acreo AB Method of manufacturing an electrochemical device
US9709867B2 (en) 2010-10-05 2017-07-18 Rise Acreo Ab Display device
KR101993852B1 (ko) 2011-04-05 2019-09-30 린텍 코포레이션 전극 표면의 자가 배열 전해질에 기반한 전기 화학적 장치의 제조 방법
JP5899668B2 (ja) * 2011-06-09 2016-04-06 株式会社リコー 積層構造体及びその製造方法
JP6115008B2 (ja) 2011-06-09 2017-04-19 株式会社リコー 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
JP6197418B2 (ja) 2013-07-05 2017-09-20 株式会社リコー 積層配線の形成方法、積層配線、及び電子素子
JP6395503B2 (ja) * 2014-08-20 2018-09-26 キヤノン株式会社 インクジェット記録ヘッドおよびその製造方法
JP6552293B2 (ja) * 2015-06-18 2019-07-31 キヤノン株式会社 液体吐出ヘッドの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003076004A (ja) * 2001-09-04 2003-03-14 Fuji Photo Film Co Ltd パターン形成方法
EP1282175A3 (en) * 2001-08-03 2007-03-14 FUJIFILM Corporation Conductive pattern material and method for forming conductive pattern
JP4629997B2 (ja) 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
JP4408030B2 (ja) 2003-07-16 2010-02-03 シャープ株式会社 トランジスタ、表示装置、トランジスタの製造方法、および、表示装置の製造方法
JP4678574B2 (ja) * 2004-08-23 2011-04-27 株式会社リコー 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置
JP4502382B2 (ja) * 2004-11-02 2010-07-14 キヤノン株式会社 有機トランジスタ
JP4240018B2 (ja) * 2005-02-04 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP5168845B2 (ja) 2006-08-07 2013-03-27 株式会社リコー 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置

Also Published As

Publication number Publication date
US8049211B2 (en) 2011-11-01
US20100072463A1 (en) 2010-03-25
CN101627464A (zh) 2010-01-13
JP5121264B2 (ja) 2013-01-16
CN101627464B (zh) 2012-02-08
KR101077438B1 (ko) 2011-10-26
JP2008227294A (ja) 2008-09-25
EP2122672B1 (en) 2017-05-03
TW200905936A (en) 2009-02-01
EP2122672A4 (en) 2014-10-01
TWI378582B (en) 2012-12-01
WO2008126574A1 (en) 2008-10-23
EP2122672A1 (en) 2009-11-25

Similar Documents

Publication Publication Date Title
KR101077438B1 (ko) 적층 구조체 및 이의 제조 방법
KR100976434B1 (ko) 적층 구조체, 이를 이용한 전자 소자, 이의 제조 방법,전자 소자 어레이 및 표시 장치
JP5060695B2 (ja) 電子素子配列から電子回路を構成する方法および該方法により形成される電子回路
JP5658789B2 (ja) 溶液処理された素子
JP5073141B2 (ja) 内部接続の形成方法
KR101225355B1 (ko) 적층 구조체, 적층 구조체의 제조 방법, 전자 소자, 전자 소자 어레이, 화상 표시 매체 및 화상 표시 장치
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP2006060113A5 (ko)
JP2006060113A (ja) 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置
JP2009026901A (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP5811522B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141009

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151008

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161007

Year of fee payment: 6