KR20090110526A - Charge pump with bulk potential biasing circuit - Google Patents

Charge pump with bulk potential biasing circuit Download PDF

Info

Publication number
KR20090110526A
KR20090110526A KR1020080036071A KR20080036071A KR20090110526A KR 20090110526 A KR20090110526 A KR 20090110526A KR 1020080036071 A KR1020080036071 A KR 1020080036071A KR 20080036071 A KR20080036071 A KR 20080036071A KR 20090110526 A KR20090110526 A KR 20090110526A
Authority
KR
South Korea
Prior art keywords
pmos transistor
bulk potential
biasing circuit
potential biasing
charge
Prior art date
Application number
KR1020080036071A
Other languages
Korean (ko)
Other versions
KR100986099B1 (en
Inventor
김영희
Original Assignee
창원대학교 산학협력단
덴소풍성전자(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 창원대학교 산학협력단, 덴소풍성전자(주) filed Critical 창원대학교 산학협력단
Priority to KR1020080036071A priority Critical patent/KR100986099B1/en
Publication of KR20090110526A publication Critical patent/KR20090110526A/en
Application granted granted Critical
Publication of KR100986099B1 publication Critical patent/KR100986099B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Abstract

PURPOSE: A charge pump with bulk potential biasing circuit is provided to maximize the efficiency of the charge pumping. CONSTITUTION: A charge pump with bulk potential biasing circuit comprises a pre-charging circuit unit(210), a charge transfer switch, a first bulk potential biasing circuit unit(215), and a second bulk potential biasing circuit unit(235). The pre-charging circuit unit pre-charges a first node(N1) voltage with an input voltage(VPP). The charge transfer switch switches the delivery of the electric charge by the clock signal with a constant cycle. The first bulk potential biasing circuit unit accomplishes the task configuration of the pre-charging circuit unit. The first bulk potential biasing circuit unit forms a latch circuit with the first pre-charging circuit authorized the input voltage. The second bulk potential biasing circuit unit forms the latch circuit with the charge transfer switch.

Description

벌크 포텐셜 바이어싱 회로를 구비한 전하펌프{CHARGE PUMP WITH BULK POTENTIAL BIASING CIRCUIT}        CHARGE PUMP WITH BULK POTENTIAL BIASING CIRCUIT}

본 발명은 전하펌프에 관한 것으로, 더욱 상세하게는 벌크 포텐셜 바이어싱 회로를 구비함으로써 프리차지 회로 및 전하전달 스위치 회로에 기생하는 PNP BJT 트랜지스터로 인한 전하손실을 제거하는 전하펌프에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge pump, and more particularly, to a charge pump for eliminating charge loss caused by PNP BJT transistors parasitic in precharge circuit and charge transfer switch circuit by providing a bulk potential biasing circuit.

도 1은 종래의 H-tree 전하 펌프의 구성을 도시한 것이다.1 illustrates a configuration of a conventional H-tree charge pump.

도 1을 참조하면, 종래의 H- tree 전하 펌프는 1㎌의 외장형 펌핑 커패시터(CP), 전하 저장 커패시터(Charge Reservoir Capacitor)(CR), 부스트랩(Boostrap) 노드(N1)를 입력 전압(VIN)으로 프리차징(precharging) 시키는 PMOS 트랜지스터인 MP1(110), 펌핑 커패시터의 N2 노드를 접지(GND)와 입력전압(VIN) 사이에 스위칭 시키는 인버터(Inverter)로 작용하는 PMOS 트랜지스터 MP3 및 NMOS 트랜지스터 MN1, 상기 노드 N2가 접지(GND)에서 입력전압(VIN)으로 스위칭 하였을 때 N1 노드의 부스트랩 된 전하를 출력전압(VOUT)으로 전달시키는 전하전달 스위치(Charge Transfer Switch)F로 PMOS 트랜지스터 MP2(130)를 포함한다.Referring to FIG. 1, a conventional H-tree charge pump uses an external pumping capacitor C P , a charge reservoir capacitor C R , and a boost trap node N 1 having an input voltage of 1 kV. MP1 110, a PMOS transistor precharging to (VIN), PMOS transistors MP3 and NMOS acting as an inverter to switch the N2 node of the pumping capacitor between ground (GND) and input voltage (VIN) When the transistor MN1 and the node N2 switch from the ground GND to the input voltage VIN, the PMOS transistor MP2 is a charge transfer switch F that transfers the boosted charge of the node N1 to the output voltage VOUT. 130.

이하 H- tree 전하 펌프의 동작을 간단히 설명한다. The operation of the H-tree charge pump is briefly described below.

클럭신호 CLK0가 로우(Low)일 때 프리차징 트랜지스터인 MP1이 턴 온(Turn ON)되어 노드 N1을 입력전압(VIN)으로 프리차징 시킨 뒤 클럭신호 CLK0는 로우(Low)에서 하이(High)로 스위칭하면서 MP1을 턴 오프(Turn OFF) 시킨다. 이 후 상기 클럭신호 CLK1이 하이(High)에서 로우(Low)로 스위칭하면서 노드 N2는 접지(GND)에서 입력전압(VIN)으로 스위칭하여 노드 N1은 입력전압(VIN)에서 2배의 입력전압인 2VIN으로 부스팅(Boosting) 된다. 이 때 MP2가 턴 온(Turn ON) 되면서 노드 N1의 양 전하(Positive charge)가 출력전압(VOUT) 노드로 전달된다.When the clock signal CLK0 is low, the precharging transistor MP1 is turned on to precharge the node N1 to the input voltage VIN, and the clock signal CLK0 goes from low to high. Turn MP1 off while switching. Thereafter, while the clock signal CLK1 switches from high to low, node N2 switches from ground (GND) to input voltage (VIN), and node N1 is twice the input voltage at input voltage (VIN). Boosted to 2VIN. At this time, as MP2 is turned ON, positive charge of node N1 is transferred to the output voltage VOUT node.

그러나, 종래의 전하펌프는 노드 N1이 입력전압(VIN)에서 2배의 입력전압인 2VIN으로 부스팅(Boosting) 할 때, MP2 트랜지스터에 기생하는 PNP BJT(Bipolar Junction Transistor)가 활성영역(Active region)에 있으므로 펌핑 된 전하의 일부가 P형 기판 (P-Substrate)으로 빠져나가는 전하 손실(Charge loss)이 발생하는 문제가 있다. However, the conventional charge pump has a PNP Bipolar Junction Transistor (BJT), which is parasitic on the MP2 transistor, when the node N1 is boosted from the input voltage VIN to 2 VIN, which is twice the input voltage. Therefore, there is a problem that a charge loss occurs in which a part of the pumped charges exits to a P-substrate.

또한 노드 N2의 전압이 입력전압(VIN)에서 접지(GND)로 스위칭 할 때 노드 N1의 목표로 하는 출력전압(VOUT)이 출력전압(VOUT)과 입력전압(VIN)의 차이(VOUT - VIN)에 해당하는 값으로 전압강하 될 때, MP1 트랜지스터에 기생하는 BJT가 활성영역(Active region)에 있으므로 입력전압(VIN)의 전하가 P형 기판(P-Substrate)으로 빠져나가는 전하 손실(Charge loss)이 발생하는 문제가 있다.Also, when the voltage at node N2 switches from input voltage (VIN) to ground (GND), the target output voltage (VOUT) of node N1 is the difference between output voltage (VOUT) and input voltage (VIN) (VOUT-VIN). When the voltage drops to a value corresponding to, since the BJT parasitic in the MP1 transistor is in the active region, the charge loss in which the charge of the input voltage VIN escapes to the P-substrate There is a problem that occurs.

본 발명이 해결하고자 하는 기술적 과제는, 프리차지 회로 및 전하전달 스위치 회로에 기생하는 PNP BJT 트랜지스터로 인한 전하손실을 제거하기 위한 전하펌프 회로를 제공하는데 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a charge pump circuit for removing charge loss caused by a PNP BJT transistor parasitic in a precharge circuit and a charge transfer switch circuit.

상기 기술적 과제를 이루기 위한 본 발명에 따른 벌크 포텐셜 바이어싱 회로를 구비한 전하펌프는, 일정한 주기를 갖는 클럭신호에 의해 입력전압(VPP)을 펌핑하여 일정한 크기의 출력전압(VDD)을 발생하는 전하펌프 회로에 있어서, 제1 노드(N1) 전압을 상기 입력전압(VPP)으로 프리차징하기 위한 프리차징 회로부; 및 상기 일정주기를 갖는 클럭신호에 의해 전하의 전달을 스위칭하는 전하전달 스위치; 를 구비하되, 상기 프리차징회로부의 일구성을 이루며 상기 입력전압(VPP)을 인가 받는 제 1 프리차칭 회로와 함께 래치회로를 형성하기 위한 제1 벌크 포텐셜 바이어싱 회로부; 및 상기 전하전달 스위치와 함께 래치회로를 형성하기 위한 제2 벌크 포텐셜 바이어싱 회로부를 더 포함하는 전하펌프 회로를 제공한다.Charge pump having a bulk potential biasing circuit according to the present invention for achieving the above technical problem, the charge to generate an output voltage (VDD) of a constant magnitude by pumping the input voltage (VPP) by a clock signal having a constant period A pump circuit, comprising: a precharging circuit unit for precharging a first node (N1) voltage to the input voltage (VPP); A charge transfer switch for switching charge transfer by a clock signal having the predetermined period; A first bulk potential biasing circuit unit configured to form a latch circuit together with a first precharging circuit receiving the input voltage VPP and forming one configuration of the precharging circuit unit; And a second bulk potential biasing circuit unit for forming a latch circuit together with the charge transfer switch.

본 발명은 프리차지 회로 및 전하전달 스위치 회로에 기생하는 PNP BJT 트랜지스터로 인한 전하손실을 제거함으로 전하펌핑의 효율을 최대화 할 수 있는 장점이 있다. The present invention has the advantage of maximizing the efficiency of charge pumping by removing the charge loss caused by the PNP BJT transistors parasitic in the precharge circuit and the charge transfer switch circuit.

이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다. Hereinafter, specific embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 의한 벌크 포텐셜 바이어싱 회로를 구비한 전하펌프의 구성을 도시한 것이다.Fig. 2 shows the configuration of a charge pump having a bulk potential biasing circuit according to the present invention.

도 2를 참조하면, 본 발명에서 입력전압은 VDD 발생기의 전원전압으로 사용되는 VPP 이며, 출력전압은 OLED 패널 전원전압으로 사용되는 VDD 이다. 본 발명의 VDD 전하펌프는 N1 노드전압을 입력전압(VPP)으로 프리차징 시켜주는 프리차지 회로(MP1, MP7, MN1)를 구비한 프리차지 회로부(210), N2 노드를 입력전압(VPP)과 접지(GND) 사이에서 스위칭 시키는 인버터(250), PMOS 전하 전달 스위치(MP2), MP1의 양 단자단에 연결되고, MP3, MP4를 구비하는 제1 벌크 포텐셜 바이어싱(Bulk-Potential Biasing) 회로부(215), MP2의 양 단자단에 연결되고, MP5, MP6를 구비한 제2 벌크 포텐셜 바이어싱(Bulk-Potential Biasing) 회로부(235), 외장형 펌핑 커패시터(CP)(240) 와 외장형 전하 저장 커패시터(Charge Reservoir Capacitor, CR )로 구성되어 있다. 2, in the present invention, the input voltage is VPP used as the power supply voltage of the VDD generator, and the output voltage is VDD used as the OLED panel power supply voltage. The VDD charge pump according to the present invention includes a precharge circuit unit 210 having precharge circuits MP1, MP7, and MN1 for precharging the N1 node voltage to the input voltage VPP, and the N2 node to the input voltage VPP. First bulk potential biasing circuit unit connected to both terminals of the inverter 250 for switching between ground GND, the PMOS charge transfer switch MP2, and MP1, and having MP3 and MP4 ( 215), a second bulk potential biasing circuit portion 235 connected to both terminal ends of the MP2 and having the MP5 and the MP6, and an external pumping capacitor C P 240; And an external charge capacitor (C R ).

상기 제1 벌크 포텐셜 바이어싱(Bulk-Potential Biasing) 회로부(215)는 상기 제1 바이어스 회로인 MP1과 함께 래치(latch) 회로를 형성하기 위한 MP3, MP4를 구비하며, 상기 MP3의 게이트 단자는 상기 MP4의 드레인 단자에 MP4의 게이트 단자는 MP3의 드레인 단자에 X자 크로스(cross) 형태로 연결되어 있다. 상기 MP3의 드레인 단자는 또한 MP1의 소스 단자에 연결되어 있고, MP3의 소스 단자는 MP4의 소스 단자와 연결되어 있다. 상기 MP4의 드레인 단자는 상기 MP1의 드레인 단자에 연결되어 있다. 상기 MP3와 MP4의 상기 상호 연결에 의해 VPP와 N1 노드의 전압 중 높은 전압이 MP1의 바디(Body)에 인가되도록 하여 항상 PNP BJT가 턴 오프 (Turn OFF) 상태에 있도록 하여 N1 노드의 전압을 VPP로 프리차징 할 때 MP1에 기생하는 PNP BJT로 인한 전하손실 문제를 해결하였다.The first bulk potential biasing circuit unit 215 includes MP3 and MP4 for forming a latch circuit together with the first bias circuit MP1, and the gate terminal of the MP3 is configured to form a latch circuit. The gate terminal of the MP4 is connected to the drain terminal of the MP4 in an X-shape cross form. The drain terminal of the MP3 is also connected to the source terminal of the MP1, the source terminal of the MP3 is connected to the source terminal of the MP4. The drain terminal of the MP4 is connected to the drain terminal of the MP1. By the interconnection of the MP3 and MP4, the higher voltage of the voltages of the VPP and the N1 node is applied to the body of the MP1 so that the PNP BJT is always in a turn-off state so that the voltage of the N1 node is VPP. We solved the problem of charge loss caused by PNP BJT parasitic on MP1 when precharging.

마찬가지로, 상기 제2 벌크 포텐셜 바이어싱(Bulk-Potential Biasing) 회로부(235)는 상기 전하전달 스위치인 MP2(230)와 함께 래치(latch) 회로를 형성하기 위한 MP5, MP6를 구비하며, 상기 MP5의 게이트 단자는 상기 MP6의 드레인 단자에 MP6의 게이트 단자는 MP5의 드레인 단자에 X 자의 크로스(cross) 형태로 연결되어 있다. 상기 MP5의 드레인 단자는 또한 MP2(230)의 소스 단자에 연결되어 있고, MP5의 소스 단자는 MP6의 소스 단자와 연결되어 있다. 상기 MP6의 드레인 단자는 상기 MP2(230)의 드레인 단자에 연결되어 있다. 상기 MP5와 MP6의 상기 상호 연결에 의해 N1 노드 전압과 출력전압(VDD) 중 높은 전압이 MP2(230)의 바디(Body)에 인가되도록 하여 항상 PNP BJT가 턴 오프 (Turn OFF) 상태에 있도록 하여 전하 펌핑 시 MP2(230)에 기생하는 PNP BJT 트랜지스터로 인한 전하손실 문제를 해결 하였다.Similarly, the second bulk potential biasing circuit unit 235 includes MP5 and MP6 for forming a latch circuit together with the charge transfer switch MP2 230. The gate terminal is connected to the drain terminal of the MP6 and the gate terminal of the MP6 is connected to the drain terminal of the MP5 in the form of an X cross. The drain terminal of the MP5 is also connected to the source terminal of the MP2 230, and the source terminal of the MP5 is connected to the source terminal of the MP6. The drain terminal of the MP6 is connected to the drain terminal of the MP2 230. The interconnection between the MP5 and the MP6 causes the higher voltage of the N1 node voltage and the output voltage VDD to be applied to the body of the MP2 230 so that the PNP BJT is always in a turn-off state. The charge loss problem caused by the parasitic PNP BJT transistor in the MP2 230 during charge pumping was solved.

도 3은 본 발명에 의한 정상 상태(steady state) 에서 VDD 전하 펌프의 전압 파형을 도시한 것이다.Figure 3 shows the voltage waveform of the VDD charge pump in steady state according to the present invention.

아래의 [표3]은 VDD 전하 펌프의 각 노드의 전압을 정리하여 나타낸 것이다.Table 3 below shows the voltage of each node of the VDD charge pump.

[표3] Table 3

Node Name Node Name Node VoltageNode voltage t4t4 t1t1 CLK0CLK0 VSSVSS VDDVDD CLK1CLK1 VSSVSS VDDVDD V(N1)V (N1) 2VPP2 VPP VPPVPP V(N2)V (N2) VPPVPP VSSVSS

이하 표3 및 도3을 참조하여 정상 상태(steady state)에서 VDD 전하 펌프의 전압 파형에 대하여 상세히 설명한다. Hereinafter, the voltage waveform of the VDD charge pump in the steady state will be described in detail with reference to Tables 3 and 3.

t1의 시간 구간 동안 클럭신호 CLK0와 CLK1은 VDD가 된다. 이 때 N1, N2 노드의 전압은 각각 VPP, VSS 이므로 MP2는 턴 오프(Turn OFF) 상태이고, MP1은 턴 온(Turn ON) 상태가 되어 N2 노드의 전압은 VPP 전압으로 프리차징(precharging) 된다. The clock signals CLK0 and CLK1 become VDD during the time interval t1. At this time, since the voltages of the nodes N1 and N2 are VPP and VSS, respectively, MP2 is turned off, MP1 is turned on, and the voltage of the node N2 is precharged to the VPP voltage. .

한편 t4 시간 구간 동안 클럭신호 CLK0와 CLK1은 VSS가 되어 프리차징 트랜지스터(MP1)는 턴 오프(Turn OFF) 상태가 되고, 노드 N2의 부스트랩 된 양 전하는 전하전달 스위치(MP2)를 통해 VDD 노드로 완전히 전달된다. On the other hand, the clock signals CLK0 and CLK1 become VSS during the time period t4, and the precharging transistor MP1 is turned off, and the boosted positive charge of the node N2 is transferred to the VDD node through the charge transfer switch MP2. It is delivered completely.

결국 전하 펌핑(charge pumping)은 1 싸이클(Cycle) 동안 1회 일어나고, 출력전압(VDD)은 최대 2VPP 전압 레벨까지 부스팅(Boosting) 된다.As a result, charge pumping occurs once during one cycle, and the output voltage VDD is boosted to a maximum voltage level of 2VPP.

도 4는 본 발명에 의한 VDD 전하 펌프의 발진 주기에 따른 펌핑 전류를 모의 실험한 결과를 도시한 것이다.Figure 4 shows the results of the simulation of the pumping current according to the oscillation period of the VDD charge pump according to the present invention.

도 4를 참조하면, 도4에 도시된 그래프는 8V의 VPP 전압, 90℃의 온도, 슬로우(Slow) 트랜지스터 모델 조건에서 설계된 VDD 전하 펌프의 발진 주기에 따른 펌핑 전류를 나타낸 것이다.Referring to FIG. 4, the graph shown in FIG. 4 shows the pumping current according to the oscillation period of a VDD charge pump designed under a VPP voltage of 8V, a temperature of 90 ° C, and a slow transistor model condition.

본 발명에 의할 경우 설계 사양인 10㎑의 클록 주파수에서 부하 전류(Loading current) 40㎃보다 더 큰 값을 갖는 42㎃의 펌핑 전류(pumping current)를 구동시키는 것을 확인 할 수 있다.  According to the present invention, it can be seen that a pumping current of 42 mA having a value greater than 40 mA is loaded at a clock frequency of 10 Hz, which is a design specification.

이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다. In the above description, the technical idea of the present invention has been described with the accompanying drawings, which illustrate exemplary embodiments of the present invention by way of example and do not limit the present invention. In addition, it is apparent that any person having ordinary knowledge in the technical field to which the present invention belongs may make various modifications and imitations without departing from the scope of the technical idea of the present invention.

도 1은 종래의 H- tree 전하 펌프의 구성을 도시한 것이다.1 illustrates the configuration of a conventional H-tree charge pump.

도 2는 본 발명에 의한 벌크 포텐셜 바이어싱 회로를 구비한 전하펌프의 구성을 도시한 것이다.Fig. 2 shows the configuration of a charge pump having a bulk potential biasing circuit according to the present invention.

도 3은 본 발명에 의한 정상 상태에서 VDD 전하 펌프의 전압 파형을 도시한 것이다.Figure 3 shows the voltage waveform of the VDD charge pump in the steady state according to the present invention.

도 4는 본 발명에 의한 VDD 전하 펌프의 발진 주기에 따른 펌핑 전류를 모의 실험한 결과를 도시한 것이다.Figure 4 shows the results of the simulation of the pumping current according to the oscillation period of the VDD charge pump according to the present invention.

Claims (3)

일정한 주기를 갖는 클럭신호에 의해 입력전압(VPP)을 펌핑하여 일정한 크기의 출력전압(VDD)을 발생하는 전하펌프 회로에 있어서,In the charge pump circuit for generating an output voltage (VDD) of a constant magnitude by pumping the input voltage (VPP) by a clock signal having a constant period, 제1 노드(N1) 전압을 상기 입력전압(VPP)으로 프리차징하기 위한 프리차징 회로부; 및A precharging circuit unit for precharging a first node N1 voltage to the input voltage VPP; And 상기 일정주기를 갖는 클럭신호에 의해 전하의 전달을 스위칭하는 전하전달 스위치; 를 구비하되,A charge transfer switch for switching charge transfer by the clock signal having the predetermined period; Provided with 상기 프리차징회로부의 일구성을 이루며 상기 입력전압(VPP)을 인가 받는 제 1 프리차칭 회로와 함께 래치회로를 형성하기 위한 제1 벌크 포텐셜 바이어싱 회로부; 및A first bulk potential biasing circuit unit forming a latch circuit together with a first pre-charging circuit receiving the input voltage VPP and forming one configuration of the precharging circuit unit; And 상기 전하전달 스위치와 함께 래치회로를 형성하기 위한 제2 벌크 포텐셜 바이어싱 회로부를 더 포함하는 것을 특징으로 하는 벌크 포텐셜 바이어싱 회로를 구비한 전하펌프.And a second bulk potential biasing circuit portion for forming a latch circuit together with the charge transfer switch. 제1항에 있어서, 상기 제1 벌크 포텐셜 바이어싱 회로부는 The method of claim 1, wherein the first bulk potential biasing circuit portion 상기 제1 프리차칭 회로의 일단자와 각각 연결된 제1 PMOS 트랜지스터, 제2 PMOS 트랜지스터를 구비하되, 상기 제1 PMOS 트랜지스터의 게이트 단자는 제2 PMOS 트랜지스터의 드레인 단자와 상기 제2 PMOS 트랜지스터의 게이트 단자는 제1 PMOS 트랜지스터의 드레인 단자와 각각 X자 크로스(cross) 형태로 연결된 것을 특징으로 하는 벌크 포텐셜 바이어싱 회로를 구비한 전하펌프.A first PMOS transistor and a second PMOS transistor respectively connected to one end of the first precharging circuit, wherein a gate terminal of the first PMOS transistor is a drain terminal of a second PMOS transistor and a gate terminal of the second PMOS transistor; A charge pump having a bulk potential biasing circuit, characterized in that connected to the drain terminal of the first PMOS transistor in the form of an X-shape (cross). 제1항에 있어서, 상기 제2 벌크 포텐셜 바이어싱 회로부는The method of claim 1, wherein the second bulk potential biasing circuit portion 상기 전하전달 스위치의 일단자와 각각 연결된 제1 PMOS 트랜지스터, 제2 PMOS 트랜지스터를 구비하되, 상기 제1 PMOS 트랜지스터의 게이트 단자는 제2 PMOS 트랜지스터의 드레인 단자와 상기 제2 PMOS 트랜지스터의 게이트 단자는 제1 PMOS 트랜지스터의 드레인 단자와 각각 X자 크로스(cross) 형태로 연결된 것을 특징으로 하는 벌크 포텐셜 바이어싱 회로를 구비한 전하펌프.A first PMOS transistor and a second PMOS transistor respectively connected to one end of the charge transfer switch, wherein a gate terminal of the first PMOS transistor is a drain terminal of the second PMOS transistor and a gate terminal of the second PMOS transistor is formed of a first PMOS transistor and a second PMOS transistor; 1. A charge pump having a bulk potential biasing circuit, each connected to a drain terminal of a 1 PMOS transistor in an X-shape cross shape.
KR1020080036071A 2008-04-18 2008-04-18 Charge pump with bulk potential biasing circuit KR100986099B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080036071A KR100986099B1 (en) 2008-04-18 2008-04-18 Charge pump with bulk potential biasing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080036071A KR100986099B1 (en) 2008-04-18 2008-04-18 Charge pump with bulk potential biasing circuit

Publications (2)

Publication Number Publication Date
KR20090110526A true KR20090110526A (en) 2009-10-22
KR100986099B1 KR100986099B1 (en) 2010-10-07

Family

ID=41538369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080036071A KR100986099B1 (en) 2008-04-18 2008-04-18 Charge pump with bulk potential biasing circuit

Country Status (1)

Country Link
KR (1) KR100986099B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130074050A (en) 2011-12-26 2013-07-04 삼성전자주식회사 Power supply device for pumping charge

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026003A (en) 1998-12-18 2000-02-15 Motorola, Inc. Charge pump circuit and method for generating a bias voltage
JP2002058237A (en) 2000-05-30 2002-02-22 Sanyo Electric Co Ltd Charge pump circuit and its control method
KR20050044927A (en) * 2002-09-20 2005-05-13 아트멜 코포레이션 Negative charge pump with bulk biasing

Also Published As

Publication number Publication date
KR100986099B1 (en) 2010-10-07

Similar Documents

Publication Publication Date Title
US7208996B2 (en) Charge pump circuit
KR100922681B1 (en) Charge pump circuit
EP0593105B1 (en) Efficient negative charge pump
US20080030261A1 (en) Charge Pump Circuit
US20060028266A1 (en) Voltage generating circuit
RU2195760C2 (en) Voltage multiplying device where output voltage but slightly depends on supply voltage
KR101504587B1 (en) Negative supply voltage generating circuit and semiconductor integrated circuit having the same
US7724073B2 (en) Charge pump circuit
JPS62250591A (en) Bias unit
KR0167692B1 (en) Charge pump circuit of semiconductor memory apparatus
US8421522B2 (en) High voltage generator and method of generating high voltage
KR20100138196A (en) Charge pump
KR100986099B1 (en) Charge pump with bulk potential biasing circuit
KR20090071860A (en) Vpp generator for low voltage dram with cross coupled charge pump
US5886887A (en) Voltage multiplier with low threshold voltage sensitivity
Kailuke et al. Design and implementation of low power dickson charge pump in 0.18 μm CMOS process
KR100883791B1 (en) High voltage generator and low voltage generator for driving gate line
JPH11308856A (en) Charge pump circuit device
JP2016059222A (en) Integrated circuit device, display panel driver, display divice, and boosting method
KR100909837B1 (en) Unit charge pump
US10044260B2 (en) Charge pump circuit and voltage generating device including the same
KR100926677B1 (en) Unit charge pump
KR102035085B1 (en) Cross-coupled charge pump circuit of eeprom
KR100349349B1 (en) Charge pump circuit
Cho et al. A boosted voltage generator for low-voltage DRAMs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee