KR100349349B1 - Charge pump circuit - Google Patents

Charge pump circuit Download PDF

Info

Publication number
KR100349349B1
KR100349349B1 KR1020000049584A KR20000049584A KR100349349B1 KR 100349349 B1 KR100349349 B1 KR 100349349B1 KR 1020000049584 A KR1020000049584 A KR 1020000049584A KR 20000049584 A KR20000049584 A KR 20000049584A KR 100349349 B1 KR100349349 B1 KR 100349349B1
Authority
KR
South Korea
Prior art keywords
voltage
node
switching element
clock signal
output node
Prior art date
Application number
KR1020000049584A
Other languages
Korean (ko)
Other versions
KR20020016320A (en
Inventor
윤혁수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000049584A priority Critical patent/KR100349349B1/en
Publication of KR20020016320A publication Critical patent/KR20020016320A/en
Application granted granted Critical
Publication of KR100349349B1 publication Critical patent/KR100349349B1/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Abstract

본 발명은 승압 전압 발생기에 관한 것으로, 크로스 커플 구조(cross coupled structure)를 통하여 출력 전압에서 엔모스 트랜지스터의 임계 전압에 의한 전압 손실이 발생하지 않도록 하고, 펌핑 속도를 향상시키는데 그 목적이 있다. 이와 같은 목적의 본 발명은 제 1 및 제 2 스위칭 소자와 제 1 및 제 2 전하 펌핑 회로를 포함하여 이루어진다. 제 1 및 제 2 스위칭 소자는 크로스 커플 구조로 상호 연결된다. 제 1 전하 펌핑 회로는 제 1 스위칭 소자와 출력 노드 사이에 연결되고, 클럭 신호의 제 1 레벨 구간에서 전하 펌핑을 동작을 수행하여 출력 노드의 전압을 상승시킨다. 제 2 전하 펌핑 회로는 제 2 스위칭 소자와 출력 노드 사이에 연결되고, 클럭 신호의 제 2 레벨 구간에서 전하 펌핑 동작이 이루어져서 출력 노드의 전압을 상승시킨다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a boosted voltage generator, and aims to prevent a voltage loss caused by a threshold voltage of an NMOS transistor in an output voltage through a cross coupled structure and to improve a pumping speed. The present invention for this purpose comprises a first and a second switching element and a first and a second charge pumping circuit. The first and second switching elements are interconnected in a cross coupled structure. The first charge pumping circuit is connected between the first switching element and the output node, and performs charge pumping in the first level section of the clock signal to increase the voltage of the output node. The second charge pumping circuit is connected between the second switching element and the output node, and charge pumping is performed in the second level section of the clock signal to increase the voltage of the output node.

Description

승압 전압 발생기{Charge pump circuit}Step-up voltage generator {Charge pump circuit}

본 발명은 반도체 집적회로에 관한 것으로, 특히 공급된 전원전압보다 높은 레벨의 승압 전압을 발생시키는 승압 전압 발생기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor integrated circuits, and more particularly to a boosted voltage generator for generating a boosted voltage at a level higher than the supplied power supply voltage.

승압전압 발생회로는 전원 회로의 한 종류로서, 전원 전압보다 높은 전위의 승압 전압을 얻기 위한 회로이다. 일반적인 전자 회로 개념에서는 전원 전압보다 높은 전위의 출력 전압을 얻는 것은 기대할 수 없다. 그러나 반도체 집적 회로에서는 전원 전압보다 더 높은 전위의 전압이 요구되는 경우가 많다. 예를 들면, 반도체 메모리 소자에서 비트라인 전압에 의해 셀 캐패시터가 충전될 때 셀 트랜지스터의 임계 전압에 의해 비트라인 전압에서 전압 강하가 발생한다. 이 경우 셀 트랜지스터의 게이트를 전원 전압 보다 훨씬 높은 승압 전압으로 구동하면 상술한 전압 강하는 발생하지 않게 된다. 이 밖에 센스 앰프와 데이터 출력 버퍼 등에서 승압 전압이 사용된다.The boosted voltage generation circuit is a type of power supply circuit and is a circuit for obtaining a boosted voltage having a potential higher than the power supply voltage. In a general electronic circuit concept, it is impossible to obtain an output voltage with a potential higher than the supply voltage. However, in semiconductor integrated circuits, voltages with potentials higher than the supply voltage are often required. For example, when a cell capacitor is charged by a bit line voltage in a semiconductor memory device, a voltage drop occurs at the bit line voltage by the threshold voltage of the cell transistor. In this case, when the gate of the cell transistor is driven at a boost voltage much higher than the power supply voltage, the above-described voltage drop does not occur. In addition, boosted voltages are used in sense amplifiers and data output buffers.

도 1은 종래의 승압 전압 발생기를 나타낸 회로도이다. 도 1에 나타낸 바와 같이, 클럭 신호(CLK)가 입력되지 않는 초기 상태에서는, 엔모스 트랜지스터(106) 양단의 노드(112)(116)는 다이오드 연결된 엔모스 트랜지스터(108)(114)를 통해 VDD-VTN레벨로 충전되어 있다. VTN은 엔모스 트랜지스터의 임계 전압이다. 이 상태에서 클럭 신호(CLK)가 입력되면 캐패시터(104)가 충전된다. 즉, 클럭 신호(CLK)가 하이 레벨일 때 펌핑 캐패시터(104)가 충전되어 노드(104)의 전압이 상승한다. 노드(104)의 전압이 상승함에 따라 엔모스 트랜지스터(106)가 턴 온 되고, 캐패시터(104)의 전하가 턴 온 되어 있는 엔모스 트랜지스터(106)를 통해 부하 캐패시터(118)에 전달된다. 부하 캐패시터(118)가 충전됨에 따라 출력 노드(116)의 전압도 점차 상승하는데, 펌핑 캐패시터(104)의 용량이 부하 캐패시터(118)의 용량에 비해 매우 작기 때문에 출력 노드(116)의 전압 상승폭 역시 작다. 노드(112)와 출력 노드(116) 사이의 전압차가 VTN이상이 되면 엔모스 트랜지스터(106)가 턴 오프 된다. 클럭 신호(CLK)의 연속되는 하이 레벨 구간마다 상술한 펌핑 캐패시터(106)와 엔모스 트랜지스터(106)에 의한 전하 펌핑 동작이 반복되어 출력 노드(118)의 전압이 최대 (1+α)VDD-2VTN까지 승압 된다. 앞의 식에서 α는 승압 비를 나타낸다. 따라서 승압 비 α가 1인 경우 최대 승압 전압은 2VDD-2VTN이 된다.1 is a circuit diagram illustrating a conventional boosted voltage generator. As shown in FIG. 1, in the initial state in which the clock signal CLK is not input, the nodes 112 and 116 across the NMOS transistor 106 are connected to the VDD through the diode-connected NMOS transistors 108 and 114. -V is charged to TN level. V TN is the threshold voltage of the NMOS transistor. In this state, when the clock signal CLK is input, the capacitor 104 is charged. That is, when the clock signal CLK is at the high level, the pumping capacitor 104 is charged to increase the voltage of the node 104. As the voltage of the node 104 increases, the NMOS transistor 106 is turned on and the charge of the capacitor 104 is transferred to the load capacitor 118 through the NMOS transistor 106 which is turned on. As the load capacitor 118 charges, the voltage at the output node 116 also gradually increases. Since the capacity of the pumping capacitor 104 is very small compared to the capacity of the load capacitor 118, the voltage rise of the output node 116 is also increased. small. When the voltage difference between the node 112 and the output node 116 becomes more than V TN , the NMOS transistor 106 is turned off. The above-described charge pumping operation by the pumping capacitor 106 and the NMOS transistor 106 is repeated in successive high level sections of the clock signal CLK, so that the voltage at the output node 118 is at maximum (1 + α) VDD−. Step up to 2V TN . In the preceding formula, α represents the boost ratio. Accordingly, when the boost ratio α is 1, the maximum boost voltage is 2VDD-2V TN .

그러나 이와 같은 종래의 승압 전압 발생기는 엔모스 트랜지스터의 임계전압 VTN에 의한 전압 손실이 발생하고, 클럭 신호의 반 주기 동안에만 펌핑 작용이 이루어져서 목적하는 승압 전압 레벨에 도달하기까지 많은 시간이 소요된다.However, such a conventional boosted voltage generator has a voltage loss caused by the threshold voltage V TN of the NMOS transistor, and a pumping action is performed only for half a cycle of a clock signal, and thus, it takes a long time to reach a desired boosted voltage level. .

본 발명에 따른 승압 전압 발생기를 크로스 커플 구조(cross coupled structure)로 구성하여 출력 전압에서 엔모스 트랜지스터의 임계 전압에 의한 전압 손실이 발생하지 않도록 하고, 펌핑 속도를 향상시키는데 그 목적이 있다.The object of the present invention is to increase the pumping speed by preventing the voltage loss caused by the threshold voltage of the NMOS transistor in the output voltage by configuring the boosted voltage generator in a cross coupled structure.

이와 같은 목적의 본 발명은 제 1 및 제 2 스위칭 소자와 제 1 및 제 2 전하 펌핑 회로를 포함하여 이루어진다.The present invention for this purpose comprises a first and a second switching element and a first and a second charge pumping circuit.

제 1 및 제 2 스위칭 소자는 크로스 커플 구조로 상호 연결된다. 제 1 전하 펌핑 회로는 제 1 스위칭 소자와 출력 노드 사이에 연결되고, 클럭 신호의 제 1 레벨 구간에서 전하 펌핑을 동작을 수행하여 출력 노드의 전압을 상승시킨다.The first and second switching elements are interconnected in a cross coupled structure. The first charge pumping circuit is connected between the first switching element and the output node, and performs charge pumping in the first level section of the clock signal to increase the voltage of the output node.

제 2 전하 펌핑 회로는 제 2 스위칭 소자와 출력 노드 사이에 연결되고, 클럭 신호의 제 2 레벨 구간에서 전하 펌핑 동작이 이루어져서 출력 노드의 전압을 상승시킨다.The second charge pumping circuit is connected between the second switching element and the output node, and charge pumping is performed in the second level section of the clock signal to increase the voltage of the output node.

도 1은 종래의 승압 전압 발생기를 나타낸 회로도.1 is a circuit diagram showing a conventional boosted voltage generator.

도 2는 본 발명에 따른 승압 전압 발생기를 나타낸 회로도.2 is a circuit diagram illustrating a boosted voltage generator according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

106, 108, 114, 202, 208, 212, 214, 220, 224 : 엔모스 트랜지스터106, 108, 114, 202, 208, 212, 214, 220, 224: NMOS transistor

104, 118, 206, 210, 218, 222, 232 : 캐패시터104, 118, 206, 210, 218, 222, 232: capacitor

204, 216 : 인버터204, 216: Inverter

CLK : 클럭 신호CLK: Clock Signal

/CLK : 클럭바 신호/ CLK: Clock Bar Signal

본 발명에 따른 승압 전압 발생기의 바람직한 실시예를 도 2를 참조하여 설명하면 다음과 같다. 도 2는 본 발명에 따른 승압 전압 발생기를 나타낸 회로도이다.A preferred embodiment of the boosted voltage generator according to the present invention will be described with reference to FIG. 2 is a circuit diagram illustrating a boosted voltage generator according to the present invention.

도 2에 나타낸 바와 같이, 본 발명에 따른 승압 전압 발생기는 크로스 커플 구조(cross coupled structure)로 구성되어 좌우 대칭적 구조를 갖는다. 먼저, 두 개의 엔모스 트랜지스터(202)(214)의 게이트와 소스가 크로스 커플 구조로 연결된다. 즉, 엔모스 트랜지스터(202)의 게이트가 엔모스 트랜지스터(214)의 소스에 연결되어 노드(228)를 형성하고, 엔모스 트랜지스터(214)의 게이트가 엔모스 트랜지스터(202)의 소스에 연결되어 노드(226)를 형성한다. 이 두 노드(226)(228) 사이에는 두 개의 엔모스 트랜지스터(212)(214)가 직렬 연결되어 출력 노드(230)가 형성되고, 여기에 출력 캐패시터(232)가 연결된다. 또 출력 노드(230)에서 승압 전압(VPP)이 얻어진다.As shown in FIG. 2, the boosted voltage generator according to the present invention has a cross coupled structure and has a symmetrical structure. First, gates and sources of two NMOS transistors 202 and 214 are connected in a cross-coupled structure. That is, the gate of the NMOS transistor 202 is connected to the source of the NMOS transistor 214 to form a node 228, and the gate of the NMOS transistor 214 is connected to the source of the NMOS transistor 202 Node 226 is formed. Two NMOS transistors 212 and 214 are connected in series between the two nodes 226 and 228 to form an output node 230, and an output capacitor 232 is connected thereto. Further, the boosted voltage VPP is obtained at the output node 230.

노드(226)에는 캐패시터(206)가 연결된다. 캐패시터(206)는 인버터(204)에 의해 반전된 클럭 신호(CLK)에 의해 충전되므로, 결과적으로는 클럭바 신호(/CLK)에 의해 충전되는 것과 같다. 전원전압(VDD)에 연결되는 엔모스 트랜지스터(208)의 게이트는 노드(226)의 전압에 의해 제어된다. 엔모스 트랜지스터(208)의 소스에는 캐패시터(210)가 연결되는데, 이 캐패시터(210)는 클럭 신호(CLK)에 의해 충전된다.The capacitor 206 is connected to the node 226. The capacitor 206 is charged by the clock signal CLK inverted by the inverter 204, and consequently is like being charged by the clock bar signal / CLK. The gate of the NMOS transistor 208 connected to the power supply voltage VDD is controlled by the voltage of the node 226. A capacitor 210 is connected to a source of the NMOS transistor 208, which is charged by the clock signal CLK.

노드(228)에는 캐패시터(218)가 연결된다. 캐패시터(218)는 인버터(216)에 의해 반전된 클럭바 신호(/CLK)에 의해 충전되므로, 결과적으로는 클럭 신호(CLK)에 의해 충전되는 것과 같다. 전원전압(VDD)에 연결되는 엔모스 트랜지스터(220)의 게이트는 노드(228)의 전압에 의해 제어된다. 엔모스 트랜지스터(220)의 소스에는 캐패시터(222)가 연결되는데, 이 캐패시터(222)는 클럭바 신호(/CLK)에 의해 충전된다.The capacitor 218 is connected to the node 228. The capacitor 218 is charged by the clock bar signal / CLK inverted by the inverter 216, and as a result is the same as being charged by the clock signal CLK. The gate of the NMOS transistor 220 connected to the power supply voltage VDD is controlled by the voltage of the node 228. A capacitor 222 is connected to a source of the NMOS transistor 220, which is charged by a clock bar signal / CLK.

이와 같이 구성되는 본 발명에 따른 승압 전압 발생기의 동작 및 작용을 설명하면 다음과 같다.Referring to the operation and operation of the boosted voltage generator according to the present invention configured as described above are as follows.

클럭 신호(CLK)가 로우 레벨일 때에는 클럭 신호(CLK)가 입력되는 쪽의 회로 부분이 동작하여 승압 전압(VPP)을 상승시킨다. 노드(226)가 VDD 레벨로 프리차지되어 있는 상태에서 로우 레벨의 클럭 신호(CLK)가 입력되면 캐패시터(206)가 VDD 레벨로 충전되어 노드(226)는 2VDD 레벨까지 승압 된다. 이때 엔모스 트랜지스터(212)의 게이트 전압은 엔모스 트랜지스터(220)를 통해 VDD 레벨로 충전되어 있다가, 캐패시터(222)가 하이 레벨의 클럭바 신호(/CLK)에 의해 VDD 레벨로 충전됨에 따라 엔모스 트랜지스터(212)의 게이트 전압은 2VDD이 된다. 따라서 엔모스 트랜지스터(212)가 턴 온 되고, 노드(226)의 전압이 출력 노드(230)에 전달되어 승압 전압(VPP)이 상승한다.When the clock signal CLK is at the low level, the circuit portion on the side to which the clock signal CLK is input operates to increase the boosted voltage VPP. When the low level clock signal CLK is input while the node 226 is precharged to the VDD level, the capacitor 206 is charged to the VDD level, and the node 226 is boosted to the 2VDD level. At this time, the gate voltage of the NMOS transistor 212 is charged to the VDD level through the NMOS transistor 220, and as the capacitor 222 is charged to the VDD level by the high level clock bar signal / CLK. The gate voltage of the NMOS transistor 212 is 2VDD. Therefore, the NMOS transistor 212 is turned on, and the voltage of the node 226 is transmitted to the output node 230 to increase the boosted voltage VPP.

클럭 신호(CLK)가 하이 레벨일 때에는 클럭바 신호(/CLK)가 입력되는 쪽의 회로 부분이 동작하여 승압 전압(VPP)을 상승시킨다. 노드(228)가 VDD 레벨로 프리차지되어 있는 상태에서 클럭 신호(CLK)가 하이 레벨이면 클럭바 신호(/CLK)는 로우 레벨이 되어 인버터(216)에서는 하이 레벨이 되어 캐패시터(208)가 VDD 레벨로 충전되고, 노드(228)는 2VDD 레벨까지 승압 된다. 이때 엔모스 트랜지스터(224)의 게이트 전압은 엔모스 트랜지스터(208)를 통해 VDD 레벨로 충전되어 있다가, 캐패시터(210)가 하이 레벨의 클럭 신호(CLK)에 의해 VDD 레벨로 충전됨에 따라 엔모스 트랜지스터(224)의 게이트 전압은 2VDD이 된다. 따라서 엔모스트랜지스터(224)가 턴 온 되고, 노드(228)의 전압이 출력 노드(230)에 전달되어 승압 전압(VPP)이 더욱 상승한다.When the clock signal CLK is at the high level, the circuit portion on which the clock bar signal / CLK is input is operated to increase the boosted voltage VPP. If the clock signal CLK is at a high level while the node 228 is precharged to the VDD level, the clock bar signal / CLK is at a low level, and the inverter 216 is at a high level, and the capacitor 208 is at VDD. Level is charged, and node 228 is boosted to 2VDD level. At this time, the gate voltage of the NMOS transistor 224 is charged to the VDD level through the NMOS transistor 208, and as the capacitor 210 is charged to the VDD level by the clock signal CLK of the high level, the NMOS transistor is charged. The gate voltage of the transistor 224 is 2VDD. Accordingly, the n-mo transistor 224 is turned on, and the voltage of the node 228 is transmitted to the output node 230, thereby further increasing the boosted voltage VPP.

이와 같이, 클럭 신호의 하이 레벨 구간과 로우 레벨 구간에서 모두 펌핑 작용이 이루어지고, 출력 노드(230)에 전달되는 펌핑 전압의 전압 강하가 발생하지 않는다.As such, the pumping action is performed in both the high level section and the low level section of the clock signal, and a voltage drop of the pumping voltage delivered to the output node 230 does not occur.

상술한 바와 같이, 본 발명에 따른 승압 전압 발생기는 크로스 커플 구조로 구성되어 클럭 신호의 하이 레벨 구간과 로우 레벨 구간에서 모두 펌핑 작용이 이루어지며, 이때 펌핑 전압이 출력단에 전달되는 경로에서 트랜지스터의 임계전압에 의한 전압 손실이 발생하지 않는다.As described above, the boosted voltage generator according to the present invention has a cross-coupled structure in which a pumping action is performed in a high level section and a low level section of a clock signal, and at this time, the threshold of the transistor in the path where the pumping voltage is transmitted to the output terminal. Voltage loss due to voltage does not occur.

본 발명에 따른 승압 전압 발생기는 크로스 커플 구조로 구성되어 클럭 신호의 하이 레벨 구간과 로우 레벨 구간에서 모두 펌핑 작용이 이루어짐으로써 펌핑 속도를 높이고, 펌핑 전압이 출력단에 전달되는 경로에서 트랜지스터의 임계전압에 의한 전압 손실이 발생하지 않음으로써 전체적인 펌핑 효율이 향상되는 효과가 있다.The boosted voltage generator according to the present invention has a cross-coupled structure, and the pumping action is performed in both the high level and low level sections of the clock signal to increase the pumping speed, and to the threshold voltage of the transistor in the path where the pumping voltage is transmitted to the output terminal. Since the voltage loss does not occur, the overall pumping efficiency is improved.

Claims (4)

크로스 커플 구조로 상호 연결되는 제 1 및 제 2 스위칭 소자와;First and second switching elements interconnected in a cross-coupled structure; 상기 제 1 스위칭 소자와 출력 노드 사이에 연결되고, 클럭 신호의 제 1 레벨 구간에서 전하 펌핑을 동작을 수행하여 상기 출력 노드의 전압을 상승시키는 제 1 전하 펌핑 회로와;A first charge pumping circuit connected between the first switching element and an output node and performing charge pumping in a first level section of a clock signal to increase a voltage of the output node; 상기 제 2 스위칭 소자와 상기 출력 노드 사이에 연결되고, 상기 클럭 신호의 제 2 레벨 구간에서 전하 펌핑 동작이 이루어져서 상기 출력 노드의 전압을 상승시키는 제 2 전하 펌핑 회로를 포함하는 승압 전압 발생기.And a second charge pumping circuit connected between the second switching element and the output node and configured to increase a voltage of the output node by performing a charge pumping operation in a second level section of the clock signal. 청구항 1에 있어서,The method according to claim 1, 상기 제 1 전하 펌핑 회로는,The first charge pumping circuit, 상기 제 1 스위칭 소자의 소스에 연결되어 제 1 노드를 형성하고, 반전된 클럭 신호에 의해 충전되는 제 1 캐패시터와;A first capacitor connected to the source of the first switching element to form a first node and charged by an inverted clock signal; 상기 클럭 신호에 의해 충전되는 제 2 캐패시터와;A second capacitor charged by the clock signal; 전원전압과 상기 제 2 캐패시터 사이에 연결되고, 상기 제 1 노드의 전압에 의해 제어되는 제 3 스위칭 소자와;A third switching element connected between a power supply voltage and the second capacitor and controlled by the voltage of the first node; 상기 제 1 노드와 상기 출력 노드 사이에 연결되고, 상기 제 1 노드의 전압을 상기 출력 노드에 전달하도록 이루어지는 제 4 스위칭 소자를 포함하여 이루어지는 승압 전압 발생기.And a fourth switching element connected between the first node and the output node and configured to transfer a voltage of the first node to the output node. 청구항 1에 있어서,The method according to claim 1, 상기 제 2 전하 펌핑 회로는,The second charge pumping circuit, 상기 제 2 스위칭 소자의 소스에 연결되어 제 2 노드를 형성하고, 상기 클럭 신호에 의해 충전되는 제 3 캐패시터와;A third capacitor connected to the source of the second switching element to form a second node and charged by the clock signal; 상기 반전된 클럭 신호에 의해 충전되고, 상기 제 4 스위칭 소자의 게이트를 제어하는 제 4 캐패시터와;A fourth capacitor charged by the inverted clock signal and controlling a gate of the fourth switching element; 상기 전원전압과 상기 제 4 캐패시터 사이에 연결되고, 상기 제 2 노드의 전압에 의해 제어되는 제 5 스위칭 소자와;A fifth switching element connected between the power supply voltage and the fourth capacitor and controlled by the voltage of the second node; 상기 제 2 노드와 상기 출력 노드 사이에 연결되고, 상기 제 2 캐패시터의 충전 전압에 의해 제어되어 상기 제 2 노드의 전압을 상기 출력 노드에 전달하도록 이루어지는 제 6 스위칭 소자를 포함하여 이루어지는 승압 전압 발생기.And a sixth switching element connected between the second node and the output node and controlled by the charging voltage of the second capacitor to transfer the voltage of the second node to the output node. 청구항 2 또는 청구항 3에 있어서,The method according to claim 2 or 3, 상기 제 1 내지 제 6 스위칭 소자가 엔모스 트랜지스터인 것이 특징인 승압 전압 발생기.Step-up voltage generator, characterized in that the first to sixth switching element is an NMOS transistor.
KR1020000049584A 2000-08-25 2000-08-25 Charge pump circuit KR100349349B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000049584A KR100349349B1 (en) 2000-08-25 2000-08-25 Charge pump circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000049584A KR100349349B1 (en) 2000-08-25 2000-08-25 Charge pump circuit

Publications (2)

Publication Number Publication Date
KR20020016320A KR20020016320A (en) 2002-03-04
KR100349349B1 true KR100349349B1 (en) 2002-08-21

Family

ID=19685180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000049584A KR100349349B1 (en) 2000-08-25 2000-08-25 Charge pump circuit

Country Status (1)

Country Link
KR (1) KR100349349B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724073B2 (en) 2007-10-12 2010-05-25 Samsung Electronics Co., Ltd. Charge pump circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694977B1 (en) 2006-03-27 2007-03-14 주식회사 하이닉스반도체 High voltage switch circuit including a boosting circuit for increasing switching operation speed of the high voltage switch circuit and flash memory device with the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724073B2 (en) 2007-10-12 2010-05-25 Samsung Electronics Co., Ltd. Charge pump circuit

Also Published As

Publication number Publication date
KR20020016320A (en) 2002-03-04

Similar Documents

Publication Publication Date Title
US7208996B2 (en) Charge pump circuit
US7098725B2 (en) Multi stage voltage pump circuit
US6008690A (en) Booster circuit
JP4849907B2 (en) Charge pump circuit
US20080042731A1 (en) High efficiency bi-directional charge pump circuit
KR100347140B1 (en) Voltage conversion circuit
US20060273843A1 (en) High efficiency bi-directional charge pump circuit
JP2815293B2 (en) High efficiency n-channel charge pump
CN109274262B (en) Voltage quadrupler circuit based on single-stage CMOS
KR0167692B1 (en) Charge pump circuit of semiconductor memory apparatus
US8421522B2 (en) High voltage generator and method of generating high voltage
KR19990050472A (en) Step-up Voltage Generation Circuit
US6437637B2 (en) Charge-pump circuit and control method thereof
KR0149224B1 (en) Internal pumping voltage circuit of semiconductor
KR100315901B1 (en) Boosting circuit with high voltage generated at high speed
KR100349349B1 (en) Charge pump circuit
KR100573780B1 (en) Charge pump
KR100296861B1 (en) Charge Pump
KR20000030505A (en) charge pumps for semiconductor device
KR100271712B1 (en) High voltage generator
KR100238867B1 (en) Boosting circuits of semiconductor meory device
KR100452636B1 (en) Clock generator for semiconductor memory device, which improves pumping efficiency by increasing switching width of clock
KR0154743B1 (en) The charge pump circuit for memory
KR20000043182A (en) High voltage generator
KR100407989B1 (en) Circuit for Generating High Voltage

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee