KR20090071860A - Vpp generator for low voltage dram with cross coupled charge pump - Google Patents

Vpp generator for low voltage dram with cross coupled charge pump Download PDF

Info

Publication number
KR20090071860A
KR20090071860A KR1020070139789A KR20070139789A KR20090071860A KR 20090071860 A KR20090071860 A KR 20090071860A KR 1020070139789 A KR1020070139789 A KR 1020070139789A KR 20070139789 A KR20070139789 A KR 20070139789A KR 20090071860 A KR20090071860 A KR 20090071860A
Authority
KR
South Korea
Prior art keywords
charge
terminal
transfer switch
charge transfer
transistor
Prior art date
Application number
KR1020070139789A
Other languages
Korean (ko)
Inventor
김영희
김태훈
Original Assignee
창원대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 창원대학교 산학협력단 filed Critical 창원대학교 산학협력단
Priority to KR1020070139789A priority Critical patent/KR20090071860A/en
Publication of KR20090071860A publication Critical patent/KR20090071860A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

A high voltage generator for a low voltage DRAM of a cross-coupled charge pump mode is provided to pre-charge a gate by a power voltage in a standby mode by connecting a pre-charge circuit to a gate of a charge transfer switch. A charge pumping capacitor is connected to a charge transfer switch in order to pump charge. The charge transfer switch includes an NMOS charge transfer switch(MN1,MN2) and a coupled PMOS charge transfer switch(MP1,MP2). One terminal of the NMOS charge transfer switch is connected to an input terminal(Vin). One terminal of the coupled PMOS charge transfer switch is connected to an output terminal(Vout). The other terminal of the coupled PMOS charge transfer switch is connected to the NMOS charge transfer switch through a common node. A pre-charge circuit(210,220) is arranged in a gate of the NMOS charge transfer switch. The pre-charge circuit pre-charges the gate of each switch by a power voltage(VDD) in a standby mode.

Description

크로스 커플 전하펌프방식의 저전압 ＤＲＡＭ용 고전압 발생기{VPP GENERATOR FOR LOW VOLTAGE DRAM WITH CROSS COUPLED CHARGE PUMP}VPP GENERATOR FOR LOW VOLTAGE DRAM WITH CROSS COUPLED CHARGE PUMP}

본 발명은 고전압 발생기에 관한 것으로서, 더욱 상세하게는 4개의 비중첩 클럭신호가 인가되는 전하펌프단에 각 클럭신호의 오실레이션 주기를 로컬 형태로 구동할 수 있는 인버터를 각각 분산 설치하여 펌핑전류를 증가시키고, 전하전달스위치를 이루는 각 트랜지스터의 게이트에 프리차지회로를 연결하여 대기모드 진입시 게이트를 전원전압으로 프리차지시켜 소자의 신뢰성을 향상시킨 크로스 커플 전하펌프방식의 저전압 DRAM용 고전압 발생기에 관한 것이다.The present invention relates to a high voltage generator, and more particularly, an inverter capable of driving an oscillation period of each clock signal in a local form in a charge pump stage to which four non-overlapping clock signals are applied to distribute a pumping current. The present invention relates to a high voltage generator for a low voltage DRAM of a cross-coupled charge pump type which increases the reliability of a device by increasing a precharge circuit to a gate of each transistor constituting a charge transfer switch and precharging the gate to a power supply voltage when entering a standby mode. .

최근 DRAM의 전원전압(Supply voltage)이 1.8V 또는 1.5V로 감소하고 있는데, 이는 파워소모를 줄이고 소자의 크기가 줄어들면서 생기는 신뢰성 문제를 개선하기 위한 것이라고 볼 수 있다. 전원전압이 감소하면 그에 따라 DRAM 트랜지스터의 문턱전압(Vt)도 감소해야 한다. 그러나 트랜지스터의 문턱전압이 감소할 경우, 낮은 문턱전압 때문에 증가하는 누설전류로 인하여 리프레시(Refresh) 특성에 문제가 발생할 수 있다. 이러한 문제를 해결하기 위해 고전압 발생회로(VPP Generator)가 사용되고 있다. 고전압 발생회로는 선택된 트랜지스터들의 워드라인(Word-line) 전압을 증가시켜 DRAM에 사용되는 NMOS트랜지스터의 문턱전압 문제를 해결해준다.Recently, the supply voltage of DRAM has been reduced to 1.8V or 1.5V, which is intended to reduce the power consumption and improve reliability problems caused by the size of the device. When the power supply voltage decreases, the threshold voltage Vt of the DRAM transistor must also decrease accordingly. However, when the threshold voltage of the transistor decreases, a problem may occur in the refresh characteristic due to the increased leakage current due to the low threshold voltage. In order to solve this problem, a high voltage generator (VPP Generator) is used. The high voltage generation circuit solves the threshold voltage problem of NMOS transistors used in DRAM by increasing the word-line voltage of selected transistors.

이러한 고전압 발생회로는 인덕터를 사용하는 PWM(Pulse Width Modulation)방식과 스위치 커패시터(Switched Capacitor)를 사용하는 전하펌프(Charge Pump)방식이 주로 사용되는데, 일반적으로 DRAM에서는 면적 등의 측면에서 장점이 있는 전하펌프방식이 주로 사용된다.These high voltage generation circuits are mainly PWM (Pulse Width Modulation) method using an inductor and Charge Pump method using a Switched Capacitor. In general, DRAM has advantages in terms of area and the like. Charge pump method is mainly used.

이와 같이, 스위치 커패시터를 이용하여 공급전압으로부터 그보다 높은 고전압을 생성하도록 전하를 펌핑(pumping)하는 전하펌프는 다시 딕슨(Dickson) 전하펌프방식과 크로스 커플 전하펌프(Cross coupled charge pump)방식으로 나누어질 수 있다.As such, a charge pump that pumps charge to generate a higher voltage from a supply voltage using a switch capacitor is divided into a Dickson charge pump and a cross coupled charge pump method. Can be.

상기 딕슨(Dickson) 전하펌프방식은 두 개의 비중첩 클럭과 다이오드, 또는 두 개의 비중첩 클럭과 NMOS 트랜지스터가 연결된 커패시터를 이용하여 구성되며 회로가 간단하고 저면적에 유리하지만, VDD전압이 감소하면서 전압펌프이득(voltage pumping gain)이 현저하게 감소하게 되는 문제점이 있었다. 즉, 하나의 펌프단에서 전압이 펌프될 때 다이오드의 문턱전압 만큼의 전압손실이 발생하기 때문에 VDD전압이 감소할수록 전압펌프이득이 감소하게 되었다.The Dickson charge pump method is composed of two non-overlapping clocks and a diode, or two non-overlapping clocks and a capacitor connected to an NMOS transistor, and the circuit is simple and advantageous in low area, but the voltage of VDD decreases and the voltage There was a problem that the voltage pumping gain is significantly reduced. That is, when the voltage is pumped in one pump stage, the voltage loss is generated as much as the threshold voltage of the diode. As the VDD voltage decreases, the voltage pump gain decreases.

이러한 전압펌프이득 감소의 문제로 인해 근래에는 딕슨(Dickson) 전하펌프방식보다 크로스 커플 전하펌프방식이 주로 사용되고 있다. 그리고 종래에는 워드라인을 구동하기 위한 적절한 구동전압인 VPP 전압의 크기가 VDD와 2VDD 내에 있었으나, VDD 전압이 1.8V 이하로 감소하면서 2VDD와 3VDD로 범위가 상승하였다. 이로 인해 기존에 하나의 펌프단(Pumping Stage)에서 두 개 혹은 그 이상의 스테이지로 전하펌프단(Charge pump stage)이 증가해야 하였다.[Favrat, P et al., "A high-efficiency CMOS voltage doubler", IEEE Journal of Solid-State Circuits, vol.33, issue 3, pp.410-416, MAR.1998.], [Seong-Ik Cho et al., "A boosted voltage generator for low-voltage DRAMS", Current Applied Physics, volume 3, issue 6, pp.501-505, DEC. 2003.]Due to such a problem of reduced voltage pump gain, the cross-coupled charge pump method is mainly used rather than the Dickson charge pump method. In the related art, the VPP voltage, which is an appropriate driving voltage for driving a word line, was within VDD and 2VDD, but the range rose to 2VDD and 3VDD as the VDD voltage decreased below 1.8V. This has led to an increase in the charge pump stage from one pumping stage to two or more stages. [Favrat, P et al., "A high-efficiency CMOS voltage doubler" , IEEE Journal of Solid-State Circuits, vol. 33, issue 3, pp. 410-416, MAR. 1998., Seong-Ik Cho et al., "A boosted voltage generator for low-voltage DRAMS", Current Applied Physics, volume 3, issue 6, pp. 501-505, DEC. 2003.]

근래에 주로 사용되는 크로스 커플 전하펌프는 도 4에 도시된 바와 같이, 프리차지 트랜지스터(MN1, MN2)와, 전하전달 트랜지스터(MP1, MP2)와, 두 개의 클럭(CLK1, CLK2)으로 구성된다. 이러한 크로스 커플 전하펌프는 전하전달스위치로 사용되는 크로스 커플 형태의 PMOS 트랜지스터(MP1, MP2)에서 문턱전압의 손실(Threshold voltage loss)없이 전하를 N1, N2 노드에서 VOUT단으로 전달한다.A cross-coupled charge pump mainly used in recent years is composed of precharge transistors MN1 and MN2, charge transfer transistors MP1 and MP2, and two clocks CLK1 and CLK2, as shown in FIG. The cross-coupled charge pump transfers charge from the N1 and N2 nodes to the V OUT terminal without a threshold voltage loss in the cross-coupled PMOS transistors MP1 and MP2 used as the charge transfer switch.

상기 두 개의 클럭 CLK1과 CLK2가 반대의 위상을 가지고 스위칭하게 되면, 그와 같은 위상으로 N1, N2 노드가 VIN - 2VIN로 스위칭하게 된다. 상기 N1 노드가 2VIN이 되면 N1 노드는 VIN레벨을 갖게 되므로 MP1 트랜지스터가 문턱전압의 손실 없이 전하를 전달하게 된다.When the two clocks CLK1 and CLK2 switch with opposite phases, the N1 and N2 nodes are V IN at the same phase. -Switch to 2V IN . When the N1 node reaches 2V IN , the N1 node has a V IN level, so that the MP1 transistor transfers charge without losing a threshold voltage.

그러나 이 회로는 전하손실(Charge Loss)문제가 발생하게 되는 문제점이 있었다. 즉, 전하전달 스위치로 사용되는 MP1, MP2인 PMOS 트랜지스터들의 몸체(Body)가 VOUT단에 연결되어 있기 때문에, 부N1과 N2 노드가 펌핑될 때 몸체전압(Body voltage)이 소스 혹은 드레인 전압보다 낮게 되어 소스(Source) 또는 드레인(Drain)과 몸체(Body) 및 기판으로 연결되는 기생 PNP 트랜지스터가 액티 브(Active) 영역에 놓이게 된다. 이로 인해 N1과 N2 노드의 전하가 상기 기생 PNP 트랜지스터를 통해 기판으로 빠져 나가게 되어 전하 손실을 초래하는 래치업(Latch-up)문제가 발생하게 되었다. 또한, 이와 유사한 현상으로 상기 N1과 N2 노드를 프리차지(Precharge) 시키는 프리차지 트랜지스터 MN1, MN2인 NMOS 트랜지스터들의 문턱전압을 상승시키게 되는 문제점이 있었다. 이러한 문제들로 인하여 펌핑효율(Pumping Efficiency)이 떨어지게 되고 파워소모가 증가하게 되는 문제점이 있었다.However, this circuit has a problem that a charge loss problem occurs. That is, since the body of the PMOS transistors MP1 and MP2 used as the charge transfer switch is connected to the V OUT terminal, the body voltage is greater than the source or drain voltage when the N1 and N2 nodes are pumped. This lowers the parasitic PNP transistor connected to the source or drain, the body, and the substrate in the active region. As a result, the charges of the N1 and N2 nodes are released to the substrate through the parasitic PNP transistors, causing a latch-up problem that causes charge loss. In addition, a similar phenomenon has a problem of increasing the threshold voltages of the NMOS transistors of the precharge transistors MN1 and MN2 that precharge the N1 and N2 nodes. Due to these problems, there is a problem in that pumping efficiency is lowered and power consumption is increased.

또한, 이러한 종래의 크로스 커플 전하펌프는 이중위상(2-Phase) 전하펌프로서 N1, N2노드가 클럭신호 CLK1과 CLK2에 의해 서로 반대 위상을 갖으면서 프리차지(Precharge)와 펌핑(Pumping)을 반복한다. 이 경우 상기 클럭신호 CLK1과 CLK2가 동시에 하이(High)인 구간과 동시에 로우(Low)인 구간을 갖게 되는데, 동시에 하이일 경우에는 펌핑된 전하가 MN1과 MN2를 통해 VIN 노드로 빠져나가게 되므로 전하손실이 발생하게 되고, 동시에 로우일 경우에는 MP1과 MP2를 통해 VOUT단으로 전달된 전하가 다시 N1, N2 노드로 흘러 역방향 전하가 발생하게 된다. 그에 따라 펌핑효율이 떨어지게 되고 전력소모가 증가하게 되는 문제점이 있었다.In addition, the conventional cross-coupled charge pump is a 2-phase charge pump, and the N1 and N2 nodes repeat the precharge and pumping while the N1 and N2 nodes have opposite phases by the clock signals CLK1 and CLK2. do. In this case, the clock signals CLK1 and CLK2 simultaneously have a high section and a low section. At the same time, the pumped charge is discharged to the V IN node through MN1 and MN2. When the loss occurs, and at the same time, the low charge is transferred to the V OUT terminal through the MP1 and MP2 flows back to the N1, N2 node to generate the reverse charge. Accordingly, there is a problem that the pumping efficiency is lowered and the power consumption is increased.

또한, 대기모드(Stand-by mode) 진입시에 상기 N1과 N2 노드의 펌핑된 전하가 방전하지 못하여 고전압을 유지하기 때문에 소자의 신뢰성을 손상시키는 문제점이 있었다.In addition, since the pumped charges of the N1 and N2 nodes do not discharge and maintain a high voltage when entering a standby mode, there is a problem of impairing the reliability of the device.

본 발명이 해결하고자 하는 기술적 과제는, 비중첩하는 4개의 클럭신호에 의해 전하펌프를 구동함으로써 클럭신호들이 동시 하이나 동시 로우와 같은 중첩상태에 놓이는 것을 방지하여 펌핑효율을 향상시킴과 아울러, 각 클럭신호가 인가되는 전하펌프단에 각 클럭신호의 주기를 로컬형태로 구동할 수 있는 클럭 드라이버용 인버터를 분산 설치하여 펌핑전류를 증가시킨 크로스 커플 전하펌프방식의 저전압 DRAM용 고전압 발생기를 제공함에 있다.The technical problem to be solved by the present invention, by driving the charge pump by the four non-overlapping clock signal to prevent the clock signal is placed in the overlap state such as simultaneous high or simultaneous low to improve the pumping efficiency, The present invention provides a high voltage generator for a low voltage DRAM of a cross-coupled charge pump type in which a pumping current is increased by distributing a clock driver inverter capable of locally driving a cycle of each clock signal in a charge pump stage to which a clock signal is applied. .

또한, 본 발명은 대기모드시에 전하전달스위치를 이루는 각 트랜지스터의 게이트를 전원전압으로 프리차지할 수 있는 프리차지회로를 각 트랜지스터의 게이트에 연결하여 소자의 신뢰성을 향상시킨 크로스 커플 전하펌프방식의 저전압 DRAM용 고전압 발생기를 제공한다.In addition, the present invention provides a low voltage of a cross-coupled charge pump method in which a precharge circuit capable of precharging the gate of each transistor constituting the charge transfer switch with a power supply voltage in the standby mode is connected to the gate of each transistor to improve the reliability of the device. Provides a high voltage generator for DRAM.

상기 기술적 과제를 이루기 위한 본 발명에 따른 크로스 커플 전하펌프방식의 저전압 DRAM용 고전압 발생기는, 일정 주기를 갖는 클럭신호에 의해 전하의 전달을 스위칭하는 전하전달스위치와, 상기 전하전달스위치에 연결되어 전하를 펌핑하는 전하펌핑 커패시터가 구비된 크로스 커플 전하펌프방식의 고전압 발생기에 있어서, 상기 전하전달스위치는 입력단에 일 단자가 연결된 NMOS 전하전달스위치와, 출력단에 일 단자가 연결되고 공통 노드를 통해 상기 NMOS 전하전달스위치에 다른 일 단자가 연결된 커플드 PMOS 전하전달스위치를 포함하며, 입력전압이 인가되는 상기 NMOS 전하전달스위치의 각 게이트에는 대기모드시 각 스위치의 게이트를 전원전압으로 프리차지시키는 프리차지회로가 더 포함되어 구성되는 것을 특징으로 한다.The high voltage generator for a low voltage DRAM of the cross-coupled charge pump type according to the present invention for achieving the above technical problem, a charge transfer switch for switching the transfer of charge by a clock signal having a predetermined period, and the charge transfer switch is connected to the charge A cross-coupled charge pump type high voltage generator having a charge pumping capacitor for pumping the charge transfer switch, the charge transfer switch includes an NMOS charge transfer switch having one terminal connected to an input terminal, and one terminal connected to an output terminal and the NMOS connected through a common node. And a coupled PMOS charge transfer switch connected to the other terminal of the charge transfer switch, wherein each gate of the NMOS charge transfer switch to which an input voltage is applied is precharged to precharge the gate of each switch to a power supply voltage in a standby mode. It is characterized in that the configuration is further included.

또한, 본 발명은, 상기 프리차지회로는 상기 NMOS 전하전달스위치를 이루는 각 트랜지스터에 독립적으로 구비된 프리차지부로 구성되고, 상기 각 프리차지부는 전압원에 일 단자가 연결된 제1트랜지스터와, 접지전원에 일 단자가 연결된 제3트랜지스터, 및 상기 제1트랜지스터의 다른 일 단자와 제3트랜지스터의 다른 일 단자 사이에 연결된 제2트랜지스터를 포함하여 구성되며, 상기 제1트랜지스터와 제2트랜지스터의 공통단자는 상기 NMOS 전하전달스위치의 게이트와 전하펌핑 커패시터에 공통으로 연결되는 것을 특징으로 한다.In addition, the present invention, the pre-charge circuit is composed of a pre-charge unit provided independently to each transistor constituting the NMOS charge transfer switch, each pre-charge unit is a first transistor connected to one terminal to a voltage source and a ground power source A third transistor connected to one terminal, and a second transistor connected between another terminal of the first transistor and the other terminal of the third transistor, wherein the common terminal of the first transistor and the second transistor is It is characterized in that it is commonly connected to the gate of the NMOS charge transfer switch and the charge pumping capacitor.

또한, 본 발명은, 상기 NMOS 전하전달스위치의 각 게이트에 일 단자가 연결되고 다른 일 단자는 상기 입력단에 연결된 제1 및 제2제어트랜지스터를 구비하며, 상기 NMOS 전하전달스위치와의 연결노드를 이루는 제1 및 제2제어트랜지스터의 일 단자와 게이트가 “X”형태로 교차 연결되어, 상기 연결노드의 전압준위가 상기 제1 및 제2제어트랜지스터의 게이트로 인가되는 프리차지 제어회로를 더 포함하는 것을 특징으로 한다.In addition, the present invention, one terminal is connected to each gate of the NMOS charge transfer switch and the other terminal has a first and second control transistor connected to the input terminal, and forms a connection node with the NMOS charge transfer switch And a precharge control circuit in which one terminal and the gate of the first and second control transistors are cross-connected in the form of “X” so that the voltage level of the connection node is applied to the gates of the first and second control transistors. It is characterized by.

또한, 본 발명은, 상기 전하전달스위치를 이루는 각 트랜지스터의 양 단자에 연결되어, 몸체전압을 소스노드 전압에 전기적으로 연결하는 벌크 포텐셜 바이어싱 회로로 이루어진 바이어싱부를 더 포함하는 것을 특징으로 한다.The present invention may further include a biasing unit formed of a bulk potential biasing circuit connected to both terminals of each transistor constituting the charge transfer switch and electrically connecting the body voltage to the source node voltage.

또한, 본 발명은, 상기 전하펌핑 커패시터에 인가되는 클럭신호는 4개의 비 중첩 클럭신호들로 구성된 것을 특징으로 한다.In addition, the present invention is characterized in that the clock signal applied to the charge pumping capacitor is composed of four non-overlapping clock signals.

또한, 본 발명은, 상기 클럭신호가 인가되는 각 전하펌핑 커패시터마다 분산 설치되어 클럭신호를 로컬 형태로 구동하는 클럭 드라이버용 인버터가 더 포함되어 구성되는 것을 특징으로 한다.In addition, the present invention is characterized in that it further comprises a clock driver inverter which is distributed to each charge pumping capacitor to which the clock signal is applied to drive the clock signal in a local form.

본 발명은 4개의 비중첩 클럭신호를 이용하여 중첩된 클럭신호에 의해 전달효율이 감소하는 것을 방지하였으며, 각 전하펌프단마다 인버터를 설치하여 전하펌프인 전하펌핑 커패시터를 로컬 형태로 구동함으로써 펌핑전류를 크게 증가시킨 장점이 있다.The present invention prevents the transfer efficiency from being reduced by overlapping clock signals using four non-overlapping clock signals, and by installing an inverter at each charge pump stage to drive a charge pumping capacitor, which is a charge pump, in a local form, pumping current. There is an advantage that greatly increased.

또한, 본 발명은 전하전달스위치의 게이트에 별도의 프리차지회로를 연결하여 대기모드시에도 게이트를 전원전압으로 유지함으로써 소자의 신뢰성을 크게 향상시킨 장점이 있다.In addition, the present invention has an advantage of greatly improving the reliability of the device by connecting a separate precharge circuit to the gate of the charge transfer switch to maintain the gate at the power supply voltage even in the standby mode.

이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다.Hereinafter, specific embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 일실시예에 따른 크로스 커플 전하펌프방식의 저전압 DRAM용 고전압 발생기는 도 1에 도시된 바와 같이, PVT(Process-Voltage-Temperature) 변동에 둔감한 기준전압을 발생시키는 밴드갭 기준전압 발생기와, 상기 기준전압을 고전압 발생기에서 출력되는 VPP전압과 비교하여 목표된 값과의 일치여부를 판단하는 VPP레벨 감지기와, 상기 VPP전압이 기준전압과 상이할 경우 전하의 펌핑신호를 생성하 는 링 발진기와, 4개의 비중첩 클럭신호의 구동로직을 생성하는 컨트롤 로직부, 및 상기 클럭신호에 의해 구동하여 전하를 펌핑하는 이단(2-Stage) 전하펌프를 포함하여 구성된다.As shown in FIG. 1, a high voltage generator for a low voltage DRAM of a cross-coupled charge pump type according to an embodiment of the present invention generates a bandgap reference voltage generator that generates a reference voltage insensitive to PVT (Process-Voltage-Temperature) variation. And a VPP level detector that compares the reference voltage with a VPP voltage output from a high voltage generator to determine whether a target value is matched, and a ring for generating a pumping signal of charge when the VPP voltage is different from the reference voltage. And an oscillator, a control logic section for generating drive logic of four non-overlapping clock signals, and a two-stage charge pump driven by the clock signals to pump charges.

이때, 상기 밴드갭 기준전압 발생기에서 발생된 기준전압과 VPP전압을 상기 VPP레벨 감지기에서 비교하고 네거티브 피드백(Negative Feedback)으로 목표하는 VPP전압을 유지하게 된다. 즉, 상기 VPP전압이 목표전압보다 작을 때 상기 링 발진기가 동작하여 상기 전하펌프가 동작을 수행하고, 상기 VPP전압이 목표전압보다 클 때는 상기 링 발진기가 오프(off)되어 전하펌프가 동작을 하지 않게 된다. 그리고 VPP단에 연결된 외장형 커패시터가 상기 전하펌프에서 펌핑된 전하를 저장하게 된다.At this time, the reference voltage generated by the bandgap reference voltage generator and the VPP voltage are compared by the VPP level detector, and the target VPP voltage is maintained as negative feedback. That is, when the VPP voltage is lower than the target voltage, the ring oscillator operates to perform the charge pump. When the VPP voltage is higher than the target voltage, the ring oscillator is turned off to disable the charge pump. Will not. The external capacitor connected to the VPP stage stores the charge pumped by the charge pump.

본 발명은 저전압 DRAM용 고전압 발생기를 크로스 커플 전하펌프방식을 이용하여 구성하는데 있으므로, 크로스 커플 전하펌프로 이루어진 새로운 전하펌프를 제외한 다른 요소에 대한 설명은 생략한다.In the present invention, since the high voltage generator for the low voltage DRAM is configured by using the cross-coupled charge pump method, description of other elements except for the new charge pump composed of the cross-coupled charge pump is omitted.

본 발명에서 새로이 제안하는 크로스 커플 전하펌프는 도 2에 도시된 바와 같이, 입력단에서 프리차징을 제어하는 프리차지 제어회로(100)와, 대기모드시 전원전압(VDD)으로 프리차지(Precharge)시키는 프리차지회로(210, 220)와, 클럭신호에 의해 전하의 전달을 스위칭하는 복수의 전하전달스위치와, 상기 각 전하전달스위치에 연결된 바이어싱회로와, 전하 펌핑 커패시터, 및 분산 설치된 클럭 드라이버용 인버터를 포함하여 구성된다. 이때, 상기 크로스 커플 전하펌프를 이루는 트랜지스터는 NMOS 트랜지스터와 PMOS 트랜지스터가 특정되어 도시되어 있으나, 각 트랜지스터의 종류가 도시된 내용에 의해 한정되지 않음은 물론이다.As shown in FIG. 2, the cross-coupled charge pump newly proposed in the present invention is configured to precharge to a precharge control circuit 100 for controlling precharging at an input terminal and to a power supply voltage VDD in a standby mode. Precharge circuits 210 and 220, a plurality of charge transfer switches for switching charge transfer by a clock signal, a biasing circuit connected to each of the charge transfer switches, a charge pumping capacitor, and a distributed clock driver inverter It is configured to include. In this case, the transistor constituting the cross-coupled charge pump is illustrated with a specific NMOS transistor and a PMOS transistor, but the type of each transistor is not limited by the illustrated contents.

상기 프리차지 제어회로(100)는 입력단(VIN)에 일 단자가 각각 연결된 제1제어트랜지스터(MN7)와 제2제어트랜지스터(MN8)로 구성되며, 상기 제1제어트랜지스터(MN7)의 다른 일 단자는 N1 노드를 통하여 NMOS 전하전달스위치를 이루는 제1스위치(MN1)의 게이트에 연결되고, 상기 제2제어트랜지스터(MN8)의 다른 일 단자는 N2 노드를 통해 NMOS 전하전달스위치를 이루는 제2스위치(MN2)의 게이트에 연결된다. 또한, 상기 제1제어트랜지스터(MN7)의 게이트는 상기 N2 노드에 연결되고 상기 제2제어트랜지스터(MN8)의 게이트는 N1 노드에 연결되어 “X”자 형태로 서로 교차하여, 상기 N1 노드와 N2 노드의 전압준위가 상기 제2제어트랜지스터(MN8)와 제1제어트랜지스터(MN7)의 게이트로 인가되도록 구성된다.The precharge control circuit 100 includes a first control transistor MN7 and a second control transistor MN8 having one terminal connected to an input terminal V IN , respectively, and the other of the first control transistor MN7. The terminal is connected to the gate of the first switch MN1 forming the NMOS charge transfer switch through the N1 node, and the other terminal of the second control transistor MN8 is the second switch forming the NMOS charge transfer switch through the N2 node. Is connected to the gate of MN2. In addition, a gate of the first control transistor MN7 is connected to the N2 node, and a gate of the second control transistor MN8 is connected to an N1 node so as to cross each other in the form of an “X”, and thus, the N1 node and the N2. The voltage level of the node is configured to be applied to the gates of the second control transistor MN8 and the first control transistor MN7.

상기 프리차지회로는 상기 N1 노드와 N2 노드를 전원전압(VDD)으로 각각 프리차지(Precharge) 시키며, 상기 N1 노드를 통해 프리차지 제어회로에 연결된 제1프리차지부(MP7, MP8, MN9)(210)와, 상기 N2 노드를 통해 프리차지 제어회로에 연결된 제2프리차지부(MP9, MP10, MN10)(220)로 구성된다. 이때 상기 제1프리차지부와 제2프리차지부는 대기모드시에 각 전하전달스위치의 게이트를 전원전압(VDD)으로 프리차지시키도록 전하전달스위치인 제1스위치(MN1)와 제2스위치(MN2)의 각 게이트에 연결되어 구성된다. 그에 따라 대기모드시 펌핑된 전하를 방전하지 못하여 고전압을 유지하게 되어 소자의 신뢰성을 떨어뜨리는 것을 방지하게 된다.The precharge circuit precharges the N1 node and the N2 node with a power supply voltage VDD, respectively, and includes a first precharge unit MP7, MP8, MN9 connected to the precharge control circuit through the N1 node ( 210 and second precharge units MP9, MP10, and MN10 220 connected to the precharge control circuit through the N2 node. In this case, the first precharge unit and the second precharge unit precharge the gates of the respective charge transfer switches to the power supply voltage VDD in the standby mode, and thus, the first switch MN1 and the second switch MN2. Are connected to each gate. Accordingly, in the standby mode, the pumped charges may not be discharged to maintain a high voltage, thereby preventing deterioration of device reliability.

상기 제1프리차지부(210)는 전압원(VDD)에 일 단자가 연결된 제1트랜지스 터(MP7)와, 접지전원(GND)에 일 단자가 연결된 제3트랜지스터(MN9), 및 상기 제1트랜지스터(MP7)의 다른 일 단자와 제3트랜지스터(MN9)의 다른 일 단자 사이에 연결된 제2트랜지스터(MP8)가 포함되어 구성된다. 이때, 상기 제1트랜지스터(MP7)와 제2트랜지스터(MP8)의 공통단자는 상기 N1 노드를 거쳐 제1스위치(MN1)의 게이트에 연결되며 제1전하펌핑 커패시터(C1)에도 연결된다. 또한, 상기 제1트랜지스터(MP7)의 게이트는 상기 제2트랜지스터(MP8)와 제3트랜지스터(MN9)의 공통단자에 연결되며, 상기 제2트랜지스터(MP8)와 제3트랜지스터(MN9)의 게이트에는 DC_OFF 신호가 공통으로 인가된다.The first precharge unit 210 includes a first transistor MP7 having one terminal connected to a voltage source VDD, a third transistor MN9 having one terminal connected to a ground power source GND, and the first transistor. A second transistor MP8 connected between the other terminal of the transistor MP7 and the other terminal of the third transistor MN9 is included. At this time, the common terminal of the first transistor MP7 and the second transistor MP8 is connected to the gate of the first switch MN1 via the N1 node and also to the first charge pumping capacitor C1. In addition, the gate of the first transistor MP7 is connected to the common terminal of the second transistor MP8 and the third transistor MN9, and is connected to the gate of the second transistor MP8 and the third transistor MN9. DC_OFF signal is commonly applied.

상기 제2프리차지부(220)는 전압원(VDD)에 일 단자가 연결된 제4트랜지스터(MP10)와, 접지전원(GND)에 일 단자가 연결된 제6트랜지스터(MN10), 및 상기 제4트랜지스터(MP10)의 다른 일 단자와 제6트랜지스터(MN10)의 다른 일 단자 사이에 연결된 제5트랜지스터(MP9)가 포함되어 구성된다. 이때, 상기 제4트랜지스터(MP10)와 제5트랜지스터(MP9)의 공통단자는 상기 N2 노드를 거쳐 제2스위치(MN2)의 게이트에 연결되며 제2전하펌핑 커패시터(C2)에도 연결된다. 또한, 상기 제4트랜지스터(MP10)의 게이트는 상기 제5트랜지스터(MP9)와 제6트랜지스터(MN10)의 공통단자에 연결되며, 상기 제5트랜지스터(MP9)와 제6트랜지스터(MN10)의 게이트에는 DC_OFF 신호가 공통으로 인가된다.The second precharge unit 220 includes a fourth transistor MP10 having one terminal connected to a voltage source VDD, a sixth transistor MN10 having one terminal connected to a ground power source GND, and the fourth transistor A fifth transistor MP9 connected between the other terminal of the MP10 and the other terminal of the sixth transistor MN10 is included. At this time, the common terminal of the fourth transistor MP10 and the fifth transistor MP9 is connected to the gate of the second switch MN2 via the N2 node and also to the second charge pumping capacitor C2. In addition, a gate of the fourth transistor MP10 is connected to a common terminal of the fifth transistor MP9 and the sixth transistor MN10, and is connected to a gate of the fifth transistor MP9 and the sixth transistor MN10. DC_OFF signal is commonly applied.

상기 전하전달스위치는 입력단(VIN)에 일 단자가 연결된 NMOS 전하전달스위치(MN1, MN2)와, 출력단(VOUT)에 일 단자가 연결된 커플드 PMOS 전하전달스위 치(MP1, MP2)로 구성된다.The charge transfer switch includes NMOS charge transfer switches MN1 and MN2 having one terminal connected to an input terminal V IN , and coupled PMOS charge transfer switches MP1 and MP2 having one terminal connected to an output terminal V OUT . do.

상기 NMOS 전하전달스위치는 일 단자가 상기 입력단(VIN)에 연결되고 다른 일 단자가 N3 노드를 통하여 커플드 PMOS 전하전달스위치를 이루는 제1커플드스위치(MP1)의 일 단자에 연결되며 게이트가 상기 N1 노드를 통하여 제1프리차지부에 연결된 제1스위치(MN1)와, 상기 제1스위치에 상응하는 동일 구조로 상기 입력단(VIN)과 제2커플드스위치(MP2)간에 연결되며, 게이트가 상기 N2 노드를 통하여 제2프리차지부에 연결된 제2스위치(MN2)를 포함하여 구성된다.In the NMOS charge transfer switch, one terminal is connected to the input terminal V IN , and the other terminal is connected to one terminal of the first couple switch MP1 that forms a coupled PMOS charge transfer switch through an N3 node, and a gate is connected to the NMOS charge transfer switch. A first switch MN1 connected to the first precharge unit through the N1 node, and connected between the input terminal V IN and the second couple switch MP2 in the same structure corresponding to the first switch; Is configured to include a second switch MN2 connected to a second precharge unit through the N2 node.

상기 커플드 PMOS 전하전달스위치는 일 단자가 상기 N3 노드를 통하여 상기 제1스위치(MN1)에 연결되고 다른 일 단자가 출력단(VOUT)에 연결된 제1커플드스위치(MP1)와, 상기 제1커플드스위치에 상응하는 동일 구조로 일 단자가 N4 노드를 통하여 상기 제2스위치(MN2)에 연결되고 다른 일 단자가 출력단(VOUT)에 연결된 제2커플드스위치(MP2)를 포함하여 구성된다. 이때, 상기 제1커플드스위치(MP1)의 게이트는 상기 N4 노드에 연결되고 상기 제2커플드스위치치(MP2)의 게이트는 상기 N3 노드에 연결되어 “X”자 형태로 서로 교차하여, 상기 N3 노드와 N4 노드의 전압준위가 상기 제2커플드스위치(MP2)와 제1커플드스위치(MP1)의 게이트에 인가되도록 구성된다.The coupled PMOS charge transfer switch includes a first coupled switch MP1 having one terminal connected to the first switch MN1 through the N3 node and the other terminal connected to an output terminal V OUT , and the first coupled switch. The same structure corresponding to the coupled switch is configured to include a second couple switch MP2 having one terminal connected to the second switch MN2 through an N4 node and the other terminal connected to an output terminal V OUT . . In this case, the gate of the first couple switch (MP1) is connected to the N4 node and the gate of the second couple switch value (MP2) is connected to the N3 node to cross each other in the form of "X", The voltage levels of the node N3 and the node N4 are configured to be applied to the gates of the second couple switch MP2 and the first couple switch MP1.

상기 바이어싱 회로는 상기 각 전하전달스위치에 연결되어 몸체전압(Body voltage)을 소스노드 전압에 전기적으로 연결함으로써, 몸체 효과에 따른 문턱전압의 증가를 방지하고 전하손실에 의한 래치업(Latch-up) 현상을 방지할 수 있는 벌 크 포텐셜 바이어싱(Bulk-Potential Biasing) 회로로 구성된다.The biasing circuit is connected to each of the charge transfer switches to electrically connect a body voltage to a source node voltage, thereby preventing an increase in a threshold voltage due to a body effect and latching-up due to charge loss. It is composed of bulk-potential biasing circuit to prevent the phenomenon.

이러한 바이어싱 회로는 상기 제1스위치(MN1)의 양 단자간에 연결된 제1바이어싱부(MN3, MN4)(310)와, 상기 제2스위치(MN2)의 양 단자간에 연결된 제2바이어싱부(MN5, MN6)(320)와, 상기 제1커플드스위치(MP1)의 양 단자간에 연결된 제3바이어싱부(MP3, MP4)(330)와, 상기 제2커플드스위치(MP2)의 양 단자간에 연결된 제4바이어싱부(MP5, MP6)(340)를 포함하여 구성된다.The biasing circuit includes first biasing units MN3 and MN4 310 connected between both terminals of the first switch MN1, and a second biasing unit MN5 connected between both terminals of the second switch MN2. MN6) 320, a third biasing unit (MP3, MP4) 330 connected between both terminals of the first couple switch (MP1), and a second connection between both terminals of the second couple switch (MP2) It comprises a four biasing section (MP5, MP6) (340).

그에 따라, 상기 제1바이어싱부(MN3, MN4)(310)는 하나의 노드가 제1스위치의 일 단자에서 입력단(VIN)에 연결되고 다른 하나의 노드는 상기 제1스위치의 다른 일 단자에서 N3 노드에 연결되며, 상기 제2바이어싱부(MN5, MN6)(320)는 하나의 노드가 제2스위치의 일 단자에서 입력단(VIN)에 연결되고 다른 하나의 노드는 상기 제2스위치의 다른 일 단자에서 N4 노드에 연결된다.Accordingly, the first biasing units MN3 and MN4 310 have one node connected to the input terminal V IN at one terminal of the first switch and the other node at the other terminal of the first switch. It is connected to the node N3, the second biasing unit (MN5, MN6) 320 is one node is connected to the input terminal (V IN ) at one terminal of the second switch and the other node is the other of the second switch It is connected to the N4 node at one terminal.

또한, 상기 제3바이어싱부(MP3, MP4)(330)는 하나의 노드가 제1커플드스위치의 일 단자에서 상기 N3 노드에 연결되고 다른 하나의 노드는 상기 제1커플드스위치의 다른 일 단자에서 출력단(VOUT)에 연결되며, 상기 제4바이어싱부(MP5, MP6)(340)는 하나의 노드가 제2커플드스위치의 일 단자에서 상기 N4 노드에 연결되고 다른 하나의 노드는 상기 제2커플드스위치의 다른 일 단자에서 출력단(VOUT)에 연결된다.In addition, the third biasing unit (MP3, MP4) 330 has one node connected to the N3 node at one terminal of the first couple switch, and the other node is the other terminal of the first couple switch. Is connected to the output terminal (V OUT ), the fourth biasing unit (MP5, MP6) 340 is one node is connected to the N4 node at one terminal of the second couple switch and the other node is the first The other terminal of the two-coupled switch is connected to the output terminal (V OUT ).

상기 전하펌핑 커패시터는 상기 N1 노드에 일단이 연결되고 제1클럭신호(CLK0)가 인가되는 제1전하펌핑 커패시터(C1)와, 상기 N2 노드에 일단이 연결되 고 제4클럭신호(CLK3)가 인가되는 제2전하펌핑 커패시터(C2)와, 상기 N3 노드에 연결되고 제2클럭신호(CLK1)가 인가되는 제3전하펌핑 커패시터(C3)와, 상기 N4 노드에 연결되고 제3클럭신호(CLK2)가 인가되는 제4전하펌핑 커패시터(C4)를 포함하여 구성된다. 이때, 상기 전하펌핑 커패시터는 인가되는 클럭신호의 천이에 따라 연결된 노드를 각각 펌핑하게 된다.The charge pumping capacitor includes a first charge pumping capacitor C1 having one end connected to the N1 node and a first clock signal CLK0 applied thereto, and one end connected to the N2 node and a fourth clock signal CLK3 connected to the N2 node. The second charge pumping capacitor C2 is applied, the third charge pumping capacitor C3 is connected to the N3 node and the second clock signal CLK1 is applied, and the third clock signal CLK2 is connected to the N4 node. ) Is configured to include a fourth charge pumping capacitor (C4) is applied. In this case, the charge pumping capacitor pumps the connected nodes according to the transition of the clock signal.

상기 클럭 드라이버용 인버터는 종래의 컨트롤 로직에서 모든 전하펌프에 대하여 글로벌(Global) 형태로 구동하던 것을 배제하고, 오실레이션(oscillation) 주기를 줄일 수 있도록 로컬(Local) 형태로 구동할 수 있게 전하펌프단인 각 전하펌핑 커패시터 마다 분산 설치된 4개의 인버터를 포함하여 구성된다. 그에 따라 전하펌프의 클럭주기인 오실레이션 주기가 증가하는 것이 방지되어 동일한 전하펌프로 펌핑 전류(Pumping Current)를 증가시킬 수 있게 된다.The inverter for the clock driver excludes the driving of all the charge pumps in the global form in the conventional control logic, and the charge pump can be driven in the local form to reduce the oscillation period. Each charge pumping capacitor is provided with four inverters distributed distributedly. Accordingly, the oscillation period, which is the clock cycle of the charge pump, is prevented from increasing, thereby increasing the pumping current with the same charge pump.

이때, 상기 클럭 드라이버용 인버터를 통하여 입력되는 4개의 클럭신호(CLK0, CLK1, CLK2, CLK3)는 상기 컨트롤 로직부에서 생성된 구동로직에 의해 중첩되지 않는 비중첩 클럭 신호이며, 상기 제1클럭신호(CLK0)와 제3클럭신호(CLK2)는 비중첩되는 시간을 제외하고는 기본적으로 같은 위상을 갖도록 구성된다. 또한 4개의 클럭신호의 스위칭 전압은 0V ~ VDD 인 것이 바람직하다.In this case, the four clock signals CLK0, CLK1, CLK2, and CLK3 input through the clock driver inverter are non-overlapping clock signals not overlapped by the driving logic generated by the control logic unit, and the first clock signal. CLK0 and the third clock signal CLK2 are basically configured to have the same phase except for the non-overlapping time. In addition, the switching voltages of the four clock signals are preferably 0V to VDD.

다음에는 이와 같이 구성된 본 발명에 따른 크로스 커플 전하펌프방식의 저전압 DRAM용 고전압 발생기의 동작을 정상상태(Steady state)에서의 각 노드별 전압을 나타내는 도 3의 타이밍도를 참조하여 설명한다.Next, the operation of the high voltage generator for the low voltage DRAM of the cross-coupled charge pump type according to the present invention configured as described above will be described with reference to the timing diagram of FIG. 3 showing the voltage of each node in the steady state.

이단(2-stage)으로 구성된 크로스 커플 전하펌프는 VDD 전압이 입력전압이고 VPP 전압이 출력전압이다. t1 구간에서 N3 노드가 제3전하펌핑 커패시터(C3)에 의해 2VDD로 펌핑되고 N1 노드가 VDD전압으로 프리차지되어 펌핑된 전하는 출력단(VOUT)으로 전달된다. N2 노드는 제2전하펌핑 커패시터(C2)에 의해 2VDD가 되어 N4 노드를 프리차지시키게 된다.In the two-stage cross-coupled charge pump, the VDD voltage is the input voltage and the VPP voltage is the output voltage. In the period t1, the N3 node is pumped to 2VDD by the third charge pumping capacitor C3, and the N1 node is precharged to the VDD voltage, and the pumped charge is transferred to the output terminal V OUT . The N2 node becomes 2VDD by the second charge pumping capacitor C2 to precharge the N4 node.

t4 구간은 N1 노드가 2VDD가 되어 N3 노드를 프리차지하고 N4 노드는 제4전하펌핑 커패시터(C4)에 의해 2VDD로 펌핑된다. 이때, N2 노드는 VDD전압이므로 N4 노드에 펌핑된 전하는 출력단(VOUT)으로 전달된다. t2, t3, t5, t6 구간은 클럭신호들의 중첩을 피하기 위해 제2클럭신호(CLK1)와 제3클럭신호(CLK2)가 하이(High)에서 로우(Low)상태로 스위칭하기 전에 제1클럭신호(CLK0)와 제4클럭신호(CLK3)가 로우에서 하이상태로 스위칭하도록 구성된다.In the t4 section, the N1 node becomes 2VDD and precharges the N3 node, and the N4 node is pumped to 2VDD by the fourth charge pumping capacitor C4. At this time, since the N2 node is the VDD voltage, the charge pumped to the N4 node is transferred to the output terminal V OUT . In the periods t2, t3, t5, and t6, the first clock signal before the second clock signal CLK1 and the third clock signal CLK2 switches from high to low to avoid overlapping clock signals. CLK0 and the fourth clock signal CLK3 are configured to switch from low to high.

그리고 t1로 표시된 구간동안 N4 노드의 펌핑된 양전하는 제2커플드스위치(MP2)를 통하여 출력단(VOUT)으로 전달된다. 따라서 전하 펌핑은 한주기 동안 2번 발생하게 되고 출력전압은 2VDD로 펌핑된 전압을 유지하게 된다.The pumped positive charge of the N4 node is transferred to the output terminal V OUT through the second couple switch MP2 during the period indicated by t1. Therefore, charge pumping occurs twice in one cycle and the output voltage is maintained at 2VDD.

또한, 제1스위치(MN1)가 오프(OFF)된 이후 제3전하펌핑 커패시터(C3)에 의해 전하펌핑이 일어나고, 제2스위치(MN2)가 오프(OFF)된 이후에 제4전하펌핑 커패시터(C4)에 의해 전하펌핑이 일어나므로, 펌핑된 양전하가 NMOS 전하전달스위치인 제1 및 제2스위치(MN1, MN2)를 통해 빠져나가는 것을 방지하여 펌핑전류를 증가시키게 된다.In addition, charge pumping occurs by the third charge pumping capacitor C3 after the first switch MN1 is turned off and fourth charge pumping capacitor after the second switch MN2 is turned off. Since charge pumping occurs by C4), the pumped positive charge is prevented from escaping through the first and second switches MN1 and MN2 which are NMOS charge transfer switches, thereby increasing the pumping current.

이와 같이 구성된 본 발명에 따른 크로스 커플 전하펌프방식의 저전압 DRAM 용 고전압 발생기의 개선효과를 확인하기 위해, 0.18㎛ Triple-Well CMOS 공정을 이용하여 본 발명에 따른 고전압 발생기를 제작한 후 측정한 펌핑전류(Pumping Current)인 Ipp와, 펌핑효율(Pumping Efficiency), 및 파워효율(Power Efficiency)을 비교한 값을 표 1에 나타냈다.In order to confirm the improvement effect of the high voltage generator for the low voltage DRAM of the cross-coupled charge pump type according to the present invention configured as described above, the pumping current measured after fabricating the high voltage generator according to the present invention using a 0.18 μm Triple-Well CMOS process Table 1 shows a comparison of Ipp, which is (Pumping Current), Pumping Efficiency, and Power Efficiency.

조건Condition VDD = 1.5V, SS mode, Temp = 60℃VDD = 1.5V, SS mode, Temp = 60 ℃ 항목Item 종래 고전압발생기Conventional high voltage generator 본 발명에 따른 고전압발생기High voltage generator according to the present invention 클럭주기(Tosc)Clock period (Tosc) 43㎱43㎱ 43㎱43㎱ 펌핑전류(Ipp)Pumping Current (Ipp) 575.2㎂575.2㎂ 718.6㎂718.6㎂ 펌핑효율Pumping efficiency 26.88%26.88% 28.85%28.85% 파워효율Power efficiency 59.13%59.13% 63.47%63.47%

이때, 클럭주기(Tosc)는 43㎱이고, VDD전압은 1.5V NMOS Slow와 PMOS Slow, 온도는 60℃에서 기존의 전하펌프를 사용한 종래 고전압발생기와, 본 발명에 따른 크로스 커플 전하펌프를 사용한 고전압발생기를 비교하였다. 그 결과 가혹(Worst case simulation)조건에서 본 발명에 따른 크로스 커플 전하펌프를 사용한 고전압 발생기의 펌핑전류(Ipp)와 파워효율이 현저히 향상된 것을 확인할 수 있다.At this time, the clock period (Tosc) is 43㎱, the VDD voltage is 1.5V NMOS Slow and PMOS Slow, the temperature is 60 ℃ the conventional high voltage generator using the conventional charge pump, and the high voltage using the cross-coupled charge pump according to the present invention Generators were compared. As a result, it can be seen that the pumping current (Ipp) and power efficiency of the high voltage generator using the cross-coupled charge pump according to the present invention are significantly improved under the worst case simulation condition.

이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.The technical spirit of the present invention has been described above with reference to the accompanying drawings, but this is by way of example only and not by way of limitation to the present invention. In addition, it is apparent that any person having ordinary knowledge in the technical field to which the present invention belongs may make various modifications and imitations without departing from the scope of the technical idea of the present invention.

도 1은 본 발명에 따른 저전압 DRAM용 고전압 발생기의 블록도,1 is a block diagram of a high voltage generator for a low voltage DRAM according to the present invention;

도 2는 본 발명에 따른 크로스 커플 전하펌프의 회로구성도,2 is a circuit diagram of a cross-coupled charge pump according to the present invention;

도 3은 본 발명에 따른 크로스 커플 전하펌프의 타이밍도,3 is a timing diagram of a cross-coupled charge pump according to the present invention;

도 4는 종래의 크로스 커플 전하펌프의 기본 회로도.4 is a basic circuit diagram of a conventional cross-coupled charge pump.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 - 프리차지 제어회로 210 - 제1프리차지부100-precharge control circuit 210-first precharge section

220 - 제2프리차지부 310 - 제1바이어싱부220-Second precharge part 310-First biasing part

320 - 제2바이어싱부 330 - 제3바이어싱부320-second biasing unit 330-third biasing unit

340 - 제4바이어싱부340-4th biasing unit

Claims (6)

일정 주기를 갖는 클럭신호에 의해 전하의 전달을 스위칭하는 전하전달스위치와, 상기 전하전달스위치에 연결되어 전하를 펌핑하는 전하펌핑 커패시터가 구비된 크로스 커플 전하펌프방식의 고전압 발생기에 있어서,In the high voltage generator of the cross-coupled charge pump type having a charge transfer switch for switching the transfer of charge by a clock signal having a predetermined period, and a charge pumping capacitor connected to the charge transfer switch to pump the charge, 상기 전하전달스위치는,The charge transfer switch, 입력단에 일 단자가 연결된 NMOS 전하전달스위치와, 출력단에 일 단자가 연결되고 공통 노드를 통해 상기 NMOS 전하전달스위치에 다른 일 단자가 연결된 커플드 PMOS 전하전달스위치를 포함하며,An NMOS charge transfer switch having one terminal connected to an input terminal, and a coupled PMOS charge transfer switch having one terminal connected to an output terminal and another terminal connected to the NMOS charge transfer switch through a common node, 입력전압이 인가되는 상기 NMOS 전하전달스위치의 각 게이트에는 대기모드시 각 스위치의 게이트를 전원전압으로 프리차지시키는 프리차지회로가 더 포함되어 구성되는 것을 특징으로 하는 크로스 커플 전하펌프방식의 저전압 DRAM용 고전압 발생기.Each gate of the NMOS charge transfer switch to which an input voltage is applied further includes a precharge circuit for precharging the gate of each switch to a power supply voltage in a standby mode. High voltage generator. 제1항에 있어서,The method of claim 1, 상기 프리차지회로는 상기 NMOS 전하전달스위치를 이루는 각 트랜지스터에 독립적으로 구비된 프리차지부로 구성되고,The precharge circuit includes a precharge unit independently provided in each transistor of the NMOS charge transfer switch, 상기 각 프리차지부는 전압원에 일 단자가 연결된 제1트랜지스터와, 접지전원에 일 단자가 연결된 제3트랜지스터, 및 상기 제1트랜지스터의 다른 일 단자와 제3트랜지스터의 다른 일 단자 사이에 연결된 제2트랜지스터를 포함하여 구성되며, 상기 제1트랜지스터와 제2트랜지스터의 공통단자는 상기 NMOS 전하전달스위치의 게이트와 전하펌핑 커패시터에 공통으로 연결되는 것을 특징으로 하는 크로스 커플 전하펌프방식의 저전압 DRAM용 고전압 발생기.Each precharge unit includes a first transistor having one terminal connected to a voltage source, a third transistor having one terminal connected to a ground power source, and a second transistor connected between another terminal of the first transistor and another terminal of the third transistor. And a common terminal of the first transistor and the second transistor is commonly connected to a gate of the NMOS charge transfer switch and a charge pumping capacitor. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 NMOS 전하전달스위치의 각 게이트에 일 단자가 연결되고 다른 일 단자는 상기 입력단에 연결된 제1 및 제2제어트랜지스터를 구비하며,One terminal is connected to each gate of the NMOS charge transfer switch, and the other terminal includes first and second control transistors connected to the input terminal. 상기 NMOS 전하전달스위치와의 연결노드를 이루는 제1 및 제2제어트랜지스터의 일 단자와 게이트가 “X”형태로 교차 연결되어, 상기 연결노드의 전압준위가 상기 제1 및 제2제어트랜지스터의 게이트로 인가되는 프리차지 제어회로를 더 포함하는 것을 특징으로 하는 크로스 커플 전하펌프방식의 저전압 DRAM용 고전압 발생기.One terminal and a gate of the first and second control transistors forming the connection node with the NMOS charge transfer switch are cross-connected in the form of an “X” so that the voltage level of the connection node is the gate of the first and second control transistors. A high voltage generator for a low voltage DRAM of a cross-coupled charge pump type, characterized in that it further comprises a precharge control circuit. 제3항에 있어서,The method of claim 3, 상기 전하전달스위치를 이루는 각 트랜지스터의 양 단자에 연결되어, 몸체전압을 소스노드 전압에 전기적으로 연결하는 벌크 포텐셜 바이어싱 회로로 이루어진 바이어싱부를 더 포함하는 것을 특징으로 하는 크로스 커플 전하펌프방식의 저전압 DRAM용 고전압 발생기.The low voltage of the cross-coupled charge pump method further comprises a biasing unit which is connected to both terminals of each transistor constituting the charge transfer switch, the bulk potential biasing circuit electrically connecting the body voltage to the source node voltage. High voltage generator for DRAM. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 전하펌핑 커패시터에 인가되는 클럭신호는 4개의 비중첩 클럭신호들로 구성된 것을 특징으로 하는 크로스 커플 전하펌프방식의 저전압 DRAM용 고전압 발생기.The clock signal applied to the charge pumping capacitor is a high voltage generator for a low voltage DRAM of a cross-coupled charge pump type, characterized in that consisting of four non-overlapping clock signals. 제5항에 있어서,The method of claim 5, 상기 클럭신호가 인가되는 각 전하펌핑 커패시터마다 분산 설치되어 클럭신호를 로컬 형태로 구동하는 클럭 드라이버용 인버터가 더 포함되어 구성되는 것을 특징으로 하는 크로스 커플 전하펌프방식의 저전압 DRAM용 고전압 발생기.And a clock driver inverter distributed in each charge pumping capacitor to which the clock signal is applied to drive the clock signal in a local form.
KR1020070139789A 2007-12-28 2007-12-28 Vpp generator for low voltage dram with cross coupled charge pump KR20090071860A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139789A KR20090071860A (en) 2007-12-28 2007-12-28 Vpp generator for low voltage dram with cross coupled charge pump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139789A KR20090071860A (en) 2007-12-28 2007-12-28 Vpp generator for low voltage dram with cross coupled charge pump

Publications (1)

Publication Number Publication Date
KR20090071860A true KR20090071860A (en) 2009-07-02

Family

ID=41329146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139789A KR20090071860A (en) 2007-12-28 2007-12-28 Vpp generator for low voltage dram with cross coupled charge pump

Country Status (1)

Country Link
KR (1) KR20090071860A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9369115B2 (en) 2014-04-07 2016-06-14 Samsung Electronics Co., Ltd. Voltage doubler and nonvolating memory device having the same
US9740231B2 (en) 2015-02-02 2017-08-22 SK Hynix Inc. Internal voltage generation circuit and semiconductor device including the same
US10340794B1 (en) 2018-06-21 2019-07-02 Linear Technology Llc Reverse capacitor voltage balancing for high current high voltage charge pump circuits
WO2020081139A1 (en) * 2018-10-16 2020-04-23 Silicon Storage Technology, Inc. Improved charge pump for use in non-volatile flash memory devices
CN118249797A (en) * 2024-05-30 2024-06-25 杭州万高科技股份有限公司 Capacitor bias diode circuit with voltage stabilizing charge pump and reference voltage generating circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9369115B2 (en) 2014-04-07 2016-06-14 Samsung Electronics Co., Ltd. Voltage doubler and nonvolating memory device having the same
US9740231B2 (en) 2015-02-02 2017-08-22 SK Hynix Inc. Internal voltage generation circuit and semiconductor device including the same
US10340794B1 (en) 2018-06-21 2019-07-02 Linear Technology Llc Reverse capacitor voltage balancing for high current high voltage charge pump circuits
WO2020081139A1 (en) * 2018-10-16 2020-04-23 Silicon Storage Technology, Inc. Improved charge pump for use in non-volatile flash memory devices
US10847227B2 (en) 2018-10-16 2020-11-24 Silicon Storage Technology, Inc. Charge pump for use in non-volatile flash memory devices
US11120881B2 (en) 2018-10-16 2021-09-14 Silicon Storage Technology, Inc. Charge pump for use in non-volatile flash memory devices
CN118249797A (en) * 2024-05-30 2024-06-25 杭州万高科技股份有限公司 Capacitor bias diode circuit with voltage stabilizing charge pump and reference voltage generating circuit

Similar Documents

Publication Publication Date Title
US7098725B2 (en) Multi stage voltage pump circuit
US7994845B2 (en) Switched-capacitor charge pumps
US7741898B2 (en) Charge pump circuit for high voltage generation
US6359501B2 (en) Charge-pumping circuits for a low-supply voltage
US7920018B2 (en) Booster circuit
US7365591B2 (en) Voltage generating circuit
JP4332450B2 (en) High voltage generator
US9634562B1 (en) Voltage doubling circuit and charge pump applications for the voltage doubling circuit
KR20080026612A (en) Efficient charge pump for a wide range of supply voltages
US6198340B1 (en) High efficiency CMOS pump circuit
US5412257A (en) High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
JP3469084B2 (en) High voltage generator for volatile semiconductor memory
KR20090071860A (en) Vpp generator for low voltage dram with cross coupled charge pump
US8421522B2 (en) High voltage generator and method of generating high voltage
KR100909837B1 (en) Unit charge pump
KR100883791B1 (en) High voltage generator and low voltage generator for driving gate line
KR100569602B1 (en) charge pumping circuit for high voltage generation
KR100926677B1 (en) Unit charge pump
KR100349349B1 (en) Charge pump circuit
KR100986099B1 (en) Charge pump with bulk potential biasing circuit
KR100802223B1 (en) Charge pump circuit for semiconductor device
KR102035085B1 (en) Cross-coupled charge pump circuit of eeprom
KR100238867B1 (en) Boosting circuits of semiconductor meory device
KR100587026B1 (en) Back-bias voltage generating circuit
KR20000043182A (en) High voltage generator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application