KR20090106035A - 신호전송라인에 형성되는 슬롯 패턴을 구비하는인쇄회로기판 - Google Patents

신호전송라인에 형성되는 슬롯 패턴을 구비하는인쇄회로기판 Download PDF

Info

Publication number
KR20090106035A
KR20090106035A KR1020080031516A KR20080031516A KR20090106035A KR 20090106035 A KR20090106035 A KR 20090106035A KR 1020080031516 A KR1020080031516 A KR 1020080031516A KR 20080031516 A KR20080031516 A KR 20080031516A KR 20090106035 A KR20090106035 A KR 20090106035A
Authority
KR
South Korea
Prior art keywords
signal transmission
transmission line
printed circuit
circuit board
slot pattern
Prior art date
Application number
KR1020080031516A
Other languages
English (en)
Other versions
KR101065279B1 (ko
Inventor
이용구
강경일
Original Assignee
(주)기가레인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)기가레인 filed Critical (주)기가레인
Priority to KR1020080031516A priority Critical patent/KR101065279B1/ko
Publication of KR20090106035A publication Critical patent/KR20090106035A/ko
Application granted granted Critical
Publication of KR101065279B1 publication Critical patent/KR101065279B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

신호전송라인에 형성되는 슬롯 패턴을 구비하는 인쇄회로기판이 개시된다. 본 발명의 실시예에 따른 인쇄회로기판은, 마이크로 스트립 라인 구조 또는 스트립 라인 구조의 신호전송라인에 형성되는 슬롯 패턴 영역을 구비한다. 슬롯 패턴 영역은, 상기 신호전송라인의 가장자리를 제외한 일부를 상기 신호전송라인의 두께만큼 에칭함으로써 형성된다. 본 발명의 실시예에 따른 인쇄회로기판은, 신호전송라인에 형성되는 슬롯 패턴을 구비함으로써, 신호전송라인의 손실을 줄일 수 있는 장점이 있다.

Description

신호전송라인에 형성되는 슬롯 패턴을 구비하는 인쇄회로기판{printed circuit board including slot pattern formed in the signal transmission line}
본 발명의 실시예는 인쇄회로기판에 관한 것으로써, 예를 들어 신호전송라인에 형성되는 슬롯 패턴을 구비하는 인쇄회로기판에 관한 것이다.
무선 통신기기들의 내부회로는 일반적으로 인쇄회로기판(printed circuit board: PCB)에 구현된다. 이러한 인쇄회로기판 기술은 비약적으로 발전하고 있으며, 현재에는 종래의 딱딱한 성질의 인쇄회로기판뿐만 아니라 자유로운 움직임이 가능한 연성회로기판(flexible PCB: FPCB)도 널리 사용되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 신호전송라인에 형성되는 슬롯 패턴을 구비하는 인쇄회로기판을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 인쇄회로기판은, 마이크로 스트립 라인 구조 또는 스트립 라인 구조의 신호전송라인에 형성되는 슬롯 패턴 영역을 구비한다. 슬롯 패턴 영역은, 상기 신호전송라인의 가장자리를 제외한 일부를 상기 신호전송라인의 두께만큼 에칭함으로써 형성된다.
슬롯 패턴 영역은, 상기 신호전송라인의 장축 방향으로 중앙을 따라 형성되는 띠 모양의 슬롯 패턴을 포함할 수 있다.
슬롯 패턴 영역은, 상기 신호전송라인의 장축 방향을 따라 형성되는 띠 모양의 제1슬롯 패턴; 및 상기 제1슬롯 패턴의 옆에 상기 신호전송라인의 장축 방향을 따라 형성되는 띠 모양의 제2슬롯 패턴을 포함할 수 있다.
슬롯 패턴 영역은, 상기 신호전송라인의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 신호전송라인을 에칭함으로써 형성되는 복수개의 제1서브 슬롯 패턴들을 포함할 수 있다.
본 발명의 실시예에 따른 인쇄회로기판은, 신호전송라인에 형성되는 슬롯 패턴을 구비함으로써, 신호전송라인의 손실을 줄일 수 있는 장점이 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
본 명세서에 개시된 인쇄회로기판(printed circuit board: PCB)은 일반적인 인쇄회로기판일 수도 있고, 연성 인쇄회로기판일 수도 있다.
도 1은 본 발명의 제1실시예에 따른 인쇄회로기판의 평면도이다.
도 2는 본 발명의 제1실시예에 따른 인쇄회로기판의 측면도이다.
도 1과 도 2를 참조하면, 본 발명의 제1실시예에 따른 인쇄회로기판(100)에서는, 마이크로 스트립 라인 구조의 신호전송라인(110)에 슬롯 패턴(150)을 형성시킨다. 즉, 본 발명의 제1실시예에 따른 인쇄회로기판(100)은, 제1그라운드 레이어(120), 제1유전체 레이어(125), 신호전송라인(110) 및 신호전송라인(110)에 형성되는 슬롯 패턴(150)을 구비한다.
제1그라운드 레이어(120), 제1유전체 레이어(125), 신호전송라인(110)은 순차적으로 적층되고, 동일한 방향으로 신장된다. 제1그라운드 레이어(120)는 금속성 물질(예를 들어, 구리)로 이루어지고, 접지에 연결된다. 제1유전체 레이어(125)는 유전 물질(예를 들어, 폴리-이미드)로 이루어진다. 신호전송라인(110)은 금속성 물질(예를 들어, 구리)로 이루어진다.
도 1을 참조하면, 슬롯 패턴(150)은 신호전송라인(110)의 장축 방향을 따라 띠 모양으로, 신호전송라인(110)의 두께만큼 에칭함으로써 형성된다. 도 2를 참조하면, 슬롯 패턴(150)을 형성하기 위하여 신호전송라인(110)의 두께만큼 에칭했기 때문에, 신호전송라인(110)은 제1신호전송패턴(112)과 제2신호전송패턴(114)으로 분리된다. 또한, 제1유전체 레이어(125)의 일부 영역이 제1신호전송패턴(112)과 제2신호전송패턴(114) 사이로 노출된다.
본 발명의 제1실시예에 따른 인쇄회로기판에서는, 슬롯 패턴(150)이 형성된 영역에서 신호전송라인(110)이 제1신호전송패턴(112)과 제2신호전송패턴(114)으로 분리되기 때문에, 전류가 제1신호전송패턴(112)의 양쪽 가장자리와 제2신호전송패턴(114)의 양쪽 가장자리로 분산되어 흐른다. 즉, 전류가 4군데(제1 및 제2신호전송패턴(112, 114)의 양쪽 가장자리들)로 분산되어 흐른다. 반면에, 슬롯 패턴이 형성되지 않은 인쇄회로기판에서는, 전류가 2군데(신호전송라인의 양쪽 가장자리)로 분산되어 흐른다. 그러므로, 본 발명의 제1실시예에 따른 인쇄회로기판(100)에서는 전류가 흐르는 면적이 상대적으로 커지고, 그에 따라 신호전송라인(110)의 손실이 줄어든다.
도 1과 도 2를 참조하면, 슬롯 패턴(150)은 신호전송라인(110)의 장축 방향으로 중앙을 따라 형성될 수 있다. 그러나, 슬롯 패턴(150)은 신호전송라인(110)의 가장자리에 접하여 형성되지 않는 한, 신호전송라인(110)의 중앙 이외의 영역에 형성될 수도 있다. 예를 들어, 슬롯 패턴(150)은 중앙에서 가장자리로 소정의 거리만큼 치우친 위치에서, 신호전송라인(110)의 장축 방향을 따라 띠 모양으로 형성될 수도 있다.
다시 도 1을 참조하면, 본 발명의 제1실시예에 따른 인쇄회로기판은, 제1접촉부(172)와 제2접촉부(174)를 더 구비할 수 있다. 제1접촉부(172)와 제2접촉부(174)는 신호전송라인(110)의 끝단에 연결되고 신호전송라인(110)과 일체로 형성될 수 있다. 제1접촉부(172)와 제2접촉부(174)의 폭은 신호전송라인(110)의 폭보다 넓을 수 있다.
다시 도 1을 참조하면, 본 발명의 제1실시예에 따른 인쇄회로기판은, 제1연결부(182)와 제2연결부(184)를 더 구비할 수 있다.
도 3은 본 발명의 제1실시예에 따른 인쇄회로기판의 변형예이다.
도 3에 도시된 인쇄회로기판에서는, 스트립 라인 구조의 신호전송라인(110)에 슬롯 패턴(150)을 형성시킨다. 즉, 도 3에 도시된 인쇄회로기판은, 제1그라운드 레이어(120), 제1유전체 레이어(125), 신호전송라인(110), 본딩 시트(132, 134), 제2유전체 레이어(145), 제2그라운드 레이어(140), 및 슬롯 패턴(150)을 구비한다.
도 2에 도시된 인쇄회로기판에 비하여, 도 3에 도시된 인쇄회로기판은 본딩 시트(132, 134), 제2유전체 레이어(145), 제2그라운드 레이어(140)를 더 구비한다. 제2그라운드 레이어(140)는 금속성 물질(예를 들어, 구리)로 이루어지고, 접지에 연결된다. 제2유전체 레이어(145)는 유전 물질(예를 들어, 폴리-이미드)로 이루어진다. 본딩 시트(132, 134)는 제2유전체 레이어(145)와 제2그라운드 레이어(140)를 신호전송라인(110)에 접합시킨다.
도 3에 도시된 인쇄회로기판은 스트립 라인 구조의 신호전송라인(110)에 슬롯 패턴(150)을 형성시키는 점을 제외하면, 도 1과 도 2에 도시된 인쇄회로기판과 유사하므로, 그에 관한 상세한 설명은 생략된다.
도 3에 도시된 인쇄회로기판에서도, 전류가 제1신호전송패턴(112)의 양쪽 가장자리와 제2신호전송패턴(114)의 양쪽 가장자리로(총 4군데) 분산되어 흐르기 때문에, 전류가 흐르는 면적이 상대적으로 커지고 신호전송라인(110)의 손실이 줄어든다.
도 4는 본 발명의 제2실시예에 따른 인쇄회로기판의 평면도이다.
도 4에 도시된 본 발명의 제2실시예에 따른 인쇄회로기판(400)에 대해서는, 도 1에 도시된 본 발명의 제1실시예에 따른 인쇄회로기판(100)과 다른 점을 중심으로 설명한다.
도 1에 도시된 본 발명의 제1실시예에 따른 인쇄회로기판(100)은, 띠 모양을 가지는 하나의 슬롯 패턴(150)을 구비한다.
한편, 도 4를 참조하면, 본 발명의 제2실시예에 따른 인쇄회로기판(400)은, 신호전송라인(410)의 장축 방향을 따라 병렬로 배치되는 2개의 슬롯 패턴(450, 452)을 구비한다. 제1슬롯 패턴(450)은 신호전송라인(410)의 장축 방향을 따라 띠 모양으로 형성된다. 제2슬롯 패턴(452)은 제1슬롯 패턴(450)의 옆에 신호전송라인(410)의 장축 방향을 따라 띠 모양으로 형성된다. 제1슬롯 패턴(450)과 제2슬롯 패턴(452)은, 신호 전송 라인(410)의 단축 방향으로 소정의 거리만큼 떨어져서 형성될 수 있다.
제1슬롯 패턴(450)과 제2슬롯 패턴(452)은 신호전송라인(410)의 두께만큼 에칭함으로써 형성된다. 그러므로, 제1 및 제2슬롯 패턴(450, 452)이 형성된 영역에서, 신호전송라인(410)은 3개의 신호전송패턴으로 분리된다. 그에 따라, 전류는 총 6군데(각각의 신호전송패턴의 양쪽 가장자리)로 분산되어 흐르기 때문에, 신호전송라인(410)의 손실은 줄어든다.
도 4에는 2개의 슬롯 패턴(450, 452)이 형성되는 모습이 도시되지만, 슬롯 패턴의 개수는 2개에 한정되지 않는다. 즉, 제1슬롯 패턴(450) 또는 제2슬롯 패 턴(452)의 옆에 하나 이상의 슬롯 패턴이 병렬로 배치될 수도 있다.
도 4(a)에는, 제1 및 제2슬롯 패턴(450, 452)이 신호전송라인(410)을 균등하게 3등분하는 것으로 도시되었으나, 신호전송라인(410)을 균등하게 3등분하지 않을 수도 있다. 이 경우, 3개의 신호전송패턴의 단축 방향 폭은 서로 달라질 것이다.
도 4에는, 2개의 띠 모양의 슬롯 패턴(450, 452)이 마이크로 스트립 라인 구조의 신호전송라인(410)에 형성되는 것으로 도시되었다. 그러나, 2개의 띠 모양의 슬롯 패턴은 스트립 라인 구조의 신호전송라인에도 형성될 수 있다. 스트립 라인 구조의 신호전송라인에 형성되는 모습은, 도 3, 도 4를 참조하여 이해할 수 있을 것이므로, 그에 관한 자세한 설명은 생략된다.
도 4에 도시된 제1접촉부(472), 제2접촉부(474), 제1연결부(482)와 제2연결부(484)는, 도 1에 도시된 구성요소들에 대응되므로, 그에 관한 자세한 설명은 생략된다.
도 5는 본 발명의 제3실시예에 따른 인쇄회로기판의 평면도이다.
도 5에 도시된 본 발명의 제3실시예에 따른 인쇄회로기판(500)에 대해서는, 도 1에 도시된 본 발명의 제1실시예에 따른 인쇄회로기판(100)과 다른 점을 중심으로 설명한다.
도 1에 도시된 본 발명의 제1실시예에 따른 인쇄회로기판(100)의 슬롯 패턴(150)은 띠 모양을 가진다.
한편, 도 5를 참조하면, 본 발명의 제3실시예에 따른 인쇄회로기판(500)은, 복수개의 제1서브 슬롯 패턴들(551, 552, …, 55n)을 구비한다. 제1서브 슬롯 패턴 들(551, 552, …, 55n)은, 신호전송라인(510)의 두께만큼 신호전송라인(510)을 에칭함으로써 형성되고, 신호전송라인(510)의 장축 방향을 따라 소정의 간격을 두고 일렬로 형성될 수 있다.
도 5를 참조하면, 제1서브 슬롯 패턴들(551, 552, …, 55n)은, 신호전송라인(510)의 장축 방향으로 중앙을 따라 형성될 수 있다. 그러나, 제1서브 슬롯 패턴들(551, 552, …, 55n)은 신호전송라인(510)의 가장자리에 접하여 형성되지 않는 한, 신호전송라인(510)의 중앙 이외의 영역에 형성될 수도 있다. 예를 들어, 제1서브 슬롯 패턴들(551, 552, …, 55n)은 중앙에서 가장자리로 소정의 거리만큼 치우친 위치에서, 신호전송라인(510)의 장축 방향을 따라 소정의 간격을 두고 일렬로 형성될 수도 있다.
제1서브 슬롯 패턴들(551, 552, …, 55n)은 신호전송라인(510)의 두께만큼 에칭함으로써 형성되기 때문에, 제1서브 슬롯 패턴들(551, 552, …, 55n)이 형성된 영역에서 신호전송라인(510)은 2개의 신호전송패턴(미도시)으로 분리된다. 그에 따라, 전류는 총 4군데(각각의 신호전송패턴의 양쪽 가장자리)로 분산되어 흐르기 때문에, 신호전송라인(510)의 손실은 줄어든다.
도 5에는, 제1서브 슬롯 패턴들(551, 552, …, 55n)이 마이크로 스트립 라인 구조의 신호전송라인(510)에 형성되는 것으로 도시되었다. 그러나, 제1서브 슬롯 패턴들(551, 552, …, 55n)은 스트립 라인 구조의 신호전송라인에도 형성될 수 있다. 스트립 라인 구조의 신호전송라인에 형성되는 모습은, 도 3과 도 5를 참조하여 이해할 수 있을 것이므로, 그에 관한 자세한 설명은 생략된다.
도 5에는 일렬로 형성되는 제1서브 슬롯 패턴들(551, 552, …, 55n)이 도시되지만, 제1서브 슬롯 패턴들(551, 552, …, 55n)의 옆에 일렬로 형성되는 제2서브 슬롯 패턴들(미도시)이 더 구비될 수 있다. 제2서브 슬롯 패턴들(미도시)은, 제1서브 슬롯 패턴들(551, 552, …, 55n)의 옆에, 신호전송라인(510)의 장축 방향을 따라 소정의 간격을 두고 일렬로 형성될 수 있다.
도 5에 도시된 제1접촉부(572), 제2접촉부(574), 제1연결부(582)와 제2연결부(584)는, 도 1에 도시된 구성요소들에 대응되므로, 그에 관한 자세한 설명은 생략된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 제1실시예에 따른 인쇄회로기판의 평면도이다.
도 2는 본 발명의 제1실시예에 따른 인쇄회로기판의 측면도이다.
도 3은 본 발명의 제1실시예에 따른 인쇄회로기판의 변형예이다.
도 4는 본 발명의 제2실시예에 따른 인쇄회로기판의 평면도이다.
도 5는 본 발명의 제3실시예에 따른 인쇄회로기판의 평면도이다.

Claims (11)

  1. 한 방향으로 신장되는 제1그라운드 레이어;
    상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어와 동일한 방향으로 신장되는 제1유전체 레이어;
    상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어와 동일한 방향으로 신장되는 신호전송라인; 및
    상기 신호전송라인의 장축 방향으로, 상기 신호전송라인의 가장자리를 제외한 일부를 상기 신호전송라인의 두께만큼 에칭함으로써 형성되는 슬롯 패턴 영역을 구비하는 것을 특징으로 하는 인쇄회로기판.
  2. 제1항에 있어서, 상기 인쇄회로기판은,
    상기 신호전송라인 위에 배치되는 본딩 시트;
    상기 본딩 시트 위에 배치되는 제2유전체 레이어; 및
    상기 제2유전체 레이어 위에 배치되는 제2그라운드 레이어를 더 구비하는 것을 특징으로 하는 인쇄회로기판.
  3. 제1항 또는 제2항에 있어서, 상기 슬롯 패턴 영역은,
    상기 신호전송라인의 장축 방향을 따라 형성되는 띠 모양의 슬롯 패턴을 포함하는 것을 특징으로 하는 인쇄회로기판.
  4. 제3항에 있어서, 상기 슬롯 패턴은,
    상기 신호전송라인의 장축 방향으로 중앙을 따라, 띠 모양으로 에칭함으로써 형성되는 것을 특징으로 하는 인쇄회로기판.
  5. 제1항 또는 제2항에 있어서, 상기 슬롯 패턴 영역은,
    상기 신호전송라인의 장축 방향을 따라 형성되는 띠 모양의 제1슬롯 패턴; 및
    상기 제1슬롯 패턴의 옆에 상기 신호전송라인의 장축 방향을 따라 형성되는 띠 모양의 제2슬롯 패턴을 구비하는 것을 특징으로 하는 인쇄회로기판.
  6. 제5항에 있어서, 상기 슬롯 패턴 영역은,
    상기 제1슬롯 패턴 또는 상기 제2슬롯 패턴의 옆에 상기 신호전송라인의 장축 방향을 따라 형성되는 하나 이상의 슬롯 패턴을 더 구비하는 것을 특징으로 하는 인쇄회로기판.
  7. 제5항에 있어서, 상기 제1슬롯 패턴과 상기 제2슬롯 패턴은,
    상기 신호 전송 라인의 단축 방향으로 소정의 거리만큼 떨어져서 형성되는 것을 특징으로 하는 인쇄회로기판.
  8. 제1항 또는 제2항에 있어서, 상기 슬롯 패턴 영역은,
    상기 신호전송라인의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 신호전송라인을 에칭함으로써 형성되는 복수개의 제1서브 슬롯 패턴들을 구비하는 것을 특징으로 하는 인쇄회로기판.
  9. 제8항에 있어서, 상기 제1서브 슬롯 패턴들은,
    상기 신호전송라인의 장축 방향으로 중앙을 따라, 형성되는 것을 특징으로 하는 인쇄회로기판.
  10. 제8항에 있어서, 상기 슬롯 패턴 영역은,
    상기 제1서브 슬롯 패턴들의 옆에, 상기 신호전송라인의 장축 방향을 따라 소정의 간격을 두고 일렬로, 상기 신호전송라인을 에칭함으로써 형성되는 복수개의 제2서브 슬롯 패턴들을 더 구비하는 것을 특징으로 하는 인쇄회로기판.
  11. 제1항 또는 제2항에 있어서, 상기 인쇄회로 기판은,
    연성(flexible) 인쇄회로 기판인 것을 특징으로 하는 인쇄회로기판.
KR1020080031516A 2008-04-04 2008-04-04 신호전송라인에 형성되는 슬롯 패턴을 구비하는인쇄회로기판 KR101065279B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080031516A KR101065279B1 (ko) 2008-04-04 2008-04-04 신호전송라인에 형성되는 슬롯 패턴을 구비하는인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080031516A KR101065279B1 (ko) 2008-04-04 2008-04-04 신호전송라인에 형성되는 슬롯 패턴을 구비하는인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20090106035A true KR20090106035A (ko) 2009-10-08
KR101065279B1 KR101065279B1 (ko) 2011-09-16

Family

ID=41535693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080031516A KR101065279B1 (ko) 2008-04-04 2008-04-04 신호전송라인에 형성되는 슬롯 패턴을 구비하는인쇄회로기판

Country Status (1)

Country Link
KR (1) KR101065279B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383745B1 (ko) * 2012-01-09 2014-04-10 주식회사 기가레인 다중대역 안테나 성능개선을 위한 인쇄회로기판을 이용한 고주파 전송선로
KR101416159B1 (ko) * 2013-09-06 2014-07-14 주식회사 기가레인 접촉 패드를 구비하는 인쇄회로기판
WO2017126750A1 (en) * 2016-01-22 2017-07-27 Lg Electronics Inc. Circuit structure and mobile terminal

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102337398B1 (ko) * 2015-03-18 2021-12-09 주식회사 기가레인 연성회로기판
KR102442838B1 (ko) 2015-09-24 2022-09-15 주식회사 기가레인 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467100A (en) * 1993-08-09 1995-11-14 Trw Inc. Slot-coupled fed dual circular polarization TEM mode slot array antenna
KR20060095372A (ko) * 2005-02-28 2006-08-31 엘지이노텍 주식회사 전방향 방사 구조를 가지는 안테나
KR100820544B1 (ko) * 2006-08-29 2008-04-07 엘지이노텍 주식회사 Rfid 태그 및 그 안테나

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383745B1 (ko) * 2012-01-09 2014-04-10 주식회사 기가레인 다중대역 안테나 성능개선을 위한 인쇄회로기판을 이용한 고주파 전송선로
KR101416159B1 (ko) * 2013-09-06 2014-07-14 주식회사 기가레인 접촉 패드를 구비하는 인쇄회로기판
WO2017126750A1 (en) * 2016-01-22 2017-07-27 Lg Electronics Inc. Circuit structure and mobile terminal
US10117325B2 (en) 2016-01-22 2018-10-30 Lg Electronics Inc. Circuit structure having two transmission lines separated by a guard pattern defined by a first longitudinal pattern and second patterns orthogonal to the first pattern

Also Published As

Publication number Publication date
KR101065279B1 (ko) 2011-09-16

Similar Documents

Publication Publication Date Title
KR100987191B1 (ko) 신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판
EP0534566B1 (en) Terminal structure of flexible printed circuit board
US8013254B2 (en) Printed circuit board
US20120097433A1 (en) Signal line and circuit substrate
KR101065279B1 (ko) 신호전송라인에 형성되는 슬롯 패턴을 구비하는인쇄회로기판
US8018296B2 (en) Printed circuit board having a plurality of angled differential pairs of transmission lines
KR101416159B1 (ko) 접촉 패드를 구비하는 인쇄회로기판
US20120270423A1 (en) Male connector block, female connector block, and connector
US8334462B2 (en) Wired circuit board assembly sheet including striated portions for enhancing rigidity
KR100958268B1 (ko) 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판
JP4640819B2 (ja) 配線回路基板
US8071885B2 (en) Printed circuit board
KR102347785B1 (ko) 안테나 모듈
JP2005101082A (ja) ランドパターン構造
JP5107024B2 (ja) 両面フレキシブルプリント基板
US20050092519A1 (en) Partially flexible circuit board
JP6018462B2 (ja) アンテナおよび無線通信装置
JP2009206259A (ja) プリント基板、及び電子機器
CN218103631U (zh) 电路板拼板及pcb单板
JP2006074418A (ja) チップアンテナ、回路およびチップアンテナの製造方法
KR20180017675A (ko) 코일 모듈
JPH10190157A (ja) フレキシブルプリント基板
JP4289564B2 (ja) 電気接続部材
KR20220098736A (ko) 배선 회로 기판 및 그 제조 방법
WO2008023405A1 (fr) Carte imprimée souple

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140605

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160608

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 7