CN218103631U - 电路板拼板及pcb单板 - Google Patents
电路板拼板及pcb单板 Download PDFInfo
- Publication number
- CN218103631U CN218103631U CN202221764837.XU CN202221764837U CN218103631U CN 218103631 U CN218103631 U CN 218103631U CN 202221764837 U CN202221764837 U CN 202221764837U CN 218103631 U CN218103631 U CN 218103631U
- Authority
- CN
- China
- Prior art keywords
- impedance test
- circuit board
- test strip
- impedance
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本申请提出了一种电路板拼板及PCB单板。电路板拼板包括拼接的多个单板,各个单板包括布线区和设置于布线区侧方的边缘区,各个单板在边缘区设置有至少一阻抗测试条,至少一阻抗测试条均与布线区相对间隔设置,即阻抗测试条与布线区的走线独立开来,布线区的走线和位于同一层的阻抗测试条的阻抗相同。本申请在电路板拼板的各个单板的边缘区均设置阻抗测试条,即使将电路板拼板分割,分割得到的各个单板也分别具有阻抗测试条,从而可以对各个单板进行单独的阻抗检测,有利于各个单板的阻抗一致性检测。
Description
技术领域
本申请涉及电路板设计领域,具体涉及一种电路板拼板及PCB单板。
背景技术
生产厂家通常首先生成一块由多个PCB单板拼接而成的大电路板,即通常所说的电路板拼板,然后再将该电路板拼板分割成多块PCB单板,再进行运输、销售、贴装电子元器件等后续进程。在分割电路板拼板之前,生产厂家通常会对电路板拼板进行走线阻抗测试以控制走线阻抗,于此电路板拼板中会设置阻抗测试条。当前,一块电路板拼板仅设置一条阻抗测试条,通过该条阻抗测试条的阻抗来表示整个电路板拼板的各个PCB单板的走线阻抗。但是,各个PCB单板的走线设计等情况不同,导致走线阻抗有差异,单块电路板拼板仅设置单条阻抗测试条的设计,难以实现对各个PCB单板进行单独的阻抗检测,不利于各个PCB单板的阻抗一致性检测。另外,分割电路板拼板时会将阻抗测试条分割并最终丢弃,即最终制得的PCB单板不具有阻抗测试条,导致后续进程也难以对各个PCB单板进行单独的阻抗检测。
实用新型内容
鉴于此,本申请提供一种电路板拼板及PCB单板,用于改善难以对电路板拼板的各个PCB单板进行单独的阻抗检测的问题。
本申请提供的一种电路板拼板,包括拼接的多个单板,各个单板包括布线区和设置于布线区侧方的边缘区,各个单板在边缘区设置有至少一阻抗测试条,至少一阻抗测试条均与布线区相对间隔设置,即阻抗测试条与布线区的走线独立开来,布线区的走线和位于同一层的阻抗测试条的阻抗相同。
可选地,边缘区包括第一结构层和第二结构层;第一结构层设置有阻抗测试条;第二结构层未设置阻抗测试条,但第二结构层设置有避空区,避空区暴露第一结构层的阻抗测试条。
可选地,边缘区设置阻抗测试条的层数与布线区设置走线的层数相同。
可选地,沿垂直于电路板拼板的方向,相邻结构层的阻抗测试条部分重叠或未重叠。
可选地,沿垂直于电路板拼板的方向,相邻结构层的阻抗测试条的焊盘未重叠。
可选地,各个结构层的阻抗测试条两端的焊盘、或者焊盘的邻近位置分别设置有对应的丝印标识。
可选地,阻抗测试条两端的焊盘之间的距离为D1,且0<D1≦1.3mm。
可选地,单个阻抗测试条包括弯折部和两个延伸部,两个延伸部之间通过弯折部连接,两个延伸部之间的距离为D2,且0<D2≦1.5mm。
可选地,阻抗测试条包括单端线和差分线中的至少一种。
本申请提供的一种PCB单板,包括一布线区和围设于布线区侧方的边缘区,边缘区设置有与布线区相对间隔的至少一阻抗测试条,布线区的走线和位于同一层的阻抗测试条的阻抗相同。
该PCB单板还可具有与前述电路板拼板的一个单板相同的结构,请参阅前述任一可选地结构设置方式,此处不再予以赘述。
如上所述,本申请在电路板拼板的各个单板的边缘区均设置阻抗测试条,即使将电路板拼板分割,分割得到的各个单板也分别具有阻抗测试条,从而可以对各个单板进行单独的阻抗检测,有利于各个单板的阻抗一致性检测。
附图说明
图1是本申请实施例提供的一种电路板拼板的结构俯视图;
图2是本申请实施例提供的一种单板的结构俯视图;
图3是本申请实施例提供的一种边缘区设置阻抗测试条的结构示意图;
图4是本申请实施例提供的另一种边缘区设置阻抗测试条的结构示意图;
图5是本申请实施例提供的又一种边缘区设置阻抗测试条的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合具体实施例及相应的附图,对本申请的技术方案进行清楚地描述。显然,下文所描述实施例仅是本申请的一部分实施例,而非全部的实施例。在不冲突的情况下,下述各个实施例及其技术特征可相互组合,且亦属于本申请的技术方案。
应理解,在本申请实施例的描述中,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅为便于描述本申请相应实施例的技术方案和简化描述,而非指示或暗示装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
请参阅图1所示,为本申请实施例提供的一种电路板拼板1,包括拼接的多个单板10。图1中仅示例性的展示出四个单板10,并不构成对本申请的限定。这些单板10的结构可以相同,也可以不相同。下文某些之处,以其中一个单板10为例描述这些单板10共同具有的结构设计。
请参阅图2所示,各个单板10包括布线区11和边缘区12。布线区11为单板10的功能区,在该区域内设置有单板10实现各种功能的电子元器件,例如芯片、电阻、电容、各种功率器件等,以及电性连接各种电子元器件的走线(图未示出)。边缘区12设置于布线区11的侧方,例如对于图1和图2所示的虚线所限定的整体上呈矩形的布线区11,单个单板10包括四个边缘区12,这四个边缘区12分别设置于布线区11的四个侧方。
相邻单板10之间的连接情况,可选地包括以下至少一种:
情况1、如图1所示,相邻两个单板10的边缘区12连接。
情况2、其中一单板10的布线区11和另一单板10的边缘区12连接。
在前述两种情况的基础上,电路板拼板1还可以存在另一种情况3,即相邻两个单板10的相邻侧方的布线区11连接。
相邻单板10之间的连接方式,可选地包括以下至少一种:
方式1、可以通过易分离连接部进行连接。易分离连接部的厚度小于电路板拼板1在其他区域的厚度,因此电路板拼板1在易分离连接部的结构强度较小,从而有利于相邻两个单板10沿该易分离连接部断开而分离,在实际场景中,用户可以徒手将电路板拼板1沿该易分离连接部掰断。
在一些场景中,易分离连接部可以为凹槽,凹槽的横截面形状包括但不限于为V型、矩形、梯形中的至少一种。电路板拼板1在凹槽处的厚度小于其他区域的厚度。在另一些场景中,易分离连接部可以为沿相邻单板10之间的侧边延伸走向排布的多个结构孔,例如通孔和/或盲孔。
方式2、相邻单板10之间连接且与任一单板10的边缘区12的结构相同。即,相邻单板10并未设置任何易分离结构,生产厂家可以沿相邻单板10的边缘区12的分界线进行切割,以此实现相邻单板10的分离。
在一些场景中,相邻单板10的边缘区12的分界线可以标识于电路板拼板1上,此时分界线是预先设定的;也可以未标识于电路板拼板1上,此时通过切割线路来限定相邻单板10的边缘区12的分界线。
请继续参阅图1和图2,各个单板10在边缘区12设置有至少一阻抗测试条13。例如,单个单板10的多个边缘区12设置有阻抗测试条13,任一个边缘区12设置有一条或多条阻抗测试条13。又例如,单个单板10的多个边缘区12设置有阻抗测试条13,但每一边缘区12仅设置有一条阻抗测试条13,这些阻抗测试条13可以位于同一或者不同的结构层。
应理解,图2所示的单板10仅在下侧方的边缘区12设置有一条阻抗测试条13,仅为示例性展示,以便于说明及理解本申请的方案。
对于单个单板10设有多层走线的场景,此时,布线区11设置有多个结构层,每一结构层设置有走线,相邻结构层之间设置有绝缘层,边缘区12设置阻抗测试条13的层数可以与布线区11设置走线的层数相同,即每一走线层均对应设置有阻抗测试条13,从而有利于检测每一层的走线阻抗。
或者,边缘区12仅部分结构层设置有阻抗测试条13,例如,未设置阻抗测试条13的结构层采用避空设计,此设计可以适用的场景包括但不限于:边缘区12在该结构层的尺寸无法布设预设尺寸的阻抗测试条13。以相邻两个结构层为例进行描述,边缘区12包括相邻的第一结构层121和第二结构层121;第一结构层121设置有阻抗测试条13;第二结构层122未设置有阻抗测试条13,但第二结构层122设置有避空区(未图示出),避空区暴露第一结构层121的阻抗测试条13,以此允许阻抗检测时探针可以电性接触阻抗测试条13。当然,对于阻抗测试条13设置有焊盘的场景,第二结构层122可以只暴露该阻抗测试条13的焊盘以允许探针电性接触焊盘即可,而阻抗测试条13除焊盘之外的部分可以不予以暴露。
对于单个单板10的多个结构层设置有阻抗测试条13的场景,沿垂直于电路板拼板1的方向,相邻结构层的阻抗测试条13可以部分重叠或者未重叠。请参阅图5所示,三个结构层的阻抗测试条13可以相互错开,不仅有利于各个阻抗测试条13的端部错开以便于与探针电性接触,而且可以避免阻抗检测过程中阻抗测试条13之间可能存在的相互干扰。
在单个单板10中,所有阻抗测试条13均与布线区11相对间隔设置,即阻抗测试条13均与布线区11的走线及任一电子元器件均独立设置,不存在电连接关系,但阻抗测试条13和布线区11的同层走线的阻抗相同。在实际场景中,阻抗测试条13可以与同层的走线通过同一道制程制得。
于此,对于电路板拼板1,各个单板10均设有独立的阻抗测试条13,从而可以对各个单板10进行单独的阻抗检测,有利于各个单板10的阻抗一致性检测。所谓阻抗一致性可以理解为:单个单板10实际测量的阻抗值与设计要求的阻抗值相同或差值位于第一预设阈值内,和/或,所有单板10实际测量的阻抗最大差值与设计要求的阻抗最大差值位于第二预设阈值内。
另外,即使将电路板拼板1分割,分割得到的各个单板10也分别具有阻抗测试条13,从而也可以对分割得到的各个单板10进行单独的阻抗检测,也可以有利于对分割后的各个单板10的阻抗一致性检测。
在实际场景中,阻抗测试条13的两端可以分别设置有焊盘,请参阅图3所示,分别称为第一焊盘131和第二焊盘132,其中一焊盘接地,另一焊盘与阻抗检测设备的探针电性连接。本文以第一焊盘131接地为例进行描述。各个焊盘可以暴露于所在的边缘区12,阻抗检测设备的探针分别与两个焊盘接触,阻抗检测设备测得的阻抗值即为对应阻抗测试条13的阻抗值。
第一焊盘131和第二焊盘132之间的距离为D1,可选地0<D1≦1.3mm,通过将焊盘之间的距离控制在该较小阈值内,可以有利于控制整个阻抗测试条13所占据尺寸,从而使得边缘区12的宽度较小。
为适应两个焊盘的设计,单个阻抗测试条13可以表现为弯折形态,如图3所示,单个阻抗测试条13包括弯折部13a和两个延伸部13b,两个延伸部13b之间通过弯折部13a连接。两个延伸部13b的长度可以相等,以此适应两个焊盘如图3中所示的相邻设置。两个延伸部13b之间的距离(即沿图中竖直方向的最大距离)为D2,可选地0<D2≦1.5mm,同样可以有利于控制整个阻抗测试条13所占据尺寸,从而使得边缘区12的宽度较小。
对于单个单板10的多个结构层设置有阻抗测试条13的场景,沿垂直于电路板拼板1的方向,相邻结构层的阻抗测试条13的焊盘可以未重叠。请参阅图5所示,三个结构层的阻抗测试条13的第一焊盘131相互错开,例如均沿图中水平方向依次间隔设置,三个第二焊盘131也沿水平方向依次间隔设置以此相互错开,从而有利于各个焊盘与探针电性接触。
进一步,可选地,各个结构层的阻抗测试条13两端的焊盘、或者焊盘的邻近位置分别设置有对应的丝印标识,从而便于与探针的快速电性接触。例如,对于图5所示的三个结构层的阻抗测试条13,为最上层的阻抗测试条13的第一焊盘131设置丝印标识“L1G”、第二焊盘132设置丝印标识“L1V”,为中间层的阻抗测试条13的第一焊盘131设置丝印标识“L2G”、第二焊盘132设置丝印标识“L2V”,为最下层的阻抗测试条13的第一焊盘131设置丝印标识“L3G”、第二焊盘132设置丝印标识“L3V”。
本申请的阻抗测试条13包括单端线和差分线中的至少一种。如图3所示,单端线为一根走线,共计包括两个焊盘;而如图4所示的差分线包括两根走线,每一根走线的两端包括两个焊盘,共计设置有四个焊盘。差分线用于差分信号的传输,具体结构可参阅现有技术,本申请不予以赘述。
本申请还提供的一种PCB单板,包括一布线区和围设于布线区侧方的边缘区,边缘区设置有与布线区相对间隔的至少一阻抗测试条,布线区的走线和位于同一层的阻抗测试条的阻抗相同。该PCB单板可视为对前述电路板拼板1分割后得到的单板10,两者具有相同的结构设计,因此该PCB单板可具有前述任一实施例的单板10所产生的有益效果。
应理解,以上所述仅为本申请的部分实施例,并非因此限制本申请的专利范围,对于本领域普通技术人员而言,凡是利用本说明书及附图内容所作的等效结构变换,均同理包括在本申请的专利保护范围内。
尽管本文采用术语“第一、第二”等描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。另外,单数形式“一”、“一个”和“该”旨在也包括复数形式。术语“或”和“和/或”被解释为包括性的,或意味着任一个或任何组合。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时,才会出现该定义的例外。
Claims (10)
1.一种电路板拼板,其特征在于,包括拼接的多个单板,各个所述单板包括布线区和设置于所述布线区侧方的边缘区,各个所述单板在所述边缘区设置有至少一阻抗测试条,所述至少一阻抗测试条均与所述布线区相对间隔设置,所述布线区的走线和位于同一层的所述阻抗测试条的阻抗相同。
2.根据权利要求1所述的电路板拼板,其特征在于,所述边缘区包括:
第一结构层,设置有所述阻抗测试条;
第二结构层,未设置所述阻抗测试条、且设置有避空区,所述避空区暴露所述第一结构层的所述阻抗测试条。
3.根据权利要求1所述的电路板拼板,其特征在于,所述边缘区设置所述阻抗测试条的层数与所述布线区设置走线的层数相同。
4.根据权利要求3所述的电路板拼板,其特征在于,沿垂直于所述电路板拼板的方向,相邻结构层的所述阻抗测试条部分重叠或未重叠。
5.根据权利要求3所述的电路板拼板,其特征在于,沿垂直于所述电路板拼板的方向,相邻结构层的所述阻抗测试条的焊盘未重叠。
6.根据权利要求5所述的电路板拼板,其特征在于,各个结构层的所述阻抗测试条两端的焊盘或者所属焊盘的邻近位置分别设置有对应的丝印标识。
7.根据权利要求1至6中任一项所述的电路板拼板,其特征在于,所述阻抗测试条两端的焊盘之间的距离为D1,且0<D1≦1.3mm。
8.根据权利要求1至6中任一项所述的电路板拼板,其特征在于,单个所述阻抗测试条包括弯折部和两个延伸部,所述两个延伸部之间通过所述弯折部连接,所述两个延伸部之间的距离为D2,且0<D2≦1.5mm。
9.根据权利要求1至6中任一项所述的电路板拼板,其特征在于,所述阻抗测试条包括单端线和差分线中的至少一种。
10.一种PCB单板,其特征在于,包括一布线区和围设于所述布线区侧方的边缘区,所述边缘区设置有与所述布线区相对间隔的至少一阻抗测试条,所述布线区的走线和位于同一层的所述阻抗测试条的阻抗相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221764837.XU CN218103631U (zh) | 2022-07-08 | 2022-07-08 | 电路板拼板及pcb单板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221764837.XU CN218103631U (zh) | 2022-07-08 | 2022-07-08 | 电路板拼板及pcb单板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218103631U true CN218103631U (zh) | 2022-12-20 |
Family
ID=84480908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221764837.XU Active CN218103631U (zh) | 2022-07-08 | 2022-07-08 | 电路板拼板及pcb单板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218103631U (zh) |
-
2022
- 2022-07-08 CN CN202221764837.XU patent/CN218103631U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5309316A (en) | Terminal structure of flexible printed circuit board | |
US20030112617A1 (en) | Wiring boards | |
EP2197073B1 (en) | High frequency circuit module | |
KR20010029892A (ko) | 에리어 어레이형 반도체 장치 | |
JP2006128633A (ja) | 多端子素子及びプリント配線板 | |
JP6068223B2 (ja) | 多層基板用コネクタ | |
CN108012405B (zh) | 柔性电路板及显示装置 | |
JPH036626B2 (zh) | ||
US20100155113A1 (en) | Wired circuit board assembly sheet | |
CN218103631U (zh) | 电路板拼板及pcb单板 | |
KR101065279B1 (ko) | 신호전송라인에 형성되는 슬롯 패턴을 구비하는인쇄회로기판 | |
TWI730489B (zh) | 電路板及應用其的電子裝置 | |
JP3093308U (ja) | カードコネクタ構造 | |
US9999130B2 (en) | Printed circuit board and optical module comprising solder resist having no contact with an electro-conductive contact sheet group on a same substrate | |
US8248814B2 (en) | Printed circuit board and voltage/current measuring method using the same | |
CN210537028U (zh) | 印制电路板及电子设备 | |
CN111315124B (zh) | 电路板组件和电子设备 | |
JPH09307208A (ja) | フレキシブルプリント基板の接続端部構造 | |
CN111315123A (zh) | Pcb板及pcb板与连接器的连接结构 | |
CN205883714U (zh) | 柔性电路板 | |
EP2650974A1 (en) | Terminal block and electronics unit | |
CN216291565U (zh) | 一种柔性电路板及其电子设备 | |
CN216291563U (zh) | 一种柔性电路板及其电子设备 | |
CN218679473U (zh) | 柔性电路板及显示设备 | |
US20240064900A1 (en) | Multilayer electronic substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |