KR20090104692A - 반도체 장치의 리드 프레임 및 패키지 - Google Patents

반도체 장치의 리드 프레임 및 패키지 Download PDF

Info

Publication number
KR20090104692A
KR20090104692A KR1020090026320A KR20090026320A KR20090104692A KR 20090104692 A KR20090104692 A KR 20090104692A KR 1020090026320 A KR1020090026320 A KR 1020090026320A KR 20090026320 A KR20090026320 A KR 20090026320A KR 20090104692 A KR20090104692 A KR 20090104692A
Authority
KR
South Korea
Prior art keywords
stage
molding resin
peripheral wall
connection surface
terminal
Prior art date
Application number
KR1020090026320A
Other languages
English (en)
Inventor
히로시 사이또
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Priority to KR1020090026320A priority Critical patent/KR20090104692A/ko
Publication of KR20090104692A publication Critical patent/KR20090104692A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

복수의 단자 및 스테이지를 포함하는 리드 프레임은 반도체 칩(예컨대, 마이크로폰 칩)을 장착하기 위한 베이스부와, 베이스부의 주연에 배치된 주연벽과, 주연벽의 외측의 베이스부 주연부로부터 연장되는 연장부를 포함하는 성형 수지에 매립됨으로써, 패키지 베이스를 형성한다. 복수의 구멍은 스테이지의 내부 연결면 및 단자의 내부 연결면을 노출하도록 주연벽에 형성된다. 스테이지의 연장부는 단자의 표면이 매립된 성형 수지의 연장부에 노출된다. 전도성 재료로 구성된 커버의 연장부(예컨대, 테두리)는 패키지 베이스의 성형 수지의 연장부에 부착됨으로써, 완전한 반도체 장치를 생산한다.
리드 프레임, 반도체 칩, 반도체 장치, 패키지, 마이크로폰

Description

반도체 장치의 리드 프레임 및 패키지{LEAD FRAME AND PACKAGE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에서 사용하기 위한 리드 프레임 및 패키지에 관한 것이다. 특히, 본 발명은 마이크로폰, 센서, SAW 장치, 쿼츠 오실레이터(quartz oscillators) 및 고형 화상 픽업 장치용 패키지와 같은 패키지로 성형 수지에 부분 매립된 리드 프레임에 관한 것이다.
본 출원은 일본특허출원번호 제2008-90474호에 대한 우선권을 주장하며, 그 내용은 본 명세서에서 참조한다.
종래에는, 일예로, 실리콘 마이크로폰 및 압력 센서의 기능을 하는 반도체 장치는 리드 프레임이 미리 수지로 성형된 프리몰드형(pre-mold type)의 중공 패키지의 내부에 마이크로폰 패키지가 유지되도록 설계되었다.
프리몰드형 패키지를 사용하는 다양한 반도체 장치가 개발되었고, 특허 문헌 1 및 특허 문헌 2와 같은 다양한 문헌에 개시되었다.
[특허 문헌 1] 일본 미심사 특허 출원 공개 제2007-66967호
[특허 문헌 2] 미국특허 제6,781,231호
특허 문헌 1에서는 반도체 칩이 리드 프레임의 대략 중심에 위치된 스테이지에 장착되고, 성형 수지가 스테이지의 배면 및 주변 영역을 커버하도록 일체로 형성되고, 중간부가 스테이지의 외부로 연장된 성형 수지의 주연벽의 상부면에 노출되도록 상호연결 리드는 스테이지에서 외부로 연장되는, 반도체 장치를 교시하고 있다. 컵형 금속 커버는 주연 단부가 성형 수지의 주연벽에 접합되도록 성형 수지상에 씌어져 반도체 칩을 둘러싸는 공간을 형성한다. 금속 커버는 상호연결 리드의 노출부에 전기 접속된다.
상호연결 리드의 말단부 및 상기 스테이지의 외부에 배치된 리드의 말단부는 성형 수지의 배면에 노출된다. 이들은 반도체 장치를 장착하기 위한 외부 기판의 회로(또는 외부 회로판)에 연결된다.
특허 문헌 2는 반도체 칩(예컨대 마이크로폰 칩)이 "편평" 외부 기판의 회로면에 장착된 뒤, 금속 케이스(또는 금속 커버)에 커버되고 고정되는 반도체 장치를 교시하고 있다.
특허 문헌 1의 반도체 장치는 상호연결 리드의 노출부가 금속 커버 및 리드 프레임의 스테이지에 연결되어 반도체 칩이 금속에 둘러싸이도록 설계됨으로써, 차폐 특성을 향상시킨다. 본 반도체 장치는 리드 프레임이 간단하게 성형되고 수지와 일체화된 간단한 구조체이기 때문에 저비용으로 제조될 수 있다. 그러나, 제조 방법은 중간부가 성형 수지의 주연벽의 상부면에 노출된 뒤 말단부가 후방으로 절첩되어 하향으로 유도되어 성형 수지의 배면에 노출되도록 상호연결 리드가 수직으로 연장되는 복잡한 굴곡 공정이 필요하다.
"편평" 패키지를 갖는 특허 문헌 2의 반도체 장비에서, 다이 본드을 통해 반도체 칩을 고정하는데 사용되는 접합제는 리드의 내부 단부에 도달하고 커버하도록 범람할 수도 있다. 접합제가 리드의 내부 단부에 도달하도록 범람하는 결점을 방지하기 위해서, 칩 장착 구역과 리드의 내부 단부 사이의 적절한 거리를 확보함으로써, 접합제가 리드의 내부 단부 쪽으로 예상치 못하게 범람하는 것을 방지할 필요가 있다. 이러한 점은 특허 문헌 2의 반도체 장치의 전체 크기를 감소시키는 것을 어렵게 한다.
본 발명의 목적은 반도체 장치의 전체 크기를 감소시키기 위해 간단한 구조를 각각 갖는 리드 프레임 및 패키지를 제공하는 것이다.
본 발명에서, 바닥부와, 베이스부의 주연에 배치된 주연벽과, 주연벽의 외측 베이스부 주연부로부터 연장된 연장부를 포함하는 박스형 성형 수지에 매립된 리드 프레임은 성형 수지의 베이스부에 매립됨으로써 연장부가 성형 수지의 연장부에서 연장되는 스테이지와, 스테이지 부근에 형성되고 성형 수지의 연장부 및 주연벽과 관련하여 서로 이격된 복수의 단자로 구성된다. 스테이지 표면의 설정 부분은 주연벽과 관련하여 내부 연결면으로서의 기능을 하고, 단자 표면의 설정 부분은 주연벽과 관련하여 내부 연결면으로서의 기능을 한다. 단자 표면의 다른 부분은 성형 수지의 연장부와 관련하여 두께 방향에서 스테이지 표면보다 낮은 하부 표면으로서 의 기능을 한다.
패키지 베이스는 복수의 구멍이 스테이지의 내부 연결면 및 단자의 내부 연결면을 부분적으로 노출시키도록 주연벽에 형성되는 방식으로 리드 프레임을 성형 수지에 밀봉함으로써 형성되고, 스테이지의 연장부는 단자 표면을 매립하기 위해 성형 수지의 연장부에 노출된다.
전도성 물질로 구성된 커버가 스테이지의 연장부를 노출하기 위해 성형 수지의 연장부에 부착될 때, 스테이지에 장착되고 주연벽에 의해 둘러싸인 반도체 칩이 차폐될 수 있다. 또한, 구멍은 성형 수지의 연장부의 내향으로 배치된 주연벽에 형성되어 스테이지의 내부 연결면 및 단자의 내부 연결면을 노출시킨다. 다시 말하면, 구멍은 주연벽에 포함되고 성형 수지의 연장부는 주연벽의 외부에 배치된다. 즉, 반도체 칩이 다이 본드을 통해 패키지 베이스의 베이스부에 고정될 때, 접합제가 리드 프레임의 내부 연결면 및 성형 수지의 연장부를 향해 범람하는 것을 신뢰성 있게 방지할 수 있다. 이러한 점은 내부 연결면을 칩 장착 구역의 부근에 위치시킬 수 있게 한다.
또한, 커버는 주연벽 외부의 성형 수지의 연장부에 부착되고, 내부 연결면은 주연벽의 구멍을 통해 노출된다. 이러한 점은 리드 프레임이 전체적으로 편평한 판 형상으로 형성될 수 있게 한다.
스테이지의 내부 연결면에 수직으로 대향하는 위치의 스테이지의 배면으로부터 돌출된 외부 연결면 및 단자의 내부 연결면에 수직으로 대향하는 위치의 단자의 배면으로부터 돌출된 복수의 외부 연결면을 형성할 수 있다. 또한, 외부 연결면과 동일한 높이로 스테이지의 배면으로부터 돌출된 복수의 지지부를 형성할 수 있다. 외부 연결면 및 지지부는 성형 수지의 배면에 노출된다. 이러한 점은 외부 연결면 및 지지부가 사출 금속 주형의 내부면과 접촉하도록 성형 수지의 형성에 사용된 사출 금속 주형에 의해 리드 프레임을 안정적으로 유지시킬 수 있게 한다.
패키지는 주연벽으로 둘러싸인 내부 공간을 커버하기 위한 커버 및 패키지 베이스로 구성되고, 전도성 재료로 구성된 커버의 연장부[예컨대, 테두리(brim)]는 성형 수지의 연장부에 전기 접속된다. 내부 연결면이 성형 수지의 연장부의 내향으로 배치된 주연벽의 구멍에서만 노출되기 때문에, 접합제가 내부 연결면을 향해 범람하는 것을 신뢰성 있게 방지할 수 있다.
반도체 장치는 반도체 칩이 리드 프레임의 스테이지 바로 위의 패키지 베이스의 성형 수지의 베이스부에 장착되어 주연벽의 구멍을 통해 단자와 스테이지의 내부 연결면에 전기 접속되는 방식으로 패키지를 사용하도록 제조된다.
마이크로폰 패키지는 마이크로폰 칩이 리드 프레임의 스테이지 바로 위의 패키지 베이스에 장착되는 방식으로 패키지를 사용하여 제조되고, 내부 공간과 연통하는 사운드 구멍은 커버 또는 패키지 베이스 중 하나에 형성된다. 주연벽으로 둘러싸인 내부 공간은 주연벽을 마이크로폰 칩에 근접하게 배치시킴으로써 감소되기 때문에, 마이크로폰 패키지의 공명 주파수를 상승시킬 수 있다.
또한, 집합적으로 사운드 구멍으로서의 기능을 하는 복수의 소형 구멍은 성형 수지에 형성된 윈도우 구멍을 통해 노출되는 스테이지의 노출 영역에 형성될 수 있다.
본 발명에 따르면, 이하의 효과를 설명할 수 있다.
(a) 커버를 패키지 베이스의 성형 수지의 연장부 상에 접합하기 위해 사용되는 접합제가 주연벽의 구멍에서만 노출된 내부 연결면을 향해 범람하는 것을 방지할 수 있다.
(b) 내부 연결면이 주연벽 내에 둘러싸이기 때문에, 내부 연결면은 반도체 칩에 근접하게 배치될 수 있다.
(c) 반도체 장치의 전체 크기를 감소시킬 수 있어서, 반도체 장치의 제조 비용을 감소시킬 수 있다.
(d) 외부 기판 상에 반도체 장치를 장착하기 위한 영역의 감소로 인해 고밀도 패키징을 달성할 수 있다.
본 발명은 첨부 도면을 참조하여 예제를 통해 더 상세히 설명될 것이다.
1. 제1 실시예
본 발명의 제1 실시예에 따른 반도체 장치(1)는 도 1 내지 도 8을 참조하여 설명될 것이다. 도 4, 도 6 및 도 7에 도시된 바와 같이, 반도체 장치(1)는 패키지(4)로 캡슐화되는 마이크로폰 칩(2) 및 제어칩(3)(또는 회로칩)을 구비한다. 패키지(4)는 편평한 판 형상을 갖는 리드 프레임(5)과 리드 프레임(5)에 일체로 형성된 박스형 성형 수지(6)를 구비하는 패키지 베이스(7)와, 패키지 베이스(7)의 상부를 폐쇄하기 위한 커버(8)로 구성된다.
리드 프레임(5)에 각각 대응하는 복수의 리드 프레임은 프레스 가공된 금속 판의 굴곡형 시트에 연속적으로 형성되고 선형으로 정렬된다. 본 명세서에서, 상부/하부 방향은 도 1에 도시된 리드 프레임(5)에 대해 수직 방향으로서 언급되고, 좌/우 방향은 수평 방향(또는 측방향)으로서 언급된다. 도면 부호 9는 외부 프레임(10)에 리드 프레임(5)을 연결하기 위해 펀칭을 통해 형성된 연결부를 지시한다.
리드 프레임(5)은 설정된 간격으로 배치되고 연결부(9)를 통해 외부 프레임(10)에 각각 연결된 파워 서플라이 단자(12), 출력 단자(13), 게인(gain) 단자(14) 부근에 스테이지(11)를 포함한다.
리드 프레임(5)은 전체적으로 직사각형 형상으로 형성되고, 스테이지(11)는 주요부(15)를 둘러싸는 두 개의 인접한 측면에 의해 형성되는 하나의 코너 주위에 배치되고, 두 개의 연장부(16, 17)는 주요부(15)로부터 연장되어 통합된다. 연장부(16, 17)의 말단부는 직사각형 형상의 다른 인접한 두 측면 상의 거의 중심 위치에 배치된다.
또한, 세 개의 단자(12 내지 14)는 외부 프레임(10)으로 둘러싸인 직사각형 형상의 다른 세 개의 코너에 각각 배치된다. 내부 연결면(21, 22, 23)은 반도체 칩(2, 3)에 연결된 단자(12, 13, 14)의 설정된 영역을 점유하고, 이에 대해서는 이후에 상세히 설명한다. [내부 연결면(21 내지 23)을 제외한] 단자(12 내지 14)의 다른 영역은 하프 에칭(half etching)을 통해 두께가 감소되어, 리드 프레임(5)의 두께 방향으로 내부 연결면(21 내지 23)보다 낮은 하부면(24)을 형성한다.
도 1에 도시된 바와 같이, 주요부(15)의 코너 및 연장부(16, 17)의 말단부는 리브 프레임(5)의 주연에 배치된다. 또한, 단자(12 내지 14)에 형성된 하프 에칭된 하부면(24)은 리드 프레임(5)의 주연의 다른 세 개의 코너에 배치되고, 내부 연결면(21 내지 23)은 리드 프레임(5)의 주연으로부터 내향으로 배치된다. 즉, 단자(12 내지 14)의 내부 연결면(21 내지 23)은 성형 수지(6)(이후에 설명됨)의 주연벽을 형성하기 위해 사용되는 영역 A(도 1에서 점선으로 경계를 표시함) 내부에 배치된다. 영역(A) 내에 배치된 연장부(16)의 일부는 스테이지(11)에 대한 접지 연결면(25)으로서의 기능을 한다. 스테이지(11)의 주요부(15)의 코너, 연장부(16, 17)의 말단부, 단자(12 내지 14)의 하부면(24)은 성형 수지(6)의 주연벽의 형성에서 사용하기 위한 영역(A)의 외부에, 성형 수지(6)의 연장부의 형성에서 사용하기 위한 연장 영역에 배치된다.
도 2에 도시된 바와 같이, 리드 프레임(5)의 배면은 네 개의 직사각형 코너를 제외하고 하프 에칭(해칭 영역 참조) 처리된다. 리드 프레임(5)의 배면의 네 개의 직사각형 코너는 외부 연결면(26 내지 29)으로서의 기능을 하고, 내부에 반도체 칩(2, 3)을 장착하기 위해 외부 기판(또는 외부 회로판)과 연결되어 위치된다.
도 2에 도시된 스테이지(11)의 배면에서, 외부 연결면(29)은 주요부(15)의 상부 우측 코너에 배치되고, 외부 연결면(27)은 단자(13)의 전체적으로 직사각형인 배면과 일치하도록 하부 좌측 코너에 배치되고, 외부 연결면(26)은 연장부(30)가 도 2의 하부 측면을 향해 연장되는 단자(12)의 배면과 일치하도록 상부 좌측 코너에 배치되고, 외부 연결면(28)은 연장부(31)가 도 2의 좌측면 향해 연장되는 단자(14)의 배면과 일치하도록 하부 우측 코너에 배치된다. 연장부(30, 31) 양쪽 모 두는 하프 에칭 처리되어 리드 프레임(5)의 다른 영역에 비해 두께 방향으로 감소된다. 단자(12 내지 14)의 모든 외부 연결면(26 내지 28)과 스테이지(11)의 외부 연결면(29)은 사실상 설정된 치수를 갖는 동일한 직사각형 형상으로 형성되고, 네 개의 외부 연결면(26 내지 29)은 리드 프레임(5)의 배면의 네 개의 코너에 배치된다. 이러한 연결에서, 단자(12, 14)의 연장부(30, 31)의 표면은 내부 연결면(21, 23)에 대응된다.
네 개의 측면의 네 개의 중심 및 네 개의 코너 부근에 배치되는 모두 여덟 개의 연결부(9)는 외부 연결면(29)과 동일한 높이로 형성되어, [성형 수지(6)의 형성에서 사용하기 위한 금속 주형과 접촉하게 되는] 지지부(32, 33)를 형성한다. 지지부(32, 33)와 유사하게, 지지부(34)는 외부 연결면과 동일한 높이로 형성되고, 단자(14)의 연장부(31)의 배면의 설정 위치, 즉 연장부(31) 내에서의 하부 섹션의 리드 프레임(5)의 수평 방향(또는 폭 방향)에서 대략 중심 위치에 배치된다. 모든 연결부(9)는 원래의 금속 판로서 원래의 두께를 유지하도록 하프 에칭되지 않는다.
성형 수지(6)는 상기 구조를 구비한 리드 프레임(5)과 일체로 형성되어, 도 3에 도시된 패키지 베이스(7)를 형성한다. 도 3 및 도 4에 도시된 바와 같이, 패키지 베이스(7)는 전체적으로 박스 형상으로 형성되고, 마이크로폰 칩(2) 및 제어칩(3)을 서로 선형으로 인접하게 장착하도록 연장된 직사각형 판 형상인 베이스부(41)와, 베이스부(41)의 주연에 배치된 프리즘 형상인 주연벽(42)과, 주연벽(42)의 하부 섹션으로부터 일체로 연장된 연장부(43)로 구성된다.
실질적으로 리드 프레임(5)의 중심부, 즉 [주연벽(42)의 내향에 위치되는] 도 1에 도시된 영역(A)의 내부를 점유하는 스테이지(11)의 표면 및 배면은 베이스부(41)에 전체적으로 매립된다. 주연벽(42)의 교차 섹션은 폭이 하부 섹션에서 상부 섹션으로 점차 줄어드는 사다리꼴 형상을 갖는다. 또한, 스테이지(11)의 주요부(15)의 일부분을 포함하는 영역(A), [연장부(16)가 내부 연결면(25)으로서의 기능을 하는] 연장부(16, 17)의 중간부, 내부 연결면(21 내지 23) 및 단자(12 내지 14)의 하부면(24)은 베이스부(41)에 부분적으로 매립된다. 도 3에 도시된 바와 같이, 주연벽(42)의 설정 부분은 와이드부(44)를 형성하기 위해 높이는 낮아지고 폭은 약간 넓어진다. 스테이지(11)의 내부 연결면(25) 및 단자(12 내지 14)의 내부 연결면(21 내지 23)을 부분적으로 노출시키는 네 개의 구멍(45)은 주연벽(42)의 와이드부(44)에 형성된다.
주연벽(42)로부터 외부로 연장된 연장부(43)는 도 1에 도시된 영역(A)의 외부에 리드 프레임(5)의 외부를 배열하도록 베이스부(41)와 동일면에 형성된다. 스테이지(11)의 주요부(15)의 코너 및 리드 프레임(5)의 연장부(16, 17)의 말단부는 연장부(43)의 표면에 노출되고, 단자(12 내지 14)의 하프 에칭된 하부 표면(24)은 성형 수지(6) 내에서의 연장부(43)에 매립된다. 연장부(43)의 표면은 스테이지(11) 및 연장부(16, 17)의 노출 표면과 동일면에 놓인다.
도 5에 도시된 바와 같이, 리드 프레임(5)의 하프 에칭된 부분은 성형 수지(6)의 배면에 매립되고, 스테이지(11)의 외부 연결면(29) 및 단자(12 내지 14)의 외부 연결면(26 내지 28)은 성형 수지(6)의 배면의 네 개의 코너에 노출되고, 스테이지(11)에 배치된 지지부(32, 33, 34)도 성형 수지(6)의 배면에 노출된다.
도 4, 6 및 7에 도시된 바와 같이, 마이크로폰 칩(2) 및 제어 칩(3)은 다이 본드(46)을 통해 패키지 베이스(7)의 베이스부(41)에 고정되고, 성형 수지(6)의 주연벽(42)의 와이드부(44)를 관통하는 구멍(45) 내부에 노출된 단자(12 내지 14)의 내부 연결면(21 내지 23) 및 스테이지(11)의 내부 연결면(25)에 접합 와이어(47)를 통해 전기 접속된다. 마이크로폰 칩(2)은 음압(sound pressure)의 진동과 같은 압력 진동에 반응하여 진동하는 격막 전극(diaphragm electrode)이 고정 전극에 대향하여 위치되도록 설계되어, 격막 전극의 진동에 반응하는 정전기 커패시턴스의 진동을 검출한다. 제어칩(3)은 마이크로폰 칩(2)의 파워 서플라이 회로 및 마이크로폰 칩(2)의 출력 신호를 증폭하기 위한 증폭기를 포함한다.
패키지 베이스(7)에 장착된 커버(8)는 구리와 같은 전도성 금속 재료로 구성되고 패키지 베이스(7)의 주연벽(42)의 높이 만큼으로 인발가공된다. 측벽(52)은 커버(8)의 최상부(51)의 주연부에 형성되고, 테두리(53)는 측벽(52)의 하부 단부에 형성되고 최상부(51)와 평행하게 수평 방향으로 연장된다. 사운드 구멍(54)은 커버(8)의 최상부(51)의 설정된 위치를 관통하도록 설정된다. 도 7에 도시된 바와 같이, 커버(8)가 패키지 베이스(7)에 장착될 때, 최상부(51)는 패키지 베이스(7)의 주연벽(42)에 의해 경계가 형성되는 내부 공간(55)을 폐쇄하고, 내부 공간(55)은 사운드 구멍(54)을 통해 외부 공간과 연통하고, 측벽(52)은 테두리(53)가 패키지 베이스(7)의 연장부(43) 상에 장착되도록 주연벽(42)의 외부에 배치된다. 패키지 베이스(7)는 테두리(53)가 전도성 접착제(56)를 통해 연장부(43)에 고정되는 방식으로 커버(8)와 조립되고, 연장부(43)에 노출된 스테이지(11)의 설정 부분은 전도 성 접착제(56)를 통해 커버(8)와 전기 접속된다. 즉, 패키지 베이스(7)는 커버(8)와 조립되어, 완전한 패키지(4)가 형성된다. 패키지(4)에서, 커버(8)는 리드 프레임(5)의 스테이지(11)에 전기 접속되고, 반도체 칩(2, 3)은 내부 공간(55) 내에 둘러싸인다.
다음으로, 반도체 장치(1)의 제조 방법은 도 8을 참조하여 설명한다.
먼저, 금속 판는 도 1 및 도 2에 도시된 리드 프레임(5)의 해칭 영역의 두께가 원래 두께의 거의 절반으로 감소하도록 설정 부분을 마스킹하는 동안 하프 에칭된다. 전체 외곽선은 프레스 공정으로 펀치되어, 연결부(9)를 통해 외부 프레임(10)에 연결된 리드 프레임(5)을 형성한다. 리드 프레임(5)은 하프 에칭부에 작은 요철부를 갖지만 실질적으로 평면 판 형상으로 형성된다.
다음으로, 리드 프레임(5)은 리드 프레임(5)을 둘러싸는 성형 수지(6)를 생산하도록 용융된 수지가 주입되는 사출 금속 주형에 위치된다.
도 8은 이미 프레스 가공 프레임(5)이 사출 금속 주형에 위치된 것을 도시하고, 용융 수지 주입용 공동(63)은 상부 주형(61)과 하부 주형(62) 사이에 형성된다. 평면도에서, 단자(12 내지 14)의 내부 연결면(21 내지 23) 및 스테이지(11)의 내부 연결면(25)은 리드 프레임(5)의 표면에 노출된다. 배면도에서, 외부 연결면(26 내지 29), 스테이지(11)의 지지부(32, 33), 단자(14)의 지지부(34)는 리드 프레임(5)의 배면에 노출된다. 노출된 부분은 사출 금속 주형의 상부 및 하부 주형(61, 62)의 내부면과 접촉으로 형성된다. 리드 프레임(5)은 리드 프레임(5)의 표면 및 배면에 형성된 노출된 부분이 상부 및 하부 주형(61, 62)의 내부면과 접촉 하도록 공동(63) 내부에 지지된다. 특히, 스테이지(11)의 표면은 패키지 베이스(7)의 베이스부(41)에서 수지로 밀봉되고, 비교적 큰 간격이 표면(11)과 상부 주형(62)의 내부면 사이에 형성된다. 스테이지(11)의 배면에 형성된 지지부(32, 33)가 하부 주형(61)의 내부 표면과 접촉하기 때문에, 스테이지(11)는 표면 및 배면 양쪽 모두에서 지지되고, 패키지 베이스(7)의 연장부(43)는 상부 주형(61)과 하부 주형(62) 사이에서 견고하게 유지된다. 즉, 리드 프레임(5)은 사출 압력으로 인해 편향 또는 이동하지 않도록 상부 및 하부 주형(61, 62)에 의해 제 위치에 견고하게 고정된다.
성형 수지(6)가 리드 프레임(5)과 일체로 형성된 후, 반도체 칩(2, 3)은 다이 본드(46)을 통해 패키지 베이스(7)의 베이스부(41)에 고정되고, 주연벽(42)의 와이드부(44)에 형성된 구멍(45)에 노출되는 스테이지(11)의 내부 연결면(25) 및 단자(12 내지 14)의 내부 연결면(21 내지 23)에 와이어 접합을 통해 전기 접속된다. 이후에, 패키지 베이스(7)와 독립적으로 제조된 커버(8)는 연장부(43)에 인가된 전도성 접착제(56)를 통해 패키지 베이스(7)에 고정 장착된다. 이러한 상태에서, [리드 프레임(5)에 각각 대응하는] 복수의 리드 프레임은 연결부(9)를 통해 함께 인접하도록 수평 방향으로 상호연결되고, 이에 따라 [커버(8)에 각각 대응하는] 복수의 커버가 연결부(도시 생략)를 통해 함께 인접하도록 상호연결되어, [패키지 베이스(7)에 각각 대응하는] 복수의 패키지 베이스는 그들 사이에서 설정된 피치로 함께 인접하도록 수평 방향으로 상호연결된다. 따라서, 커버는 리드 프레임을 갖는 패키지 베이스에 동시에 접합된다.
접합 공정을 완료한 후에, 성형 수지로부터 돌출된 리드 프레임의 연결부 및 커버의 연결부는 선택적으로 절삭처리되어, [리드 프레임(5), 패키지 베이스(7) 및 커버(8)로 구성된 패키지(4)에 각각 대응하는] 제품의 개별 편부가 생산된다.
반도체 장치(1)는 스테이지(11)의 외부 연결면(26 내지 29) 및 단자(12 내지 14)가 외부 기판에 납땜되는 방식으로 외부 기판(또는 외부 회로판)에 장착된다. 도 7에 도시된 반도체 장치에서, 스테이지(11)는 반도체 칩(2, 3) 아래에 배치된 베이스부(41)에 매립되고, 반도체 칩(2, 3)은 스테이지(11)의 내부 연결면(25)에 연결되고, 커버는 전도성 접착제(56)를 통해 스테이지(11)의 연장부(16, 17)에 고정 접합되고, 커버(8)는 반도체 칩(2, 3) 위를 커버한다. 반도체 칩(2, 3)은 스테이지(11) 및 커버(8)로 둘러싸이고, 스테이지(11)의 외부 연결면(29)은 외부 기판을 통해 접지되어, 반도체 칩(2, 3)은 외부 전자기파로부터 차폐될 수 있다.
패키지 베이스(7)에서, 주연벽(42)은 반도체 칩(2, 3)을 고정되게 장착하기 위한 베이스부(41)와 커버(8)의 테두리(53)에 고정된 연장부(43) 사이에 수직으로 배치되고, 단자(12 내지 14)의 내부 연결면(21 내지 23) 및 스테이지(11)의 내부 연결면(25)은 주연벽(42)의 와이드부(44)에 형성된 구멍(45)에 노출되어, 주연벽(42)이 다이 본드(46) 및 전도성 접착제(56)를 막음으로써, 주연벽(42)을 통해 구멍(45)을 향해 범람하는 것을 방지한다. 이는 베이스부(41)의 칩 장착 영역이 내부 연결면(21 내지 23 및 25)에 근접하게 위치되는 것을 허용하여, 반도체 장치(1)의 전체 영역을 감소시킬 수 있다.
또한, 단자(12 내지 14)의 내부 연결면(21 내지 23) 및 스테이지(11)의 내부 연결면(25)은 주연벽(42)의 와이드부(44)에 형성된 구멍(45) 내측에 노출되고, 커버는 주연벽(42) 외측의 베이스부(41)와 동일 평면에 놓여진 연장부(43)에 테두리(53)가 고정되는 방식으로 패키지 베이스(7)에 고정되고, 리드 프레임(5)은 전체적으로 편평한 판 형상으로 형성된다. 따라서, 커버를 위한 연결부 및 단자를 형성하도록 부분적으로 굴곡된 종래에 공지된 리드 프레임에 비해 리드 프레임의 전체 크기를 감소시킬 수 있다.
따라서, 외부 기판에 반도체 칩(2, 3)을 장착하기 위한 필요 영역을 감소시킬 수 있고, 이로써 반도체 장치(1)는 외부 기판의 회로에 간섭없이 고밀도로 패키징될 수 있다.
2. 제2 실시예
다음으로, 본 발명의 제2 실시예에 따른 반도체 장치(97)를 도 9 내지 도 15를 참조하여 설명하고, 도 1 내지 도 8에 도시된 것과 동일한 부품은 동일한 도면 부호로 나타내어, 이에 대한 중복 설명은 이하에서 반복하지 않는다.
사운드 구멍(54)이 커버(8)에 형성된 제1 실시예의 반도체 장치(1)와 비교하여, 제2 실시예의 반도체 장치(97)는 사운드 구멍이 패키지 베이스(94)에 형성되도록 설계된다. 도 9 및 도 10은 스테이지(72)의 주요부(73)가 제1 실시예에 사용된 리드 프레임(5)의 스테이지(11)의 주요부(15)보다 더 길게 어리도록 수직으로 연장된 리드 프레임(71)을 도시하고, 사운드 구멍으로서의 기능을 하는 하부 구멍(74)은 스테이지(72)의 주요부(73)에 형성된다.
제1 실시예 리드 프레임(5)과 유사하게, 단자(13, 14)는 단자(12)에 구비되 지 않은 제2 실시예의 리드 프레임(71)의 두 코너에 배치된다. 리드 프레임(71)은 수직 방향으로 거의 중심 위치에 배치되는 추가 단자(75)가 구비된다. 연장부가 없는 단자(13)와 유사하게, 단자(75)는 직사각형 형상으로 형성되고, 일부는 내부 연결면(76)으로서의 기능을 한다. 제1 실시예의 스테이지(11)와 유사하게, 스테이지(72)는 연장부(17)를 갖고, 단자(75) 부근에 직선 형상인 다른 연장부(77)를 갖는다.
스테이지(72)의 배면은 크게 하프 에칭된다(도 10에 도시된 해칭 영역 참조). 외부 연결면(77)은 단자(75)가 중심 위치에 배치되는 측면에 대향하는 스테이지(72)의 측면을 따라 수직 방향에서 중심 위치에 형성된다. 지지부(78)는 하부 구멍(74)의 배면 영역을 둘러싸도록 형성된다. 스테이지(72)의 주요부(73)는 수직으로 연장되기 때문에, 두 개의 지지부(32)는 폭 방향으로 중심 위치에 각각 형성되고, 지지부(33)의 두 쌍은 스테이지(72)의 대향 측면의 연결부와 함께 형성된다.
리드 프레임(71)은 프레스 가공된 뒤, 도 15에 도시된 바와 같이 사출 금속 주형에 위치된다. 사출 금속 주형에서, 핀(82)의 직경은 하부 주형(81) 위로 부분적으로 돌출된 리드 프레임(71)의 하부 구멍(74)의 직경보다 약간 작고, 핀(82)의 말단부를 삽입하기 위한 구멍(84) 및 직경이 구멍(84)의 직경보다 조금큰 카운터보어(85)는 하부 주형(81)의 핀(82)에 부합하는 상부 주형(83)에 동심적으로 형성된다. 핀(82)을 구멍(84) 안으로 삽입하도록 주형(81, 83)이 클램프될 때, 이들 사이에는 원통형 공간이 카운터보어(85)로 인해 핀(82) 주위에 형성되는 방식으로 공동(86)이 형성된다.
용융된 수지가 리드 프레임(71)을 견고하게 유지하는 사출 금속 주형 안으로 주입될 때, 성형 수지(91)는 사운드 구멍(92)이 베이스부(41)에서 핀(82)에 의해 형성되는 방식으로 도 11 내지 도 14에 도시된 바와 같이 패키지 베이스(94)를 형성하도록 리드 프레임(71)과 일체로 형성되고 원통형 벽(93)은 베이스부(41)의 사운드 구멍(92)을 둘러싸도록 형성된다. 원통형 벽(93)은 베이스부(41)에 반도체 칩(2, 3)을 접합하는데 사용된 다이 본드(46)가 사운드 구멍(92) 안으로 범람하는 것을 방지하도록 막는다. 따라서, 구멍이 없는 커버(96)(도 14 참조)는 패키지 베이스(94)에 부착되어, 반도체 장치(97)가 완전하게 제조된다. 제1 실시예의 커버(8)와 유사하게, 제2 실시예의 커버(96)는 전도성 금속 재료로 구성된다. 커버(96)가 리드 프레임(71)에 전기 접속되기 때문에, 패키지 베이스(94)와 커버(96) 사이에 형성된 내부 공간은 반도체 장치(97)에서 전자기적으로 차폐된다.
3. 제3 실시예
본 발명의 제3 실시예에 따른 반도체 장치(100)는 사운드 구멍(92)이 패키지 베이스(94)에 형성되는 제2 실시예의 반도체 장치(97)를 기초로 하여 설계되고, 도 16 내지 도 18을 참조하여 설명된다.
제 3실시예의 반도체 장치(100)는 스테이지(104)를 갖는 리드 프레임(103)이 성형 수지(105)로 밀봉된 패키지 베이스(102) 및 커버(96)로 구성된 패키지(101)로 이루어진다. 도 16 및 도 17에 도시된 바와 같이, 성형 수지(105)의 원형 영역은 윈도우 구멍(106)을 형성하도록 추출되고, 이에 따라 스테이지(104)의 원형 영역은 노출된다. 복수의 소형 구멍(107)은 스테이지(104)의 노출된 원형 영역을 관통하도록 형성되어, 사운드 구멍(108)을 형성한다. 사운드 구멍(108)과 반도체 칩(2) 사이에 배치된 아크형 벽(109)은 패키지 베이스(102)의 베이스부(41)에 장착된다.
패키지 베이스(102)의 제조에서, 사운드 구멍(108)의 소형 구멍(107)은 리드 프레임(103)에 대한 하프 에칭을 통해 동시에 형성된다. 제1 및 제2 실시예의 리드 프레임(5, 71)과 유사하게, 제3 실시예의 리드 프레임(103)은 사운드 구멍(108)에 부합하는 소형 구멍을 갖는 마스크를 사용하여 수행되는 하프 에칭 처리되어, 소형 구멍(107)을 형성한다. 도 18에 도시된 바와 같은 성형 수지(105)의 사출 성형에서, 리드 프레임(103)은 사운드 구멍(108)에 대해 원형 돌출부(113)를 구비하는 하부 주형(112)과 상부 주형(111) 사이에 유지되어 소형 구멍(107)을 폐쇄한다. 아크 형 채널(114)은 원형 돌출부(113)에 근접하는 상부 주형(111)에 형성된다. 도 16 및 도 17에 도시된 바와 같이, 스테이지(104)의 원형 영역은 내부에 소형 구멍(107)을 갖는 사운드 구멍(108)을 형성하도록 노출되고, 아크형 벽(119)은 사운드 구멍(108)의 영역의 거의 절반에 경계를 형성한다. 아크형 벽(109)은 제2 실시예의 패키지 베이스(71)에 형성된 원통형 벽(93)과 유사한 원통형 형상으로 재형성될 수 있다.
상기 구조는 사운드 구멍(108)이 상기 제조 방법의 일부를 형성하는 에칭을 통해 효율적으로 형성되게 한다. 소형 구멍(107)은 사운드 구멍(108)을 형성하는데 사용되고 각각의 크기가 감소될 수 있기 때문에, 패키지(101)의 내부 공간(55)으로 먼지와 같은 이물질이 유입되는 것을 신뢰성 있게 방지할 수 있고, 마찬가지 로 소음도 감소시킬 수 있다.
본 발명은 상기 실시예로써 제한될 필요는 없으며, 다양한 방법으로 변경될 수 있다.
상기 실시예는 마이크로폰 패키지에 적용된 반도체 장치에 관한 것이지만, 이러한 것으로 제한되는 것은 아니다. 본 발명은 쿼츠 오실레이터, 고주파 SWA 필터, 듀플렉서, 고형 화상 픽업 장치 및 (가속 센서, 각속도 센서, 자기 센서, 압력 센서, 적외선 센서, 마이크로 미러 어레이, 실리콘 마이크로폰, 실리콘 오실레이터 및 RF-MEMS 스위치와 같은) MEMS 장치, 유량 센서 및 풍압 센서와 같은 (마이크로폰과는 다른) 다른 형태의 센서에 적용될 수 있다. 마이크로폰은 내부 공간이 외부 공간과 연통하는 것을 허용하는 사운드 구멍과 같은 관통 구멍이 필요하지만, 몇몇 센서는 관통 구멍이 필요 없는 반면, 유량 센서는 두 개의 관통 구멍이 필요하다.
예를 들어, 기밀 밀봉 및 진공 밀봉 장치의 경우에, 쿼츠 오실레이터와 같은 기밀 밀봉 장치가 패키지 베이스(7)에 고정된 후, 커버(8)는 진공 밀봉 장치(도시 생략)에서 패키지 베이스(7)에 접합된다. 커버(8)와 주연벽(42) 및 연장부(43)을 갖는 패키지 베이스(7) 사이의 충분히 큰 접촉 영역을 확보하는 것이 가능하다. [단자(12 내지 14)의 표면에 대응하는] 내부 연결면(21 내지 23) 및 스테이지(11)의 내부 연결면(25) 만이 패키지(4) 내부에 노출되고 패키지 베이스(7)의 다른 영역은 성형 수지(4)에 밀봉됨으로써, 패키지 베이스(7) 및 커버(8)에 의해 형성된 내부 공간은 기밀 방식으로 밀봉될 수 있다. 따라서, 본 발명에 따른 반도체 패키 지는 내부 공간이 기밀 방식 및 진공 스테이지로 밀봉되는 쿼츠 오실레이터 및 SAW 필터와 같은 기밀 밀봉 및 진공 밀봉 장치에 적절하게 적용될 수 있다.
상기 실시예들 각각은 스테이지 및 단자에 대응하는 네 개의 외부 연결면이 각각 파워 서플라이, 출력, 게인 제어 및 접지의 용도로 형성되도록 설계되는 반면, 본 발명의 반도체 장치는 각각 파워 서플라이, 출력, 접지의 용도로 세 개 이상의 외부 연결면이 필요하고, 접지의 용도로 두 개의 외부 연결면을 형성할 수 있다. 단자의 개수는 반도체 칩의 개수 및 반도체 칩의 형태에 따라 달라지고, 반도체 장치에 설치된 반도체 칩의 개수는 두 개로 제한될 필요는 없다. 연결부(9)에 의해 외부 프레임(10)에 연결되는 단자의 수를 증가시킬 수 있어서, 예를 들어, 다섯 개의 단자 또는 여섯 개의 단자 구성을 얻을 수 있다.
상기 실시예는 리드 프레임이 하프 에칭을 통해 (하부면과 같은) 설정된 높이차를 형성하면서 전체적으로 편평한 형상으로 유지되도록 설계되지만, 이러한 것으로 제한되는 것은 아니다. 예를 들어, 엠보싱 또는 압인 가공을 통해 높이차(또는 요철부)를 형성할 수 있다.
사출 금속 주형에 의한 성형 수지의 형성에 사용하기 위해 외부 연결면과 결합하도록 형성된 만입부가 형성될 수 있어 성형 수지의 배면으로부터 돌출된 지지부 및 외부 연결면을 형성한다. 이러한 경우에, 성형 수지의 배면은 외부 기판의 표면 위에서 부유된다. 상기 실시예들 각각은 미리 패키지 베이스의 연장부에 인가된 전도성 접착제를 통해 커버가 패키지 베이스에 접합되도록 설계되지만. 이러한 것으로 제한되는 것은 아니다. 패키지 베이스의 연장부에 부착된 접착 시트를 통해 패키지 베이스에 커버를 고정시킬 수 있다.
마지막으로, 본 발명은 상시 실시예 및 변형예로 반드시 제한되는 것은 아니고, 첨부된 청구 범위에 의해 정의되는 본 발명의 범위 내에서 더 변형될 수 있다.
본 발명의 이들 및 다른 목적, 태양 및 실시예는 이하의 도면을 참조함으로써 더 상세히 설명될 것이다.
도 1은 본 발명의 제1 실시예에 따른 반도체 장치에 사용되기 위한 리드 프레임의 표면을 도시한 평면도.
도 2는 도 1에 도시된 리드 프레임의 배면을 도시한 배면도.
도 3은 성형 수지가 리드 프레임에 일체로 형성되는 패키지 베이스를 도시한 사시도.
도 4는 도 3에 도시된 패키지 베이스의 평면도.
도 5는 도 3에 도시된 패키지 베이스의 배면도.
도 6은 도 4에서 선B-B를 따라 취해진 종단면도로서, 반도체 칩을 장착하기 위한 패키지 베이스에 인가되는 커버를 도시한다.
도 7은 도 4에서 선C-C를 따라 취해진 종단면도로서, 패키지 베이스에 고정된 커버를 도시한다.
도 8은 사출 금속 주형에 의해 유지된 리드 프레임을 도시하는 종단면도.
도 9는 본 발명의 제2 실시예에 따른 반도체 장치에 사용하기 위한 리드 프레임의 표면을 도시하는 평면도.
도 10은 도 9에 도시된 리드 프레임의 배면을 도시한 배면도.
도 11은 제2 실시예의 반도체 장치에서 사용되는 패키지 베이스를 도시한 사시도.
도 12는 도 11에 도시된 패키지 베이스의 평면도.
도 13은 도 11에 도시된 패키지 베이스의 배면도.
도 14는 도 12에서 선D-D를 따라 취해진 종단면도로서, 반도체 칩을 장착하기 위한 패키지 베이스에 고정되는 커버를 도시한다.
도 15는 사출 금속 주형에 의해 유지되는 도 9의 리드 프레임을 도시하는 종단면도.
도 16은 본 발명의 제3 실시예에 따른 반도체 장치를 도시한 종단면도.
도 17은 도 16에 도시된 반도체 장치의 패키지 베이스에 형성되는 사운드 구멍을 도시한 확대 평면도.
도 18은 사출 금속 주형에 의해 유지되는 도 16에 도시된 반도체 장치의 리드 프레임을 도시한 종단면도.
<도면 부호의 간단한 설명>
1 : 반도체 장치
2 : 마이크로폰 칩
3 : 제어칩
4 : 패키지
5 : 리드 프레임
6 : 성형 수지
7 : 패키지 베이스
9 : 연결부
12, 13, 14 : 단자
15 : 주요부
16, 17 : 연장부
21, 22, 23 : 내부 연결면
26, 27, 28, 29 : 외부 연결면
30, 31 : 연장부
32, 33, 34 : 지지부
41 : 베이스부
42 : 주연벽
44 : 와이드부
45 : 구멍

Claims (17)

  1. 바닥부와, 베이스부의 주연부에 배치된 주연벽과, 상기 주연벽의 외측의 베이스부 주연부로부터 연장되는 연장부를 구비하는 박스형 성형 수지에 매립된 리드 프레임이며,
    상기 성형 수지의 베이스부에 매립되고 연장부가 상기 성형 수지의 연장부에서 연장되는, 스테이지와,
    상기 스테이지 부근에 형성되고, 상기 성형 수지의 연장부 및 주연벽와 관련하여 서로 이격된 복수의 단자를 포함하고,
    상기 스테이지 표면의 설정 부분은 주연벽과 관련하여 내부 연결면으로서의 기능을 하면, 단자 표면의 설정 부분은 주연벽과 관련하여 내부 연결면으로서의 기능을 하고,
    상기 단자 표면의 다른 부분은 성형 수지의 연장부와 관련하여 두께 방향에서 스테이지 표면보다 낮은 하부 표면으로서의 기능을 하는, 리드 프레임.
  2. 제1항에 있어서, 상기 스테이지의 연장부는 성형 수지의 연장부와 관련하여 연장되는, 리드 프레임.
  3. 제1항에 있어서, 상기 스테이지의 내부 연결면에 수직으로 대향하는 위치에서 스테이지의 배면으로부터 돌출되도록 외부 연결면이 형성되고, 복수의 외부 연 결면이 단자의 내부 연결면에 수직으로 대향하는 위치에서 단자의 복수의 배면으로부터 돌출되도록 형성되는, 리드 프레임.
  4. 제3항에 있어서, 상기 외부 연결면과 동일한 높이로 스테이지의 배면으로부터 돌출되는 복수의 지지부를 더 포함하는, 리드 프레임.
  5. 패키지 베이스이며,
    스테이지 및 복수의 단자를 구비하는 리드 프레임과,
    바닥부와, 베이스부의 주연부에 배치된 주연벽과, 상기 주연벽의 외측의 베이스부 주연부로부터 연장되는 연장부를 구비하는 성형 수지를 포함하고,
    상기 스테이지는 성형 수지의 베이스부에 매립되고, 상기 스테이지의 연장부는 연장되어 성형 수지의 연장부에 노출되고, 복수의 단자가 상기 스테이지 부근에 형성되고 성형 수지의 연장부 및 주연벽과 관련하여 서로 이격되고,
    상기 스테이지 표면의 설정 부분은 주연벽과 관련하여 내부 연결면으로서의 기능을 하고, 상기 단자 표면의 설정 부분은 주연벽과 관련하여 내부 연결면으로서의 기능을 하고,
    상기 단자 표면의 다른 부분은 성형 수지의 연장부와 관련하여 두께 방향으로 스테이지의 표면보다 낮은 하부 표면으로서의 기능을 하고,
    복수의 구멍이 상기 스테이지의 내부 연결면 및 단자의 내부 연결면을 노출하도록 성형 수지의 주연벽에 형성되는, 패키지 베이스.
  6. 제5항에 있어서, 외부 연결면이 상기 스테이지의 내부 연결면에 수직으로 대향하는 위치에서 스테이지의 배면으로부터 돌출되도록 형성되고, 복수의 외부 연결면이 상기 단자의 내부 연결면에 수직으로 대향하는 위치에서 단자의 복수의 배면으로부터 돌출되도록 형성되고, 상기 스테이지의 외부 연결면 및 단자의 외부 연결면은 성형 수지의 배면에 노출되는, 패키지 베이스.
  7. 제6항에 있어서, 상기 외부 연결면과 동일한 높이로 스테이지의 배면으로부터 돌출되어 지지부 및 외부 연결면이 성형 수지의 배면에 노출되는, 복수의 지지부를 더 포함하는 패키지 베이스.
  8. 패키지이며,
    스테이지 및 복수의 단자를 구비하는 리드 프레임과, 바닥부와, 베이스부의 주연부에 배치된 주연벽과, 상기 주연벽의 외측의 베이스부 주연부로부터 연장되는 연장부를 구비하는 성형 수지로 구성된 패키지 베이스와,
    전도성 재료로 구성되고, 주연부가 상기 패키지 베이스의 성형 수지의 연장부에 전기 접속되는 방식으로 주연벽에 의해 둘러싸인 내부 공간을 커버하도록 패키지 베이스에 조립되는 커버를 포함하고,
    상기 스테이지는 성형 수지의 베이스부에 매립되고, 상기 스테이지의 연장부는 연장되어 성형 수지의 연장부에 노출되고, 복수의 단자는 상기 스테이지 부근에 형성되고 성형 수지의 주연벽 및 연장부와 관련하여 서로 이격되고,
    상기 스테이지 표면의 설정 부분은 주연벽과 관련하여 내부 연결면으로서의 기능을 하고, 상기 단자 표면의 설정 부분은 주연벽과 관련하여 내부 연결면으로서의 기능을 하고,
    상기 단자 표면의 다른 부분은 성형 수지의 연장부와 관련하여 두께 방향에서 스테이지의 표면보다 낮은 하부 표면으로서의 기능을 하고,
    복수의 구멍이 상기 스테이지의 내부 연결면 및 단자의 내부 연결면을 노출하도록 성형 수지의 주연벽에 형성되는, 패키지.
  9. 제8항에 있어서, 외부 연결면이 상기 스테이지의 내부 연결면에 수직으로 대향하는 위치의 스테이지의 배면으로부터 돌출되도록 형성되고, 복수의 외부 연결면이 상기 단자의 내부 연결면에 수직으로 대향하는 위치의 단자의 복수의 배면으로부터 돌출되도록 형성되고, 상기 스테이지의 외부 연결면 및 단자의 외부 연결면은 성형 수지의 배면에 노출되는, 패키지.
  10. 제9항에 있어서, 상기 외부 연결면과 동일한 높이로 스테이지의 배면으로부터 돌출되어 지지부 및 외부 연결면이 성형 수지의 배면에 노출되는, 복수의 지지부를 더 포함하는 패키지.
  11. 반도체 장치이며,
    반도체 칩과,
    스테이지 및 복수의 단자를 포함하는 리드 프레임과, 바닥부와, 베이스부의 주연부에 배치된 주연벽과, 상기 주연벽의 외측의 베이스부 주연부로부터 연장되는 연장부를 구비하는 성형 수지로 구성되는 패키지 베이스와,
    전도성 재료로 구성되고, 주연부가 패키지 베이스의 성형 수지의 연장부에 전기 접속되는 방식으로 주연벽에 의해 둘러싸인 내부 공간을 커버하도록 패키지 베이스에 조립되는 커버를 포함하고,
    상기 스테이지는 성형 수지의 베이스부에 매립되고, 상기 스테이지의 연장부는 연장되어 성형 수지의 연장부에 노출되고, 복수의 단자가 상기 스테이지 부근에 형성되고 성형 수지의 주연벽 및 연장부와 관련하여 서로 이격되고,
    상기 스테이지 표면의 설정 부분은 주연벽과 관련하여 내부 연결면으로서의 기능을 하고, 상기 단자 표면의 설정 부분은 주연벽과 관련하여 내부 연결면으로서의 기능을 하고,
    상기 단자 표면의 다른 부분은 성형 수지의 연장부와 관련하여 두께 방향에서 스테이지의 표면보다 낮은 하부 표면으로서의 기능을 하고,
    복수의 구멍이 상기 스테이지의 내부 연결면 및 단자의 내부 연결면을 노출하도록 성형 수지의 주연벽에 형성되어, 상기 반도체 칩이 스테이지에 장착되어 단자의 내부 연결면 및 스테이지의 내부 연결면과 주연벽의 구멍을 통해 전기 접속되는, 반도체 장치.
  12. 제11항에 있어서, 외부 연결면이 상기 스테이지의 내부 연결면에 수직으로 대향하는 위치의 스테이지의 배면으로부터 돌출되도록 형성되고, 복수의 외부 연결면이 상기 단자의 내부 연결면에 수직으로 대향하는 위치의 단자의 복수의 배면으로부터 돌출되도록 형성되고, 상기 스테이지의 외부 연결면 및 단자의 외부 연결면은 성형 수지의 배면에 노출되는, 반도체 장치.
  13. 제12항에 있어서, 상기 외부 연결면과 동일한 높이로 스테이지의 배면으로부터 돌출되어 지지부 및 외부 연결면이 성형 수지의 배면에 노출되는, 복수의 지지부를 더 포함하는 반도체 장치.
  14. 마이크로폰 패키지이며,
    마이크로폰 칩과,
    스테이지 및 복수의 단자을 구비하는 리드 프레임과, 바닥부와, 베이스부의 주연부에 배치된 주연벽과, 상기 주연벽의 외측의 베이스부 주연부로부터 연장되는 연장부를 구비하는 성형 수지로 구성되는 패키지 베이스와,
    전도성 재료로 구성되고, 주연부가 패키지 베이스의 성형 수지의 연장부에 전기 접속되는 방식으로 주연벽에 의해 둘러싸인 내부 공간을 커버하도록 패키지 베이스에 조립되는 커버를 포함하고,
    상기 스테이지는 성형 수지의 베이스부에 매립되고, 상기 스테이지의 연장부는 연장되어 성형 수지의 연장부에 노출되고, 복수의 단자가 상기 스테이지 부근에 형성되고 성형 수지의 주연벽 및 연장부와 관련하여 서로 이격되고,
    상기 스테이지 표면의 설정 부분은 주연벽와 관련하여 내부 연결면으로서의 기능을 하고, 상기 단자 표면의 설정 부분은 주연벽와 관련하여 내부 연결면으로서의 기능을 하고,
    상기 단자 표면의 다른 부분은 성형 수지의 연장부와 관련하여 두께 방향으로 스테이지의 표면보다 낮은 하부 표면으로서의 기능을 하고,
    복수의 구멍이 상기 스테이지의 내부 연결면 및 단자의 내부 연결면을 노출하도록 성형 수지의 주연벽에 형성되어, 상기 반도체 칩이 스테이지에 장착되고 상기 단자의 내부 연결면 및 스테이지의 내부 연결면과 주연벽의 구멍을 통해 전기 접속되고,
    내부 공간과 연통하는 사운드 구멍이 커버 또는 패키지 베이스 중 하나에 형성되는, 마이크로폰 패키지.
  15. 제14항에 있어서, 외부 연결면이 상기 스테이지의 내부 연결면에 수직으로 대향하는 위치의 스테이지의 배면으로부터 돌출되도록 형성되고, 복수의 외부 연결면이 상기 단자의 내부 연결면에 수직으로 대향하는 위치의 단자의 복수의 배면으로부터 돌출되도록 형성되고, 상기 스테이지의 외부 연결면 및 단자의 외부 연결면은 성형 수지의 배면에 노출되는, 마이크로폰 패키지.
  16. 제15항에 있어서, 상기 외부 연결면과 동일한 높이로 스테이지의 배면으로부 터 돌출되어 지지부 및 외부 연결면이 성형 수지의 배면에 노출되는, 복수의 지지부를 더 포함하는 마이크로폰 패키지.
  17. 제14항에 있어서, 집합적으로 사운드 구멍으로서의 기능을 하는 복수의 소형 구멍은 성형 수지에 형성된 윈도우 구멍을 통해 노출되는 스테이지의 노출 영역에 형성되는, 마이크로폰 패키지.
KR1020090026320A 2008-03-31 2009-03-27 반도체 장치의 리드 프레임 및 패키지 KR20090104692A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090026320A KR20090104692A (ko) 2008-03-31 2009-03-27 반도체 장치의 리드 프레임 및 패키지

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-090474 2008-03-31
KR1020090026320A KR20090104692A (ko) 2008-03-31 2009-03-27 반도체 장치의 리드 프레임 및 패키지

Publications (1)

Publication Number Publication Date
KR20090104692A true KR20090104692A (ko) 2009-10-06

Family

ID=41534461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090026320A KR20090104692A (ko) 2008-03-31 2009-03-27 반도체 장치의 리드 프레임 및 패키지

Country Status (1)

Country Link
KR (1) KR20090104692A (ko)

Similar Documents

Publication Publication Date Title
US20090243060A1 (en) Lead frame and package of semiconductor device
KR101046465B1 (ko) 반도체 장치의 리드 프레임 및 패키지
US7560811B2 (en) Semiconductor device
KR20090013067A (ko) 반도체 장치, 예비 주형 패키지, 및 그의 제조 방법
JP4380748B2 (ja) 半導体装置、及び、マイクロフォンパッケージ
KR20080110497A (ko) 마이크로폰 패키지, 반도체 장치 및 그 제조 방법
US20090175479A1 (en) Microphone package, lead frame, mold substrate, and mounting structure therefor
JP4779614B2 (ja) 半導体装置
JP2007060389A (ja) シリコンマイクロホンパッケージ
JP2009038077A (ja) プリモールドパッケージ型半導体装置及びその製造方法、モールド樹脂体、プリモールドパッケージ、マイクロフォンチップパッケージ
JP2007150514A (ja) マイクロホンパッケージ
JP2010153519A (ja) 半導体装置用パッケージ本体及びその製造方法、半導体装置、マイクロフォンパッケージ
JP2010187277A (ja) マイクロフォンパッケージ及びその製造方法
KR20160086383A (ko) 마이크로폰 부품을 장착하기 위한 인쇄 회로 기판 및 이와 같은 인쇄 회로 기판을 구비하는 마이크로폰 모듈
KR20080022509A (ko) 마이크로폰 패키지
JP2010021519A (ja) リードフレーム用平フレーム部材、リードフレーム及びその製造方法、パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ
KR20090104692A (ko) 반도체 장치의 리드 프레임 및 패키지
JP2009289924A (ja) 半導体装置用パッケージ本体及びその製造方法、パッケージ、半導体装置、並びにマイクロフォンパッケージ
KR100758510B1 (ko) 반도체 베이스, 반도체 베이스를 포함하는콘덴서마이크로폰, 및 콘덴서마이크로폰의 조립방법
JP2007060228A (ja) シリコンマイクロホンパッケージ
JP2009302312A (ja) 半導体装置用パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ
JP2010040656A (ja) 半導体パッケージ、半導体装置及びその製造方法、並びにマイクロフォンパッケージ
JP2010040655A (ja) 半導体装置用パッケージ本体及びその製造方法、パッケージ、半導体装置並びにマイクロフォンパッケージ
JP2009060055A (ja) 半導体装置及びその製造方法、モールド樹脂体、プリモールドパッケージ、マイクロフォンチップパッケージ
JP2010003947A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application