JP2009302312A - 半導体装置用パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ - Google Patents

半導体装置用パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ Download PDF

Info

Publication number
JP2009302312A
JP2009302312A JP2008155372A JP2008155372A JP2009302312A JP 2009302312 A JP2009302312 A JP 2009302312A JP 2008155372 A JP2008155372 A JP 2008155372A JP 2008155372 A JP2008155372 A JP 2008155372A JP 2009302312 A JP2009302312 A JP 2009302312A
Authority
JP
Japan
Prior art keywords
package
chip
semiconductor device
semiconductor chip
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008155372A
Other languages
English (en)
Inventor
Kenichi Shirasaka
健一 白坂
Hiroshi Saito
博 齋藤
Satoshi Aoshima
聡 青島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2008155372A priority Critical patent/JP2009302312A/ja
Publication of JP2009302312A publication Critical patent/JP2009302312A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体チップの接着強度を高めるとともに、接着剤の流出を防止し、さらなる小型化を図る。
【解決手段】半導体チップ3を搭載するモールド樹脂体6内にリードフレームの少なくとも一部が埋設されるとともに、該リードフレームに、半導体チップ3が搭載されるチップ搭載領域の下方に配置されるステージ部11と、該ステージ部11の切欠き内に配置される端子部27,28とが形成され、モールド樹脂体6上面にステージ部11及び端子部27,28の内部接続面22の一部を露出させる穴部47が形成され、チップ搭載領域には、半導体チップ3を固着するための接着剤48を該半導体チップ3との間に介在させる縦壁面を有する溝44,45が環状に形成されている。
【選択図】 図6

Description

本発明は、リードフレームの少なくとも一部をモールド樹脂体に埋設してなるパッケージ本体に半導体チップを搭載して蓋体により覆って構成される半導体装置に係り、そのパッケージ本体、パッケージ、半導体装置、並びに該半導体装置を用いて構成したマイクロフォンパッケージに関する。
シリコンマイクや圧力センサ等の半導体装置として、リードフレームに樹脂をモールドしてなるプリモールドタイプの中空のパッケージの中にマイクロフォンチップ等を収納したものがある。
このプリモールドタイプのパッケージを使用した半導体装置として、従来、特許文献1に示すものがある。この半導体装置は、リードフレームの中央部分に配置したステージ部に半導体チップが搭載されるとともに、このステージ部の裏側からステージ部の周囲にかけてモールド樹脂体が一体に設けられ、このモールド樹脂体においてステージ部からはみ出している周壁部の上面に、ステージ部から張り出した吊りリードの途中部分が露出状態に配置されている。一方、このモールド樹脂体に被せられる蓋体が金属製のカップ状に形成され、その周縁部をモールド樹脂体の周壁部に接合して被せられることにより、半導体チップの周囲に空間を形成するとともに、金属製蓋体と吊りリードの露出部分とが電気的に接続状態とされている。
そして、吊りリードの先端部及びステージ部の外側方位置に配置されるリード部の各外側端部は、モールド樹脂体の裏面にそれぞれ露出し、基板に実装したときに基板の回路に接続されるようになっている。
特開2007−66967号公報
この半導体装置は、リードフレームのステージ部と金属製蓋体とを吊りリードの露出部分で接続状態とすることにより、半導体チップの周囲を金属部分で囲ってシールド性を高めたものであり、リードフレームに樹脂をモールドして一体化するという簡単な方法であるため、安価に製造することができるものである。
ところで、半導体チップは、ステージ部の上に接着剤によって固着されるが、パッケージが小型化することに伴い、その接着領域も小さくなってきている。このため、小さい領域でも十分な接着強度を確保できる技術が求められている。この場合、小型化に伴いチップや端子が高密度に配置されることから、接着部分から接着剤が流れ出て端子等に接触しないようにしなければならず、接着剤の使用量を増加するにも限界がある。
本発明は、このような事情に鑑みてなされたもので、半導体チップの接着強度を高めるとともに、接着剤の流出を防止し、さらなる小型化を図ることを目的とする。
このような目的を達成するため、本発明は、半導体装置用パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージを提供する。
まず、本発明の半導体装置用パッケージ本体は、半導体チップを搭載するモールド樹脂体内にリードフレームの少なくとも一部が埋設されるとともに、該リードフレームに、前記半導体チップが搭載されるチップ搭載領域の下方に配置されるステージ部と、該ステージ部の切欠き内に配置される端子部とが形成され、前記モールド樹脂体上面に前記ステージ部及び前記端子部の内部接続面の一部を露出させる穴部が形成され、前記チップ搭載領域には、前記半導体チップを固着するための接着剤を該半導体チップとの間に介在させる縦壁面が環状に形成されていることを特徴とする。
すなわち、モールド樹脂体に形成した縦壁面と半導体チップとの間に接着剤が介在することにより、平面どうしの間に介在する場合よりも多くの接着剤を用いることができる。また、その縦壁面を環状に形成したので、その環状に沿って接着剤が行き渡ることにより、チップ搭載領域内に環状に接着剤を確実に配置して半導体チップを強固に接着することができる。また、接着剤には縦壁面に沿って表面張力が作用することにより、縦壁面に交差する方向への接着剤の広がりが抑えられ、穴部から露出している端子部等の内部接続面にまで接着剤が流れ出ることを防止することができる。したがって、内部接続面をチップ搭載領域に接近させて配置することが可能になる。
この場合、前記縦壁面は、前記モールド樹脂体に形成した凹部の内側面、又は凸条の外側面によって形成される。
また、複数本ずつの溝が交差して形成されることにより、その外周位置の溝に囲まれて前記縦壁面が形成されるとともに、該縦壁面の内側に、各溝によって区画された複数の柱状部が形成されている構成としてもよい。
半導体チップを搭載した半導体装置は、その後、基板上に半田付けされ、そのときの温度によって熱膨張が生じる。このとき、半導体チップとモールド樹脂体との間の熱膨張差を柱状部が撓むことにより吸収することができる。
また、本発明の半導体装置用パッケージ本体において、前記縦壁面よりも外側に前記チップ搭載領域を囲むように前記モールド樹脂体の上面から立設する壁が設けられていることを特徴とする。
縦壁面の作用により接着剤が外側に広がることが防止されるが、その外側にさらに壁が立設されることにより、より多くの接着剤を使用しても、外側への流出を確実に防止することができ、半導体チップの固着強度を高めるとともに、内部接続面をチップ搭載領域にさらに接近して配置することが可能になる。
また、本発明の半導体装置用パッケージは、前記半導体装置用パッケージ本体と、該半導体装置用パッケージ本体の上方を覆う蓋体とを備えてなる構成とされる。
そして、本発明の半導体装置は、その半導体装置用パッケージにおける前記チップ搭載領域に半導体チップが接着剤により固着され、該半導体チップが前記穴部から前記ステージ部及び各端子部における内部接続面に接続されていることを特徴とする。
さらに、本発明のマイクロフォンパッケージは、前記半導体装置を用いて構成され、前記半導体チップがマイクロフォンチップであり、前記蓋体又は前記パッケージ本体のいずれかに、内部空間に連通する音響孔が形成され、前記縦壁面は、前記マイクロフォンチップのセンサ部よりも大きい環状に形成されていることを特徴とする。
マイクロフォンチップの場合、音響を感知するセンサ部の背部に空洞部が形成されており、このマイクロフォンチップを固着する際には、空洞部に通じるような隙間が接着部分に生じると、その隙間から音が侵入して音漏れの原因となる。本発明のマイクロフォンチップでは、環状の縦壁面に沿って接着剤が配置されるので、音漏れの発生を確実に防止することができる。また、その空洞部内に接着剤が侵入すると感度に影響するが、縦壁面がセンサ部よりも大きい環状に形成されていることにより、この縦壁面上で作用する表面張力によって接着剤が内方に流出することを防止することができる。
また、本発明のマイクロフォンパッケージにおいて、前記モールド樹脂体における前記マイクロフォンチップのセンサ部が配置される領域を厚さ方向に窪ませてなる凹状空所が形成されていることを特徴とする。
このマイクロフォンパッケージでは、センサ部の背部に形成される空洞部にモールド樹脂体の凹状空所が連続することになり、センサ部の背部の空間容積を増大することができ、マイクロフォンとしての感度を向上させることができる。これを逆に見れば、センサ部の背部に必要な空間の一部をモールド樹脂体の凹状空所が負担することになり、その分、マイクロフォンチップをさらに小型化することが可能になる。
本発明によれば、モールド樹脂体のチップ搭載領域に縦壁面を環状に形成したから、その環状に沿って接着剤を配置して半導体チップを強固に接着することができ、また、縦壁面に沿って接着剤に表面張力が作用することにより、縦壁面と交差する方向への接着剤の広がりが抑えられ、穴部から露出している端子部等の内部接続面にまで流れ出ることを防止することができる。したがって、内部接続面をチップ搭載領域に接近させて配置することが可能になり、その分、全体を小型化してコスト低減を図ることができる。
以下、本発明の実施形態を図面を参照しながら説明する。
図1〜図9は第1実施形態を示している。この第1実施形態の半導体装置1は、マイクロフォンパッケージであり、図4、図6及び図7に示すように、半導体チップとしてマイクロフォンチップ2と回路チップ3との二つのチップが収納されている。また、そのパッケージ4は、ほぼ平坦な板状のリードフレーム5及びこのリードフレーム5に一体成形された箱型のモールド樹脂体6からなるパッケージ本体7と、このパッケージ本体7の上方を閉塞する蓋体8とを備える構成とされている。
リードフレーム5は、帯状の金属板に、図1に示す単位を1個のものとして1列で又は複数列並んでプレス加工により連続して形成されるものである。この明細書中では、図1に示す1個単位のものをリードフレームと称しており、以下では図1の上下方向を縦方向、左右方向を横方向というものとする。また、図1中、符号9は、リードフレーム5の打ち抜きにより形成される外枠部10に接続状態の接続フレーム部を示している。
このリードフレーム5は、比較的広い面積を有するステージ部11と、該ステージ部11の周囲に配置された例えば電源用、出力用、ゲイン用の3個の端子部12〜14とが相互に間隔をあけて配置された構成とされ、それぞれが複数の接続フレーム部9によって独立して外枠部10に接続されている。
この場合、リードフレーム5は全体としては矩形状に形成され、ステージ部11は、その矩形状の中の一つの隅部を中心に配置され、該隅部を形成する二辺に接続された本体部15から二つの延長部16,17が一体に形成され、これら延長部16,17の先端が他の二辺のほぼ中央位置にそれぞれ接続されている。
そして、このステージ部11と外枠部10とにより囲まれた残りの三か所の隅部に、それぞれ端子部12〜14が配置されている。これら端子部12〜14は、その表面側の一部が後述する半導体チップに対する内部接続面21〜23とされ、この内部接続面21〜23を除く部分の表面側は板厚を薄くするようにハーフエッチングされていることにより、このハーフエッチングされた表面が内部接続面21〜23よりも板厚方向に低い低床面24とされている。図1でハッチングされた領域が、ハーフエッチングされた低床面24を示している。
この場合、リードフレーム5として全体の外周部には、図1に示すように、ステージ部11における本体部15の角部及び延長部16,17の先端部がそれぞれ配置されるが、各端子部12〜14においてはハーフエッチングされた低床面24が配置されており、各端子部12〜14の内部接続面21〜23は、リードフレーム5の外周部よりも内側に入り込んだ位置に配置されている。すなわち、図1において二本の二点鎖線で囲まれる領域が、後述するモールド樹脂体の周壁部の形成領域Aを示しており、この周壁部の形成領域A内に端子部12〜14の内部接続面21〜23が配置されている。また、この周壁部の形成領域A内に配置されるステージ部11における一つの延長部16の一部分が、ステージ部11に対する接地用の内部接続面25とされている。なお、この周壁部の形成領域Aよりも外側はモールド樹脂体における張り出し部の形成領域とされ、この張り出し部の形成領域には、前述したように、ステージ部11における本体部15の角部、延長部16,17の先端部、及び各端子部12〜14の低床面24が配置されている。
一方、このリードフレーム5の裏面は、図2にハッチングでハーフエッチング領域を示したように、四隅の矩形状の部分を残して他の大部分はハーフエッチングされており、これら4か所の矩形状部分が、後述するように基板に搭載されたときの外部接続面26〜29とされている。
この場合、ステージ部11においては、その本体部15の隅部(図2の右上隅部)に矩形状に外部接続面29が形成され、各端子部12〜14は、そのうちの一つの端子部(図2の左下隅部に配置される端子部)13は外部接続面27が全体形状と同じ矩形状に形成され、他の二つの端子部12,14は、外部接続面26,28に対して面方向に突出する突出部30,31が形成され、その突出部30,31の裏面が板厚を薄くするようにハーフエッチングされている。これらステージ部11の外部接続面29及び各端子部12〜14の外部接続面26〜28は、それぞれほぼ同じ大きさの矩形状に形成されており、リードフレーム5の全体としての四隅に配置されている。なお、図1と照合するとわかるように、二つの端子部12,14における両張り出し部30,31の表面側は内部接続面21,23とされている。
また、ステージ部11においては、外部接続面29の他にも、ほぼ中央部、及び外枠部10の4辺の中央位置に配置される接続フレーム部9への接続部も、外部接続面29と同じ高さの平面に形成され、後述するようにモールド樹脂体を形成するときに金型に接触する支持面32,33とされている。また、図2では、3個の端子部12〜14のうち、突出部31がリードフレーム5の幅方向(左右方向)の中央部まで延びている端子部(図2の右下隅部に配置されている端子部)14においては、その突出部31の裏面にも、ステージ部11の支持面32,33と同様に、外部接続面28と同じ高さの支持面34が形成されている。なお、いずれの接続フレーム部9も、ハーフエッチングされることなく元板厚に設定される。
そして、このように加工されたリードフレーム5に対してモールド樹脂体6が一体に成形されることにより、図3に示すようにパッケージ本体7が構成されている。モールド樹脂体6は、図3及び図4に示すように、マイクロフォンチップ2と制御回路チップ3とを並べることができる長さの矩形板状に形成された底板部41と、この底板部41の周縁部から立設した角筒形の周壁部42と、周壁部42の下部の周囲に一体に形成した張り出し部43とを備える箱型に形成されている。
底板部41は、リードフレーム5の中央部分、図1では周壁部の形成領域Aよりも内側の領域を占めるステージ部11の比較的広い範囲の部分の表裏両面がほぼ全面にわたって埋設状態とされている。
また、この底板部41において、マイクロフォンチップ2及び制御回路チップ3が搭載される両チップ搭載領域B,Cには、二本の平行な溝44,45が矩形の枠状に形成されている。これら溝44,45のうち、各チップ搭載領域B,Cにおいて外側に配置される溝44は、マイクロフォンチップ2又は制御回路チップ3の外周縁とほぼ同じ大きさの矩形に形成され、また、内側に配置される溝45は、外側の溝44から一定の間隔をおいて配置されている。この場合、マイクロフォンチップ2は、後述するように、そのセンサ部2aの背部に空洞部2bが形成されており、内側に配置される溝45は、この空洞部2bの内径に外接する矩形よりも大きい矩形に形成されている。
また、周壁部42は、上方に向かうにしたがって幅が小さくなる台形の横断面に形成されており、図1の形成領域Aで示したように、ステージ部11における本体部15の一部、両延長部16,17の途中部分(そのうちの一つがステージ部11の内部接続面25とされる)、各端子部12〜14の内部接続面21〜23、低床面24の一部を埋設状態としている。そして、図3に示すように、この周壁部42の一部に若干低い段部46が形成され、その段部46から底板部41にまたがるように、ステージ部11の内部接続面25及び各端子部12〜14の内部接続面21〜23を一部ずつそれぞれ上方に露出状態とする4個の穴部47が形成されている。
また、この周壁部42の外側に形成される張り出し部43は、底板部41と同じ平板上に形成され、リードフレーム5において図1のAで示す領域よりも外側の領域の部分が配置される。そして、リードフレーム5のステージ部11における本体部15の角部及び二か所の延長部16,17における先端部のそれぞれの表面は張り出し部43の上面に露出させられ、他の端子部12〜14の表面は、ハーフエッチングされた低床面24が配置されることにより、モールド樹脂によって張り出し部43内に埋設状態とされている。この場合、この張り出し部43の表面はステージ部11及びその延長部16,17の露出面を含めて面一に形成されている。
一方、モールド樹脂体6の裏面側においては、前述したようにリードフレーム5のハーフエッチングされている大部分が埋設状態とされ、図5に示すように、ステージ部11の外部接続面29及び各端子部12〜14の外部接続面26〜28が四隅に露出する他は、ステージ部11に部分的に配設した支持面32,33,34が露出した状態とされている。
このように形成されたパッケージ本体7の底板部41の上に、図4、図6及び図7に示すように、マイクロフォンチップ2と制御回路チップ3とがダイボンド用の接着剤48によってそれぞれ固定されている。マイクロフォンチップ2は、音響等の圧力変動に応じて振動するダイヤフラム電極と固定電極とが対向配置されてセンサ部2aを構成し、ダイヤフラム電極の振動に伴う静電容量変化を検出するものである。また、そのセンサ部2aの背部には空洞部2bが形成されている。この空洞部2bは、ダイヤフラム電極の振動に対してバネとして作用し、その空洞部2bが大きいほどダイヤフラム電極が大きく振動することができ、マイクロフォンとしての感度が向上する。制御回路チップ3は、マイクロフォンチップ2への電源の供給回路、マイクロフォンチップ2からの出力信号の増幅器等を備える構成とされている。この場合、接着剤48は、2本の溝44,45の内部及び両溝44,45の間の平面にかけて設けられている。
また、これら半導体チップ2,3は、モールド樹脂体6の周壁部42の穴部47に臨ませられている各端子部12〜14の内部接続面21〜23及びステージ部11の内部接続面25にボンディングワイヤ49によって接続されている。
一方、このパッケージ本体7に被せられる蓋体8は、銅材等の導電性金属材料により、パッケージ本体7の周壁部42の高さの分、絞り加工されて形成されており、天板部51の周囲に側板部52が形成され、該側板部52の下端に、天板部51と平行につば部53が形成されている。また、天板部51には音響孔54が貫通状態に形成されている。そして、この蓋体8をパッケージ本体7に被せると、図7に示すように、天板部51がパッケージ本体7の周壁部42に囲まれた内部空間55を閉塞するとともに、その内部空間55を音響孔54によって外部に連通させた状態とし、かつ、側板部52が周壁部42の外側に配置され、つば部53が張り出し部43に重ねられる構成である。これらパッケージ本体7と蓋体8とは、パッケージ本体7の張り出し部43に蓋体8のつば部53が導電性接着剤56によって固着されるようになっており、パッケージ本体7の張り出し部43に露出しているステージ部11が導電性接着剤56を介して蓋体8と電気的接続状態とされる。したがって、これらパッケージ本体7に蓋体8を固着してなるパッケージ4は、蓋体8からリードフレーム5のステージ部11の間が電気的接続状態となって内部空間55内の半導体チップ2,3を囲った状態とするものである。
次に、このように構成される半導体装置1の製造方法について説明する。
まず、帯状金属板の必要な個所にマスキングをしてエッチング処理することにより、図1及び図2のハッチング領域を板厚の半分程度までハーフエッチングする。そして、プレス加工によって外形を打ち抜き、接続フレーム部9により外枠部10に接続状態とされたリードフレーム5を形成する。このようにして形成されるリードフレーム5は、ハーフエッチングされた部分に若干の凹凸を有するものの、ほぼ平坦な板状に形成される。
次に、このリードフレーム5を射出成形金型内に配置し、このリードフレーム5を埋設するように樹脂を射出成形してモールド樹脂体6を成形する。
図8はプレス成形した後のリードフレーム5を射出成形金型内に配置した状態を示しており、上型61と下型62との間にモールド樹脂が注入されるキャビティ63が形成されている。リードフレーム5は、その表面においては、モールド樹脂体6の周壁部42の穴部47から各端子部12〜14の内部接続面21〜23及びステージ部11の内部接続面25がそれぞれ露出し、裏面においては、外部接続面26〜29、ステージ部11の各支持面32,33、及び端子部14の支持面34がそれぞれ露出するようになっているが、これらの露出面は、射出成形金型の金型61,62内面が当接することにより形成される。この場合、リードフレーム5の表裏両面に露出面が形成されていることから、リードフレーム5は、表裏両面に金型61,62が接触して、キャビティ63内で両面から支持されることになる。特に底板部41においては、ステージ部11の表面側にも樹脂部分が形成され、このため、ステージ部11の表面と上型61の内面との間に広い範囲にわたって隙間が形成されることになるが、ステージ部11の裏面に配置した複数個所の支持面32,33が下型62の内面に当接するとともに、張り出し部43において両面に金型61,62が接触していることにより、ステージ部11全体としては表裏両面から支持されることになる。したがって、リードフレーム5は、射出時の圧力によって撓んだり動いたりすることがないように金型61,62内に確実に固定される。
また、チップ搭載領域B,Cにおける溝44,45を形成するための凸条部64,65がキャビティ63内に突出している。これら凸条部64,65は、図示例では、ステージ部11との間に樹脂を介在させるための若干の間隙をあけて配置されている。
そして、このようにしてリードフレーム5にモールド樹脂体6を一体に成形した後、そのパッケージ本体7の底板部41の上に半導体チップ2,3をダイボンド用接着剤48により固着し、周壁部42の穴部47に露出している各端子部12〜14の内部接続面21〜23及びステージ部11の内部接続面25とワイヤボンディングして接続状態とする。
この半導体チップ2,3を搭載する際には、図9(a)に示すように、底板部41の両チップ搭載領域B(図9にはチップ搭載領域Bのみ示す)に形成されている2本の溝44,45の間の平面部分に接着剤48を例えばスポット状に複数個所滴下しておき、その上から半導体チップ2,3を若干押圧しながら搭載することにより、接着剤48は押しつぶされながら四方に広げられる。このとき、接着剤48の一部は溝44,45の長さ方向に沿って広がることにより、各スポット状の接着剤48が相互に繋がった状態となり、また、両側の溝44,45においては、図9(b)に示すように、接着剤48が溝44,45の中に入り込んで、その溝44,45の中に溜められる。
これら半導体チップを固着した後、張り出し部43の上面に導電性接着剤56を塗布して、別に製作しておいた蓋体8を被せて接着する。この状態では、パッケージ本体7は、そのリードフレーム5が隣接するリードフレームに接続フレーム部9を介して連結状態とされていることにより、複数個が縦横に連なっており、蓋体8もリードフレーム5と同様の接続フレーム部(図示略)によりパッケージ本体7と同じピッチで複数個が連結状態とされ、これらが一括して接着される。
そして、この接着後に、モールド樹脂体6から突出しているリードフレーム5の接続フレーム部9や蓋体8の接続フレーム部を一括して切断して、個々のパッケージ4に分割する。
このようにして製造した半導体装置1は、その底面に露出している各端子部12〜14及びステージ部11の外部接続面26〜29を基板にはんだ付けすることにより実装される。この場合、半導体装置1は、図7に示すように、底板部41内に埋設されているステージ部11が半導体チップ2,3の下方に配置され、このステージ部11の内部接続面25に半導体チップ2,3が接続され、ステージ部11の延長部16,17に導電性接着剤56を介して蓋体8が接続され、その蓋体8が半導体チップ2,3の上方を覆っている。したがって、半導体チップ2,3は、その周囲をステージ部11や蓋体8によって囲まれた状態となり、このステージ部11の外部接続面29が基板を介して接地状態とされることにより、半導体チップ2,3を外部磁界からシールドすることができる。
また、マイクロフォンチップ2の固着部分においては、パッケージ本体7の底板部41に形成されている環状の溝44,45内にダイボンド用接着剤48が入り込んでおり、その溝44,45がマイクロフォンチップ2の空洞部2bに外接する矩形よりも大きい矩形状に形成されていることから、空洞部2bの周りが溝44,45内の接着材48によって囲まれた状態となる。そして、接着剤48が溝44,45内を埋めるように隙間なく設けられるので、音漏れ現象の発生を防止することができる。
一方、これら2本の溝44,45を設けたことにより、その内側の溝44においては、マイクロフォンチップ2の空洞部2bに外接する矩形よりも大きい矩形状に形成されているので、その溝44内に接着剤48が入り込んで空洞部2b内に流れ出ることはない。この場合、環状の溝44の内側の側面44aが接着剤48の流出を防止することになり、この側面44aが本発明の縦壁面に相当する。
また、外側の溝45においては、いずれの半導体チップ2,3にあっても、その溝45から外側への接着剤48の流出が防止される(この溝45の場合は、外側の側面45aが本発明の縦壁面に相当する)。しかも、この実施形態の場合は、これら半導体チップ2,3が固着される底板部41と、蓋体8が固着される張り出し部43との間に周壁部42が立設し、この周壁部42の穴部47内に各端子部12〜14の内部接続面21〜23及びステージ部11の内部接続面25が露出している。したがって、半導体チップ2,3の固着部分と内部接続面21〜23,25との間には、溝44,45による流出防止作用と、周壁部42による堰き止め作用とが二重に機能し、ダイボンド用接着剤48が周壁部42の穴部47から内部接続面21〜23,25に侵入することが確実に防止される。もちろん、蓋体8を固着する導電性接着剤56も周壁部42によって堰き止められ、その壁を乗り越えて穴部47内に侵入することはない。したがって、底板部41におけるチップ搭載領域B,C、内部接続面21〜23,25、蓋体8の固着部分を接近させて配置することが可能になり、その分、面積を小さくすることができる。
しかも、周壁部42に穴部47を設けて各端子部12〜14やステージ部11の内部接続面21〜23,25を露出させ、蓋体8も周壁部42の外側で底板部41と同じ平面上に形成された張り出し部43に固着する構成とされ、リードフレーム5自体は平坦に形成されているので、これを屈曲させて端子部や蓋体との接続部分を形成する従来技術構成のものと比べても、全体の小型化を図ることができる。
したがって、この半導体装置1は、基板上の実装面積を小さくすることができ、基板上の他の回路等への干渉を少なくし得て、高密度の実装を可能にすることができる。
なお、図9(b)の鎖線で示すように、底板部41に、外側の溝45の側面に連続するように壁66を立設させるようにしてもよく、さらに確実に接着剤48の流出を防止することができる。
また、図10〜図15は、半導体チップの固着構造の変形例を示している。各図において、第1実施形態と共通部分には同一符号を付して説明を省略する。また、半導体チップのうち、マイクロフォンチップの固着構造を示しているが、制御回路チップにおいても、空洞部を有しない点以外は、同様の固着構造である。
図10に示す固着構造においては、底板部41のモールド樹脂体6の上面に、凸条部101がマイクロフォンチップ2の空洞部2bに外接する矩形よりも大きい矩形状の環状に形成されており、この凸条部101の両側面から上面にかけて接着剤48が介在している。つまり、半導体チップ2と底板部41との間で凸条部101の両側面に沿って接着剤48に表面張力が作用し、その表面張力によって接着剤48が凸条部101の周囲に凝集するようにして固着されているのである。したがって、接着剤48は凸条部101の環状に沿って確実に配置され、隙間の発生が防止されるとともに、凸条部101の付近から内方あるいは外方に流出することが防止される。この図10に示す固着構造の場合、凸条部101の両側面101a,101bが本発明の縦壁面に相当する。また、凸条部101の上にマイクロフォンチップ2が固着されることから、凸条部101の内側の空所は、マイクロフォンチップ2の空洞部2bを延長する凹状空所102として機能する。したがって、センサ部2aの背部の空間容積を増大することができ、マイクロフォンとしての感度を向上させることができる。また、逆に言えば、凹状空所102により容積が増える分、マイクロフォンチップ2自体の空洞部2bを小さくすることができ、センサ部2aの背部に必要な空間容積を維持しつつマイクロフォンチップ2をさらに小型化することが可能になる。
図11に示す固着構造においては、底板部41に半導体チップの周縁よりも大きい面積の凹部103が形成され、この凹部103内に半導体チップ2が落とし込まれるようにして固着されている。そして、その接着剤48は、半導体チップ2の空洞部2b内に流れ出ないように凹部103の周縁部付近に塗布され、その外側への流出は凹部103の周壁面によって防止されている。この固着構造においては、凹部103の周壁面103aが本発明の縦壁面に相当する。なお、この場合も、鎖線で示すように、凹部103の周壁面103aを延長するように壁66を立設してもよい。
図12に示す固着構造においては、底板部41における半導体チップ2の周縁よりも若干外側位置に、該半導体チップ2の周縁に沿う環状の溝104を形成し、半導体チップ2と底板部41との間から外側にはみ出す接着剤48を溝104内に溜めるようにしたものである。この固着構造においては、溝104の外側の側面104aが本発明の縦壁面に相当する。この場合も、鎖線で示すように、溝104の外側の側面を延長するように壁66を立設してもよい。
図13に示す固着構造においては、その(b)で示すように、底板部41に、複数本ずつの溝105が格子状に交差して形成されている。この場合、溝105の形成領域は、その内側は半導体チップ2の空洞部2bより広く、かつ外側も半導体チップ2の周縁よりも若干広い範囲までに亘る全体として環状に形成されている。そして、これら溝105により囲まれた部分が柱状に立設することになり、これら複数本の柱状部106の上端面に半導体チップ2が搭載される。
この固着構造においても、他の固着構造の場合と同様に、接着剤48が各溝105内に入り込み、そのうち、最も外側位置に配置されている溝105の外側の側面105a及び最も内側に配置されている溝105の内側の側面105bがそれぞれ縦壁面として作用し、外方及び内方への接着剤48の流出を防止している。また、このようにして半導体チップ2を固着した半導体装置は、その後、基板上に半田付けされ、そのときの温度によって熱膨張が生じる。このとき、半導体チップ2の固着部分においては、モールド樹脂体6が複数本の柱状部106から構成されていることから、これら柱状部106が撓むことにより半導体チップ2とモールド樹脂体6との間の熱膨張差を吸収することができ、剥離等の発生を確実に防止することができる。特に、この半導体チップ2は、シリコン基板の微細加工によって形成したいわゆるMEMS構造のものであり、モールド樹脂体6との熱膨張差を吸収する必要があるが、熱伸縮時の柱状部106の変形により応力の発生を防止し、その健全性を維持することができる。
図14に示す固着構造においては、図11に示す固着構造のように、半導体チップ2の周縁よりも大きい面積の凹部107が形成されているが、その凹部107の周壁面107aがテーパ状に傾斜しており、その傾斜した周壁面107aに半導体チップ2の周縁が当接するようにして固着されている。したがって、半導体チップ2の周縁と凹部107の周壁面107aとの間で、接着剤48の塗布領域が閉じられるようになり、接着剤48の外部への流出が確実に防止される。また、若干外部にはみ出したとしても凹部107の周壁面107aによってせき止められ、それ以上の広がりが防止される。この固着構造の場合は、縦壁面が凹部107の周壁面107aによって傾斜して形成された例である。さらに、凹部107の周壁面107aにより半導体チップ2の周縁を拘束するので、半導体チップ2を位置決めするとともに、固着作業時等にずれが発生することを防止することができる。なお、鎖線で示すように、空洞部2bの内周縁に当接するように凸部108を設けてもよい。
図15に示す固着構造は、図10に示す構造と同様に、底板部41に環状に凸条部109が形成されているが、その凸条部109が図10に示すものより幅広に形成され、その上端面に多数の凹状部110が形成されている。この凹状部110はドット状、長穴状等に形成され、接着剤48はこの凹状部110内に入り込んだ状態に設けられる。この固着構造の場合は、この凹状部110の開口部付近の内周面によって縦壁面が構成される。これら凹状部110が形成されたことにより、接着面積が増大し、強固に固着することができる。また、凸条部109により囲まれた内側の空所はマイクロフォンチップ2の空洞部2bを延長する凹状空所111として機能する。
また、この図15に示す構造のように、マイクロフォンチップ2の空洞部2bを延長する凹状空所をパッケージ本体の底板部に形成する場合、図16又は図17に示す構造としてもよい。
図16に示す例は、底板部41におけるステージ部11の上にはモールド樹脂体6の樹脂が覆い被さらないようにして、ステージ部11を露出させた構造であり、底板部41上のモールド樹脂体6の肉厚分の凹状空所112が形成され、該凹状空所112とマイクロフォンチップ2の空洞部2bとにより、大きな背部空間を形成することができる。
また、図17に示す例は、図16に示す構造に対して、さらにステージ部11の上面をハーフエッチングにより窪ませたものであり、底板部41上のモールド樹脂体6の肉厚分に加えて、ステージ部11のハーフエッチング部113の深さの分、図16に示すものより大きい凹状空所114が形成される。
一方、図18〜図24は本発明に係る半導体パッケージの変形例を示している。これらの図において、第1実施形態と共通部分には同一符号を付して説明を省略する。
前述の第1実施形態では蓋体に音響孔を形成したが、この例の半導体装置においては、パッケージ本体に音響孔を形成している。すなわち、図18及び図19に示すように、リードフレーム71は、ステージ部72の本体部73が第1実施形態のものよりも長く延びており、この本体部73に、これを貫通するように音響孔用の下孔74が設けられている。
また、3個の端子部のうち、隅部に配置される2個の端子部13,14は第1実施形態の対応する端子部とほぼ同様の構成であるが、他の端子部75は、リードフレーム71の上下方向の中央位置に配置され、突出部のない端子部13と同様に矩形状に形成され、その一部に内部接続面76が形成されている。また、この端子部75の形状に対応して、ステージ部72も、一つの延長部17は第1実施形態のものと同様の形状とされているが、端子部75に隣接している他の延長部77はストレート状に形成されている。
また、ステージ部72の裏面は、大部分がハーフエッチングされているが、端子部75と対応する上下方向の中央位置に外部接続面77が形成され、かつ、下孔74の周囲にも、該下孔74の回りを囲むように支持面78が形成されている。また、ステージ部72の本体部73が上下方向に延びたことにより、幅方向の中央位置に配置される支持面32が2個設けられるとともに、両側部の接続フレーム部9と一体に形成される支持面33も2個ずつ設けられている。
そして、このリードフレーム71をプレス成形した後、図15に示す射出成形金型に設置する。この射出成形金型には、下型81に、リードフレーム71の下孔74よりも若干小径のピン82が突出状態に設けられ、上型83には、ピン82の先端部を挿入する穴84と、この穴84より若干大径の座ぐり部85とが同心状に形成され、型81,83を締めてピン82を穴84に挿入状態としたときに、キャビティ86には、ピン82の回りで座ぐり部85により筒状の空所が形成されるようになっている。
この射出成形金型にリードフレーム71を設置して樹脂を射出することにより、そのモールド樹脂体91の底板部41には、図20〜図23に示すように、ピン82によって形成された音響孔92が形成され、底板部41の上面には音響孔92の周囲を囲む筒状壁93が形成される。この場合も第1実施形態のものと同様に、チップ搭載領域B,Cに2本ずつの溝44,45が形成され、その溝44,45内にダイボンド用接着剤48が入り込むことにより、接着剤48の流出が防止される構造となっているが、音響孔92を囲む筒状壁93は、その外側で二重の障壁となって接着剤48が音響孔92内に流れ込むことを確実に防止する。また、このパッケージ本体94と組み合わせてパッケージ95を構成する蓋体96には、図23に示すように孔のないものが用いられる。また、この蓋体96は、第1実施形態と同様、導電性金属材料により形成され、半導体装置97としては、この蓋体96がリードフレーム71に電気的接続状態となることにより、内部空間55がシールドされる。
なお、本発明は上記実施形態の構成のものに限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態のパッケージ本体では、周壁部42の一部に段部46から底板部41にかけて内部接続面21〜23,25を露出させる穴部47を形成したが、図25及び図26に示すパッケージ本体121のように、周壁部122の一部に、前記段部46とほぼ同じ高さで他の部分より幅が広い幅広部123を形成し、その幅広部123の範囲内に内部接続面21〜23,25を露出させる穴部47を形成してもよい。
また、上記実施形態では半導体装置としてマイクロフォンパッケージに適用した例を示したが、マイクロフォン以外にも、圧力センサ、加速度センサ、磁気センサ、流量センサ、風圧センサ等にも適用することが可能である。この場合、上記実施形態のマイクロフォンにおいては、音響孔のような内部空間と外部とを連通させる連通孔が必要であったが、センサの種類によっては連通孔が不要になる場合や、流量センサのように二つの連通孔が必要になる場合がある。
また、前記ステージ部及び各端子部の外部接続面は、各実施形態では4端子の構成とし、例えば電源用、出力用、ゲイン用、接地用にそれぞれ供されるようにしたが、少なくとも電源用、出力用、接地用の接続面があればよい。その場合、接地用の接続面を2個設けるようにしてもよい。また、内部に収納される半導体チップによっては端子数が実施形態のものより増えることもある。半導体チップの数も必ずしも2個に限らない。
また、各実施形態では、リードフレームをほぼ平坦な板状のままとし、低床面等の凹凸形状をハーフエッチングにより形成したが、エンボス加工、コイニング加工等により凹凸形状を形成してもよい。
また、チップ搭載領域B,Cに形成した溝や凹部をステージ部11上のモールド樹脂体6の厚さの範囲内に形成したが、ステージ部11まで到達する深さに形成してもよい。
さらに、モールド樹脂体を成形するための射出成形金型に外部接続面を嵌合するように凹部を形成し、モールド樹脂体の裏面よりも外部接続面及び支持面を突出させるように形成してもよく、モールド樹脂体の裏面を基板の表面から浮かせた状態に搭載することができる。また、パッケージ本体に導電性接着剤を塗布して蓋体を接着したが、パッケージ本体に接着シートを貼り付けて蓋体を接着する構成としてもよい。
本発明に係る半導体装置の第1実施形態に用いられるリードフレームを示す平面図である。 図1に示すリードフレームの裏面図である。 図1に示すリードフレームにモールド樹脂体を一体成形してなるパッケージ本体を示す斜視図である。 図3に示すパッケージ本体の平面図である。 図4に示すパッケージ本体の裏面図である。 図4に示すパッケージ本体に半導体チップを収納した状態を蓋体とともに示した縦断面図であり、図4のD−D線に沿う断面に相当する。 図4のパッケージ本体に半導体チップを収納して蓋体を固着してなる半導体装置の縦断面図であり、図4のE−E線に沿う断面に相当する。 図1に示すリードフレームを射出成形金型内に配置した状態を示す縦断面図であり、図4のD−D線に沿う断面に相当する。 第1実施形態における半導体チップの固着構造を示しており、(a)が固着前の接着剤を滴下した状態、(b)が固着後の状態を示す縦断面図である。 本発明に係る半導体チップの固着構造の第1変形例を示す図9(b)同様の縦断面図である。 本発明に係る半導体チップの固着構造の第2変形例を示す図9(b)同様の縦断面図である。 本発明に係る半導体チップの固着構造の第3変形例を示す図9(b)同様の縦断面図である。 本発明に係る半導体チップの固着構造の第4変形例を示しており、(a)が図9(b)同様の縦断面図、(b)が(a)のF−F線に沿う平面図である。 本発明に係る半導体チップの固着構造の第5変形例を示す図9(b)同様の縦断面図である。 本発明に係る半導体チップの固着構造の第6変形例を示す図9(b)同様の縦断面図である。 図15の第6変形例において、底板部の上方にステージ部を露出させて凹状空所を形成した例を示す縦断面図である。 図16に示す構造からさらにステージ部をハーフエッチングして凹状空所を形成した例を示す縦断面図である。 本発明に係るリードフレームの変形例を示す平面図である。 図18に示すリードフレームの裏面図である。 図18に示すリードフレームにモールド樹脂体を一体成形してなるパッケージ本体を示す斜視図である。 図20に示すパッケージ本体の平面図である。 図21に示すパッケージ本体の裏面図である。 図21に示すパッケージ本体に半導体チップを収納した状態を蓋体とともに示した縦断面図であり、図19のG−G線に沿う断面に相当する。 図18に示すリードフレームを射出成形金型内に配置した状態を示す縦断面図であり、図21のG−G線に沿う断面に相当する。 本発明に係るパッケージ本体の変形例を示すもので、半導体チップを収納した状態の平面図である。 図25に示すパッケージ本体を蓋体とともにH−H線に沿って示した断面図である。
符号の説明
1…半導体装置、2…マイクロフォンチップ、2a…センサ部、2b…空洞部、3…制御回路チップ、4…パッケージ、5…リードフレーム、6…モールド樹脂体、7…パッケージ本体、8…蓋体、9…接続フレーム部、10…外枠部、11…ステージ部、12〜14…端子部、15…本体部、16,17…延長部、21〜23…内部接続面、24…低床面、25…内部接続面、26〜29…外部接続面、30,31…突出部、32,33,34…支持面、41…底板部、42…周壁部、43…張り出し部、44,45…溝、44a,45a…側面(縦壁面)、46…段部、47…穴部、48…接着剤、49…ボンディングワイヤ、51…天板部、52…側板部、53…つば部、54…音響孔、55…内部空間、56…導電性接着剤、61…上型、62…下型、63…キャビティ、64,65…凸条部、66…壁、71…リードフレーム、72…ステージ部、73…本体部、74…下孔、75…端子部、76…内部接続面、77…延長部、78…支持面、81…下型、82…ピン、83…上型、84…穴、85…座ぐり部、86…キャビティ、91…モールド樹脂体、92…音響孔、93…筒状壁、94…パッケージ本体、95…パッケージ、96…蓋体、97…半導体装置、101…凸条部、101a…側面(縦壁面)、102…凹状空所、103…凹部、103a…周壁面(縦壁面)、104…溝、104a…側面(縦壁面)、105…溝、105a,105b…側面(縦壁面)、106…柱状部、107…凹部、107a…周壁面(縦壁面)、108…凸部、109…凸条部、110…凹状部、111…凹状空所、112…凹状空所、113…ハーフエッチング部、114…凹状空所、121…パッケージ本体、122…周壁部、123…幅広部、B,C…チップ搭載領域

Claims (9)

  1. 半導体チップを搭載するモールド樹脂体内にリードフレームの少なくとも一部が埋設されるとともに、該リードフレームに、前記半導体チップが搭載されるチップ搭載領域の下方に配置されるステージ部と、該ステージ部の切欠き内に配置される端子部とが形成され、前記モールド樹脂体上面に前記ステージ部及び前記端子部の内部接続面の一部を露出させる穴部が形成され、
    前記チップ搭載領域には、前記半導体チップを固着するための接着剤を該半導体チップとの間に介在させる縦壁面が環状に形成されていることを特徴とする半導体装置用パッケージ本体。
  2. 前記縦壁面は、前記モールド樹脂体に形成した凹部の内側面によって形成されていることを特徴とする請求項1記載の半導体装置用パッケージ本体。
  3. 前記縦壁面は、前記モールド樹脂体に形成した凸条の外側面によって形成されていることを特徴とする請求項1記載の半導体装置用パッケージ本体。
  4. 複数本ずつの溝が交差して形成されることにより、その外周位置の溝に囲まれた状態に前記縦壁面が形成されるとともに、該縦壁面の内側に、各溝によって区画された複数の柱状部が形成されていることを特徴とする請求項1から3のいずれか一項に記載の半導体装置用パッケージ本体。
  5. 前記縦壁面よりも外側に前記チップ搭載領域を囲むように前記モールド樹脂体の上面から立設する壁が環状に設けられていることを特徴とする請求項1から4のいずれか一項に記載の半導体装置用パッケージ本体。
  6. 請求項1から5のいずれか一項に記載の半導体装置用パッケージ本体と、該半導体装置用パッケージ本体の上方を覆う蓋体とを備えてなる半導体装置用パッケージ。
  7. 請求項6記載の半導体装置用パッケージにおける前記チップ搭載領域に半導体チップが接着剤により固着され、該半導体チップが前記穴部を介して前記ステージ部及び各端子部における内部接続面に接続されていることを特徴とする半導体装置。
  8. 請求項7に記載の半導体装置を用いて構成したマイクロフォンパッケージであって、
    前記半導体チップがマイクロフォンチップであり、前記蓋体又は前記パッケージ本体のいずれかに、内部空間に連通する音響孔が形成され、前記縦壁面は、前記マイクロフォンチップのセンサ部よりも大きい環状に形成されていることを特徴とするマイクロフォンパッケージ。
  9. 前記モールド樹脂体における前記マイクロフォンチップのセンサ部が配置される領域を厚さ方向に窪ませてなる凹状空所が形成されていることを特徴とする請求項8記載のマイクロフォンパッケージ。
JP2008155372A 2008-06-13 2008-06-13 半導体装置用パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ Withdrawn JP2009302312A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008155372A JP2009302312A (ja) 2008-06-13 2008-06-13 半導体装置用パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008155372A JP2009302312A (ja) 2008-06-13 2008-06-13 半導体装置用パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ

Publications (1)

Publication Number Publication Date
JP2009302312A true JP2009302312A (ja) 2009-12-24

Family

ID=41548908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008155372A Withdrawn JP2009302312A (ja) 2008-06-13 2008-06-13 半導体装置用パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ

Country Status (1)

Country Link
JP (1) JP2009302312A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101624854B1 (ko) * 2014-10-10 2016-05-27 앰코 테크놀로지 코리아 주식회사 프리몰딩 리드프레임을 이용한 반도체 패키지
KR20210028084A (ko) * 2019-08-28 2021-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 구조와 그 제조 방법
JP2021048333A (ja) * 2019-09-20 2021-03-25 日本電産コパル株式会社 回路基板及び撮像装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101624854B1 (ko) * 2014-10-10 2016-05-27 앰코 테크놀로지 코리아 주식회사 프리몰딩 리드프레임을 이용한 반도체 패키지
KR20210028084A (ko) * 2019-08-28 2021-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 구조와 그 제조 방법
KR102434613B1 (ko) * 2019-08-28 2022-08-19 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 구조와 그 제조 방법
US11456287B2 (en) 2019-08-28 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
JP2021048333A (ja) * 2019-09-20 2021-03-25 日本電産コパル株式会社 回路基板及び撮像装置
JP7373336B2 (ja) 2019-09-20 2023-11-02 ニデックプレシジョン株式会社 回路基板及び撮像装置

Similar Documents

Publication Publication Date Title
JP2009246116A (ja) リードフレーム及びパッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US7102210B2 (en) Lead frame, manufacturing method of the same, and semiconductor device using the same
JP4380748B2 (ja) 半導体装置、及び、マイクロフォンパッケージ
US20090072334A1 (en) Semiconductor device, pre-mold package, and manufacturing method therefor
JP2008187607A (ja) 半導体装置
JP2010238833A (ja) 光半導体装置用パッケージおよび光半導体装置
JP2010153519A (ja) 半導体装置用パッケージ本体及びその製造方法、半導体装置、マイクロフォンパッケージ
JP2009302312A (ja) 半導体装置用パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ
JP2009302311A (ja) 半導体装置用パッケージ、半導体装置、並びにマイクロフォンパッケージ
JP2009289924A (ja) 半導体装置用パッケージ本体及びその製造方法、パッケージ、半導体装置、並びにマイクロフォンパッケージ
JP2010187277A (ja) マイクロフォンパッケージ及びその製造方法
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
JP2008066983A (ja) マイクロフォンパッケージ
CN110677794A (zh) 麦克风封装结构及其形成方法
JP4255842B2 (ja) 半導体装置
EP2775513B1 (en) Photoreception device, and method for producing photoreception device
CN112897451B (zh) 传感器封装结构及其制作方法和电子设备
JP2010192930A (ja) アイランド露出型半導体装置
JP2010021519A (ja) リードフレーム用平フレーム部材、リードフレーム及びその製造方法、パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ
JP2010040655A (ja) 半導体装置用パッケージ本体及びその製造方法、パッケージ、半導体装置並びにマイクロフォンパッケージ
JP2010040656A (ja) 半導体パッケージ、半導体装置及びその製造方法、並びにマイクロフォンパッケージ
JP2009060055A (ja) 半導体装置及びその製造方法、モールド樹脂体、プリモールドパッケージ、マイクロフォンチップパッケージ
JP2010003947A (ja) 半導体装置の製造方法
JP4840305B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110906