KR20090102619A - 웨이퍼 처리 방법 및 웨이퍼 처리 장치 - Google Patents

웨이퍼 처리 방법 및 웨이퍼 처리 장치

Info

Publication number
KR20090102619A
KR20090102619A KR1020080129606A KR20080129606A KR20090102619A KR 20090102619 A KR20090102619 A KR 20090102619A KR 1020080129606 A KR1020080129606 A KR 1020080129606A KR 20080129606 A KR20080129606 A KR 20080129606A KR 20090102619 A KR20090102619 A KR 20090102619A
Authority
KR
South Korea
Prior art keywords
wafer
polishing
wafer processing
processing apparatus
brittle crack
Prior art date
Application number
KR1020080129606A
Other languages
English (en)
Other versions
KR101060744B1 (ko
Inventor
마사유키 가나자와
도무우 하야시
쉬게하루 아리사
Original Assignee
도쿄 세이미츄 코퍼레이션 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄 세이미츄 코퍼레이션 리미티드 filed Critical 도쿄 세이미츄 코퍼레이션 리미티드
Publication of KR20090102619A publication Critical patent/KR20090102619A/ko
Application granted granted Critical
Publication of KR101060744B1 publication Critical patent/KR101060744B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

웨이퍼(20)의 정면(21) 위에 디바이스들이 형성되어 있는 웨이퍼(20)를, 웨이퍼의 배면(22)이 노출되도록 파지하는 단계와; 상기 배면 위에 취성 균열층(z)이 형성되도록 상기 웨이퍼의 배면을 연삭하는 단계와; 상기 취성 균열층이 부분적으로 남아 있도록, 상기 웨이퍼의 배면을 전반적으로 연마하는 단계를 포함하는 웨이퍼 처리 방법이 제공된다. 게터링 효과를 이용할 수 있으면서도, 웨이퍼의 강도를 개선시키고 웨이퍼 표면의 거칠기를 저감할 수 있다. 웨이퍼 배면의 최외각 층만을 제거하는 것이 바람직하다. 또한, 웨이퍼가 습식 연마, 건식 연마, 습식 에칭 및 건식 에칭 중 어느 하나에 의해 연마되는 것이 바람직하다.

Description

웨이퍼 처리 방법 및 웨이퍼 처리 장치{WAFER PROCESSING METHOD AND WAFER PROCESSING APPARATUS}
본 발명은 웨이퍼 정면 위에 디바이스들이 형성되어 있는 웨이퍼를 처리하는 방법과, 그 방법을 실시하기 위한 웨이퍼 처리 장치에 관한 것이다.
반도체 제조 분야에서, 웨이퍼들은 해를 거듭할수록 대형화되고 있으며, 패킹 밀도를 증가시키기 위해 그 두께도 감소하고 있다. 반도체를 보다 얇게 만들기 위해, 웨이퍼의 배면(back surface)을 연삭하는 배면 연삭(backgrinding) 공정이 수행된다. 배면 연삭 중에, 웨이퍼의 전방 표면 위에 형성되어 있는 반도체를 보호하기 위해 웨이퍼의 전방 표면 위에 표면 보호 필름이 부착되어 있다.
배면 연삭 공정의 결과로, 웨이퍼 배면의 최외각 층 위에 취성 균열층(brittle fracture layer)(기계적으로 손상된 층)이 형성된다. 이러한 취성 균열층은 웨이퍼 강도를 감소시키고, 웨이퍼 표면 거칠기를 증가시킨다. 이에 따라, 일반적으로는 배면 연삭 공정 후에 취성 균열층을 제거하기 위해서 웨이퍼 배면이 연마(polishing)되어서, 웨이퍼 강도의 저하를 방지하고 웨이퍼 표면 거칠기를 감소시킨다.
배면 연삭 공정에 의해 형성된 취성 균열층이 게터링 효과(gettering effect)를 생성하는 데에 사용될 수 있다. 게터링 효과란, 반도체 칩 내에서 전자 회로들 및 이와 유사한 것들과 같은 디바이스들이 형성되어 있는 디바이스 형성 영역의 외측에 형성되어 있는 왜곡장(distortion field) 내에서, 반도체 칩 제조 공정 중에 반도체 웨이퍼 내에 포함되어 있는 중금속(heavy metal)을 주로 포함하는 불순물들을 모아서, 디바이스 형성 영역을 세정하는 효과를 말하는데, 여기서 기계적으로 손상된 영역 또는 예를 들어서 취성 균열층이 왜곡장으로 사용된다. 이러한 게터링 효과에 의해, 불순물들이 디바이스 형성 영역 내에 존재하지 않으며, 결정 결함과 같은 장애(malfunction)와 전기적 물성의 열화가 방지될 수 있으며, 나아가 반도체 칩들이 안정화될 수 있고 그 성능이 향상될 수 있는 것으로 생각된다. 예를 들면, 일본 특허 공개 공보 제2005-277116호는 이러한 게터링 효과를 얻는 기술을 개시하고 있다.
강도의 저감과 이와 유사한 문제점들을 방지하기 위해 취성 균열층을 완전히 제거하기 위해서 웨이퍼를 연마한다면, 게터링 효과를 사용할 수 없게 된다. 다시 말하면, 웨이퍼의 강도 증가 및 표면 거칠기의 감소와 같은 개선과 게터링 효과의 이용 간에는 서로 상충 관계(trade-off)가 있다.
본 발명은 이러한 상황 하에서 고안된 것으로, 본 발명의 목적은, 게터링 효과를 사용하면서도, 웨이퍼의 강도를 향상시키고, 표면 거칠기를 감소시킬 수도 있는 웨이퍼 처리 방법과, 그 방법을 실시하기 위한 웨이퍼 처리 장치를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 제1 태양에 따르면, 웨이퍼의 정면 위에 디바이스들이 형성되어 있는 웨이퍼를, 웨이퍼의 배면이 노출되도록 파지하는 단계와; 상기 배면 위에 취성 균열층이 형성되도록, 상기 웨이퍼의 배면을 연삭하는 단계와; 상기 취성 균열층이 부분적으로 남아 있도록, 상기 웨이퍼의 배면을 전반적으로 연마하는 단계를 포함하는 웨이퍼 처리 방법이 제공된다.
이에 따라, 본 발명의 제1 태양에서, 연삭 단계에서 생성된 취성 균열층이 부분적으로 남아 있기 때문에, 반도체 칩의 성능을 향상시키고 소망하는 물성들을 안정화시키기 위해 게터링 효과가 사용될 수 있다. 또한, 웨이퍼의 배면이 연마되기 때문에, 웨이퍼가 연삭만 되고 연마되지 않는 경우와 비교해서, 웨이퍼의 강도가 증가될 수 있으며, 이와 동시에 웨이퍼의 표면 거칠기와 휨이 저감될 수 있다.
본 발명의 제2 태양에 따르면, 제1 태양에 있어서, 상기 연마 단계에서, 상기 웨이퍼의 상기 배면의 최외각 층만이 제거된다.
이에 따라서, 본 발명의 제2 태양에서, 단지 최외각 층만이 연마되기 때문에, 상기 취성 균열층이 완전하게 제거되지 않으므로, 게터링 효과가 효율적으로 이용될 수 있다.
제3 태양에 따르면, 제1 태양 또는 제2 태양에 있어서, 상기 웨이퍼가 습식 연마, 건식 연마, 습식 에칭 및 건식 에칭들 중 적어도 어느 하나에 의해 연마된다.
이에 따라서, 본 발명의 제3 태양에서, 게터링 효과를 이용할 수 있으면서도, 매우 간단한 방식으로 웨이퍼의 강도를 개선시키고 웨이퍼 표면의 거칠기도 저감할 수 있다.
본 발명의 제4 태양에 따르면, 웨이퍼의 정면 위에 디바이스들이 형성되어 있는 웨이퍼를, 웨이퍼의 배면이 노출되도록 파지하는 파지 수단과; 상기 웨이퍼의 상기 배면을 연삭하는 연삭 수단과; 상기 웨이퍼의 배면에 취성 균열층이 부분적으로 남아 있도록, 상기 웨이퍼의 배면을 전반적으로 연마하는 연마 수단을 포함하는 웨이퍼 처리 장치가 제공된다.
이에 따라서, 본 발명의 제4 태양에서, 연삭 단계에서 생성된 취성 균열층이 부분적으로 남아 있기 때문에, 반도체 칩의 성능을 개선하고, 필요한 물성들을 안정화시키기 위해 게터링 효과가 사용될 수 있다. 또한, 웨이퍼의 배면이 연마되기 때문에, 웨이퍼가 단지 연삭만 되고 연마되지 않는 경우와 비교하면, 웨이퍼 강도가 증가하며 그와 동시에 웨이퍼의 휨과 표면 거칠기도 저감될 수 있다.
본 발명의 제5 태양에 따르면, 제4 태양에 있어서, 상기 연마 수단은 연마로 상기 웨이퍼의 상기 배면의 최외각 층만을 제거한다.
이에 따라서, 본 발명의 제5 태양에서, 단지 최외각 층만이 연마되기 때문에, 취성 균열층이 완전하게 제거되지 않고, 이에 따라 게터링 효과가 효과적으로 이용될 수 있다.
본 발명의 제6 태양에 따르면, 제4 태양 또는 제5 태양에 있어서, 상기 연마 수단은 습식 연마, 건식 연마, 습식 에칭 및 건식 에칭들 중 적어도 어느 하나의 방식을 수행한다.
이에 따라서, 본 발명의 제6 태양에서, 게터링 효과를 이용할 수 있으면서도, 매우 간단한 방식으로 웨이퍼의 강도를 개선시키고 웨이퍼 표면의 거칠기를 저감할 수 있다.
첨부된 도면에 설명되어 있는 본 발명의 전형적인 실시예의 상세한 설명으로부터 본 발명의 상기 및 다른 목적들, 특징들 및 이점들이 보다 명확해질 것이다.
본 발명에 의하면, 게터링 효과를 사용하면서도, 웨이퍼의 강도를 향상시키고, 웨이퍼의 표면 거칠기를 감소시킬 수 있다.
도 1은 본 발명에 따르는 웨이퍼 처리 방법이 적용되는 웨이퍼 처리 장치의 개략적인 평면도이다.
도 2는 연마 유닛의 부분 단면도이다.
도 3은 본 발명의 웨이퍼 처리 장치에 의해 연삭된 후에, 웨이퍼의 단면을 보여주는 부분 단면도이다.
도 4는 본 발명의 웨이퍼 처리 장치에 의해 연마된 후에, 웨이퍼의 단면을 보여주는 부분 단면도이다.
이하에서, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세하게 기재한다. 복수의 도면들에서, 유사한 구성요소들은 유사한 도면 부호로 표시된다. 이해를 용이하게 하기 위해, 이들 도면들의 축척은 적절하게 변경된 것이다.
도 1은 본 발명에 따른 웨이퍼 처리 방법이 적용되는 웨이퍼 처리 장치의 개략적인 평면도이다. 카세트(11a)가 복수의 웨이퍼들(20)을 웨이퍼 처리 장치(10)에 공급하며, 상기 복수의 웨이퍼들(20) 각각의 정면(21) 위에는 복수의 회로 패턴들(19)들이 형성되어 있으며, 정면(21)은 표면 보호 필름(3)에 의해 보호된다.
도 1에 도시되어 있는 웨이퍼 처리 장치(10)는, 4개의 척 섹션(12a 내지 12d)을 포함하며, 인덱스 회전을 수행하는 회전반(13)과; 4개의 척 섹션(12a 내지 12d)을 세척하는 세척 유닛(14)과; 웨이퍼들(20)을 이동시키는 운송 로봇(15)을 포함한다.
또한, 도 1에 도시한 바와 같이, 웨이퍼 처리 장치(10)에는, 회전반(13)을 따라 황삭 유닛(rough grinding unit)(31), 정삭 유닛(finish grinding unit)(32) 및 연마 유닛(polishing unit)(33)이 그 순서대로 배열되어 있다. 황삭 유닛(31)은 황삭 숫돌(도면에는 도시되어 있지 않음)로 웨이퍼(20)의 배면(22)을 황삭하고, 정삭 유닛(32)은 정삭 숫돌(도면에는 도시되어 있지 않음)로 배면(22)을 정삭한다.
도 2는 연마 유닛(33)의 부분 단면도이다. 도 2에 도시한 바와 같이, 모터(42)가 연마 유닛(33)의 아암(41)의 팁에 매달려 있다. 그런 다음, 연마 헤드(43)가 모터(42)의 출력축(42a)에 회전가능하게 부착되어 있다. 또한, 연마 헤드(43)의 연마포(44)는 필요할 때에 슬러리(slurry)를 배출할 수 있다.
연마 공정 중에, 연마 헤드(43)와 척 섹션(12a)은 서로 반대 방향으로 회전하며, 연마 헤드(43)는 아암(41)과 함께 일체로 웨이퍼(20)의 두께 방향으로 하강한다. 그 결과, 척 섹션(12d)에 의해 유지되어 있는 웨이퍼(20)의 배면(22)이 전체적으로 고르게 연마된다. 연마 유닛(33)은 연마포(44)로부터 슬러리를 배출하여 습식 에칭을 수행할 수 있으며, 선택적으로는 슬러리를 사용하지 않는 건식 에칭을 수행할 수도 있다.
다시 도 1을 참조하면, 습식 에칭 유닛(34)과 건식 에칭 유닛(35)이 운송 로봇(15)과 연마 유닛(33) 사이에 배치되어 있다. 습식 에칭 유닛(34)은 화학 약품(chemical agent)을 사용하여 웨이퍼(20)의 배면(22)을 에칭한다. 다른 한편, 건식 에칭 유닛(35)은 플루오르계 가스(fluorine-based gas)를 사용하여 웨이퍼(20)의 배면(22)을 에칭한다.
이하에서, 본 발명의 웨이퍼 처리 장치(10)의 동작을 기재한다. 먼저, 운송 로봇(15)이 카세트(11a)로부터 하나의 웨이퍼(20)를 취출하여 척 섹션(12a)으로 운송한다.
척 섹션(12a)은 웨이퍼(20)의 배면(22)이 위로 향하도록 웨이퍼(20)를 흡착, 파지한다. 그런 후에, 세척 유닛(14)이 척 섹션(12a) 위의 웨이퍼(20)를 세척한다. 그 다음에, 척 섹션(12a)을 황삭 유닛(31)으로 이동시키기 위해, 회전반(13)이 인덱스 회전을 한다. 이때, 운송 로봇(15)은 다른 웨이퍼(20)를 다른 척 섹션(12d)으로 운송하며, 유사한 작업들이 순차적으로 수행된다. 그러나, 이들 공정들은 공지되어 있기 때문에, 여기서는 기재하지는 않는다.
황삭 유닛(31)은 황삭 숫돌(도면에는 도시되어 있지 않음)을 사용하여 공지의 방법에 따라 웨이퍼(20)의 배면(22)을 황삭한다. 그런 다음, 척 섹션(12a)이 황삭 유닛(31)으로부터 정삭 유닛(32)으로 이동하도록, 회전반(13)이 인덱스 회전한다. 정삭 유닛(31)은 정삭 숫돌(도면에는 도시되어 있지 않음)을 사용하여 공지의 방법에 따라 웨이퍼(20)의 배면(22)을 정삭한다.
도 3은 연삭 공정이 종료된 후에, 웨이퍼(20)의 단면을 나타내는 부분 단면도이다. 도 3에 도시하고 있는 바와 같이, 황삭 유닛(31)과 정삭 유닛(32)에 의해 연삭 공정이 종료된 후에, 웨이퍼(20)의 배면(22)은 상대적으로 거칠며, 배면(22) 위에는 취성 균열층(z)이 형성되어 있다. 취성 균열층(z)에는, 많은 미세 크랙들, 균열들 또는 내부 뒤틀림부(이하에서, "크랙 및 이와 유사한 것"으로 지칭)가 형성되어 있고, 취성 균열층(z)은 게터링 효과를 얻는 데에 사용되는 이들 크랙 및 이와 유사한 것들을 포함하고 있다. 보다 상세하게는, 크랙 및 이와 유사한 것들을 포함하고 있는 취성 균열층(z)은 중금속들로 주로 이루어진 불순물들을 축적해서, 불순물들이 회로 패턴(19) 내에 존재하지 않도록 한다.
다시 도 1을 참조하면, 연삭 공정 후에, 척 섹션(12a)을 정삭 유닛(32)으로부터 연마 유닛(33)으로 이동시키기 위해, 회전반(13)이 다시 인덱스 회전을 한다. 도 2에 도시한 바와 같이, 연마 유닛(33)은 연마포(44)로부터 슬러리를 배출하여 습식 연마를 수행한다. 습식 연마가 종료된 후에, 척 섹션(12a)의 홀딩 효과가 종료된다. 그런 다음, 운송 로봇(15)이 웨이퍼(20)를 척 섹션(12a)으로부터 카세트(11b)로 운송한다.
도 4는 연마 공정 후의 웨이퍼(20)를 나타내는 웨이퍼(20)의 부분 단면도이다. 도 4에 도시한 바와 같이, 본 발명에서, 연마 헤드(43)는 배면(22)이 전반적으로 평면이 되는 정도만큼만, 배면(22)의 최외각 층만을 제거한다. 이에 따라, 취성 균열층(z)이 완전하게 제거되지 않으며, 취성 균열층(z)의 일부분이 배면(22) 위에 남아 있게 된다.
상술한 바와 같이, 본 발명에서, 연삭 공정에 의해 생성된 취성 균열층(z)이 부분적으로 남아 있기 때문에, 중금속들을 주로 포함하고 있는 불순물들이 취성 균열층(z) 내의 크랙 및 이와 유사한 것들 내에 축적될 수 있다. 이에 따라 불순물들이 회로 패턴(19) 내에 남아 있지 않게 된다. 그 결과, 회로 패턴(19)의 소망하는 물성들을 안정화시킬 수 있으며, 이들의 성능을 향상시킬 수 있다. 다시 말하면, 본 발명에서 게터링 효과가 효과적으로 사용될 수 있게 된다.
또한, 본 발명에서, 웨이퍼(20)의 배면(22)이 연마되기 때문에, 취성 균열층(z) 내의 크랙 및 이와 유사한 것들이 저감될 수 있고, 이와 동시에 배면(22)의 표면 거칠기가 감소될 수 있다. 또한, 숫돌이 휘어진 웨이퍼를 원래의 상태로 어느 정도는 복구할 수도 있다. 여기서, 웨이퍼(20)가 연마포(44)로부터 슬러리를 배출하지 않으면서 건식 연마될 수도 있으며, 이 경우에도 위와 유사한 효과가 달성될 수 있다는 것을 이해해야 한다.
선택적으로, 웨이퍼(20)의 배면(20)을 에칭하기 위해, 연마 유닛(33) 대신에 습식 에칭 유닛(34) 또는 건식 에칭 유닛(35)이 사용될 수 있다. 이러한 경우, 배면(22) 위에서의 에칭 효과는 배면(22)의 연마 효과와 대략적으로 유사한 작용을 하며, 이에 따라서 상술한 효과와 유사한 효과가 얻어질 수 있다.
특정의 실시예를 참조하여 본 발명을 개시하였지만, 본 발명의 범위를 일탈하지 않으면서도 많은 변형, 생략 또는 부가가 이루어질 수 있다는 것은 당업자에게는 자명한 것이다.

Claims (6)

  1. 웨이퍼의 정면 위에 디바이스들이 형성되어 있는 웨이퍼를, 웨이퍼의 배면이 노출되도록 파지하는 단계와;
    상기 배면 위에 취성 균열층이 형성되도록, 상기 웨이퍼의 배면을 연삭하는 단계와;
    상기 취성 균열층이 부분적으로 남아 있도록, 상기 웨이퍼의 배면을 전반적으로 연마하는 단계를 포함하는 웨이퍼 처리 방법.
  2. 제1항에 있어서, 상기 연마 단계에서, 상기 웨이퍼의 상기 배면의 최외각 층만이 제거되는 것을 특징으로 하는 웨이퍼 처리 방법.
  3. 제1항 또는 제2항에 있어서, 습식 연마, 건식 연마, 습식 에칭 및 건식 에칭들 중 적어도 어느 하나에 의해 상기 웨이퍼가 연마되는 것을 특징으로 하는 웨이퍼 처리 방법.
  4. 웨이퍼의 정면 위에 디바이스들이 형성되어 있는 웨이퍼를, 웨이퍼의 배면이 노출되도록 파지하는 파지 수단과;
    상기 웨이퍼의 상기 배면을 연삭하는 연삭 수단과;
    상기 웨이퍼의 배면에 취성 균열층이 부분적으로 남아 있도록, 상기 웨이퍼의 배면을 전반적으로 연마하는 연마 수단을 포함하는 웨이퍼 처리 장치.
  5. 제4항에 있어서, 상기 연마 수단은 연마로 상기 웨이퍼의 상기 배면의 최외각 층만을 제거하는 것을 특징으로 하는 웨이퍼 처리 장치.
  6. 제4항 또는 제5항에 있어서, 상기 연마 수단은 습식 연마, 건식 연마, 습식 에칭 및 건식 에칭들 중 적어도 어느 하나를 수행하는 것을 특징으로 하는 웨이퍼 처리 장치.
KR1020080129606A 2008-03-26 2008-12-18 웨이퍼 처리 방법 및 웨이퍼 처리 장치 KR101060744B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008080363A JP2009238853A (ja) 2008-03-26 2008-03-26 ウェーハ処理方法およびウェーハ処理装置
JPJP-P-2008-080363 2008-03-26

Publications (2)

Publication Number Publication Date
KR20090102619A true KR20090102619A (ko) 2009-09-30
KR101060744B1 KR101060744B1 (ko) 2011-08-31

Family

ID=41011329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080129606A KR101060744B1 (ko) 2008-03-26 2008-12-18 웨이퍼 처리 방법 및 웨이퍼 처리 장치

Country Status (6)

Country Link
US (1) US20090246955A1 (ko)
JP (1) JP2009238853A (ko)
KR (1) KR101060744B1 (ko)
DE (1) DE102009004511A1 (ko)
SG (1) SG155826A1 (ko)
TW (1) TW200945431A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113334179A (zh) * 2021-07-08 2021-09-03 南通曙光机电工程有限公司 一种用于处理金属结构面粗糙度光洁度的打磨方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012049792A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 炭化珪素半導体素子の製造方法
JP2015146391A (ja) * 2014-02-03 2015-08-13 富士通株式会社 半導体装置及びその製造方法
CN104465324A (zh) * 2014-11-28 2015-03-25 上海芯亮电子科技有限公司 分离式元件的制造方法
JP7175698B2 (ja) * 2018-10-03 2022-11-21 株式会社ディスコ ウェーハの加工方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
JP2000254857A (ja) * 1999-01-06 2000-09-19 Tokyo Seimitsu Co Ltd 平面加工装置及び平面加工方法
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
US7064069B2 (en) * 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
JP4943636B2 (ja) 2004-03-25 2012-05-30 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2005311025A (ja) * 2004-04-21 2005-11-04 Naoetsu Electronics Co Ltd シリコンウエーハの製造方法及びそれにより製造されたシリコンウエーハ
JP4878738B2 (ja) * 2004-04-30 2012-02-15 株式会社ディスコ 半導体デバイスの加工方法
JP4072522B2 (ja) * 2004-07-12 2008-04-09 エルピーダメモリ株式会社 半導体装置及びその製造方法
WO2006008824A1 (ja) * 2004-07-16 2006-01-26 Renesas Technology Corp. 半導体集積回路装置の製造方法
JP4759948B2 (ja) * 2004-07-28 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007214457A (ja) * 2006-02-10 2007-08-23 Tokyo Seimitsu Co Ltd ウェーハ加工装置及び方法
US8034718B2 (en) * 2006-12-12 2011-10-11 International Business Machines Corporation Method to recover patterned semiconductor wafers for rework
US20080218362A1 (en) * 2007-03-06 2008-09-11 Weiss Sanford B Remote water shut-off device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113334179A (zh) * 2021-07-08 2021-09-03 南通曙光机电工程有限公司 一种用于处理金属结构面粗糙度光洁度的打磨方法

Also Published As

Publication number Publication date
TW200945431A (en) 2009-11-01
SG155826A1 (en) 2009-10-29
DE102009004511A1 (de) 2009-10-01
JP2009238853A (ja) 2009-10-15
US20090246955A1 (en) 2009-10-01
KR101060744B1 (ko) 2011-08-31

Similar Documents

Publication Publication Date Title
US6245677B1 (en) Backside chemical etching and polishing
JP5916513B2 (ja) 板状物の加工方法
KR101060744B1 (ko) 웨이퍼 처리 방법 및 웨이퍼 처리 장치
JP5963537B2 (ja) シリコンウエーハの加工方法
TW201715599A (zh) 晶圓的加工方法及電子元件
CN110010458B (zh) 控制半导体晶圆片表面形貌的方法和半导体晶片
JP5588151B2 (ja) ウェーハ処理方法およびウェーハ処理装置
JP2017092135A (ja) デバイスの製造方法
JP7002874B2 (ja) 基板処理システム
JP2003297812A (ja) 半導体製造装置及び半導体素子製造方法
US8846535B2 (en) Method of fabricating a semiconductor device
JP2006303329A (ja) シリコン基板の薄板加工方法およびそれに用いられる加工装置
CN110517951B (zh) 一种改善sti研磨前晶圆微刮伤的清洗方法
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
KR20200135296A (ko) 실리콘 웨이퍼의 제조방법
JP2002025952A (ja) 半導体ウエーハの処理方法
JP2007194556A (ja) 半導体ウェーハの製造方法
JP7118558B2 (ja) 被加工物の加工方法
KR20070049349A (ko) 소잉 유닛을 갖는 웨이퍼 이면 연마 장치
JP3550644B2 (ja) 高平坦度ウェーハの再加工方法
KR100883511B1 (ko) 반도체 웨이퍼 연마 방법 및 장치
JPS6381934A (ja) ウエハおよびその製造方法
JP2003133273A (ja) 研磨用原材料ウエーハ及びその製造方法
KR100699148B1 (ko) 웨이퍼 후면 연삭장치 및 이를 이용한 연삭 방법
JP2950497B2 (ja) 半導体ウェ−ハおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee