KR20090099129A - The printed circuit board for flipchip package having copper bump with triangular profile and manufacturing method thereof - Google Patents
The printed circuit board for flipchip package having copper bump with triangular profile and manufacturing method thereof Download PDFInfo
- Publication number
- KR20090099129A KR20090099129A KR1020080024182A KR20080024182A KR20090099129A KR 20090099129 A KR20090099129 A KR 20090099129A KR 1020080024182 A KR1020080024182 A KR 1020080024182A KR 20080024182 A KR20080024182 A KR 20080024182A KR 20090099129 A KR20090099129 A KR 20090099129A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- copper
- printed circuit
- flip chip
- section
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
Abstract
Description
본 발명은 인쇄회로기판에서 일반적으로 사용되는 에칭 및 도금공정만을 사용하여 본딩 범프를 형성할 수 있도록 하여 단면이 삼각형인 동범프를 사용한 플립칩 실장용 인쇄회로기판 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flip chip mounting printed circuit board using a copper bump having a triangular cross section so as to form a bonding bump using only etching and plating processes generally used in a printed circuit board, and a method of manufacturing the same.
최근의 전자 산업이 경량화, 소형화, 고속화, 다기능화 및 고성능화되어 감에 따라 보다 높은 신뢰성을 가지는 제품을 저렴하게 제조하는 기술이 요구되고 있다. 이와 같은 요구 조건의 실현을 가능하게 하기 위한 중요한 기술 중의 하나가 패키지 기술이다. 반도체 칩의 고성능화 및 고속화에 수반하여 반도체 칩 패키지는 TSOP (Thin Small Outline Package)에서 BGA(Ball Grid Array) 또는 CSP(Chip Size Package) 를 거쳐 플립칩 기술로 발전하고 있다. 그 중, CSP 기술은 패키지의 크기를 칩 크기의 수준으로 줄이고 베어칩(Bare Chip)의 특성을 패키지 상태에서 그대로 유지할 수 있다는 장점으로 인해 이동 통신, DVC(Digital Video Cassette), PC(Personal Computer) 카드, PDA(Personal Digital Assistant) 등에 활발하게 적 용되고 있다. 다만, 와이어 본딩 방법을 사용하는 경우 와이어가 갖는 인턱턴스, 저항, 커패시턴스에 의한 전기적 지연 (Delay) 현상으로 고주파 특성이 떨어지고 열전달 특성에 있어서 한계를 갖는다.As the electronics industry has become lighter, smaller, faster, more versatile, and higher in performance, there is a demand for a technology for manufacturing a product having higher reliability at a lower cost. One of the important technologies for enabling the realization of such requirements is the packaging technology. With high performance and high speed of semiconductor chips, semiconductor chip packages have evolved from thin small outline packages (TSOPs) to flip chip technologies via ball grid arrays (BGAs) or chip size packages (CSPs). Among them, the CSP technology can reduce the size of the package to the level of the chip size and maintain the characteristics of the bare chip in the package state, thereby enabling mobile communication, digital video casing (DVC), and personal computer (PC). It is actively applied to cards and personal digital assistants (PDAs). However, when the wire bonding method is used, the high frequency characteristic is degraded due to the electrical delay due to the inductance, the resistance, and the capacitance of the wire, and there is a limit in the heat transfer characteristic.
플립칩 기술은 다양한 재료 및 방법을 이용한 연결방법을 통하여 칩을 뒤집어서 칩의 패드가 기판과 마주보게 한 후 칩과 기판을 전기적, 기계적으로 연결한다. 패키징 기술 개발의 목표는 저비용의 실현, 패키징 밀도의 증가, 회로의 신뢰성이 유지되는 상태에서의 성능의 향상 등에 있는데, 반도체 칩을 회로 기판에 부착할 때 플립칩 처리를 이용하게 되면 칩의 접촉을 위한 별도의 영역을 필요로 하지 않기 때문에 이상적인 사이즈를 얻을 수 있다. 플립칩은 접속길이를 최소화시키기 때문에, 고주파 환경에서의 성능이 다른 인터커넥션 방법보다 우수하며, 또한 접속단자의 수가 줄어들기 때문에 패키징 된 구성요소들과의 신뢰성이 향상된다. 플립칩 결합에는 칩과 회로기판 사이에 단지 하나의 접속단계만이 존재한다. 와이어 본딩이 한번에 하나씩 본딩을 수행하는 것에 반해 플립칩 기술은 모든 연결 본딩들이 동시에 이루어지기 때문에 잠재적으로는 와이어 본딩보다 저비용에 구현될 수 있다.Flip chip technology inverts the chip through a connection method using various materials and methods so that the pad of the chip faces the substrate, and then electrically and mechanically connects the chip and the substrate. The goal of packaging technology development is to achieve low cost, increase packaging density, and improve performance while maintaining circuit reliability.Furthermore, the use of flip chip processing when attaching a semiconductor chip to a circuit board can prevent chip contact. The ideal size is achieved because no separate area is required. Since the flip chip minimizes the connection length, performance in a high frequency environment is superior to other interconnection methods, and the number of connection terminals is reduced, thereby improving reliability with packaged components. In flip chip coupling, there is only one connection step between the chip and the circuit board. While wire bonding performs bonding one at a time, flip chip technology can potentially be implemented at lower cost than wire bonding because all connection bonding is done at the same time.
칩 어셈블리 단계에서 플립칩 기술을 이용하는 종래 기술에 따른 Packaging 기술로서는 Au 범프를 이용하여 도전성 페이스트에 의하여 칩과 기판을 본딩한 후, 상기 칩과 기판 사이를 수지 조성물로 언더필(Underdill)하는 방법, 솔더볼(Solder Ball)을 이용하여 칩과 기판을 본딩한 후 수지 조성물로 언더필하는 방법, 와이어 본딩을 이용하는 방법 등이 알려져 있다. 그 중, 솔더볼을 이용하는 방법은 과도한 압력을 가하지 않고도 칩과 기판을 본딩할 수 있는 장점이 있는 반면, 범프끼리 메탈릭 반응이 일어나므로, 범프 재료의 용융점 이상의 고온으로 가열해주어야 한다는 단점이 있다. 또한, 공정이 복잡하여 제작비용과 시간이 많이 소요되고, 칩 제조공정 중 별도의 공정에서 작업이 진행되며, 동작 주파수가 높아질 경우 성능이 떨어지는 등의 문제점을 내포하고 있다.According to a conventional packaging technology using flip chip technology in a chip assembly step, a method of bonding a chip and a substrate by a conductive paste using Au bumps and then underfilling the chip and the substrate with a resin composition, solder balls After bonding a chip and a board | substrate using a (Solder Ball), the method of underfilling with a resin composition, the method of using wire bonding, etc. are known. Among them, the method using the solder ball has the advantage of bonding the chip and the substrate without applying excessive pressure, while the bumps have a metallic reaction, there is a disadvantage that must be heated to a high temperature above the melting point of the bump material. In addition, the manufacturing process is complicated and takes a lot of manufacturing cost and time, work is carried out in a separate process of the chip manufacturing process, and when the operating frequency is high, there is a problem such as poor performance.
Au 범프를 이용하는 방법은 메탈릭 반응이 일어나지 않고 물리적으로 접촉하는 것으로서, Au의 우수한 연성(Ductility) 및 전성(Malleability)으로 인하여 범프의 끝이 가압에 의해 쉽게 변형되어 기판상의 전극과의 접촉이 잘 이루어진다. 또한, 필요한 주파수 특성에 맞추어 범프의 높이를 최적화할 수 있다. 그러나, 재료의 낭비가 심하여 제품의 단가가 상승하는 문제가 있다.The method of using Au bumps is a physical contact without a metallic reaction. Due to the excellent ductility and malleability of Au, the tip of the bump is easily deformed by pressing, so that the contact with the electrode on the substrate is easily performed. . In addition, it is possible to optimize the height of the bumps according to the required frequency characteristics. However, there is a problem that the waste of the material is so severe that the unit cost of the product rises.
스터드 범프 본딩 (Stud Bump Bonding) 이라고도 하는 와이어 본딩을 이용하는 방법은 I/O 패드 상에 금이나 솔더 와이어 볼 본드를 형성하기 위하여 와이어 본더를 사용한다. 본드 패드에 와이어를 부착하기 위하여 약간 변형된 와이어 본더를 사용하며, 와이어는 스터드 근처에서 절단된다. 스터드 범핑은 초기 투자비가 저렴하고 UBM 공정이 필요 없으므로 범핑 가격이 싸다는 장점이 있지만 다핀의 경우 공정시간이 길기 때문에 경제성이 없다는 문제가 있다.A method using wire bonding, also known as stud bump bonding, uses wire bonders to form gold or solder wire ball bonds on I / O pads. A slightly modified wire bonder is used to attach the wire to the bond pad, the wire being cut near the stud. Stud bumping has the advantage that the initial investment is cheap and the bumping price is low because no UBM process is required, but Daffin has a problem that it is not economical because the process time is long.
상기와 같은 문제점을 해결하기 위해 안출된 것으로 본 발명은 인쇄회로기판에서 일반적으로 사용되는 에칭 및 도금공정만을 사용하여 단면이 삼각형인 동(銅)범프를 사용하여 플립칩 본딩을 형성하기 때문에 보다 저렴한 비용으로 플립칩 실장용 기판을 제조할 수 있는 것을 제공하는데 목적이 있다.In order to solve the above problems, the present invention uses only etching and plating processes generally used in printed circuit boards, so that flip chip bonding is formed using copper bumps having a triangular cross section. It is an object to provide that a substrate for flip chip mounting can be manufactured at a cost.
또한, 플립칩 실장용 기판을 대량으로 생산할 수 있는 제조방법을 제공하는 데 목적이 있다.Another object of the present invention is to provide a manufacturing method capable of producing a large amount of flip chip mounting substrate.
상기와 같은 목적을 해결하기 위한 수단으로 본 발명은 플립칩 실장용 인쇄회로기판에 있어서,In the present invention as a means for solving the above object, in a flip chip mounting printed circuit board,
절연층(1) 양면에 동박층에 의한 회로패턴이 형성되어 있는 인쇄회로기판과;A printed circuit board having circuit patterns formed of copper foil layers on both surfaces of the insulating layer (1);
상기 인쇄회로기판상에 형성되고, 수직 단면이 삼각형 형태로 형성하여 밑변이 상기 절연층과 접하는 전극(2)과;An electrode (2) formed on the printed circuit board and having a vertical cross section in a triangular shape, the bottom side of which is in contact with the insulating layer;
상기 전극 표면에 형성되는 Ni / Au 도금층(3);을 구비하는 것을 특징으로 한다.Ni / Au plating layer (3) formed on the surface of the electrode; characterized in that it comprises a.
또한, 상기 전극(2)은 동(Copper) 재질로 이루어지는 것을 특징으로 한다.In addition, the
또한, 플립칩 실장용 인쇄회로기판의 제조방법에 있어서,In addition, in the method of manufacturing a printed circuit board for flip chip mounting,
절연층 양면에 동박층이 형성되어 있는 기판을 준비하고 층간 도통을 위하여 드릴 가공을 하는 1단계와;Preparing a substrate having copper foil layers formed on both surfaces of the insulating layer, and performing a drill process for interlayer conduction;
상기 1단계에 기판상의 동박층 전면에 제 1 동도금을 하는 2단계와;Performing a first copper plating process on the entire copper foil layer on the substrate in the first step;
상기 2단계의 동박층 위에 회로패턴을 갖는 제1 에칭 레지스트를 형성하여 제 1 에칭에 의해 회로패턴을 형성하는 3단계와;Forming a circuit pattern by first etching by forming a first etching resist having a circuit pattern on the copper foil layer of the second step;
상기 3단계에서 형성한 제1 에칭 레지스트를 제거하고 플립칩 접속용 전극부분이 노출되도록 제2 에칭 레지스트를 형성한 후, 상기 전극부분의 수직 단면의 형태가 밑변이 상기 절연층과 접하는 삼각형이 되도록 상기 전극부분에 추가적인 제 2 에칭을 하는 4단계와; After removing the first etching resist formed in
상기 4단계 후, 상기 전극부분에 추가적인 제 2 동도금을 하는 5단계와;A fifth step of additional second copper plating on the electrode part after the fourth step;
상기 5단계 후, 상기 제2 에칭 레지스트를 제거하고 상기 플립칩 접속용 전극부분상에 Ni 도금을 한 후 Au 도금을 하는 6단계;를 포함하는 것을 특징으로 한다.And after
또한, 상기 1단계의 드릴가공은 드릴비트를 사용하여 관통홀을 가공하는 기계적 드릴 또는 비아홀을 형성하는 레이저 중 어느 하나를 선택하여 가공하는 것을 특징으로 한다.In addition, the drill step of the first step is characterized in that for processing by selecting any one of a mechanical drill for drilling through holes using the drill bit or a laser to form a via hole.
또한, 상기 제 1 및 제 2 에칭 레지스트는 LPR(Liquid Photoresist) 또는 DFR(Dry Film Resist)과 같은 감광성 레지스트를 사용하고,In addition, the first and second etching resist using a photosensitive resist such as a liquid photoresist (LPR) or a dry film resist (DFR),
상기 5단계에서 상기 전극부분은 높이가 30~80㎛이 되도록 하는 것을 특징으로 한다.In the fifth step, the electrode portion is characterized in that the height is 30 ~ 80㎛.
본 발명은 기존의 솔더 범프 또는 금속 범프에 의한 플립칩 본딩 방법을 대체하기 위한 것으로 단면이 삼각형인 동(銅)범프를 사용하여 플립칩 본딩을 형성하기 때문에 인쇄회로기판에서 일반적으로 사용되는 에칭 및 도금 공정만을 사용하여 본딩 범프를 형성할 수 있도록 함으로써 보다 저렴한 비용과 생산성을 향상시키는 효과가 있다.The present invention is to replace the conventional flip chip bonding method by solder bumps or metal bumps, and since the flip chip bonding is formed using copper bumps having a triangular cross section, etching and etching generally used in a printed circuit board By allowing the bonding bumps to be formed using only the plating process, there is an effect of improving lower cost and productivity.
이하, 본 발명을 구체적으로 설명하기 위하여 첨부된 도면을 참조하여 상세하게 설명한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Hereinafter, with reference to the accompanying drawings in order to explain the present invention in detail. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention.
도 1은 본 발명에 따른 단면이 삼각형인 동범프를 사용한 플립칩 실장용 인쇄회로기판이다.1 is a flip chip mounting printed circuit board using a copper bump having a triangular cross section according to the present invention.
상기 도 1에 도시된 바와 같이 인쇄회로기판의 구조를 설명하면,Referring to the structure of the printed circuit board as shown in FIG.
인쇄회로기판은 절연층(1) 양면에 동박층에 의한 회로패턴이 형성된다. 상기 인쇄회로기판상에는 동(Copper) 재질의 전극(2)이 형성되어 기판상의 전극은 수직 단면의 밑변이 상기 절연층과 접하는데 여기서 상기 전극(2)은 삼각형의 형태로 이루어진다. 상기 전극(2)표면에는 Ni / Au 도금층(3)이 형성되어 칩패드와의 접속 시 양호한 전기적 특성을 가진다. In the printed circuit board, circuit patterns formed of copper foil layers are formed on both surfaces of the insulating layer 1. A
도 2는 본 발명에 따른 단면이 삼각형인 동범프를 사용한 플립칩 실장용 인쇄회로기판 제조방법의 순서도이고, 도 3은 상기 도 2의 공정도이다.2 is a flowchart of a method for manufacturing a flip chip mounting printed circuit board using a copper bump having a triangular cross section according to the present invention, and FIG. 3 is a flowchart of FIG. 2.
절연층(1) 양면에 동박층이 형성되어 있는 기판을 준비하고 층간 도통을 위하여 드릴 가공을 한다(S1). 상기 드릴 가공 방법에는 기계적 드릴을 사용한 가공방법으로 드릴 비트를 사용한 기계적 드릴 가공방법은 관통홀을 가공하는 경우 주로 사용되고, 레이저를 사용한 가공방법으로 미세 직경을 갖는 홀이나 일측면이 폐쇄된 형태의 비아홀(Blind Via Hole)을 형성하는 경우에 사용됨으로 상기 드릴가공 또는 레이저로 가공방법을 사용한다.The board | substrate with which the copper foil layer is formed in both surfaces of the insulating layer 1 is prepared, and it drills for interlayer conduction (S1). In the above drill processing method, a mechanical drill processing method using a drill bit is mainly used when processing a through hole, and a drilling method using a laser, a hole having a fine diameter or a via hole having one side closed. (Blind Via Hole) is used to form the drill or laser processing method is used.
이어서 상기 드릴 가공된 기판상의 동박층 전면에 제 1 동도금을 한다(S2). 동도금은 무전해 동도금 시행 후 전해 동도금을 하게 되는데, 드릴 가공 직후 홀 속에는 에폭시가 노출되어 전류가 흐르지 않는 상태이므로 1차 무전해 동도금을 시행하여 상기 홀 속 에폭시 부분을 그 표면에 미세 동박이 코팅되도록 하여 이어지는 전해 동도금이 가능하도록 한다. 이때 동도금은 10~40㎛ 정도의 두께로 형성되는데 동도금에 의해 표면층의 동박은 그 두께가 증가하고, 상기 홀 속에는 층간 연결을 위한 동박층이 형성된다.Subsequently, the first copper plating is applied to the entire copper foil layer on the drilled substrate (S2). Copper plating is electrolytic copper plating after the electroless copper plating is carried out, but the current is not flowing in the hole immediately after the drilling process, so the first electroless copper plating is performed so that the epoxy portion in the hole is coated with a fine copper foil on the surface thereof. To enable subsequent electrolytic copper plating. At this time, copper plating is formed to a thickness of about 10 ~ 40㎛, the thickness of the copper foil of the surface layer by copper plating increases its thickness, and the copper foil layer for interlayer connection is formed in the hole.
동도금된 상기 동박층 위에 회로패턴을 갖는 제 1 에칭 레지스트(4)를 형성하여 제 1 에칭에 의해 회로패턴을 형성한다(S3). 상기 인쇄회로기판상에 회로패턴을 형성하는 방법에는 인쇄법(Printing) 사진 제판법(Photolithography) 등이 있는 데, 미세 패턴이 필요한 인쇄회로기판의 경우 상기 사진 제판법에 의한 패턴 형성 방법이 주로 사용된다.A first etching resist 4 having a circuit pattern is formed on the copper plated copper foil layer to form a circuit pattern by first etching (S3). A method of forming a circuit pattern on the printed circuit board includes a printing method, a photolithography method, and the like. In the case of a printed circuit board requiring a fine pattern, a method of forming a pattern by the photolithography method is mainly used.
따라서 동박층상에 LPR(Liquid Phtoresist) 또는 DFR(Dry Film Resist)과 같은 감광성 레지스트를 코팅하고 노광 및 현상에 의해 회로패턴이 형성될 위치에 레지스트를 잔존시킨다. 이후 부식성이 강한 약품으로 레지스트가 덮히지 않은 불필요한 동박부분을 제거하여 회로패턴을 형성한 뒤, 남은 레지스트를 박리한다.Therefore, a photosensitive resist such as a liquid phosphor (istry phosphorusist) or a dry film resist (DFR) is coated on the copper foil layer, and the resist remains at a position where a circuit pattern is to be formed by exposure and development. After removing the unnecessary copper foil portion not covered with the resist with a highly corrosive chemical to form a circuit pattern, the remaining resist is peeled off.
그리하여 상기 회로패턴이 형성된 기판상의 제 1 에칭 레지스트(4)를 제거하고 플립칩 접속용 전극(2)부분이 노출되도록 제 2 에칭 레지스트(5)를 형성한 후, 상기 전극(2)부분의 수직 단면의 형태가 밑변이 상기 절연층(1)과 접하는 삼각형이 되도록 상기 전극(2)부분에 추가적인 제 2 에칭을 한다(S4). Thus, the first etching resist 4 on the substrate on which the circuit pattern is formed is removed, and the second etching resist 5 is formed so that the flip
상기 전극(2)을 삼각형의 형태로 추가적인 제 2 에칭을 하는 이유는 현재 70 피치(Pitch) 이하의 Fine Pattern 의 제품을 구현하기 위해서는 MSAP(Modified Semi Additive Process) 또는 SAP(Semi Additive Process)공법을 적용하였는데 상기 전극(2)을 삼각형의 형태로 구성함으로써 70 피치(Pitch) 구현 시, 기존과 동일한 Process를 사용하여 제품 생산이 가능하며 기존의 SOP(Solder On Pad) 처리를 하지 않고, 직접 칩 실장이 가능하다.The reason why the second electrode is additionally etched in the form of a triangle is that a modified semi additive process (MSAP) or a semi additive process (SAP) method is used to implement a fine pattern product having a pitch of 70 pitch or less. When the 70 pitch is realized by configuring the
즉, 전술한 바와 같이 상기 회로패턴 형성 후 잔존하는 상기 제 1 에칭 레지스트(4)를 박리하고 상기 전극(2)부분만의 에칭을 위하여 이 부분을 노출시키도록 제 2 에칭 레지스트(5)를 코팅하고 노광 및 현상시킨다. 여기도 상기 제 1 에칭 레지스트(4)와 동일하게 LPR(Liquid Phtoresist) 또는 DFR(Dry Film Resist)과 같은 감광성 레지스트를 사용하여 상기 제 2 에칭 레지스트(5) 형성 후 추가적인 제 2 에칭을 하는데, 칩을 실장하기 위한 노출된 전극(2)부분은 과에칭에 의하여 윗부분의 모서리가 형성된 모양으로 단면이 삼각형이 되는데, 삼각형인 단면의 밑변은 상기 절연층(1)과 접하게 된다.That is, as described above, the second etching resist 5 is coated to exfoliate the first etching resist 4 remaining after forming the circuit pattern and to expose the portion for etching only the
상기 제 2 에칭에 의해 단면이 삼각형 형태로 형성된 상기 전극(2)부분에 30~80㎛ 높이가 되도록 추가적으로 제 2 동도금을 한다(S5). 여기서 상기 (S4)에서 형성된 제 2 에칭 레지스트(5)는 박리되지 않고 남아 도금 레지스트로서 기능한다. 상기 제 2 동도금은 레지스트가 덮히지 않은 전극부분에 대해서만 시행되며 칩과의 접속이 가능하도록 상기 30~80㎛ 높이까지 동도금층이 형성된다.The second copper plating is additionally performed to have a height of 30 to 80 μm on the portion of the
상기 제 2 동도금에 의해 상기 30~80㎛ 높이의 전극(2)이 형성된 기판상의 상기 제 2 에칭 레지스트(5)를 제거하고 상기 플립칩 접속용 전극부분상에 Ni 도금을 한 후에 Au 도금(3)을 하여(S6) 단면이 삼각형인 동범프를 사용한 플립칩 실장용 인쇄회로기판이 제조된다.After the second etching resist 5 on the substrate on which the
상술한 바와 같이 본 발명에 따른 바람직한 실시예를 설명하였지만, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다. As described above, preferred embodiments according to the present invention have been described, but the present invention is not limited to the above-described embodiments, and the present invention is not limited to the scope of the present invention as claimed in the following claims. Anyone with knowledge of the present invention will have the technical spirit of the present invention to the extent that various modifications can be made.
도 1은 본 발명에 따른 단면이 삼각형인 동범프를 사용한 플립칩 실장용 인쇄회로기판.1 is a flip chip mounting printed circuit board using a copper bump having a triangular cross section according to the present invention.
도 2는 본 발명에 따른 단면이 삼각형인 동범프를 사용한 플립칩 실장용 인쇄회로기판 제조방법의 순서도.2 is a flow chart of a method for manufacturing a flip chip mounting printed circuit board using a copper bump having a triangular cross section according to the present invention.
도 3은 본 발명에 따른 단면이 삼각형인 동범프를 사용한 플립칩 실장용 인쇄회로기판 제조방법의 공정도.3 is a process chart of a method for manufacturing a flip chip mounting printed circuit board using a copper bump having a triangular cross section according to the present invention.
**도면의 주요명칭**** Main Names of Drawings **
1: 절연층 2: 전극1: insulating layer 2: electrode
3: Ni / Au 도금층3: Ni / Au plating layer
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080024182A KR100980100B1 (en) | 2008-03-17 | 2008-03-17 | Method for manufacturing electrode for flipchip package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080024182A KR100980100B1 (en) | 2008-03-17 | 2008-03-17 | Method for manufacturing electrode for flipchip package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090099129A true KR20090099129A (en) | 2009-09-22 |
KR100980100B1 KR100980100B1 (en) | 2010-09-07 |
Family
ID=41357792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080024182A KR100980100B1 (en) | 2008-03-17 | 2008-03-17 | Method for manufacturing electrode for flipchip package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100980100B1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100441253B1 (en) * | 2002-06-28 | 2004-07-21 | 주식회사 코스모텍 | method for manufacturing multi-layer printed circuit board using bump |
KR100557549B1 (en) | 2003-12-29 | 2006-03-03 | 삼성전기주식회사 | Method for forming bump pad of flip-chip and the structure thereof |
KR100688865B1 (en) | 2005-01-28 | 2007-03-02 | 삼성전기주식회사 | Bump forming method and manufacturing method for printed circuit board using the same |
KR100782404B1 (en) * | 2006-10-27 | 2007-12-07 | 삼성전기주식회사 | Printed circuit board and manufacturing method thereof |
-
2008
- 2008-03-17 KR KR1020080024182A patent/KR100980100B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100980100B1 (en) | 2010-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10177130B2 (en) | Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener | |
US6562709B1 (en) | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint | |
US6448108B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
US6969674B2 (en) | Structure and method for fine pitch flip chip substrate | |
TWI495026B (en) | Package substrate, package structure and methods for manufacturing same | |
KR20000063759A (en) | High reliability non-conductive adhesives for non-solder flip chip bondings and flip chip bonding method using the same | |
US6596620B2 (en) | BGA substrate via structure | |
KR20110064471A (en) | Package substrate and fabricating method of the same | |
US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
US8486760B2 (en) | Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same | |
US6708398B2 (en) | Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package | |
US20090008766A1 (en) | High-Density Fine Line Structure And Method Of Manufacturing The Same | |
US8471375B2 (en) | High-density fine line structure and method of manufacturing the same | |
KR101618878B1 (en) | Non solder bonding method and PCB by the same | |
KR100843705B1 (en) | Semiconductor chip package having metal bump and methods of fabricating the same | |
US6436734B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
JP2011146490A (en) | Circuit board and method of manufacturing the same, semiconductor device, and electronic circuit device | |
KR100980100B1 (en) | Method for manufacturing electrode for flipchip package | |
US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
TW200402812A (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
KR20110013902A (en) | Package and manufacturing method thereof | |
JP2007081150A (en) | Semiconductor device and substrate | |
US20110101510A1 (en) | Board on chip package substrate and manufacturing method thereof | |
US20090001547A1 (en) | High-Density Fine Line Structure And Method Of Manufacturing The Same | |
JP4984502B2 (en) | BGA type carrier substrate manufacturing method and BGA type carrier substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130814 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140818 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150813 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160722 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170725 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190812 Year of fee payment: 10 |