KR20090096219A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20090096219A
KR20090096219A KR1020080021658A KR20080021658A KR20090096219A KR 20090096219 A KR20090096219 A KR 20090096219A KR 1020080021658 A KR1020080021658 A KR 1020080021658A KR 20080021658 A KR20080021658 A KR 20080021658A KR 20090096219 A KR20090096219 A KR 20090096219A
Authority
KR
South Korea
Prior art keywords
electrode
particles
discharge
electron emission
emission layer
Prior art date
Application number
KR1020080021658A
Other languages
English (en)
Other versions
KR100971032B1 (ko
Inventor
신이치로 나가노
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020080021658A priority Critical patent/KR100971032B1/ko
Priority to US12/314,385 priority patent/US7808179B2/en
Priority to CN200910007065A priority patent/CN101527242A/zh
Priority to JP2009051020A priority patent/JP2009218208A/ja
Publication of KR20090096219A publication Critical patent/KR20090096219A/ko
Application granted granted Critical
Publication of KR100971032B1 publication Critical patent/KR100971032B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명의 플라즈마 디스플레이 패널은 보호막 상에 엑소 전자 방출층을 구비하여, 어드레스 방전 지연시간을 단축한다. 본 발명의 플라즈마 디스플레이 패널은, 서로 마주하여 이격 배치되는 제1 기판과 제2 기판, 상기 양 기판 사이에 배치되어 방전셀들을 구획하는 격벽, 상기 방전셀 내에 형성되는 형광체층, 상기 제1 기판에서 제1 방향을 따라 길게 형성되고 상기 제1 방향에 교차하는 제2 방향을 따라 나란하게 배치되는 어드레스전극들, 상기 제2 기판에서 상기 제2 방향을 따라 길게 형성되고 상기 제1 방향을 따라 나란히 배치되어 상기 어드레스전극들과 교차하는 제1 전극들과 제2 전극들, 상기 방전셀에서, 상기 제1 전극과 상기 제2 전극 사이의 방전 영역에 형성되는 보호막, 및 상기 방전 영역 밖에 형성되는 엑소 전자 방출층을 포함한다.
보호막, exo 전자 방출층, 방전 영역 밖, 버스전극

Description

플라즈마 디스플레이 패널 {PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 보호막 상에 구비되는 엑소(exo) 전자 방출층을 방전 스퍼터(sputter)로부터 보호하는 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널은 기체방전을 통하여 얻어진 플라즈마로부터 방사되는 진공자외선(VUV: Vacuum Ultra-Violet)을 이용하여 형광체를 여기시키고, 형광체가 안정되면서 발생되는 적색(R), 녹색(G) 및 청색(B)의 가시광으로 영상을 구현하는 디스플레이 소자이다.
일례를 들면, 교류형 플라즈마 디스플레이 패널에서, 어드레스전극은 배면기판 상에 형성되고, 유전층은 어드레스전극들을 덮는다. 격벽들은 유전층 위의 각 어드레스전극들 사이에 배치되어 스트라이프(stripe) 모양으로 형성된다. 적색(R), 녹색(G) 및 청색(B)의 형광체층은 격벽들의 내표면에 각각 형성된다.
쌍으로 이루어지는 유지전극 및 주사전극은 배면기판에 대향하는 전면기판에서 어드레스전극들과 교차하는 방향을 따라 형성된다. 유전층 및 MgO 보호막은 서로 적층되어 표시전극들을 덮는다.
방전셀은 배면기판 상의 어드레스전극들과 전면기판 상의 유지전극 및 주사전극이 교차하는 지점에 형성된다. 따라서 플라즈마 디스플레이 패널은 수백만 개 이상의 단위 방전셀들을 매트릭스(Matrix) 형태로 내부에 구비하고 있다.
방전셀에서 방전공간에 노출되는 부분은 배면기판 및 격벽에 형성되는 형광체층과 전면기판에 형성되는 MgO 보호막이다. MgO 보호막은 방전시 방전셀 내에 형성되는 이온 및 전자와 충돌되면서, 이차전자를 방출시킨다. 즉 MgO 보호막은 이차전자를 방출시켜, 방전개시전압을 낮춘다.
본 발명은 보호막 상에 엑소 전자 방출층을 구비하여, 어드레스 방전 지연시간을 단축하는 플라즈마 디스플레이 패널에 관한 것이다.
또한, 본 발명은 엑소(exo) 전자 방출층을 방전 스퍼터(sputter)로부터 보호하여, 엑소 전자 방출층의 경시적 안정성을 향상시키는 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 서로 마주하여 이격 배치되는 제1 기판과 제2 기판, 상기 양 기판 사이에 배치되어 방전셀들을 구획하는 격벽, 상기 방전셀 내에 형성되는 형광체층, 상기 제1 기판에서 제1 방향을 따라 길게 형성되고 상기 제1 방향에 교차하는 제2 방향을 따라 나란하게 배치되는 어드레스전극들, 상기 제2 기판에서 상기 제2 방향을 따라 길게 형성되고 상기 제1 방향을 따라 나란히 배치되어 상기 어드레스전극들과 교차하는 제1 전극들과 제2 전극들, 상기 방전셀에서, 상기 제1 전극과 상기 제2 전극 사이의 방전 영역에 형성되는 보호막, 및 상기 방전 영역 밖에 형성되는 엑소 전자 방출층을 포함할 수 있다.
상기 제1 전극과 상기 제2 전극은 유전층으로 덮여지고, 상기 보호막은 상기 유전층 전체를 덮고, 상기 엑소 전자 방출층은 상기 보호막의 일부를 덮을 수 있다.
상기 제1 전극과 상기 제2 전극은, 상기 방전셀의 상기 제1 방향 양단에서 상기 제2 방향으로 신장 형성되는 버스전극, 상기 버스전극과 나란하면서 상기 방전셀의 중앙에서 방전갭을 형성하고 상기 제2 방향으로 신장 형성되는 투명전극, 및 상기 투명전극을 상기 버스전극에 연결하는 연결부를 포함할 수 있다. 상기 연결부는 상기 방전셀에서 상기 제2 방향의 중앙에 배치될 수 있다.
상기 엑소 전자 방출층은 상기 제1 방향으로 이웃하는 2개의 방전셀들 사이에 대응하여 기설정된 폭으로 형성될 수 있다.
상기 엑소 전자 방출층은 한 쌍의 상기 버스전극들에 대응하여 형성될 수 있다. 상기 엑소 전자 방출층은 한 쌍의 상기 버스전극들 사이에 대응하여 연결될 수 있다.
상기 엑소 전자 방출층은 엑소 전자 에미터 입자들과 절연재의 혼합으로 형성될 수 있다.
상기 절연재는 Al2O3를 포함할 수 있다. 상기 엑소 전자 에미터 입자는 MgO 결정입자 또는 MgO를 포함하는 입자로 형성될 수 있다.
상기 엑소 전자 방출층은 200㎚보다 작은 입경의 입자들을 포함할 수 있다.
상기 엑소 전자 방출층은 MgO 결정입자와 Al2O3 입자를 포함하며, 상기 MgO 결정입자 및 상기 Al2O3 입자는 200㎚보다 작은 입경을 가질 수 있다.
상기 엑소 전자 방출층은 MgO를 포함하는 입자와 Al2O3 입자를 포함하며, 상기 MgO를 포함하는 입자와 상기 Al2O3 입자는 200㎚보다 작은 입경을 가질 수 있다.
또한 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 서로 마주하여 이격 배치되는 제1 기판과 제2 기판, 상기 양 기판 사이에 배치되어 방전셀들을 구획하는 격벽, 상기 방전셀 내에 형성되는 형광체층, 상기 제1 기판에서 제1 방향을 따라 길게 형성되고 상기 제1 방향에 교차하는 제2 방향을 따라 나란하게 배치되는 어드레스전극들, 상기 제2 기판에서 상기 제2 방향을 따라 길게 형성되고 상기 제1 방향을 따라 나란히 배치되어 상기 어드레스전극들과 교차하는 제1 전극들과 제2 전극들, 및 상기 제1 전극 및 상기 제2 전극의 일부에 대응하여 형성되는 엑소 전자 방출층을 포함하며, 상기 제1 전극과 상기 제2 전극은 상기 방전셀의 상기 제1 방향 양단에서 상기 제2 방향으로 신장 형성되는 버스전극, 상기 버스전극과 나란하면서 상기 방전셀의 중앙에서 방전갭을 형성하고 상기 제2 방향으로 신장 형성되는 투명전극, 및 상기 제1 방향의 상기 격벽에 대응하여 상기 투명전극을 상 기 버스전극에 연결하는 연결부를 포함하며, 상기 엑소 전자 방출층은 상기 버스전극에 대응하여 형성될 수 있다.
본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은 방전셀에서, 방전 영역 밖에 엑소 전자 방출층을 구비하므로 엑소 전자 방출층에서 방출되는 엑소 전자에 의하여 어드레스 방전 지연시간을 단축할 수 있다.
또한, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은 엑소 전자 방출층을 방전 스퍼터로부터 보호하여, 엑소 전자 방출층의 경시적 안정성을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
도1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 분해 사시도이, 도2는 도1의 Ⅱ-Ⅱ 선을 따라 자른 단면도이다.
도1 및 도2를 참조하면, 일 실시예에 따른 플라즈마 디스플레이 패널은 기설정된 간격을 두고 서로 마주 배치되어 봉착(封着)되는 제1 기판(이하, "배면기판" 이라 한다)(10), 제2 기판(이하, "전면기판"이라 한다)(20), 및 양 기판들(10, 20) 사이에 구비되는 격벽(16)을 포함한다. 격벽(16)은 배면기판(10)과 전면기판(20) 사이에서 소정의 높이로 형성되어 복수의 방전셀들(17)을 구획한다. 기체방전으로 진공자외선을 발생시킬 수 있도록 방전가스(일례로 네온(Ne)과 제논(Xe)을 포함하는 혼합가스)는 방전셀들(17)에 충전된다. 또한 진공자외선을 흡수하여 가시광을 방출하도록 형광체층(19)은 방전셀들(17)에 형성된다. 방전셀들(17)에서 기체방전을 일으킬 수 있도록 어드레스전극(11)과 제1 전극(이하 "유지전극"이라 한다)(31), 및 제2 전극(이하 "주사전극"이라 한다)(32)은 배면기판(10)과 전면기판(20) 사이에 형성되어 각 방전셀(17)에 대응한다.
도3은 도1에서 방전셀과 전극의 배치 관계를 도시한 평면도이다.
도3을 참조하면, 어드레스전극(11)은 배면기판(10)의 내부 표면에 제1 방향(이하, "y축 방향"이라 한다)을 따라 신장(伸長) 형성되어, y축 방향으로 인접하는 방전셀들(17)에 연속적으로 대응한다. 또한 복수의 어드레스전극들(11)은 y축 방향과 교차하는 제2 방향(이하, "x축 방향"이라 한다)을 따라 인접하는 방전셀들(17)에 대응하도록 나란하게 배치된다.
다시 도1 및 도2를 참조하면, 제1 유전층(13)은 어드레스전극들(11)과 배면기판(10)의 내부 표면을 덮는다. 제1 유전층(13)은 방전시, 양이온 또는 전자가 어드레스전극(11)에 직접 충돌하는 것을 방지하여 어드레스전극(11)의 손상을 방지한다. 또한 제1 유전층(13)은 벽전하의 축적 공간을 제공한다.
어드레스전극(11)은 배면기판(10)에 배치되어 가시광이 전방으로 조사되는 것을 방해하지 않으므로 불투명 전극으로 형성될 수 있다. 어드레스전극(11)은 우수한 통전성을 가지는 금속 전극으로 형성될 수 있다.
격벽(16)은 제1 유전층(13) 상에서 방전셀들(17)을 구획한다. 예를 들면, 격벽(16)은 y축 방향으로 신장 형성되는 제1 격벽부재들(16a)과, 제1 격벽부재들(16a) 사이에서 x축 방향으로 신장 형성되는 제2 격벽부재들(16b)을 포함할 수 있다. 제1 격벽부재들(16a)과 제2 격벽부재들(16b)는 y축 및 x축 방향으로 폐쇄되는 매트릭스(matrix) 구조로 방전셀들(17)을 형성한다.
또한, 격벽은 y축 방향으로 신장 형성되는 제1 격벽부재들로 형성되어, 방전셀들을 스트라이프(stripe) 구조로 형성할 수 있다(미도시). 방전셀들은 y축 방향을 따라 개방되는 스트라이프 구조로 형성된다.
제1 실시예는 방전셀(17)을 매트릭스 구조로 형성하는 격벽(16)을 예시하고 있다. 매트릭스 구조에서 제2 격벽부재들(16b)가 제거되면 제1 격벽부재들(16a)에 의하여 방전셀은 스트라이프 구조를 형성한다. 따라서 스트라이프 구조에 대한 별도 도시를 생략한다.
형광체층(19)은 방전셀(17)을 형성하는 격벽(16)의 측면에 형성된다. 예를 들면, 형광체층(19)은 격벽(16)의 측면과 격벽들(16) 사이에 위치하는 제1 유전층(13)의 표면에 형성된다. 방전셀(17)에 형광체 패이스트를 도포하고, 형광체 패이스트를 건조 및 소성함으로써 형광체층(19)이 형성된다.
형광체층(19)은 y축 방향을 따라 형성되는 방전셀들(17)에서 동일 색상의 가시광을 발생시키는 형광체로 형성된다. 형광체층(19)은 x축 방향을 따라 배치되는 방전셀들(17)에 적색(R), 녹색(G) 및 청색(B)의 가시광을 발생시키는 형광체에 의하여 반복적으로 형성된다.
다시, 도3을 참조하면, 유지전극(31)과 주사전극(32)은 전면기판(20)의 내부 표면에 형성되어, 각 방전셀(17)에 대응하여 면방전 구조를 형성한다. 유지전극(31)과 주사전극(32)은 어드레스전극(11)과 교차하는 x축 방향을 따라 신장 형성된다.
유지전극(31)과 주사전극(32)은 각각 방전을 일으키는 투명전극(31a, 32a)과, 투명전극(31a, 32a)에 전압 신호를 인가하는 버스전극(31b, 32b), 및 투명전극(31a, 32a)과 버스전극(31b, 32b)을 서로 연결하는 연결부(31c, 32c)를 포함한다.
투명전극들(31a, 32a)은 방전셀(17) 내부에서 면방전을 일으키는 부분으로서, 방전셀(17)의 개구율 확보를 위하여, 투명한 소재(일례로서 ITO: Indium Tin Oxide)로 형성된다.
투명전극들(31a, 32a)은 방전셀(17)의 중앙에서 서로 나란하고 x축 방향으로 신장 형성되어, 방전셀(17)의 중앙에서 방전갭(DG)을 형성한다. 또한 투명전극은 각 방전셀에 독립적으로 대응하도록 돌출 형성될 수 있다(미도시).
버스전극들(31b, 32b)은 투명전극들(31a, 32a)의 높은 전기 저항을 보상하도록 통전성이 우수한 금속 소재로 형성된다.
버스전극(31b, 32b)은 방전셀(17)의 y축 방향 양단에서 서로 나란하고 x축 방향으로 신장 형성된다. 따라서 투명전극들(31a, 32a)과 버스전극들(31b, 32b)은 방전셀(17)에서 서로 나란하게 배치된다.
버스전극(31b, 32b)은 방전셀(17)의 y축 방향 양단에서 방전셀(17)의 내부에 형성될 수 있다. 또한 y축 방향으로 인접하는 방전셀들 사이의 비방전 영역에 충분한 공간에 마련되는 경우, 버스전극은 방전셀의 외부에 형성될 수도 있다(미도시).
연결부(31c, 32c)는 방전셀(17) 내에 배치되며, 이 경우, 방전셀(17)에서 전방으로 조사되는 가시광의 차단을 최소화하기 위하여, 투명전극(31a, 32a) 소재와 동일한 소재로 형성될 수 있다. 제1 실시예에서 연결부(31c, 32c)는 ITO로 형성될 수 있다.
연결부(31c, 32c)는 방전셀(17)에서 x축 방향의 중앙에 배치되어 y축 방향으로 신장 형성되어, 버스전극(31b, 32b)을 투명전극(31a, 32a)에 전기적으로 연결한다. 따라서 버스전극들(31b, 32b)에 전압 신호가 인가하면, 연결부(31c, 32c)를 통하여 투명전극들(31a, 32a)에 전압 신호가 인가된다.
다시 도1 및 도2를 참조하면, 제2 유전층(21)은 유지전극(31) 및 주사전극(32) 및 전면기판(20)의 내부 표면을 덮는다. 제2 유전층(21)은 기체방전으로부터 유지전극(31) 및 주사전극(32)을 보호한다.
제2 유전층(21)은 방전시, 양이온 또는 전자가 유지전극(31) 및 주사전극(32)에 직접 충돌하는 것을 방지하여, 유지전극(31) 및 주사전극(32)의 손상을 방지한다. 또한 제2 유전층(21)은 벽전하의 축적 공간을 제공한다.
보호막(23)은 제2 유전층(21)을 덮는다. 예를 들면, 보호막(23)은 방전시, 제2 유전층(21)을 보호하며, 이차전자 방출계수에 따라, 이차전자를 방출한다.
보호막(23)은 방전셀(17)에 대하여, 방전이 일어나는 방전 영역에만 형성될 수 있고, 방전이 일어나지 않는 방전 영역 밖(이하, "비방전 영역"이라 한다)을 포함하여 형성될 수 있다. 제1 실시예에서, 보호막(23)은 방전 영역과 비방전 영역을 포함하는 전 영역에 형성되어 있다.
x축 방향의 폭이 가는 연결부(31c, 32c)에 의하여, 투명전극(31a, 32a)과 버스전극(31b, 32b)은 y축 방향으로 서로 이격된다. 따라서 투명전극(31a, 32a)에 대응하는 부분에서 발생한 방전은 버스전극(31b, 32b)에 대응하는 부분으로 확산되지 않을 수 있다.
따라서, 방전 영역은 방전갭(DG)을 포함한 투명전극들(31a, 32a)에 대응하는 부분으로 정의되고, 비방전 영역은 방전 영역을 제외한 부분으로 정의된다. 이를 보다 구체적으로 설명하면, 방전 영역은 투명전극(31a, 32a)에 대응하는 부분이고, 비방전 영역은 버스전극(31b, 32b)에 대응하는 부분으로 볼 수 있다. 방전 영역은 연결부(31c, 32c)의 투명전극(31a, 32a) 근방에 대응하는 부분을 일부 포함할 수 있다.
엑소 전자 방출층(25)은 비방전 영역에 형성된다. 엑소 전자 방출층(25)은 방전 개시에 필요한 프라이밍 전자, 즉 엑소 전자를 방출시킬 수 있도록 형성된다.
엑소 전자 방출층(25)은 비방전 영역에 형성되어, 방전시 발생되는 양 이온의 충돌에 의한 손상이 적으므로 플라즈마 디스플레이 패널의 장시간 사용시에도, 지속적으로 엑소 전자를 방출할 수 있다. 즉 엑소 전자 방출층(25)은 경시적 안정성을 유지한다. 따라서 플라즈마 디스플레이 패널의 수명 기간 동안 어드레스 방전 지연시간이 단축된다.
엑소 전자 방출층(25)은 보호막(23)의 형성 구조에 따라 여러가지 구조로 형성될 수 있다. 예를 들면, 도1 및 도2에서와 같이, 보호막(23)이 방전셀(17) 전 영역에 형성되는 경우, 엑소 전자 방출층(25)은 보호막(23) 상에서 비방전 영역에 형성된다.
즉 엑소 전자 방출층(25)은 보호막(23)의 일부를 덮는다. 엑소 전자 방출층(25)은 패터닝 방법 또는 디스펜싱 방법으로 형성될 수 있다.
또한, 보호막이 방전셀에서 방전 영역에 대응하여 패턴으로 형성되는 경우, 엑소 전자 방출층은 보호막이 형성되지 않은 비방전 영역에 대응하여 패턴으로 형성될 수 있다(미도시).
다시 도3을 참조하면, 엑소 전자 방출층(25)은 y축 방향으로 이웃하는 2개의 방전셀들(17) 사이에 대응하여 기설정된 폭으로 형성된다. 엑소 전자 방출층(25)은 서로 이웃하는 방전셀들(17)에 각각 배치되는 한 쌍의 버스전극들(31b, 32b)에 대응하여 형성된다.
따라서, 방전영역에서 발생한 이온이나 전자의 일부는 전압이 인가되는 버스전극(31b, 32b) 가까이로 끌어당겨져, 엑소 전자 방출층(25)에 높은 에너지로 충돌한다.
따라서, 엑소 전자 방출층(25)은 보다 고밀도 상태로 여기되므로, 방전의 전과정에서, 다량의 엑소 전자를 방출할 수 있다. 이로 인하여, 어드레스 방전의 지연 시간은 크게 단축될 수 있다.
제1 실시예에서, 엑소 전자 방출층(25)은 한 쌍의 버스전극들(31b, 32b) 사이에 대응하고 서로 연결 형성되어 있다. 즉, 엑소 전자 방출층(25)은 버스전극들(31b, 32b)에 대응하고 또한, 이웃하는 버스전극들(31b, 32b) 사이에도 형성된다. 엑소 전자 방출층(25)은 버스전극들(31b, 32b)에 대응하면서 면적을 최대화 하므로 방전시, 엑서 전자의 방출량을 증대시킨다.
또한, 엑소 전자 방출층은 분리되어 한 쌍의 버스전극 각각에 독립적으로 대응할 수도 있다(미도시).
방전셀(17)에서, 엑소 전자 방출층(25)은 유지방전이 일어나지 않는 부분에 형성되므로 벽전하를 축적할 필요성을 가지지 않는다. 벽전하를 축적하기 위해서는 높은 전기 절연성이 요구되는데, 엑소 전자 방출층(25)은 높은 전기 절연성을 요구하지 않는다.
따라서 엑소 전자 방출층(25)은 낮은 전기 절연성을 가지는 엑소 전자 방출 재료를 대량으로 포함할 수 있고, 이로 인하여 어드레스 방전 지연을 개선할 수 있다.
도4는 엑소 전자 방출층의 확대 단면도이다.
도4를 참조하면, 엑소 전자 방출층(25)은 엑소 전자 에미터 입자들(125)과 절연재(225)의 혼합으로 형성된다. 예를 들면, 엑소 전자 에미터 입자(125)는 MgO 결정입자 또는 MgO를 포함하는 입자로 형성된다. 절연재(225)는 Al2O3로 형성된다.
MgO를 포함하는 입자는 MgO를 주 성분으로 하며, MgO 입자에 Si를 칠하거 나(dope), MgO 입자에 Si와 Cr을 칠하거나, MgO 입자에 Sc를 칠하거나, MgO 입자에 Sc와 Si를 칠하거나, MgO 입자에 Sc와 Ca를 칠하여 형성될 수 있다.
엑소 전자 에미터 입자(125), 예를 들면, MgO 결정입자, MgO를 포함하는 입자 및 상기 Al2O3 입자는 200㎚보다 작은 입경을 가진다. 형광체층(19)이 진공자외선으로 여기됨에 따라 방출되는 가시광 파장인 400-700㎚과 비교하면, 엑소 전자 에미터 입자(125)는 충분히 작은 입경이다. 따라서 엑소 전자 방출층(25)은 형광체층(19)으로부터 발생되는 가시광에 대하여 높은 투명도를 가진다. 따라서 엑소 전자 방출층(25)을 도입하여도 가시광의 손실은 거의 없다.
또한, 방전으로 발생되는 진공자외선의 파장(150-200㎚)의 반정도의 입경에 의하면, 입자들은 엑소 전자 방출층(25)에 조사된 진공자외선을 산란시켜 형광체층(19)으로 반사시켜, 형광체층(19)을 더 여기시킨다. 따라서 플라즈마 디스플레이 패널에서 휘도 및 발광 효율이 향상된다.
절연재(225)는 엑소 전자 방출층(25)에 전기 절연성을 부여한다. 절연재(225)는 전기 절연성을 가지며, 유지 방전이 행해지는 보호막(23)에 축적되는 벽전하가 엑소 전자 방출층(25)을 경유하여 누출되지 않는 정도이다. 벽전하의 누출 방지로 인하여, 유지 방전의 개시 전압 및 방전 전류가 안정된다.
플라즈마 디스플레이 패널의 구동을 간단히 설명한다. 리셋 기간에서 주사전극(32)에 인가되는 리셋 펄스에 의하여 리셋 방전이 일어난다. 리셋 기간에 이어지는 어드레싱 기간에서 주사전극(32)에 인가되는 스캔 펄스와 어드레스전극(11)에 인가되는 어드레스 펄스에 의하여 어드레스 방전이 일어난다. 그 후, 유지 기간에서 유지전극(31)과 주사전극(32)에 인가되는 유지 펄스에 의하여 유지 방전이 일어난다.
유지전극(31)과 주사전극(32)은 유지 방전에 필요한 유지 펄스를 인가하는 전극의 역할을 한다. 주사전극(32)은 리셋 펄스 및 스캔 펄스를 인가하는 전극의 역할을 한다. 어드레스전극(11)은 어드레스 펄스를 인가하는 전극의 역할을 한다. 이 유지전극(31), 주사전극(32) 및 어드레스전극(11)은 각각에 인가되는 전압 파형에 따라 그 역할을 달리 할 수 있으므로 반드시 이 역할들에 한정되는 것은 아니다.
플라즈마 디스플레이 패널에서, 어드레스전극(11)과 주사전극(32)의 상호 작용으로 인한 어드레스 방전은 켜질 방전셀(17)을 선택한다. 유지전극(31)과 주사전극(32)의 상호 작용으로 인한 유지 방전은 어드레스 방전으로 선택된 방전셀(17)을 구동시켜, 화상을 구현한다.
도5는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 분해 사시도이고, 도6은 도5에서 방전셀과 전극의 배치 관계를 도시한 평면도이다.
전체적인 구성에 있어서, 제2 실시예는 제1 실시예와 유사 내지 동일하므로, 이러한 부분에 대한 구체적인 설명을 생략하고, 여기서는 제1 실시예와 비교하여 서로 다른 부분에 대하여 구체적으로 설명한다.
유지전극(31) 및 주사전극(32)에서, 연결부(131c, 132c)는 격벽부재(16) 상에 배치된다. 이 경우, 연결부(131c, 132c)는 방전 영역 밖에 형성되므로 방전 셀(17)에서 전방으로 조사되는 가시광을 차단하지 않는다. 따라서 연결부(131c, 132c)는 불투명의 버스전극(31b, 32b) 소재와 동일한 소재로 형성될 수 있다. 제2 실시예에서 연결부(131c, 132c)는 금속재로 형성되면, 제1 실시예에 비하여 더 우수한 통전성을 가질 수 있다.
연결부(131c, 132c)는 제1 격벽부재(16a) 상에 배치되어 y축 방향으로 신장 형성된다. 이 상태에서, 연결부(131c, 132c)는 버스전극(31b, 32b)과 투명전극(31a, 32a)을 전기적으로 서로 연결한다. 제2 실시예의 경우, 투명전극(31a, 32a)은 x축 방향을 따라 일체로 형성된다.
제2 실시예의 연결부(131c, 132c)는 제1 격벽부재(16a) 상에 배치된다. 따라서 x축 방향을 따라 서로 인접하는 제1 격벽부재들(16a) 사이 공간에 배치되는 제1 실시예의 연결부재(31c, 32c)와 비교하면, 제2 실시예의 연결부(131c, 132c)는 방전을 발생하기 더 어렵다.
따라서, 투명전극(31a, 32a)에 대응하는 부분에서 개시한 방전이 연결부(131c, 132c)에 대응하는 부분으로부터 버스전극(31b, 32b)에 대응하는 부분으로 확산되는 것이, 더 어려워진다.
따라서, 버스전극(31b, 32b)에 대응하는 부분, 즉 엑소 전자 방출층(25)이 배치되는 부분은 보다 확실하게 비방전 영역일 수 있다. 따라서 엑소 전자 방출층(25)은 보다 확실하게 스퍼터링을 회피할 수 있으므로 경시변화를 억제할 수 있다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
도1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 분해 사시도이다.
도2는 도1의 Ⅱ-Ⅱ 선을 따라 자른 단면도이다.
도3은 도1에서 방전셀과 전극의 배치 관계를 도시한 평면도이다.
도4는 엑소 전자 방출층의 확대 단면도이다.
도5는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 분해 사시도이다.
도6은 도5에서 방전셀과 전극의 배치 관계를 도시한 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 제1 기판(배면기판) 11 : 어드레스전극
13, 21 : 유전층 16 : 격벽
16a : 제1 격벽부재 16b : 제2 격벽부재
17 : 방전셀 19 : 형광체층
20 : 제2 기판(전면기판) 31 : 제1 전극(유지전극)
32 : 제2 전극(주사전극) 31a, 32a : 투명전극
31b, 32b : 버스전극 31c, 32c, 131c, 132c : 연결부
23 : 보호막 25 : 엑소 전자 방출층
125 : MgO 결정입자 225 : Al2O3 입자

Claims (20)

  1. 서로 마주하여 이격 배치되는 제1 기판과 제2 기판;
    상기 양 기판 사이에 배치되어 방전셀들을 구획하는 격벽;
    상기 방전셀 내에 형성되는 형광체층;
    상기 제1 기판에서 제1 방향을 따라 길게 형성되고 상기 제1 방향에 교차하는 제2 방향을 따라 나란하게 배치되는 어드레스전극들;
    상기 제2 기판에서 상기 제2 방향을 따라 길게 형성되고 상기 제1 방향을 따라 나란히 배치되어 상기 어드레스전극들과 교차하는 제1 전극들과 제2 전극들;
    상기 방전셀에서,
    상기 제1 전극과 상기 제2 전극 사이의 방전 영역에 형성되는 보호막; 및
    상기 방전 영역 밖에 형성되는 엑소 전자 방출층을 포함하는 플라즈마 디스플레이 패널.
  2. 제1 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 유전층으로 덮여지고,
    상기 보호막은 상기 유전층 전체를 덮고,
    상기 엑소 전자 방출층은 상기 보호막의 일부를 덮는 플라즈마 디스플레이 패널.
  3. 제1 항에 있어서,
    상기 제1 전극과 상기 제2 전극은,
    상기 방전셀의 상기 제1 방향 양단에서 상기 제2 방향으로 신장 형성되는 버스전극,
    상기 버스전극과 나란하면서 상기 방전셀의 중앙에서 방전갭을 형성하고 상기 제2 방향으로 신장 형성되는 투명전극, 및
    상기 투명전극을 상기 버스전극에 연결하는 연결부를 포함하는 플라즈마 디스플레이 패널.
  4. 제3 항에 있어서,
    상기 연결부는,
    상기 방전셀에서 상기 제2 방향의 중앙에 배치되는 플라즈마 디스플레이 패널.
  5. 제3 항에 있어서,
    상기 엑소 전자 방출층은,
    상기 제1 방향으로 이웃하는 2개의 방전셀들 사이에 대응하여 기설정된 폭으로 형성되는 플라즈마 디스플레이 패널.
  6. 제5 항에 있어서,
    상기 엑소 전자 방출층은,
    한 쌍의 상기 버스전극들에 대응하여 형성되는 플라즈마 디스플레이 패널.
  7. 제5 항에 있어서,
    상기 엑소 전자 방출층은,
    한 쌍의 상기 버스전극들 사이에 대응하여 연결되는 플라즈마 디스플레이 패널.
  8. 제5 항에 있어서,
    상기 엑소 전자 방출층은,
    엑소 전자 에미터 입자들과 절연재의 혼합으로 형성되는 플라즈마 디스플레이 패널.
  9. 제8 항에 있어서,
    상기 절연재는 Al2O3를 포함하는 플라즈마 디스플레이 패널.
  10. 제8 항에 있어서,
    상기 엑소 전자 에미터 입자는,
    MgO 결정입자 또는 MgO를 포함하는 입자로 형성되는 플라즈마 디스플레이 패 널.
  11. 제1 항에 있어서,
    상기 엑소 전자 방출층은,
    200㎚보다 작은 입경의 입자들을 포함하는 플라즈마 디스플레이 패널.
  12. 제10 항에 있어서,
    상기 엑소 전자 방출층은 MgO 결정입자와 Al2O3 입자를 포함하며,
    상기 MgO 결정입자 및 상기 Al2O3 입자는 200㎚보다 작은 입경을 가지는 플라즈마 디스플레이 패널.
  13. 제10 항에 있어서,
    상기 엑소 전자 방출층은 MgO를 포함하는 입자와 Al2O3 입자를 포함하며,
    상기 MgO를 포함하는 입자와 상기 Al2O3 입자는 진공자외선의 파장 150-200㎚보다 작은 입경을 가지는 플라즈마 디스플레이 패널.
  14. 서로 마주하여 이격 배치되는 제1 기판과 제2 기판;
    상기 양 기판 사이에 배치되어 방전셀들을 구획하는 격벽;
    상기 방전셀 내에 형성되는 형광체층;
    상기 제1 기판에서 제1 방향을 따라 길게 형성되고 상기 제1 방향에 교차하는 제2 방향을 따라 나란하게 배치되는 어드레스전극들;
    상기 제2 기판에서 상기 제2 방향을 따라 길게 형성되고 상기 제1 방향을 따라 나란히 배치되어 상기 어드레스전극들과 교차하는 제1 전극들과 제2 전극들; 및
    상기 제1 전극 및 상기 제2 전극의 일부에 대응하여 형성되는 엑소 전자 방출층을 포함하며,
    상기 제1 전극과 상기 제2 전극은,
    상기 방전셀의 상기 제1 방향 양단에서 상기 제2 방향으로 신장 형성되는 버스전극,
    상기 버스전극과 나란하면서 상기 방전셀의 중앙에서 방전갭을 형성하고 상기 제2 방향으로 신장 형성되는 투명전극, 및
    상기 제1 방향의 상기 격벽에 대응하여 상기 투명전극을 상기 버스전극에 연결하는 연결부를 포함하며,
    상기 엑소 전자 방출층은,
    상기 버스전극에 대응하여 형성되는 플라즈마 디스플레이 패널.
  15. 제14 항에 있어서,
    상기 엑소 전자 방출층은,
    엑소 전자 에미터 입자들과 절연재의 혼합으로 형성되는 플라즈마 디스플레이 패널.
  16. 제15 항에 있어서,
    상기 절연재는 Al2O3를 포함하는 플라즈마 디스플레이 패널.
  17. 제15 항에 있어서,
    상기 엑소 전자 에미터 입자는,
    MgO 결정입자 또는 MgO를 포함하는 입자로 형성되는 플라즈마 디스플레이 패널.
  18. 제14 항에 있어서,
    상기 엑소 전자 방출층은,
    200㎚보다 작은 입경의 입자들을 포함하는 플라즈마 디스플레이 패널.
  19. 제18 항에 있어서,
    상기 엑소 전자 방출층은 MgO 결정입자와 Al2O3 입자를 포함하며,
    상기 MgO 결정입자 및 상기 Al2O3 입자는 200㎚보다 작은 입경을 가지는 플라즈마 디스플레이 패널.
  20. 제18 항에 있어서,
    상기 엑소 전자 방출층은 MgO를 포함하는 입자와 Al2O3 입자를 포함하며,
    상기 MgO를 포함하는 입자와 상기 Al2O3 입자는 200㎚보다 작은 입경을 가지는 플라즈마 디스플레이 패널.
KR1020080021658A 2008-03-07 2008-03-07 플라즈마 디스플레이 패널 KR100971032B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080021658A KR100971032B1 (ko) 2008-03-07 2008-03-07 플라즈마 디스플레이 패널
US12/314,385 US7808179B2 (en) 2008-03-07 2008-12-09 Plasma display panel
CN200910007065A CN101527242A (zh) 2008-03-07 2009-02-09 等离子体显示面板
JP2009051020A JP2009218208A (ja) 2008-03-07 2009-03-04 プラズマディスプレイパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080021658A KR100971032B1 (ko) 2008-03-07 2008-03-07 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20090096219A true KR20090096219A (ko) 2009-09-10
KR100971032B1 KR100971032B1 (ko) 2010-07-20

Family

ID=41052903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080021658A KR100971032B1 (ko) 2008-03-07 2008-03-07 플라즈마 디스플레이 패널

Country Status (4)

Country Link
US (1) US7808179B2 (ko)
JP (1) JP2009218208A (ko)
KR (1) KR100971032B1 (ko)
CN (1) CN101527242A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857070B1 (ko) * 2007-03-13 2008-09-05 엘지전자 주식회사 플라즈마 디스플레이 패널
CN102368463B (zh) * 2010-09-30 2014-07-02 四川虹欧显示器件有限公司 等离子显示屏及制作方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2917279B2 (ja) 1988-11-30 1999-07-12 富士通株式会社 ガス放電パネル
US6097357A (en) 1990-11-28 2000-08-01 Fujitsu Limited Full color surface discharge type plasma display device
JP3259253B2 (ja) 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
DE69232961T2 (de) 1991-12-20 2003-09-04 Fujitsu Ltd Vorrichtung zur Steuerung einer Anzeigetafel
EP0554172B1 (en) 1992-01-28 1998-04-29 Fujitsu Limited Color surface discharge type plasma display device
JP3025598B2 (ja) 1993-04-30 2000-03-27 富士通株式会社 表示駆動装置及び表示駆動方法
JP2891280B2 (ja) 1993-12-10 1999-05-17 富士通株式会社 平面表示装置の駆動装置及び駆動方法
JP3163563B2 (ja) 1995-08-25 2001-05-08 富士通株式会社 面放電型プラズマ・ディスプレイ・パネル及びその製造方法
JP2845183B2 (ja) 1995-10-20 1999-01-13 富士通株式会社 ガス放電パネル
JP3424587B2 (ja) 1998-06-18 2003-07-07 富士通株式会社 プラズマディスプレイパネルの駆動方法
JP4030685B2 (ja) 1999-07-30 2008-01-09 三星エスディアイ株式会社 プラズマディスプレイおよびその製造方法
JP2001325888A (ja) 2000-03-09 2001-11-22 Samsung Yokohama Research Institute Co Ltd プラズマディスプレイ及びその製造方法
US6873106B2 (en) 2000-06-01 2005-03-29 Pioneer Corporation Plasma display panel that inhibits false discharge
JP4108907B2 (ja) * 2000-06-01 2008-06-25 パイオニア株式会社 プラズマディスプレイパネル
KR100865617B1 (ko) 2000-08-18 2008-10-27 파나소닉 주식회사 가스방전패널
JP2003346661A (ja) * 2002-05-27 2003-12-05 Matsushita Electric Ind Co Ltd ガス放電表示装置
JP4341442B2 (ja) * 2003-03-27 2009-10-07 パナソニック株式会社 プラズマディスプレイパネル
JP3842276B2 (ja) * 2004-02-26 2006-11-08 パイオニア株式会社 プラズマディスプレイパネルおよびその製造方法
JP2005135739A (ja) * 2003-10-30 2005-05-26 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置およびその製造方法
TW200613235A (en) * 2004-06-04 2006-05-01 Tateho Kagaku Kogyo Kk Monocrystal oxide magnesium sintered body and fabricating method thereof and plasma display panel
KR20060000758A (ko) 2004-06-29 2006-01-06 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
EP1780749A3 (en) * 2005-11-01 2009-08-12 LG Electronics Inc. Plasma display panel and method for producing the same
JP2007149384A (ja) * 2005-11-24 2007-06-14 Pioneer Electronic Corp プラズマディスプレイパネルの製造方法、および、プラズマディスプレイパネル
US20090309495A1 (en) * 2006-06-07 2009-12-17 Koji Ohira Plasma display panel
KR20080011056A (ko) 2006-07-28 2008-01-31 엘지전자 주식회사 보호막, 이를 이용한 플라즈마 디스플레이 패널의 보호막제조 방법, 플라즈마 디스플레이 패널 및 그 제조 방법
JP2008293803A (ja) * 2007-05-24 2008-12-04 Hitachi Ltd プラズマディスプレイパネル及びその製造方法
JP2009087608A (ja) * 2007-09-28 2009-04-23 Tateho Chem Ind Co Ltd プラズマディスプレイパネル

Also Published As

Publication number Publication date
US20090224671A1 (en) 2009-09-10
KR100971032B1 (ko) 2010-07-20
CN101527242A (zh) 2009-09-09
JP2009218208A (ja) 2009-09-24
US7808179B2 (en) 2010-10-05

Similar Documents

Publication Publication Date Title
KR100971032B1 (ko) 플라즈마 디스플레이 패널
KR100522613B1 (ko) 플라즈마 디스플레이 패널
US20080094317A1 (en) Plasma display panel
KR20100027942A (ko) 플라즈마 디스플레이 패널
KR100683796B1 (ko) 플라즈마 디스플레이 패널
KR100927715B1 (ko) 플라즈마 디스플레이 패널
KR100749501B1 (ko) 플라즈마 디스플레이 패널
KR100766948B1 (ko) 플라즈마 디스플레이 패널
KR100553740B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100739600B1 (ko) 플라즈마 디스플레이 패널
KR100741130B1 (ko) 플라즈마 디스플레이 패널
KR100823478B1 (ko) 플라즈마 디스플레이 패널
KR100649228B1 (ko) 플라즈마 디스플레이 패널
KR100509597B1 (ko) 플라즈마 표시장치
KR20050088535A (ko) 플라즈마 디스플레이 패널
KR20080000866A (ko) 플라즈마 디스플레이 패널
KR100581955B1 (ko) 플라즈마 디스플레이 패널
KR20070104726A (ko) 플라즈마 디스플레이 패널
KR20080035120A (ko) 플라즈마 디스플레이 패널
KR20080038642A (ko) 플라즈마 디스플레이 패널
KR20080010828A (ko) 플라즈마 디스플레이 패널
KR20070121155A (ko) 플라즈마 디스플레이 패널
KR20080084353A (ko) 플라즈마 디스플레이 패널
KR20070104724A (ko) 플라즈마 디스플레이 패널
KR20080003589A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee