KR20070104726A - 플라즈마 디스플레이 패널 - Google Patents

Abstract

본 발명의 플라즈마 디스플레이 패널은, 방전셀 내에 노출되는 보호막의 표면적 증대로 이차전자의 방출량을 증가시켜 낮은 전계에서 방전을 활성화시키는 것으로서, 서로 마주하여 이격 배치되는 제1 기판과 제2 기판, 상기 양 기판 사이에 배치되어 방전셀들을 구획하는 격벽, 상기 방전셀 내에 형성되는 형광체층, 상기 제1 기판에서 상기 제1 방향을 따라 형성되는 어드레스전극, 상기 제2 기판에서 상기 제1 방향과 교차하는 제2 방향을 따라 서로 나란하게 형성되는 제1 전극과 제2 전극, 상기 제2 기판에서 상기 제1 전극과 상기 제2 전극을 덮으며 돌출부와 오목부를 구비하여 형성되는 유전층, 및 상기 돌출부와 상기 오목부에 기설정된 두께로 형성되는 보호막을 포함한다.

유전층, 격벽, 보호막, 돌출부, 오목부, 표면적

Description

플라즈마 디스플레이 패널 {PLASMA DISPLAY PANEL}

도1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 분해하여 개략적으로 도시한 사시도이다.

도2는 도1의 Ⅱ-Ⅱ 선을 따라 자른 단면도이다.

도3은 본 발명의 일 실시예에서 방전셀과 전극의 배치 관계를 도시한 평면도이다.

도4는 돌출부와 오목부의 상세 단면도(a)와, 단위 돌출부와 오목부에 대한 수평 면적을 나타내는 평면도(b)이다.

<도면의 주요 부분에 대한 부호의 설명>

10 : 제1 기판(배면기판) 11 : 어드레스전극

13, 21 : 유전층 16 : 격벽

16a : 제1 격벽부재 16b : 제2 격벽부재

17 : 방전셀 19 : 형광체층

20 : 제2 기판(전면기판) 23 : 보호막

21a, 23a : 돌출부 21b, 23b : 오목부

31 : 제1 전극(유지전극) 31a, 32a : 투명전극

31b, 32b : 버스전극 32 : 제2 전극(주사전극)

H21 : 돌출부 높이 T23 : 보호막 두께

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 방전셀 내에 노출되는 보호막의 표면적 증대로 이차전자의 방출량을 증가시켜 낮은 전계에서 방전을 활성화시키는 플라즈마 디스플레이 패널에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 기체방전을 통하여 얻어진 플라즈마로부터 방사되는 진공자외선(VUV: Vacuum Ultra-Violet)을 이용하여 형광체를 여기시킴으로서 발생되는 적색(R), 녹색(G) 및 청색(B)의 가시광으로 영상을 구현하는 디스플레이 소자이다.

일례로서, 교류형 플라즈마 디스플레이 패널은 배면기판 상에 어드레스전극들을 형성하고, 어드레스전극들을 유전층으로 덮고 있다. 격벽들은 유전층 위의 각 어드레스전극들 사이에 배치되어 스트라이프(stripe) 모양으로 형성되고, 적색(R), 녹색(G) 및 청색(B)의 형광체층은 격벽들에 형성된다. 이 배면기판에 대향하는 전면기판에는 어드레스전극들과 교차하는 방향을 따라 한 쌍의 유지전극과 주사전극으로 구성되는 표시전극들이 형성되고, 유전층과 MgO 보호막이 이 표시전극들을 덮고 있다. 배면기판 상의 어드레스전극들과 전면기판 상의 표시전극들 쌍이 교차하는 지점에 방전셀이 형성된다. 이 플라즈마 디스플레이 패널의 내부에는 수백만 개 이상의 단위 방전셀들이 매트릭스(Matrix) 형태로 배열된다.

이와 같은 플라즈마 디스플레이 패널의 방전셀들을 구동시키는 데 기억특성이 이용된다. 보다 자세히 설명하면, 한 쌍의 표시전극을 구성하는 유지전극과 주사전극 사이에서 방전을 일으키기 위해서는 특정 전압 이상의 전위차가 필요하며, 이 경계가 되는 전압을 방전개시전압(Vf: Firing Voltage)이라고 한다. 스캔전압과 어드레스전압을 주사전극과 어드레스전극에 각각 인가하면 방전이 개시되어 방전셀 내에 플라즈마가 형성되고, 이 플라즈마의 전자와 이온은 반대 극성을 갖는 전극 쪽으로 이동하게 된다.

한편, 이 플라즈마 디스플레이 패널의 각 전극에는 유전층이 도포되어 있어 이동된 공간전하들의 대부분은 반대 극성을 가지는 유전층 위에 쌓이며, 결국 주사전극과 어드레스전극 사이의 순(net) 공간전위는 원래 인가된 어드레스전압(Va)보다 낮아져 방전은 약해지고 어드레스 방전은 소멸된다. 이 때, 유지전극에는 상대적으로 적은 양의 전자가 쌓이며, 주사전극에는 상대적으로 많은 양의 이온이 쌓이게 되는데, 이들 유지전극 및 주사전극을 덮고 있는 유전층 위에 쌓인 전하들을 벽전하(Qw: Wall Charge)라 하고, 이들 벽전하에 의해 유지전극 및 주사전극 사이에 형성되는 공간전압을 벽전압(Vw: Wall Voltage)이라고 한다.

계속해서, 유지전극과 주사전극에 방전유지전압(Vs)을 인가할 경우, 상기 방전유지전압(Vs)과 벽전압(Vw)의 크기를 합친 값(Vs+Vw)이 방전개시전압(Vf)보다 높게 되면 방전셀 내에서 유지 방전이 일어나게 된다. 이 때 발생하는 진공 자외선(VUV)은 해당 형광체를 여기시켜 투명한 전면 기판을 통하여 가시광을 방출한다.

그러나, 주사전극과 어드레스전극 사이의 어드레스 방전이 없을 경우(즉, 어 드레스전압(Va)이 인가되지 않았을 경우)에는 유지전극과 주사전극 사이에는 벽전하가 쌓이지 않게 되며, 결과적으로 유지전극과 주사전극 사이의 벽전압도 존재하지 않게 된다. 이 때에는 유지전극과 주사전극에 가해 준 방전유지전압(Vs)만이 방전셀 내에 형성되며, 이 방전유지전압는 방전개시전압(Vf)보다 낮기 때문에 유지전극과 주사전극 사이의 기체공간을 방전시키지 못한다.

이 플라즈마 디스플레이 패널에서, 유지전극과 주사전극을 덮는 유전층 상에 형성되는 MgO 보호막은 방전시 방전셀 내에 형성되는 이온과 전자 및 중성자에 의하여 충돌되면서, 이차전자를 방출시킨다. 이 MgO 보호막은 가시광을 통과시키는 전면기판에 평면 상태로 형성되므로 표면적의 한정으로 인하여 이차전자의 방출량을 증가시키는데 한계를 가진다.

이와 같이 방전시, 이차전자의 적은 방출은 원활한 방전을 위하여 높은 전계를 요구한다. 따라서 유지 방전 전압이 높아지고, 방전셀 선택의 지연(addressing delay)이 길어지며, 발광효율이 저하된다.

본 발명의 목적은 방전셀 내에 노출되는 보호막의 표면적 증대로 이차전자의 방출량을 증가시켜 낮은 전계에서 방전을 활성화시키는 플라즈마 디스플레이 패널을 제공하는 것이다.

본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 서로 마주하여 이격 배치되는 제1 기판과 제2 기판, 상기 양 기판 사이에 배치되어 방전셀들을 구획 하는 격벽, 상기 방전셀 내에 형성되는 형광체층, 상기 제1 기판에서 상기 제1 방향을 따라 형성되는 어드레스전극, 상기 제2 기판에서 상기 제1 방향과 교차하는 제2 방향을 따라 서로 나란하게 형성되는 제1 전극과 제2 전극, 상기 제2 기판에서 상기 제1 전극과 상기 제2 전극을 덮으며 돌출부와 오목부를 구비하여 형성되는 유전층, 및 상기 돌출부와 상기 오목부에 기설정된 두께로 형성되는 보호막을 포함할 수 있다.

상기 돌출부와 상기 오목부는 상기 제1 기판을 향하여 형성될 수 있다.

상기 돌출부와 상기 오목부는 상기 방전셀에 마주하는 부분에 형성될 수 있다.

상기 돌출부와 상기 오목부는 곡면으로 형성될 수 있다.

상기 돌출부와 상기 오목부는 곡면으로 연결될 수 있다.

상기 보호막은 상기 유전층의 상기 돌출부와 상기 오목부에 각각 형성되는 돌출부와 오목부을 포함할 수 있다.

상기 보호막의 상기 돌출부와 상기 오목부는 곡면으로 연결될 수 있다.

상기 보호막의 상기 돌출부와 상기 오목부는 동일 두께로 형성될 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요 소에 대해서는 동일한 참조부호를 붙였다.

도1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 분해하여 개략적으로 도시한 사시도이고, 도2는 도1의 Ⅱ-Ⅱ 선을 따라 자른 단면도이다.

이 도면들을 참조하면, 일 실시예에 따른 플라즈마 디스플레이 패널은 기설정된 간격을 두고 서로 봉착(封着)되는 제1 기판(이하, "배면기판"이라 한다)(10)과 제2 기판(이하, "전면기판"이라 한다)(20) 및 이 기판들(10, 20) 사이에 구비되는 격벽(16)을 포함한다. 이 격벽(16)은 배면기판(10)과 전면기판(20) 사이에서 소정의 높이로 형성되어 다수의 방전셀들(17)을 구획한다. 이 방전셀들(17)은 기체방전으로 진공자외선을 발생시킬 수 있도록 방전가스(일례로 네온(Ne)과 제논(Xe)을 포함하는 혼합가스)를 충전하고 있으며, 이 진공자외선을 흡수하여 가시광을 방출하는 형광체층(19)을 구비하고 있다.

이 플라즈마 디스플레이 패널은 기체방전으로 화상을 구현하기 위하여, 배면기판(10)과 전면기판(20) 사이에서 각 방전셀(17)에 대응하도록 어드레스전극(11)과 제1 전극(이하 "유지전극"이라 한다)(31) 및 제2 전극(이하 "주사전극"이라 한다)(32)을 구비하고 있다.

일례로서, 어드레스전극(11)은 배면기판(10)의 내부 표면에 제1 방향(도면의 y축 방향)을 따라 신장(伸長) 형성되어, y축 방향으로 인접하는 방전셀들(17)에 연속적으로 대응한다. 또한 다수의 어드레스전극들(11)은 y축 방향과 교차하는 제2 방향(도면의 x축 방향)을 따라 인접하는 방전셀들(17)에 대응하도록 나란하게 배치된다.

이 어드레스전극들(11)은 상기한 바와 같이 배면기판(10)의 내부 표면을 덮어 이루어지는 유전층(13)으로 덮여진다. 이 유전층(13)은 방전시, 양이온 또는 전자가 어드레스전극(11)에 직접 충돌하는 것을 방지하여 어드레스전극(11)의 손상을 방지하고, 또한 벽전하를 형성 및 축적한다. 이 어드레스전극(11)은 배면기판(10)에 배치되어 가시광이 전방으로 방사되는 것을 방해하지 않으므로 불투명한 전극으로 형성될 수 있다. 즉 어드레스전극(11)은 우수한 통전성을 가지는 금속 전극으로 형성될 수 있다.

이 격벽(16)은 실제로 유전층(13) 상에 구비되어 방전셀들(17)을 구획한다. 이 격벽(16)은 y축 방향으로 신장 형성되는 제1 격벽부재들(16a)과, 이 제1 격벽부재들(16a) 사이에서 x축 방향으로 신장 형성되는 제2 격벽부재들(16b)을 포함하여, 방전셀들(17)을 매트릭스(matrix) 구조로 형성하고 있다.

또한, 격벽은 y축 방향으로 신장 형성되는 제1 격벽부재들로 형성되어, 방전셀들을 스트라이프(stripe) 구조로 형성할 수 있다(미도시). 즉 방전셀들은 y축 방향을 따라 개방되는 구조를 형성하게 된다.

이 실시예에는 방전셀(17)을 매트릭스 구조로 형성하는 격벽(16)이 예시되어 있으며, 이 상태에서 제2 격벽부재들(16b)가 제거되면 제1 격벽부재들(16a)에 의하여 스트라이프 구조의 방전셀이 형성된다. 따라서 여기서 스트라이프 구조의 방전셀에 대한 별도 도시를 생략한다.

이 방전셀들(17) 각각에 형성되는 형광체층(19)은 격벽(16)의 측면과, 격벽들(16) 사이에 위치하는 유전층(13)의 표면에 형광체 페이스를 도포하고, 이를 건 조 및 소성함으로써 형성된다.

이 형광체층(19)은 y축 방향을 따라 형성되는 방전셀들(17)에서 동일 색상의 형광체로 형성된다. 또한 형광체층(19)은 x축 방향을 따라 반복적으로 배치되는 방전셀들(17)에 적색(R), 녹색(G) 및 청색(B)의 형광체에 의하여 반복적으로 형성된다.

한편, 도3을 참조하면, 유지전극(31)과 주사전극(32)은 전면기판(20)의 내부 표면에 구비되어, 방전셀들(17)에서 기체방전을 일으키도록 각 방전셀(17)에 대응하여 면방전 구조를 형성한다. 이 유지전극(31)과 주사전극(32)은 어드레스전극(11)과 교차하는 x축 방향을 따라 신장 형성된다.

또한, 유지전극 및 주사전극은 전면기판과 배면기판 사이에 구비되어, 방전셀들에 대응하여 대향방전 구조를 형성할 수 있다(미도시).

이 유지전극(31)과 주사전극(32) 각각은 방전을 일으키는 투명전극(31a, 32a)과, 이 투명전극(31a, 32a)에 전압 신호를 각각 인가하는 버스전극(31b, 32b)을 포함하여 형성된다. 이 투명전극들(31a, 32a)은 방전셀(17) 내부에서 면방전을 일으키는 부분으로서, 방전셀(17)의 개구율 확보를 위하여 투명한 소재(일례로서 ITO: Indium Tin Oxide)로 형성된다. 버스전극들(31b, 32b)은 투명전극들(31a, 32a)의 높은 전기 저항을 보상하도록 통전성이 우수한 금속 소재로 형성된다.

투명전극들(31a, 32a)은 y축 방향을 따라 방전셀(17)의 외곽에서 중심으로 각 폭(W31, W32)을 가지고 서로 면방전 구조를 형성하며, 각 방전셀(17)의 중심 부분에서 방전갭(G)을 형성한다. 버스전극들(31b, 32b)은 투명전극들(31a, 32a) 상에 각각 배치되고 방전셀(17)의 외곽에서 x축 방향으로 신장 형성된다. 따라서 버스전극들(31b, 32b)에 전압 신호를 인가하게 되면 각 버스전극들(31b, 32b)에 연결되는 투명전극들(31a, 32a) 각각에 전압 신호가 인가된다.

또한, 투명전극은 x축 방향을 따라 하나로 연결되어 각 방전셀들에서 방전을 일으킬 수 있다(미도시).

다시 도1 및 도2를 참조하면, 유지전극(31) 및 주사전극(32)은 어드레스전극들(11)과 교차하는 상태로 방전셀(17)에 대응하고, 서로 마주하면서 유전층(21)으로 덮여진다. 이 유전층(21)은 유지전극(31) 및 주사전극(32)을 기체방전으로부터 보호하면서 방전시 벽전하를 형성 및 축적한다.

이 유전층(21)은 보호막(23)으로 덮여진다. 예를 들면, 보호막(23)은 유전층(21)을 보호하며, 방전시 이차전자의 방출량을 증가시킨다.

이 플라즈마 디스플레이 패널 구동시, 리셋 기간에서는 주사전극(31)에 인가되는 리셋 펄스에 의하여 리셋 방전이 일어나고, 이 리셋 기간에 이어지는 어드레싱 기간에서는 주사전극(32)에 인가되는 스캔 펄스와 어드레스전극(11)에 인가되는 어드레스 펄스에 의하여 어드레스 방전이 일어나며, 그 후, 유지 기간에서는 유지전극(31)과 주사전극(32)에 인가되는 유지 펄스에 의하여 유지 방전이 일어난다.

이 유지전극(31)과 주사전극(32)은 유지 방전에 필요한 유지 펄스를 인가하는 전극의 역할을 하고, 주사전극(32)은 리셋 펄스 및 스캔 펄스를 인가하는 전극의 역할을 하며, 어드레스전극(11)은 어드레스 펄스를 인가하는 전극의 역할을 한다. 이 유지전극(32), 주사전극(32), 및 어드레스전극(11)은 각각에 인가되는 전압 파형에 따라 그 역할을 달리할 수 있으므로 반드시 이 역할들에 한정되는 것은 아니다.

이 플라즈마 디스플레이 패널은 어드레스전극(11)과 주사전극(32)의 상호 작용으로 인한 어드레스 방전에 의하여 켜질 방전셀(17)을 선택하고, 유지전극(31)과 주사전극(32)의 상호 작용으로 인한 유지 방전에 의하여 상기 선택된 방전셀(17)을 구동시켜, 화상을 구현한다.

한편, 본 실시예의 플라즈마 디스플레이 패널은 이차전자의 방출량을 증가시켜, 낮은 전계에서 원활한 방전이 가능하도록 형성된다. 이를 위하여, 방전시 이온, 전자 또는 중성자가 충돌되는 표면적을 증대시킬 수 있는 구조의 유전층(21) 및 보호막(23)이 적용된다.

도2 및 도4를 참조하여 설명하면, 유전층(21)은 전면기판(20)에서 유지전극(31) 및 주사전극(32)을 덮어 형성되며, 배면기판(10) 및 방전셀(17)을 향하여 올록볼록하게 형성되는 돌출부(21a)와 오목부(21b)를 구비한다.

보호막(23)은 유전층(21)의 돌출부(21a)와 오목부(21b)에 기설정된 두께(T23)로 형성된다. 따라서 보호막(23)은 유전층(21)의 돌출부(21a)와 오목부(21b)의 형상에 따라 올록볼록하게 형성되는 돌출부(23a)와 오목부(23b)를 구비하게 된다.

이 유전층(21)과 보호막(23)은 전면기판(20)의 전(全) 영역에서 돌출부(21a, 23a) 및 오목부(21b, 23b)를 구비하여 표면적을 증대시켜, 방전시 이차전자의 방출량을 증대시킨다.

또한, 유전층과 보호막에서, 돌출부 및 오목부는 방전이 일어나는 방전셀에 마주하는 부분에만 형성될 수 있다. 이때, 유전층 및 보호막은 격벽에 마주하는 부분에는 돌출부 및 오목부를 구비하지 않는다(미도시).

상기 돌출부(21a, 23a) 및 오목부(21b, 23b)는 각각 곡면으로 형성되고, 곡면으로 연결되어 방전셀(17) 내에서 발생된 가시광을 차단하지 않는다.

한편, 제1, 제2 기판(10, 20)의 평면(xy 평면)에 대한 수평 면적(AH)을 기준으로 할 때, 유전층(21)은 돌출부(21a)와 오목부(21b)에 의하여, 이 수평 면적(AH)보다 증대된 표면적을 형성하게 된다(도4 (b)참조).

보호막(23)은 상기와 같은 구조의 유전층(21)에 형성된다. 따라서 상기 수평 면적(AH)을 기준으로 할 때, 보호막(23)은 돌출부(23a)와 오목부(23b)에 의하여, 이 수평 면적(AH)보다 증대된 표면적을 형성하게 되어, 증대된 표면적으로 방전셀(17)에 노출된다(도4의 (b)참조).

이와 같이 보호막(23)의 증대된 표면적은 방전시, 이온, 전자 또는 중성자가 충돌되는 면적을 증대시켜, 이차전자의 방출량을 증대시킨다.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 유전층 및 보호막에 돌기부와 오목부를 구비하여 보호막의 표면적을 증대시켜, 방전시 보호막의 넓은 면적에 걸쳐 이온과 전자 및 중성자들을 충돌시킴으로써, 이차전자의 방출량을 증가시키는 효과가 있다. 이차전자의 방출량 증가는 원활한 방전을 위하여 낮은 전계를 가능하게 한다. 따라서 유지 방전 전압이 낮아지고, 방전셀 선택의 지연(addressing delay)이 단축되며, 또한 발광효율이 향상된다.

Claims (8)

1. 서로 마주하여 이격 배치되는 제1 기판과 제2 기판;

   상기 양 기판 사이에 배치되어 방전셀들을 구획하는 격벽;

   상기 방전셀 내에 형성되는 형광체층;

   상기 제1 기판에서 상기 제1 방향을 따라 형성되는 어드레스전극;

   상기 제2 기판에서 상기 제1 방향과 교차하는 제2 방향을 따라 서로 나란하게 형성되는 제1 전극과 제2 전극;

   상기 제2 기판에서 상기 제1 전극과 상기 제2 전극을 덮으며 돌출부와 오목부를 구비하여 형성되는 유전층; 및

   상기 돌출부와 상기 오목부에 기설절된 두께로 형성되는 보호막을 포함하는 플라즈마 디스플레이 패널.
2. 제1 항에 있어서,

   상기 돌출부와 상기 오목부는 상기 제1 기판을 향하여 형성되는 플라즈마 디스플레이 패널.
3. 제1 항에 있어서,

   상기 돌출부와 상기 오목부는 상기 방전셀에 마주하는 부분에 형성되는 플라즈마 디스플레이 패널.
4. 제1 항에 있어서,

   상기 돌출부와 상기 오목부는 곡면으로 형성되는 플라즈마 디스플레이 패널.
5. 제4 항에 있어서,

   상기 돌출부와 상기 오목부는 곡면으로 연결되는 플라즈마 디스플레이 패널.
6. 제5 항에 있어서,

   상기 보호막은 상기 유전층의 상기 돌출부와 상기 오목부에 각각 형성되는 돌출부와 오목부을 포함하는 플라즈마 디스플레이 패널.
7. 제6 항에 있어서,

   상기 보호막의 상기 돌출부와 상기 오목부는 곡면으로 연결되는 플라즈마 디스플레이 패널.
8. 제7 항에 있어서,

   상기 보호막의 상기 돌출부와 상기 오목부는 동일 두께로 형성되는 플라즈마 디스플레이 패널.

Images