KR20090088601A - 자기 메모리 소자 및 그 제조 방법 - Google Patents

자기 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20090088601A
KR20090088601A KR1020080013985A KR20080013985A KR20090088601A KR 20090088601 A KR20090088601 A KR 20090088601A KR 1020080013985 A KR1020080013985 A KR 1020080013985A KR 20080013985 A KR20080013985 A KR 20080013985A KR 20090088601 A KR20090088601 A KR 20090088601A
Authority
KR
South Korea
Prior art keywords
film
layer
current
free
upper pinned
Prior art date
Application number
KR1020080013985A
Other languages
English (en)
Other versions
KR101464691B1 (ko
Inventor
오세충
이장은
남경태
김우진
김대겸
정준호
이승열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080013985A priority Critical patent/KR101464691B1/ko
Priority to US12/372,083 priority patent/US8247880B2/en
Publication of KR20090088601A publication Critical patent/KR20090088601A/ko
Application granted granted Critical
Publication of KR101464691B1 publication Critical patent/KR101464691B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 메모리 소자 및 그 제조 방법을 제공한다. 이 소자는 자유막, 자유막의 자화 방향을 변경시키는 쓰기 소자, 자유막의 자화 방향을 센싱하는 읽기 소자를 구비한다. 이때, 쓰기 소자는 쓰기 소자를 흐르는 전류 밀도를 국소적으로 증가시키는, 자유막의 최소폭보다 좁은 폭을 갖는 전류 한정막을 구비한다.

Description

자기 메모리 소자 및 그 제조 방법{Magnetic Memory Device And Method Of Fabricating The Same}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 자기 메모리 소자 및 그 제조 방법에 관한 것이다.
종래의 반도체 전자 소자들은 전자의 전하량에 따른 전기적 특성을 이용하는 반면, 스핀트로닉스 소자는 전자의 스핀에 따른 전기적 특성을 이용한다. 자기 메모리 소자는 이러한 스핀트로닉스 소자의 하나로서, 전자의 스핀을 이용하여 정보를 저장하고 저장된 정보를 읽는다. 이러한 자기 메모리 소자는 크게 거대자기저항(giant magneto-resistance; GMR) 효과를 이용하는 GMR 소자 및 터널자기저항(tunneling magneto-resistance; TMR) 효과를 이용하는 TMR 소자로 구분될 수 있다.
상기 GMR 효과는, 1988년에 M.N. Baibich 등이 Fe/Cr 인공 격자에서 최초로 발견한 현상으로, 일반적으로는 강자성막 및 비자성막이 인공격자(artificial lattice)를 이루는 경우에 나타나는 자기저항 효과이다. IrMn/NiFe/Cu/NiFe와 같이, 반강자성막/강자성막/비자성막/강자성막을 차례로 적층한 경우, 자기장의 세기 가 작은 조건 아래에서도, 상대적으로 큰 자기저항(MR)을 얻을 수 있음이 알려져 있지만, 인공 격자 구조에서는 박막들 사이에 교환 결합(exchange coupling)이 존재하기 때문에, 이를 채용하는 GMR 소자의 자기저항(MR)는 상기 TMR 소자에 비해 낮다.
한편, 상기 TMR 효과는 한 쌍의 강자성막들 및 이들 사이에 개재된 얇은 터널 절연막을 갖는 경우에 나타나는 자기저항 효과이다. 이 현상은 1970년대에 이미 발견되었지만, 이에 기반한 TMR 소자가 주목받기 시작한 것은 1995년에 Moodera 등에 의해 18%의 큰 MR을 얻을 수 있음이 보여진 이후부터이다. 특히, TMR 소자의 경우 강자성층들 사이의 교환 결합이 거의 없기 때문에, 약한 자기장에 아래에서도 큰 MR을 얻을 수 있다. 예를 들면, 알루미늄 산화막 또는 마그네슘 산화막을 터널 절연막으로 사용하는 MTJ 소자의 경우, 대략 70% 내지 200%의 MR을 얻을 수 있음이 보여졌다.
도 1은 GMR 소자 및 TMR 소자의 특성들을 보여주는 그래프이다.
도 1을 참조하면, 자기저항 특성에 있어서, GMR 소자에 비해 TMR 소자가 훨씬 큰 값을 갖는다. 또한, 정보를 기록하기 위한 스위칭 전류에 있어서도, GMR 소자에 비해 TMR 소자가 훨씬 작다. 이런 점에서, TMR 소자는 자기 메모리를 위해 요구되는 큰 자기저항 및 작은 스위칭 전류 특성들을 제공한다.
하지만, 자기 메모리의 집적도를 더욱 증가시키기 위해서는, 더욱 감소된 스위칭 전류 특성이 요구된다. TMR 소자의 경우, 스위칭 전류는 터널 절연막의 두께를 증가시킴으로써 감소될 수 있지만, 터널 절연막의 두께 증가는 자기 저항의 감소를 초래한다. 반면, 터널 절연막의 두께가 감소될 경우, 쓰기 전류의 증가뿐만이 아니라 제품의 신뢰성 및 내구성이 감소될 수 있다.
본 발명이 이루고자 하는 일 기술적 과제는 큰 자기 저항 특성 및 작은 스위칭 전류 특성을 제공하는 자기 메모리 소자를 제공하는 데 있다.
본 발명이 이루고자 하는 일 기술적 과제는 큰 자기 저항 특성 및 작은 스위칭 전류 특성을 갖는 자기 메모리 소자의 제조 방법을 제공하는 데 있다.
상기 일 기술적 과제를 달성하기 위하여, 본 발명은 전류 한정막을 구비하는 자기 메모리 소자를 제공한다. 구체적으로, 이 소자는 자유막, 상기 자유막의 자화 방향을 변경시키는 쓰기 소자, 상기 자유막의 자화 방향을 센싱하는 읽기 소자를 구비한다. 이때, 상기 쓰기 소자는 상기 쓰기 소자를 흐르는 전류 밀도를 국소적으로 증가시키는, 상기 자유막의 최소폭보다 좁은 폭을 갖는 전류 한정막을 구비한다.
일 실시예에 따르면, 상기 읽기 소자는 하부 고정막, 하부 피고정막, 터널 절연막을 구비하고, 상기 쓰기 소자는 비자성 금속막, 상기 전류 한정막, 상부 피고정막 및 상부 고정막을 구비한다. 이때, 상기 읽기 소자의 터널 절연막은 상기 자유막의 일면에 접촉함으로써, 상기 읽기 소자 및 상기 자유막은 TMR 소자를 구성하고, 상기 쓰기 소자의 비자성 금속막은 상기 자유막의 타면에 접촉함으로써, 상 기 쓰기 소자 및 상기 자유막은 GMR 소자를 구성한다.
이에 더하여, 상기 전류 한정막은 상기 비자성 금속막 및 상기 상부 피고정막보다 좁은 폭을 가지면서 이들을 직렬로 연결할 수 있다. 상기 전류 한정막은 그 스핀-확산 길이보다 얇은 두께를 갖는 도전성 물질들 중의 적어도 하나일 수 있다. 예를 들면, 상기 전류 한정막은 구리(Cu), 탄탈륨(Ta), 티타늄(Ti), 니오븀(Nb), 지르코늄(Zr), 루세늄(Ru), 비스무스(Bi), 티타늄 질화막(TiN) 및 탄탈륨 질화막(TaN) 중의 적어도 한가지로 형성될 수 있다. 또한, 상기 쓰기 소자의 비자성 금속막은 구리일 수 있다.
본 발명에 따르면, 상기 전류 한정막의 측벽은 수평적으로 리세스됨으로써, 상기 비자성 금속막 및 상기 상부 피고정막 사이에 리세스 영역을 정의한다. 이때, 상기 쓰기 소자 및 상기 읽기 소자를 덮는 층간절연막이 더 형성될 수 있고, 상기 층간절연막은 상기 리세스 영역을 완전히 채우지 않는 보이드를 정의할 수 있다.
본 발명에 따르면, 상기 읽기 소자는 하부 고정막, 하부 피고정막 및 터널 절연막을 구비하고, 상기 쓰기 소자는 상기 전류 한정막, 상부 피고정막 및 상부 고정막을 구비할 수 있다. 이때, 상기 읽기 소자의 터널 절연막은 상기 자유막의 일면에 접촉함으로써, 상기 읽기 소자 및 상기 자유막은 TMR 소자를 구성하고, 상기 쓰기 소자의 상기 전류 한정막은 상기 자유막의 타면에 접촉함으로써, 상기 쓰기 소자 및 상기 자유막은 GMR 소자를 구성한다.
또한, 상기 전류 한정막은 비자성 금속막들 중의 한가지일 수 있다. 본 발명의 일 실시예에 따르면, 상기 전류 한정막은 바닥부 및 상기 바닥부의 가장자리 에서 수직하게 연장된 측벽부를 구비하는 컵 모양일 수 있다. 이 경우, 상기 전류 한정막의 측벽부 또는 상기 바닥부는 상기 자유막의 타면에 직접 접촉할 수 있고, 상기 전류 한정막의 측벽부 내에는 절연성 물질막들 중의 적어도 한가지가 형성될 수 있다. 본 발명의 다른 실시예에 따르면, 상기 전류 한정막은 실린더 모양일 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 전류 한정막을 형성하는 단계를 포함하는 자기 메모리 소자의 제조 방법을 제공한다. 이 방법은 자유막을 형성하고, 상기 자유막의 자화 방향을 센싱하는 읽기 소자를 형성하고, 상기 자유막의 자화 방향을 변경시키되 상기 쓰기 소자를 흐르는 전류 밀도를 국소적으로 증가시킬 수 있도록 상기 자유막의 최소폭보다 좁은 폭을 갖는 전류 한정막을 구비하는 쓰기 소자를 형성하는 단계를 포함한다.
본 발명에 따르면, 이 방법은 기판 상에 하부 고정막, 하부 피고정막, 터널 절연막, 상기 자유막, 비자성막, 전류 한정막, 상부 피고정막, 상부 고정막 및 캐핑막을 차례로 형성한 후, 상기 비자성막을 식각정지막으로 이용하여, 상기 캐핑막, 상부 고정막, 상부 피고정막 및 전류 한정막을 패터닝하는 단계를 포함할 수 있다. 이때, 상기 전류 한정막을 패터닝하는 단계는, 상기 상부 피고정막으로부터 상기 비자성막으로 흐르는 전류의 밀도를 국소적으로 증가시키도록, 상기 전류 한정막의 측벽을 선택적으로 식각하여 상기 전류 한정막이 상기 자유막의 최소폭보다 좁은 폭을 갖도록 만드는 단계를 포함할 수 있다.
일 실시예에 따르면, 상기 전류 한정막을 형성하는 단계는 상기 비자성막, 상기 상부 피고정막, 상기 상부 고정막 및 상기 캐핑막에 대해 선택적으로 식각될 수 있는 도전성 물질들 중의 적어도 한가지를 그 스핀-확산 길이보다 얇은 두께로 형성하는 단계를 포함할 수 있다.
일 실시예에 따르면, 상기 하부 고정막은 반강자성 물질들 중의 적어도 한가지로 형성되고, 상기 하부 피고정막은 강자성 물질들 중의 적어도 한가지를 포함하고, 상기 비자성막은 구리로 형성되고, 상기 상부 피고정막은 강자성 물질들 중의 적어도 한가지를 포함하고, 상기 상부 고정막은 반강자성 물질들 중의 적어도 한가지로 형성되고, 상기 전류 한정막은 구리(Cu), 탄탈륨(Ta), 티타늄(Ti), 니오븀(Nb), 지르코늄(Zr), 루세늄(Ru), 비스무스(Bi), 티타늄 질화막(TiN) 및 탄탈륨 질화막(TaN) 중의 적어도 한가지로 형성될 수 있다. 이때, 상기 하부 고정막, 상기 하부 피고정막, 상기 터널 절연막 및 상기 자유막은 TMR 소자를 구성하고, 상기 자유막, 상기 비자성막, 상기 전류 한정막, 상기 상부 피고정막 및 상기 상부 고정막은 GMR 소자를 구성한다.
일 실시예에 따르면, 상기 전류 한정막을 패터닝한 후, 상기 캐핑막을 식각 마스크로 사용하여 상기 비자성막 및 상기 자유막을 패터닝하는 단계를 더 포함할 수 있다. 이때, 상기 패터닝된 비자성막 및 자유막은 상기 패터닝된 전류 한정막보다 넓은 폭을 갖도록 형성된다.
일 실시예에 따르면, 상기 쓰기 소자는 상기 전류 한정막, 상부 피고정막, 상부 고정막 및 캐핑막을 포함할 수 있다. 이때, 상기 전류 한정막, 상기 상부 피고정막, 상기 상부 고정막 및 상기 캐핑막은 상기 자유막 상부 또는 하부에 형성되 고, 상기 전류 한정막은 상기 자유막에 접촉할 수 있다.
상기 전류 한정막을 형성하는 단계는 상기 자유막 또는 상기 상부 고정막 상에 절연막을 형성하고, 상기 절연막을 관통하여 상기 자유막 또는 상기 상부 고정막을 노출시키는 홀을 형성하고, 상기 홀의 내벽을 덮는 전류 한정막을 형성한 후, 상기 절연막 상에서 상기 전류 한정막을 제거하는 단계를 포함할 수 있다. 상기 전류 한정막은 비자성막으로 형성될 수 있다. 이에 더하여, 상기 비자성막은 상기 홀의 내벽을 콘포말하게 덮거나 상기 홀을 채우도록 형성될 수 있다.
본 발명에 따르면, TMR 소자에 직렬로 연결된 GMR 소자는 감소된 단면적을 갖는 전류 한정 패턴을 구비한다. 이에 따라, 상기 GMR 소자로 공급되는 전류 양의 변화없이, 자유막의 자화방향을 변화시키기 위한 스위칭 전류 밀도를 국소적으로 증가시킬 수 있다. 이에 따라, 스위칭 전류의 양을 줄이면서, 동시에 큰 자기 저항 특성을 갖는 자기 메모리 소자를 제작할 수 있다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막을 다른 영역 또는 막과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제1막질로 언급된 막질이 다른 실시예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 자기 메모리 소자의 제조 방법을 설명하기 위한 공정단면도들이다.
본 발명의 일 실시예에 따른 자기 메모리 소자의 제조 방법은 기판 상에 자유막을 형성하는 단계, 상기 자유막의 자화 방향을 센싱하는 읽기 소자를 형성하는 단계 및 상기 자유막의 자화 방향을 변경시키는 쓰기 소자를 형성하는 단계를 포함한다.
도 2를 참조하면, 기판 상에 하부 전극(bottom electrode, 100), 제 1 다층 박막 구조체, 자유막(free layer, 140) 및 제 2 다층 박막 구조체를 차례로 형성한다. 상기 제 1 다층 박막 구조체는 하부 고정막(lower pinning layer, 110), 하부 피고정막(lower pinned layer, 120) 및 터널 절연막(tunnel insulating layer, 130)을 포함할 수 있고, 상기 제 2 다층 박막 구조체는 비자성막(non-magnetic layer, 150), 전류 한정막(current confinement layer, 160), 상부 피고정막(upper pinned layer, 170) 및 상부 고정막(upper pinning layer, 180)을 포함할 수 있다. 이에 더하여, 상기 상부 고정막(180) 상에, 캐핑막(190) 및 마스크 패턴(195)이 더 형성될 수 있다.
이 실시예에 따르면, 상기 자유막(140)은 상기 터널 절연막(130) 상에 직접 형성되고, 상기 비자성막(150)은 상기 자유막(140) 상에 직접 형성된다. 상기 제 1 다층 박막 구조체 및 상기 자유막(140)은 상기 자유막(140)의 자화 방향을 센싱하는 읽기 소자를 구성하고, 상기 제 2 다층 박막 구조체 및 상기 자유막(140)은 상기 자유막(140)의 자화 방향을 변경시키는 쓰기 소자를 구성한다.
상기 하부 고정막(110)은 반강자성막(anti-ferromagnetic layer)으로 형성되며, PtMn, IrMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2, NiO 및 Cr 중에서 선택된 적어도 한가지로 이루어질 수 있다. 또한, 상기 하부 피고정막(120)은 강자성막(ferromagnetic layer)으로 형성되며, CoFeB, CoFe, Fe, Co, Ni, Gd, Dy, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 중에서 선택된 적어도 한가지로 이루어질 수 있다. 본 발명에 따르면, 상기 하부 피고정막(120)은 도시된 것처럼 상술한 강자성 물질들 사이에 루세늄막(Ru)이 더 개재되는 3층 구조일 수 있다. 예를 들면, 상기 하부 피고정막(120)은 하부 강자성막(122), 루세늄막(124) 및 상부 강자성막(126)일 수 있다. 더 구체적으로는, 상기 하부 강자성막(122)은 20 내지 110Å 두께의 CoFe막일 수 있고, 상기 상부 강자성막(126)은 20 내지 120Å 두께의 CoFeB막일 수 있고, 상기 루세늄막(124)은 5 내지 10Å의 두께일 수 있다.
상기 터널 절연막(130)은 절연성 물질로 형성되며, 마그네슘 산화막 또는 알루미늄 산화막 중의 한가지일 수 있다. 일 실시예에 따르면, 상기 터널 절연막(130)은 대략 7 내지 10Å의 두께로 형성된 마그네슘 산화막인 것이 바람직하다. 상기 자유막(140)은 강자성막(ferromagnetic layer)으로 형성되며, CoFeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 중에서 선택된 적어도 한가지로 이루어질 수 있으며, 그 두께는 대략 20 내지 40Å일 수 있다.
상기 비자성막(150)은 비자성의 도전성 물질(예를 들면, 구리)로 형성되며, 그 두께는 대략 10 내지 500Å일 수 있다. 상기 상부 피고정막(170)은 강자성 물질들 중의 적어도 하나를 포함할 수 있으며, 상기 상부 고정막(180)은 반강자성 물질들 중의 적어도 하나로 형성될 수 있다. 예를 들면, 상기 상부 피고정막(170)은 CoFeB, CoFe, Fe, Co, Ni, Gd, Dy, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 중에서 선택된 적어도 한가지를 포함하고, 상기 상부 고정막(180)은 PtMn, IrMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2, NiO 및 Cr 중에서 선택된 적어도 한가지로 형성될 수 있다. 이에 더하여, 도시하지는 않았지만, 본 발명의 변형된 실시예에 따르면, 상기 상부 피고정막(170)은 상기 하부 피고정막(120)과 동일하게 루세늄막을 갖는 3층 구조일 수 있다.
상기 전류 한정막(160)은, 소정의 식각 레서피를 사용하는 식각 공정에서, 상기 비자성막(150), 상기 상부 피고정막(170) 및 상기 상부 고정막(180)의 식각을 최소화하면서 선택적으로 식각될 수 있는 물질들 중의 한가지로 형성된다. 이에 더하여, 상기 전류 한정막(160)은 긴 스핀-확산 길이(spin diffusion length) 특성을 제공할 수 있는 물질들 중의 적어도 한가지로 형성되고, 그 두께는 그 스핀-확산 길이보다 얇은 것이 바람직하다. 이때, 상기 스핀-확산 길이는 전자가 그 스핀의 변경없이 소정의 박막 내에서 진행할 수 있는 유효 길이를 의미한다. 예를 들면, 상기 전류 한정막(160)은 구리(Cu), 탄탈륨(Ta), 티타늄(Ti), 니오븀(Nb), 지르코늄(Zr), 루세늄(Ru), 비스무스(Bi), 티타늄 질화막(TiN) 및 탄탈륨 질화막(TaN) 중의 적어도 한가지로 형성될 수 있다. 하지만, 본 발명의 기술적 사상은 예시된 물질들에 한정되는 것이 아님은 자명하다. 즉, 상술한 식각 선택성 및 스핀-확산 길이와 관련된 기술적 요건을 충족시킬 수 있는 도전성 물질들은 상기 전류 한정막(160)으로 사용될 수 있다.
도 3 및 도 4를 참조하면, 상기 마스크 패턴(195)을 식각 마스크로 사용하여 상기 캐핑막(190), 상기 상부 고정막(180) 및 상기 상부 피고정막(170)을 패터 닝함으로써, 상기 전류 한정막(160)을 노출시키는 캐핑 패턴(192), 상부 고정 패턴(185) 및 상부 피고정 패턴(175)을 형성한다. 이 패터닝 단계는 상기 전류 한정막(160)에 대해 식각 선택성을 갖는 식각 레서피를 사용하여 실시될 수 있다.
이어서, 상기 노출된 전류 한정막(160)을 식각하여, 상기 상부 피고정 패턴(175)의 아래에 언더컷 영역(undercut region)을 정의하면서 상기 비자성막(150)을 노출시키는 전류 한정 패턴(165)을 형성한다. 이 단계는 상기 캐핑 패턴(192), 상기 상부 고정 패턴(185), 상기 상부 피고정 패턴(175) 및 상기 비자성막(150)에 대해 식각 선택성을 갖는 식각 레서피를 사용하여, 상기 전류 한정막(160)을 등방성 식각하는 단계를 포함한다. 이에 따라, 상기 전류 한정 패턴(165)은 상기 상부 피고정 패턴(175)보다 좁은 폭 및 면적을 갖도록 형성된다. 상기 전류 한정막(160)을 등방성 식각하는 단계는 건식 식각의 방법으로 실시될 수 있지만, 습식 식각의 방법으로 실시될 수도 있다.
한편, 본 발명의 변형된 실시예에 따르면, 상기 캐핑막(190), 상기 상부 고정막(180), 상기 상부 피고정막(170) 및 상기 전류 한정막(160)은 상기 비자성막(150)의 상부면이 노출될 때까지 이방성 식각될 수 있다. 이 경우, 상기 패터닝된 전류 한정막은 상기 상부 피고정 패턴(175)과 실질적으로 같은 폭 및 면적을 갖도록 형성된다. 이후, 상기 노출된 전류 한정막의 측벽을 등방성 식각의 방법으로 수평적으로 리세스시킴으로써, 앞 실시예와 동일하게, 언더컷 영역을 정의하는 전류 한정 패턴(165)을 완성할 수 있다.
도 5 및 도 6을 참조하면, 상기 마스크 패턴(195)을 식각 마스크로 사용하 여 상기 비자성막(150) 및 상기 자유막(140)을 이방성 식각한다. 이에 따라, 상기 상부 피고정 패턴(175)과 실질적으로 동일한 폭 및 면적을 갖는, 비자성 패턴(155) 및 자유막 패턴(145)이 상기 전류 한정 패턴(165)과 상기 터널 절연막(130) 사이에 형성된다. 이 단계는 상기 터널 절연막(130)에 대해 식각 선택성을 갖는 식각 레서피를 사용하여 실시될 수 있지만, 상기 터널 절연막(130) 역시 이 단계에서 패터닝되어 상기 하부 피고정막(120)을 노출시킬 수 있다.
이후, 상기 마스크 패턴(195)을 제거한 후, 그 결과물 상에 절연막(197)을 형성할 수 있다. 상기 절연막(197)은 도시된 것처럼 상기 전류 한정 패턴(165) 주변의 언더컷 영역 내에 보이드(99)를 형성할 수 있다. 다른 실시예에 따르면, 상기 절연막(197)은 도 7에 도시된 것처럼 상기 언더컷 영역을 완전히 채움으로써, 상기 보이드는 형성되지 않을 수 있다. 상기 절연막(197) 및 상기 캐핑 패턴(192)을 패터닝하여, 상기 상부 고정 패턴(185)을 노출시키는 개구부(199)를 형성할 수 있다.
본 발명의 변형된 실시예에 따르면, 상기 비자성막(150)을 패터닝하기 전에, 상기 마스크 패턴(195)이 제거될 수 있다. 이 경우, 상기 비자성막(150) 및 상기 자유막(140)의 패터닝을 위한 식각 마스크로는 상기 캐핑 패턴(190)이 사용될 수 있다. 본 발명의 다른 변형된 실시예에 따르면, 상기 캐핑 패턴(192)은 도전막 또는 금속막으로 이루어질 수 있다. 이 경우, 상기 개구부(199)는 상기 캐핑 패턴(192)의 상부면을 노출시키도록 형성될 수 있다.
도 7은 본 발명의 일 실시예에 따른 자기 메모리 소자를 도시하는 공정 단면도이다. 도 2 내지 도 6을 참조하여 앞서 설명된 기술적 특징들에 대한 설명은 생략된다.
도 7을 참조하면, 이 실시예에 따르면, 상기 상부 고정 패턴(185), 상기 상부 피고정 패턴(175), 상기 전류 한정 패턴(165) 및 상기 비자성 패턴(155)은 상기 자유막 패턴(145)의 자화 방향을 변경시키기 위한 쓰기 소자(WE)로 사용되고, 상기 하부 고정막(110), 상기 하부 피고정막(120) 및 상기 터널 절연막(130)은 상기 자유막 패턴(145)의 자화 방향을 센싱하기 위한 읽기 소자(RE)로 사용된다. 상기 쓰기 소자(WE)는 알려진 스핀-토크 트랜스퍼 메커니즘을 통해 상기 자유막 패턴(145)의 자화 방향을 제어하고, 상기 읽기 소자(RE)는 상기 자유막 패턴(145) 및 상기 하부 피고정막(120) 사이의 자화 방향에 따른 저항 특성(즉, 자기 저항)을 이용하여 상기 자유막 패턴(145)의 자화 방향을 센싱한다.
이때, 상기 전류 한정 패턴(165)은 상기 상부 피고정 패턴(175) 및 상기 비자성 패턴(155) 사이에 배치되며, 이들보다 좁은 폭 및 면적을 갖는다. 이에 따라, 상기 상부 피고정 패턴(175)으로부터 상기 전류 한정 패턴(165)으로 유입되는 전류의 양이 증가하지 않더라도, 상기 전류 한정 패턴(165)으로부터 상기 비자성 패턴(155)으로 흐르는 전류의 밀도는 상기 전류 한정 패턴(165)에서 국소적으로 증가된다. 상기 전류 한정 패턴(165)에서의 전류 밀도는 상기 자유막 패턴(145)의 자화 방향을 변경시키기 위해 요구되는 임계 스위칭 전류 밀도보다 크며, 상기 전류 한정 패턴(165)의 폭은 이러한 조건을 충족시킬 수 있도록 선택된다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 자기 메모리 소자의 제조 방법을 설명하기 위한 공정단면도들이다.
도 8을 참조하면, 기판 상에 하부 전극(100), 제 1 다층 박막 구조체 및 자유막(140)을 차례로 형성한다. 이어서, 상기 자유막(140) 상에, 상기 자유막(140)의 상부면을 노출시키는 홀(205)을 정의하는, 제 1 절연막(200)을 형성한다.
상기 제 1 다층 박막 구조체는 하부 고정막(110), 하부 피고정막(120) 및 터널 절연막(130)을 포함할 수 있으며, 상기 자유막(140) 및 상기 제 1 다층 박막 구조체를 구성하는 각 박막들의 물질의 종류는 도 2를 참조하여 설명된 실시예의 그것과 동일할 수 있다.
도 9를 참조하면, 상기 홀(205)을 갖는 상기 제 1 절연막(140) 상에 비자성막을 콘포말하게 형성한 후, 상기 비자성막(150)에 의해 채워지지 않은 상기 홀(205)의 나머지 영역을 채우는 제 2 절연막을 형성한다. 이후, 상기 제 1 절연막(200)의 상부면이 노출될 때까지, 상기 제 2 절연막 및 상기 비자성막을 식각한다. 이에 따라, 상기 제 1 절연막(200)과 상기 제 2 절연막(210) 사이에는, 도 11에 도시된 것처럼, 컵 모양의 비자성 패턴(155)이 형성된다.
상기 비자성 패턴(155)이 형성된 결과물 상에 상부 피고정막(170), 상부 고정막(180), 캐핑막(190) 및 마스크 패턴(195)을 차례로 형성한다. 상기 마스크 패턴(195)은 상기 홀(205)보다 넓은 폭을 갖도록 형성된다. 또한, 상기 상부 피고정막(170), 상기 상부 고정막(180), 상기 캐핑막(190) 및 상기 마스크 패턴(195)은 도 2를 참조하여 설명된 실시예의 그것과 동일할 수 있다.
도 10을 참조하면, 상기 마스크 패턴(195)을 식각 마스크로 사용하여, 상기 캐핑막(190), 상기 상부 고정막(180), 상기 상부 피고정막(170), 상기 제 1 절연 막(200) 및 상기 자유막(140)을 패터닝한다. 그 결과, 상기 터널 절연막(130) 상에는 자유막 패턴(145), 상부 피고정 패턴(175), 상부 고정 패턴(185) 및 캐핑 패턴(195)이 형성되고, 상기 자유막 패턴(145)과 상기 상부 피고정 패턴(175) 사이에는 상기 비자성 패턴(155)을 둘러싸는 제 1 절연막 패턴(201)이 형성된다.
이 실시예에 따르면, 상기 비자성 패턴(155)과 상기 상부 피고정 패턴(175) 사이의 접촉 면적은 상술한 것처럼 컵 모양을 가지면서 상기 상부 피고정 패턴(175)보다 작은 크기로 형성되는 상기 비자성 패턴(155)에 의해 결정된다. 이에 따라, 상기 상부 피고정 패턴(175)으로부터 상기 비자성 패턴(155)으로 유입되는 전류의 양이 증가하지 않더라도, 상기 비자성 패턴(155)으로부터 상기 자유막 패턴(145)으로 흐르는 전류의 밀도는 상기 비자성 패턴(155)에서 국소적으로 증가된다. 이런 점에서, 이 실시예에서의 상기 비자성 패턴(155)은 쓰기 소자를 위한 전류 한정 패턴으로 사용된다. 상기 비자성 패턴(155)에서의 전류 밀도는 상기 자유막 패턴(145)의 자화 방향을 변경시키기 위해 요구되는 임계 스위칭 전류 밀도보다 크며, 상기 홀(205)의 폭은 이러한 조건을 충족시킬 수 있도록 선택된다.
도 12 및 도 13은 본 발명의 변형된 실시예에 따른 자기 메모리 소자를 도시하는 공정 단면도 및 사시도이다.
도 12 및 도 13을 참조하면, 이 실시예에 따른 비자성 패턴(155)은 도시된 것처럼 그 수평적 단면적이 실질적으로 동일한 모양일 수 있다. 예를 들면, 상기 비자성 패턴(155)은 실린더 또는 직육면체 등일 수 있다. 이와 달리, 도 11을 참조한 실시예에 따른 비자성 패턴은 상기 자유막 패턴(145)에 접하는 바닥부 및 상기 바닥부의 가장자리로부터 수직하게 연장되는 측벽부를 갖는 컵 모양이라는 점에서, 그 수평적 단면적은 그 바닥부로부터 이격된 높이에서는 상기 바닥부보다 좁아진다. 이에 따라, 도 11의 실시예에 따른 비자성 패턴(155)은 도 12의 실시예에 따른 비자성 패턴보다 증가된 전류 밀도를 갖게 된다. 하지만, 자기 메모리의 집적도가 증가할 경우, 도 12의 실시예에 따른 비자성 패턴(155)에 의해서도 요구되는 전류 밀도를 얻을 수 있기 때문에, 증가된 집적도를 갖는 자기 메모리에서는 도 12의 실시예에 따른 비자성 패턴(155)이 사용될 수 있다.
한편, 본 발명의 또다른 변형된 실시예에 따르면, 도 14에 도시된 것처럼, 쓰기 소자(WE)가 하부 전극(100)에 인접하게 형성되고, 그 상부에 자유막(145) 및 읽기 소자를 위한 제 1 다층 박막 구조체가 형성될 수 있다. 이때, 상기 쓰기 소자(WE)를 구성하는 비자성 패턴(155)은 도 9를 참조하여 설명된 실시예에 따른 방법을 통해 형성될 수 있다.
도 1은 GMR 소자 및 TMR 소자의 특성들을 보여주는 그래프이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 자기 메모리 소자의 제조 방법을 설명하기 위한 공정단면도들이다.
도 7은 본 발명의 일 실시예에 따른 자기 메모리 소자를 도시하는 공정 단면도이다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 자기 메모리 소자의 제조 방법을 설명하기 위한 공정단면도들이다.
도 11은 본 발명의 다른 실시예에 따른 자기 메모리 소자를 도시하는 사시도이다.
도 12는 본 발명의 변형된 실시예에 따른 자기 메모리 소자를 도시하는 공정 단면도이다.
도 13은 본 발명의 변형된 실시예에 따른 자기 메모리 소자를 도시하는 사시도이다.
도 14는 본 발명의 다른 변형된 실시예에 따른 자기 메모리 소자를 도시하는 공정 단면도이다.

Claims (21)

  1. 자유막;
    상기 자유막의 자화 방향을 변경시키는 쓰기 소자;
    상기 자유막의 자화 방향을 센싱하는 읽기 소자를 구비하되,
    상기 쓰기 소자는 상기 자유막의 최소폭보다 좁은 폭을 갖는 전류 한정막을 구비함으로써 상기 쓰기 소자를 흐르는 전류 밀도를 국소적으로 증가시키는 것을 특징으로 하는 자기 메모리 소자.
  2. 제 1 항에 있어서,
    상기 읽기 소자는 하부 고정막, 하부 피고정막, 터널 절연막을 구비하고,
    상기 쓰기 소자는 비자성 금속막, 상기 전류 한정막, 상부 피고정막 및 상부 고정막을 구비하되,
    상기 읽기 소자의 터널 절연막은 상기 자유막의 일면에 접촉함으로써, 상기 읽기 소자 및 상기 자유막은 TMR 소자를 구성하고,
    상기 쓰기 소자의 비자성 금속막은 상기 자유막의 타면에 접촉함으로써, 상기 쓰기 소자 및 상기 자유막은 GMR 소자를 구성하는 것을 특징으로 하는 자기 메모리 소자.
  3. 제 2 항에 있어서,
    상기 전류 한정막은 상기 비자성 금속막 및 상기 상부 피고정막보다 좁은 폭을 가지면서 이들을 직렬로 연결하는 것을 특징으로 하는 자기 메모리 소자.
  4. 제 2 항에 있어서,
    상기 전류 한정막은 그 스핀-확산 길이보다 얇은 두께를 갖는 도전성 물질들 중의 적어도 하나인 것을 특징으로 하는 자기 메모리 소자.
  5. 제 2 항에 있어서,
    상기 전류 한정막은 구리(Cu), 탄탈륨(Ta), 티타늄(Ti), 니오븀(Nb), 지르코늄(Zr), 루세늄(Ru), 비스무스(Bi), 티타늄 질화막(TiN) 및 탄탈륨 질화막(TaN) 중의 적어도 한가지로 형성되는 것을 특징으로 하는 자기 메모리 소자.
  6. 제 2 항에 있어서,
    상기 쓰기 소자의 비자성 금속막은 구리인 것을 특징으로 하는 자기 메모리 소자.
  7. 제 2 항에 있어서,
    상기 전류 한정막의 측벽은 수평적으로 리세스됨으로써, 상기 비자성 금속막 및 상기 상부 피고정막 사이에 리세스 영역을 정의하고,
    상기 쓰기 소자 및 상기 읽기 소자를 덮는 층간절연막을 더 구비하되,
    상기 층간절연막은 상기 리세스 영역을 완전히 채우지 않는 보이드를 정의하는 것을 특징으로 하는 자기 메모리 소자.
  8. 제 1 항에 있어서,
    상기 읽기 소자는 하부 고정막, 하부 피고정막 및 터널 절연막을 구비하고,
    상기 쓰기 소자는 상기 전류 한정막, 상부 피고정막 및 상부 고정막을 구비하되,
    상기 읽기 소자의 터널 절연막은 상기 자유막의 일면에 접촉함으로써, 상기 읽기 소자 및 상기 자유막은 TMR 소자를 구성하고,
    상기 쓰기 소자의 상기 전류 한정막은 상기 자유막의 타면에 접촉함으로써, 상기 쓰기 소자 및 상기 자유막은 GMR 소자를 구성하는 것을 특징으로 하는 자기 메모리 소자.
  9. 제 8 항에 있어서,
    상기 전류 한정막은 비자성 금속막들 중의 한가지인 것을 특징으로 하는 자기 메모리 소자.
  10. 제 8 항에 있어서,
    상기 전류 한정막은 바닥부 및 상기 바닥부의 가장자리에서 수직하게 연장된 측벽부를 구비하는 컵 모양인 것을 특징으로 하는 자기 메모리 소자.
  11. 제 10 항에 있어서,
    상기 전류 한정막의 측벽부 또는 상기 바닥부는 상기 자유막의 타면에 직접 접촉하는 것을 특징으로 하는 자기 메모리 소자.
  12. 제 10 항에 있어서,
    상기 전류 한정막의 측벽부 내에는 절연성 물질막들 중의 적어도 한가지가 형성되는 것을 특징으로 하는 자기 메모리 소자.
  13. 제 8 항에 있어서,
    상기 전류 한정막은 실린더 모양인 것을 특징으로 하는 자기 메모리 소자.
  14. 자유막을 형성하는 단계;
    상기 자유막의 자화 방향을 센싱하는 읽기 소자를 형성하는 단계; 및
    상기 자유막의 자화 방향을 변경시키되, 상기 쓰기 소자를 흐르는 전류 밀도를 국소적으로 증가시킬 수 있도록, 상기 자유막의 최소폭보다 좁은 폭을 갖는 전류 한정막을 구비하는 쓰기 소자를 형성하는 단계를 포함하는 것을 특징으로 하는 자기 메모리 소자의 제조 방법.
  15. 제 14 항에 있어서,
    상기 자기 메모리 소자의 제조 방법은
    기판 상에 하부 고정막, 하부 피고정막, 터널 절연막, 상기 자유막, 비자성막, 전류 한정막, 상부 피고정막, 상부 고정막 및 캐핑막을 차례로 형성하는 단계; 및
    상기 비자성막을 식각정지막으로 이용하여, 상기 캐핑막, 상부 고정막, 상부 피고정막 및 전류 한정막을 패터닝하는 단계를 포함하되,
    상기 전류 한정막을 패터닝하는 단계는, 상기 상부 피고정막으로부터 상기 비자성막으로 흐르는 전류의 밀도를 국소적으로 증가시키도록, 상기 전류 한정막의 측벽을 선택적으로 식각하여 상기 전류 한정막이 상기 자유막의 최소폭보다 좁은 폭을 갖도록 만드는 단계를 포함하는 것을 특징으로 하는 자기 메모리 소자의 제조 방법.
  16. 제 15 항에 있어서,
    상기 전류 한정막을 형성하는 단계는 상기 비자성막, 상기 상부 피고정막, 상기 상부 고정막 및 상기 캐핑막에 대해 선택적으로 식각될 수 있는 도전성 물질들 중의 적어도 한가지를 그 스핀-확산 길이보다 얇은 두께로 형성하는 단계를 포함하는 것을 특징으로 하는 자기 메모리 소자의 제조 방법.
  17. 제 16 항에 있어서,
    상기 하부 고정막은 반강자성 물질들 중의 적어도 한가지로 형성되고,
    상기 하부 피고정막은 강자성 물질들 중의 적어도 한가지를 포함하고,
    상기 비자성막은 구리로 형성되고,
    상기 상부 피고정막은 강자성 물질들 중의 적어도 한가지를 포함하고,
    상기 상부 고정막은 반강자성 물질들 중의 적어도 한가지로 형성되고,
    상기 전류 한정막은 구리(Cu), 탄탈륨(Ta), 티타늄(Ti), 니오븀(Nb), 지르코늄(Zr), 루세늄(Ru), 비스무스(Bi), 티타늄 질화막(TiN) 및 탄탈륨 질화막(TaN) 중의 적어도 한가지로 형성되되,
    상기 하부 고정막, 상기 하부 피고정막, 상기 터널 절연막 및 상기 자유막은 TMR 소자를 구성하고, 상기 자유막, 상기 비자성막, 상기 전류 한정막, 상기 상부 피고정막 및 상기 상부 고정막은 GMR 소자를 구성하는 것을 특징으로 하는 자기 메모리 소자의 제조 방법.
  18. 제 15 항에 있어서,
    상기 전류 한정막을 패터닝한 후, 상기 캐핑막을 식각 마스크로 사용하여 상기 비자성막 및 상기 자유막을 패터닝하는 단계를 더 포함하되,
    상기 패터닝된 비자성막 및 자유막은 상기 패터닝된 전류 한정막보다 넓은 폭을 갖는 것을 특징으로 하는 자기 메모리 소자의 제조 방법.
  19. 제 14 항에 있어서,
    상기 쓰기 소자는 상기 전류 한정막, 상부 피고정막, 상부 고정막 및 캐핑 막을 포함하되,
    상기 전류 한정막, 상기 상부 피고정막, 상기 상부 고정막 및 상기 캐핑막은 상기 자유막 상부 또는 하부에 형성되고, 상기 전류 한정막은 상기 자유막에 접촉하는 것을 특징으로 하는 자기 메모리 소자의 제조 방법.
  20. 제 19 항에 있어서,
    상기 전류 한정막을 형성하는 단계는
    상기 자유막 또는 상기 상부 고정막 상에 절연막을 형성하는 단계;
    상기 절연막을 관통하여 상기 자유막 또는 상기 상부 고정막을 노출시키는 홀을 형성하는 단계;
    상기 홀의 내벽을 덮는 전류 한정막을 형성하는 단계; 및
    상기 절연막 상에서 상기 전류 한정막을 제거하는 단계를 포함하되,
    상기 전류 한정막은 비자성막으로 형성되는 것을 특징으로 하는 자기 메모리 소자의 제조 방법.
  21. 제 20 항에 있어서,
    상기 비자성막은 상기 홀의 내벽을 콘포말하게 덮거나 상기 홀을 채우도록 형성되는 것을 특징으로 하는 자기 메모리 소자의 제조 방법.
KR1020080013985A 2008-02-15 2008-02-15 자기 메모리 소자 및 그 제조 방법 KR101464691B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080013985A KR101464691B1 (ko) 2008-02-15 2008-02-15 자기 메모리 소자 및 그 제조 방법
US12/372,083 US8247880B2 (en) 2008-02-15 2009-02-17 Magnetic memory device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080013985A KR101464691B1 (ko) 2008-02-15 2008-02-15 자기 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090088601A true KR20090088601A (ko) 2009-08-20
KR101464691B1 KR101464691B1 (ko) 2014-11-21

Family

ID=40954314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080013985A KR101464691B1 (ko) 2008-02-15 2008-02-15 자기 메모리 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8247880B2 (ko)
KR (1) KR101464691B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150103866A (ko) * 2014-03-04 2015-09-14 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919826B2 (en) * 2007-04-24 2011-04-05 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method thereof
US8692343B2 (en) * 2010-04-26 2014-04-08 Headway Technologies, Inc. MR enhancing layer (MREL) for spintronic devices
KR20130034260A (ko) * 2011-09-28 2013-04-05 에스케이하이닉스 주식회사 반도체 장치의 제조방법
US9627608B2 (en) * 2014-09-11 2017-04-18 Lam Research Corporation Dielectric repair for emerging memory devices
JP2018206855A (ja) * 2017-05-31 2018-12-27 Tdk株式会社 積層構造体及びスピン変調素子
CN112750943A (zh) * 2019-10-30 2021-05-04 上海磁宇信息科技有限公司 磁性隧道结结构及制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6829161B2 (en) 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
KR100487927B1 (ko) 2003-07-21 2005-05-09 주식회사 하이닉스반도체 마그네틱 램의 형성방법
US7161829B2 (en) 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
KR101001742B1 (ko) 2003-10-24 2010-12-15 삼성전자주식회사 자기 램 및 그 제조방법
JP2006086322A (ja) 2004-09-16 2006-03-30 Renesas Technology Corp 磁気抵抗記憶素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150103866A (ko) * 2014-03-04 2015-09-14 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR101464691B1 (ko) 2014-11-21
US20090206427A1 (en) 2009-08-20
US8247880B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
CN108352447B (zh) 于高温退火后保持高矫顽力的具有垂直磁各向异性的磁性组件
US10014465B1 (en) Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
US7696548B2 (en) MRAM with super-paramagnetic sensing layer
KR102078849B1 (ko) 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
KR101623882B1 (ko) 자기 메모리 소자
JP5618474B2 (ja) ボトムスピンバルブ型磁気トンネル接合素子、ｍｒａｍ、ｓｔｔ−ｒａｍ、ｍｒａｍの製造方法、ｓｔｔ−ｒａｍの製造方法
KR100706806B1 (ko) 자기 메모리 소자 및 그 제조 방법
US20130157385A1 (en) Method for fabricating semiconductor device
US7583529B2 (en) Magnetic tunnel junction devices and magnetic random access memory
US8247880B2 (en) Magnetic memory device and method of fabricating the same
US8878319B2 (en) Magnetic tunnel junction device and method for fabricating the same
JP2007081280A (ja) 磁気抵抗効果素子及び磁気メモリ装置
KR20100076556A (ko) 자기터널접합 장치 제조방법
JP2008294420A (ja) 磁気抵抗素子及びその製造方法
US20160181510A1 (en) Semiconductor device and method for fabricating the same
US20140231942A1 (en) Semiconductor device and method for fabricating the same
US20060266470A1 (en) Magnetic memory and method of manufacturing same
US20100237448A1 (en) Semiconductor memory device including magnetic tunnel junction element and fabrication method therefor
KR20130069099A (ko) 반도체 장치의 제조방법
JP4032695B2 (ja) 磁気メモリ装置
JP2012015513A (ja) Ｔｍｒデバイスおよびその製造方法
KR100695135B1 (ko) ＴｉＮ을 상지층으로 사용한 자기 저항 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 5