KR20090082023A - 반도체 소자의 절연막 제조 방법 - Google Patents
반도체 소자의 절연막 제조 방법 Download PDFInfo
- Publication number
- KR20090082023A KR20090082023A KR1020080008253A KR20080008253A KR20090082023A KR 20090082023 A KR20090082023 A KR 20090082023A KR 1020080008253 A KR1020080008253 A KR 1020080008253A KR 20080008253 A KR20080008253 A KR 20080008253A KR 20090082023 A KR20090082023 A KR 20090082023A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- precursor
- semiconductor device
- film forming
- cyclodextrin
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 239000003989 dielectric material Substances 0.000 title 1
- 239000002243 precursor Substances 0.000 claims abstract description 41
- HFHDHCJBZVLPGP-UHFFFAOYSA-N schardinger α-dextrin Chemical compound O1C(C(C2O)O)C(CO)OC2OC(C(C2O)O)C(CO)OC2OC(C(C2O)O)C(CO)OC2OC(C(O)C2O)C(CO)OC2OC(C(C2O)O)C(CO)OC2OC2C(O)C(O)C1OC2CO HFHDHCJBZVLPGP-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229920000858 Cyclodextrin Polymers 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 24
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000004528 spin coating Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 abstract description 3
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 230000035699 permeability Effects 0.000 abstract 1
- 239000011148 porous material Substances 0.000 description 19
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002105 nanoparticle Substances 0.000 description 7
- 239000003361 porogen Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 125000001931 aliphatic group Chemical group 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 125000000524 functional group Chemical group 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- WQZGKKKJIJFFOK-GASJEMHNSA-N Glucose Natural products OC[C@H]1OC(O)[C@H](O)[C@@H](O)[C@@H]1O WQZGKKKJIJFFOK-GASJEMHNSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005937 allylation reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000008103 glucose Substances 0.000 description 1
- 150000002303 glucose derivatives Chemical class 0.000 description 1
- 238000006459 hydrosilylation reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에 따른 반도체 소자의 절연막 형성 방법은, 알릴레이션된 사이클로덱스트린 전구체와 하이드로젠 실세스퀴옥산 전구체를 반응시켜 절연막 형성 물질을 형성하는 단계; 상기 절연막 형성 물질을 이격 배치된 다수의 패턴을 갖는 반도체 기판의 상기 패턴들 간에 매립하는 단계; 및 상기 절연막 형성 물질을 경화시키는 단계를 포함한다.
Description
본 발명은 반도체 소자의 절연막 제조 방법에 관한 것으로서, 보다 상세하게는, 기계적 강도가 우수하고 초저유전율을 갖는 반도체 소자의 절연막 제조 방법에 관한 것이다.
반도체 소자의 고집적화 및 고속화 요구에 따라 반도체 소자의 금속배선 사이 간격 및 최소 선폭이 급속하게 줄어들고 있어 금속 배선의 저항과 절연막의 충전용량의 곱으로 표시되는 RC 지연이 급격하게 증가되고 있고, 금속배선의 폭이 감소하여 금속배선의 저항 및 금속 배선간의 좁은 간격으로 절연막에서 유발되는 기생 캐패시턴스가 증가하고 있다.
이에, 상기 금속배선의 저항을 낮추고 기생 캐패시턴스를 감소시키기 위한 다양한 공정 기술들이 연구되고 있으며, 그 일환으로서, 반도체 소자의 동작속도를 증가시키기 위하여 금속배선을 종래 알루미늄(Al) 배선을 대신하여 구리(Cu)와 같은 저저항 배선으로 사용하고, 금속배선 사이에 형성되는 절연막을 종래 유전 율(Dielectric constant : k)이 4.0인 SiO2 또는 3.5인 FSG(Fluorinated silicate glass)를 대신하여 3.0 이하의 유전율을 갖는 저유전 물질을 사용하려는 시도가 이루어지고 있다.
한편, 최근 반도체 소자의 절연막 분야에서는 저유전막보다 낮은 2.2∼2.5의 유전 상수 값을 갖는 초저유전막에 대한 연구가 활발히 진행되고 있다.
이와 관련하여, 최근에는 사이클로덱시트린(Cyclodextrin) 계열의 포라젠과 같은 열적으로 불안정한 기공 형성용 수지를 나노 템플레이트(Nanotemplate)로 이용하여 저유전 무기 매트릭스 내에 분산시키고 열처리하여 상기 저유전 매트릭스 내에 기공을 도입하는 나노 템플레이팅 방법에 대한 연구가 활발히 시도되고 있다.
상기 나노 템플레이팅 방법을 이용한 초저유전막의 형성 방법은 증착 방식에 따라 화학기상증착법(Chemical Vapor Deposition)과 스핀 코팅(Spin Coating) 방식으로 나눌 수 있다. 상기 화학기상증착법을 이용한 방식은 주로 플라즈마를 이용하는 방식으로서 비반응성 포라젠을 함유한 실리콘 계열의 단량체를 단독으로 사용하거나 비반응성 포라젠과 매트릭스를 혼합 증착(Co-deposition)하여 제조된다. 그러나, 화학기상증착법을 이용한 방식은 두 물질간의 화학적 결합이 수반되지 않기 때문에 근본적으로 비반응성 포라젠의 뭉침현상을 억제할 수 없다는 문제점이 있다.
또한, 상기 스핀 코팅을 이용한 방식은 대표적으로 메틸실세스퀴옥산(Methyl silsesquioxane)을 이용하여 형성하며, 유전율을 2.0 이하로 낮출 수 있을 정도로 확정성(Extendibility) 측면에서 상기 화학기상증착법을 이용한 방식보다 우수하 다. 그러나, 상기 스핀 코팅을 이용한 방식은 기공함량에 따른 기공 모폴러지(Morphology) 제어가 매우 힘들며, 특히, 기공함량이 약 15% 이상이 되면 기공의 연결 정도가 급격히 증가하여 기계적 강도가 급격히 감소됨에 따라 상용화에 한계가 있다.
따라서, 최근에는 종래의 나노 템플레이팅 방식 대신에 저유전 매트릭스 전구체에 포라젠을 화학 결합시켜 포라젠끼리의 뭉침을 최소화하려는 시도가 활발히 연구되어 지고 있으나 기공함량이 높을 경우에는 기공 모폴러지 제어가 불가능하다.
본 발명은 기계적 강도가 우수하고 초저유전율을 갖는 반도체 소자의 절연막 제조 방법을 제공한다.
본 발명에 따른 반도체 소자의 절연막 형성 방법은, 알릴레이션된 사이클로덱스트린 전구체와 하이드로젠 실세스퀴옥산 전구체를 반응시켜 절연막 형성 물질을 형성하는 단계; 상기 절연막 형성 물질을 이격 배치된 다수의 패턴을 갖는 반도체 기판의 상기 패턴들 간에 매립하는 단계; 및 상기 절연막 형성 물질을 경화시키는 단계를 포함한다.
상기 알릴레이션된 사이클로덱스트린 전구체는 하기 화학식 1의 형태로 이루어진다.
[화학식 1]
상기 하이드로젠 실세스퀴옥산 전구체는 하기 화학식 2의 형태로 이루어진다.
[화학식 2]
상기 절연막 형성 물질은 스핀―코팅 방법으로 상기 반도체 기판의 패턴들 간을 매립된다.
상기 절연막 형성 물질은 상기 하이드로젠 실세스퀴옥산 전구체 내에 상기 알릴레이션된 사이클로덱스트린 전구체를 10 ∼ 80mol%의 비율로 반응시켜 형성한다.
상기 경화 단계는 350 ∼ 430℃의 온도로 열처리하여 수행한다.
상기 열처리는 30분 내지 120분 동안 수행한다.
상기 경화 단계는 180 ∼ 280nm 영역의 파장을 갖는 자외선을 조사하는 방법으로 수행한다.
상기 자외선은 1분 내지 10분 동안 조사한다.
상기 경화시키는 단계는 단일 파장 또는 멀티 파장의 자외선을 이용하여 수행한다.
본 발명은 알릴레이션된 사이클로덱스트린 전구체와 하이드로젠 실세스퀴옥산 전구체를 혼합하여 내부에 나노 사이즈의 기공들이 완벽하게 분리(Isolation)되도록 절연막을 형성함으로써 기계적 강도가 우수하고 초저유전율을 갖는 반도체 소자의 절연막을 형성할 수 있다.
본 발명은 하이드로젠 실세스퀴옥산 전구체와 사이클로덱스트린 전구체를 혼합하여 내부에 존재하는 나노 사이즈의 기공들이 완벽하게 분리되도록 절연막을 형성함으로써 기계적 강도가 우수하고 초저유전율을 갖는 반도체 소자의 절연막을 형성한다.
자세하게, 본 발명은 기공 함량에 따른 절연막의 기계적 강도 향상 및 기공 모폴러지 제어를 목적으로 기공 형성용 수지인 알릴레이션된 사이클로덱스트린 전구체와 저유전율의 물성을 갖는 절연막 형성 물질인 하이드로젠 실세스퀴옥산 전구체를 혼합하여 형성된 절연막 형성 물질을 형성한다.
그런 다음, 상기 절연막 형성 물질을 반도체 기판 상에 스핀-코팅하고, 경화공정을 수행하여 절연막을 형성한다.
따라서, 상기 경화 공정으로 하이드로젠 실세스퀴옥산 전구체 내에 존재하는 사이클로덱스트린 전구체 부분에서 상호 독립되도록 완벽하게 분리된 나노 사이즈의 기공을 형성함으로써 기계적 강도가 우수하고 초저유전율을 갖는 반도체 소자의 절연막을 형성할 수 있다.
이하에서는 본 발명의 실시예에 따른 반도체 소자의 절연막 형성 방법을 상세히 설명하도록 한다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 절연막 형성 물질을 도시한 도면이며, 도 2a 내지 도 2b는 본 발명의 실시예에 따른 절연막 형성 방법을 설명하기 위해 도시한 공정별 도면이다.
본 발명에 따른 절연막은, 도 1a에 도시된 바와 같이, 알릴레이션된 사이클로덱스트린 전구체와, 도 1b에 도시된 바와 같이, 하이드로젠 실세스퀴옥산(Hydrogen silsesquioxane : HSSQ) 전구체를 이용하여 형성한다.
상기 알리레이션된 사이클로덱스트린 전구체는 H를 작용기로 갖는 사이클로덱스트린에 알릴레이션(Allylation) 반응을 수행하여 형성하며, 상기 알리레이션된 사이클로덱스트린 전구체는 CH2-CH=CH2의 이중결합을 갖는 작용기를 갖는다.
한편, 상기 알릴레이션된 사이클로덱스트린 전구체와 하이드로젠 실세스퀴옥산을 이용한 절연막의 형성 방법은 다음과 같다.
도 2a를 참조하면, 하이드로젠 실세스퀴옥산 전구체와 탄소와 탄소 간에 이중 결합을 갖는 알릴레이션된 사이클로덱스트린 전구체를 하이드로실레이션(Hydrosilylation) 반응을 통하여 화학적으로 반응시켜 저유전 절연막을 형성할 수 있는 절연막 형성 물질(120)을 형성한다.
상기 알릴레이션된 사이클로덱스트린 전구체와 상기 하이드로젠 실세스퀴옥산 전구체를 반응시켜 형성한 절연막 형성 물질은 상기 알릴레이션된 사이클로덱스트린 전구체가 상기 하이드로젠 실세스퀴옥산 전구체 내에 10 ∼ 80mol%의 비율로 이루어진다.
그런 다음, 상기 절연막 형성 물질(120)을 다수의 배선을 포함하는 패턴(110)이 형성된 반도체 기판(100) 상에 스핀 코팅 방법을 이용하여 도포한다.
도 2b를 참조하면, 상기 절연막 형성 물질이 도포된 반도체 기판(100)에 열을 이용한 경화공정을 수행하거나 또는 자외선을 이용한 경화공정을 수행하여 나노(Nano) 사이즈의 기공을 갖는 절연막(130)을 형성한다.
상기 열을 이용한 경화 공정은 350 ∼ 430℃의 온도에서 30분 내지 120분 동안 수행하거나 또는, 180 ∼ 280nm 영역의 파장을 갖는 자외선을 조사하는 방법으로 수행한다.
상기 자외선을 이용한 경화 공정은 1분 내지 10분 동안 자외선을 조사하여 수행하며, 상기 자외선은 단일(Single) 또는 멀티(Multi) 파장의 이용한다.
상기 경화 공정으로 형성되는 나노 사이즈의 기공은 상기 하이드로젠 실세스퀴옥산 전구체 내에 존재하는 상기 알릴레이션된 사이클로덱스트린 전구체 부분에서 형성되며, 상기 나노 사이즈의 기공은 상호 독립되도록 완벽하게 분리(Isolation)된 형태를 갖는다.
이상에서와 같이, 본 발명은 반도체 소자의 절연막 형성시, 기공 함량에 따른 절연막의 기계적 강도 향상 및 기공 모폴러지 제어를 목적으로 알릴레이션된 사이클로덱스트린 전구체와 하이드로젠 실세스퀴옥산 전구체를 혼합하여 형성된 절연막 형성 물질을 반도체 기판 상에 스핀-코팅하고, 경화공정을 수행하여 절연막을 형성함으로써 절연막 내에 존재하는 나노 사이즈의 기공들이 완벽하게 분리(Isolation)되도록하여 기계적 강도가 우수하고 초저유전율을 갖는 반도체 소자의 절연막을 형성할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 종래 사이클로덱스트린 전구체 및 사이클로덱스트린 유도체를 설명하기 위하여 도시한 도면.
도 2는 본 발명의 실시예에 따른 글루코스 전구체 및 글루코스 유도체를 설명하기 위하여 도시한 도면.
Claims (10)
- 알릴레이션된 사이클로덱스트린 전구체와 하이드로젠 실세스퀴옥산 전구체를 반응시켜 절연막 형성 물질을 형성하는 단계;상기 절연막 형성 물질을 이격 배치된 다수의 패턴을 갖는 반도체 기판의 상기 패턴들 간에 매립하는 단계; 및상기 절연막 형성 물질을 경화시키는 단계;를포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
- 제 1 항에 있어서,상기 알릴레이션된 사이클로덱스트린 전구체는 하기 화학식 1의 형태로 이루어진 것을 특징으로 하는 반도체 소자의 절연막 형성 방법;[화학식 1]
- 제 1 항에 있어서,상기 하이드로젠 실세스퀴옥산 전구체는 하기 화학식 2의 형태로 이루어진 것을 특징으로 하는 반도체 소자의 절연막 형성 방법;[화학식 2]
- 제 1 항에 있어서,상기 절연막 형성 물질은 스핀―코팅 방법으로 상기 반도체 기판의 패턴들 간을 매립되는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
- 제 1 항에 있어서,상기 절연막 형성 물질은 상기 하이드로젠 실세스퀴옥산 전구체 내에 상기 알릴레이션된 사이클로덱스트린 전구체를 10 ∼ 80mol%의 비율로 반응시켜 형성하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
- 제 1 항에 있어서,상기 경화 단계는 350 ∼ 430℃의 온도로 열처리하여 수행하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
- 제 6 항에 있어서,상기 열처리는 30분 내지 120분 동안 수행하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
- 제 1 항에 있어서,상기 경화 단계는 180 ∼ 280nm 영역의 파장을 갖는 자외선을 조사하는 방법으로 수행하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
- 제 8 항에 있어서,상기 자외선은 1분 내지 10분 동안 조사하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
- 제 8 항에 있어서,상기 경화시키는 단계는 단일 파장 또는 멀티 파장의 자외선을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080008253A KR100924558B1 (ko) | 2008-01-25 | 2008-01-25 | 반도체 소자의 절연막 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080008253A KR100924558B1 (ko) | 2008-01-25 | 2008-01-25 | 반도체 소자의 절연막 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090082023A true KR20090082023A (ko) | 2009-07-29 |
| KR100924558B1 KR100924558B1 (ko) | 2009-11-02 |
Family
ID=41293212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080008253A KR100924558B1 (ko) | 2008-01-25 | 2008-01-25 | 반도체 소자의 절연막 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100924558B1 (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040108446A (ko) * | 2003-06-17 | 2004-12-24 | 삼성전자주식회사 | 다공성 반도체 절연막용 기공형성 조성물 |
| KR100589123B1 (ko) * | 2004-02-18 | 2006-06-14 | 학교법인 서강대학교 | 기공형성용 템플레이트로 유용한 사이클로덱스트린유도체와 이를 이용하여 제조된 저유전체 |
| KR20060039628A (ko) * | 2004-11-03 | 2006-05-09 | 삼성코닝 주식회사 | 용매확산이 억제된 저유전 다공성 박막 |
| KR101119141B1 (ko) * | 2005-01-20 | 2012-03-19 | 삼성코닝정밀소재 주식회사 | 폴리머 나노 입자를 포함하는 저유전 박막 형성용 조성물및 이를 이용한 저유전 박막의 제조방법 |
-
2008
- 2008-01-25 KR KR1020080008253A patent/KR100924558B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100924558B1 (ko) | 2009-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8476368B2 (en) | Low-k dielectrics obtainable by twin polymerization | |
| CN100477106C (zh) | 半导体器件制造方法 | |
| US8062983B1 (en) | Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles | |
| JP3762304B2 (ja) | 低誘電率層間絶縁膜の形成方法 | |
| KR100751990B1 (ko) | 극저 유전 상수를 갖는 박막을 캡핑하는 방법 및 이로부터 제조된 기판 | |
| TWI649445B (zh) | 矽環化合物及使用其的膜沉積方法 | |
| EP2306499A2 (en) | Non-thermal process for forming porous low dielectric constant films | |
| CN101045820B (zh) | 形成绝缘膜的组合物以及制造半导体器件的方法 | |
| CN102770580A (zh) | 藉由等离子体增强化学气相沉积使用含有具有机官能基的硅的杂化前驱物所形成的超低介电材料 | |
| JP5007511B2 (ja) | 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置 | |
| US20070232046A1 (en) | Damascene interconnection having porous low K layer with improved mechanical properties | |
| EP1420439A2 (en) | Non-thermal process for forming porous low dielectric constant films | |
| KR101759891B1 (ko) | 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법 | |
| JP2009170923A (ja) | 超低誘電率、高硬度のラメラ構造薄膜及びその製造方法 | |
| US20040202874A1 (en) | Composition for forming porous film, porous film and method for forming the same, interlevel insulator film, and semiconductor device | |
| US8354350B2 (en) | Template derivative for forming ultra-low dielectric layer and method of forming ultra-low dielectric layer using the same | |
| KR100373215B1 (ko) | 반도체 소자용 저 유전 절연재료의 제조방법 | |
| KR100383103B1 (ko) | 저유전 절연재료의 제조방법 | |
| KR100924558B1 (ko) | 반도체 소자의 절연막 제조 방법 | |
| JP2006526672A (ja) | 低ｋ誘電体形成用有機シルセスキオキサン重合体 | |
| KR100818106B1 (ko) | 기공 형성용 템플레이트 유도체 및 이를 이용한 절연막의 제조방법 | |
| JP2006190872A (ja) | 半導体装置の製造方法 | |
| KR100818114B1 (ko) | 초저유전막 형성용 템플레이트 유도체 및 이를 이용한초저유전막의 제조 방법 | |
| KR100545125B1 (ko) | 유기-무기 복합체로 이루어진 반도체용 절연막 및 그제조방법 | |
| JP5267460B2 (ja) | 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |