KR20090077390A - 선택적 프리차지를 위한 구동 회로 및 구동 회로 출력 제어방법 - Google Patents

선택적 프리차지를 위한 구동 회로 및 구동 회로 출력 제어방법 Download PDF

Info

Publication number
KR20090077390A
KR20090077390A KR1020080003318A KR20080003318A KR20090077390A KR 20090077390 A KR20090077390 A KR 20090077390A KR 1020080003318 A KR1020080003318 A KR 1020080003318A KR 20080003318 A KR20080003318 A KR 20080003318A KR 20090077390 A KR20090077390 A KR 20090077390A
Authority
KR
South Korea
Prior art keywords
voltage
input
voltage level
precharge
level
Prior art date
Application number
KR1020080003318A
Other languages
English (en)
Other versions
KR101468935B1 (ko
Inventor
배한수
최상무
Original Assignee
삼성전자주식회사
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 삼성에스디아이 주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080003318A priority Critical patent/KR101468935B1/ko
Priority to US12/318,853 priority patent/US7791374B2/en
Publication of KR20090077390A publication Critical patent/KR20090077390A/ko
Application granted granted Critical
Publication of KR101468935B1 publication Critical patent/KR101468935B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 실시 예에 따른 구동 회로의 출력 제어 방법은 제1제어 신호와 N(N은 자연수)번째 입력 전압 레벨에 의해 제1전압 또는 제2전압을 N번째 출력 전압 레벨로 선택적으로 출력하는 단계와, 제2제어 신호에 응답하여, 상기 선택된 N번째 출력 전압 레벨을 제3전압 또는 제4전압으로 프리차지하는 단계를 포함한다. 상기 선택된 N번째 출력 전압 레벨과 새로 입력되는 (N+1)번째 입력 전압 레벨의 조합에 의해서 상기 프리차지하는 단계의 실행 여부를 결정한다.
구동 회로, 디스플레이, 디스플레이 패널, 프리차지

Description

선택적 프리차지를 위한 구동 회로 및 구동 회로 출력 제어 방법{Apparatus and method of adjusting driving voltage for adaptive pre-charge}
본 발명은 디스플레이 패널의 프리차지 동작을 선택적으로 하기 위한 구동 회로 및 구동 회로 출력 제어 방법에 관한 것으로서, 특히 현재 출력되고 있는 전압 레벨과 다음에 입력되는 입력 전압 레벨의 조합에 의해서 프리차지 동작 유무를 선택하는 구동 회로 및 구동 회로 출력 제어 방법에 관한 것이다.
디스플레이 패널은 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), OLED(Organic Light Emitting Diode), 또는 FED(Field Emission Display) 등 여러 종류가 쓰이고 있다. 모든 디스플레이 패널에서, 파워(power) 소모의 감소는 중요한 기술로서 다양한 방법들이 있다. 그 중에 하나인 프리차지(Pre-Charge) 기술은 현재(예컨대, N번째) 출력이 유지되고 있는 상태에서 다음(예컨대, N+1번째) 출력으로 바뀌기 전에 일정 전압으로 상기 현재(N번째) 출력을 프리차지하고 나서 상기 다음(N+1번째) 출력으로 바꾸는 기술이다. 여기서, N은 자연수이다.
하지만, 현재(N번째) 출력 레벨과 다음(N+1번째) 출력 레벨이 동일함에도 불구하고, 상기 현재(N번째) 출력 레벨이 프리차지 레벨로 변경되고 나서 상기 다 음(N+1번째) 출력 레벨로 변경된다면, 불필요한 전력 소모가 발생하게 된다.
도 1은 종래의 프리차지 동작을 설명하기 위한 파형 도이다. 도 1a는 N번째 입력 레벨에 의해 N번째 출력레벨(A)이 나오고, 프리차지 구간 동안 상기 N번째 출력 레벨(A)이 프리차지 레벨(B)로 바뀌게 되고, (N+1)번째 입력 레벨에 의해 (N+1)번째 출력 레벨(A)이 나오는 것을 보여준다. 이때 N번째 입력 레벨과 (N+1)번째 입력 레벨이 바뀌지는 않지만 불필요하게 프리차지가 수행된다.
도 1b는 N번째 입력 레벨에 의해 N번째 출력 레벨(A)이 나오고, 프리차지 구간 동안 상기 N번째 출력 레벨(A)이 프리차지 레벨(B)로 바뀌게 되고, (N+1)번째 입력 레벨에 의해 (N+1)번째 출력 레벨(C)이 나오는 것을 보여준다.
도 2는 프리차지 동작 방법 중 일례를 설명하기 위한 종래의 구동 회로의 블락 도이다. 일반적으로, 디스플레이 패널은 프레임(Frame)기준으로 입력 신호를 전송하고 출력한다. 구동부(22)는 입력부(21)를 통하여 입력된 입력 전압 레벨(N번째 프레임 입력)에 의해 제1전압(V1) 또는 제2전압(V2)을 선택적으로 출력 전압(OUT)으로 출력(N번째 프레임 출력)한다.
이때 제1제어신호(CTRL1)는 출력 가능 구간을 제어하는 신호이며, 상기 출력 가능 구간 동안에는 제2제어신호(CTRL2)에 의해 프리차지 동작이 일어 나지 않는다. 입력부(21)로부터 다음 입력 전압 레벨(N+1번째 프레임 입력)이 입력되면, 구동부(22)는 출력 전압(OUT)을 바로 다음 출력 전압 레벨(N+1번째 프레임 출력)로 바뀌지 않는다. 제2제어신호(CTRL2)에 응답하여 프리차지부(23)가 동작하게 된다. 프리차지부(23)는 제2제어신호(CTRL2)에 응답하여 출력 전압(OUT)을 프리차지 전압 레벨인 제3전압(V3) 또는 제4전압(V4)으로 바꾼다.
이때, 구동부(22)는 제1제어신호(CTRL1)에 의한 제1전압(V1) 또는 제2전압(V2)을 출력하지 않고 일정 구간 동안 제2제어신호(CTRL2)에 의한 프리차지 전압 (V3 또는 V4)을 출력한다. 제품 사양에 맞춰 설계된 프리차지 동작 구간이 끝나면, 제3전압(V3) 또는 제4전압(V4)으로 프리차지된 출력 전압(OUT)은 다음 입력 전압 레벨(N+1번째 프레임 입력)에 의해 선택된 구동부(22)의 제1전압(V1) 또는 제2전압(V2)으로 변경되어 출력(N+1번째 프레임 출력)된다. 이때 제1전압(V1) 또는 제2전압(V2)은 출력 가능 구간을 나타내는 제1제어신호(CTRL1)에 응답하여 출력된다.
상기 기술적 과제를 달성하기 위한 본 발명은, 디스플레이 패널에서 전력 감소 방안의 하나인 프리차지 동작에서, 현재(N번째) 출력 레벨과 다음(N+1번째) 출력 레벨이 동일함에도 불구하고 상기 현재(N번째) 출력 레벨이 프리차지 레벨로 변경되고 나서 상기 다음(N+1번째) 출력 레벨로 변경된다면 불필요한 전력 소모가 발생하게 된다.
따라서, 본 발명은 현재(N번째) 출력되고 있는 출력 전압 레벨과 다음(N+1번째)에 입력되는 입력 전압 레벨의 조합에 의해서 프리차지 동작 유무를 선택할 수 있는 구동 회로 및 구동 회로 출력 제어 방법에 대한 것이다.
상기 기술적 과제를 달성하기 위한 구동 회로의 출력 제어 방법은 제1제어 신호와 N(N은 자연수)번째 입력 전압 레벨에 의해 제1전압 또는 제2전압을 N번째 출력 전압 레벨로 선택적으로 출력하는 단계와, 제2제어 신호에 응답하여, 상기 선택된 N번째 출력 전압 레벨을 제3전압 또는 제4전압으로 프리차지하는 단계를 포함한다. 상기 선택된 N번째 출력 전압 레벨과 새로 입력되는 (N+1)번째 입력 전압 레벨의 조합에 의해서 상기 프리차지하는 단계의 실행 여부를 결정한다.
상기 선택된 N번째 출력 전압 레벨과 상기 새로 입력되는 (N+1)번째 입력 전압 레벨의 로직(logic) 값이 서로 동일할 때 또는 서로 동일하지 않을 때 상기 프리차지하는 단계를 생략한다. 상기 프리차지하는 단계가 실행되지 않으면 상기 선택된 N번째 출력 전압 레벨과 동일한 (N+1)번째 출력 전압 레벨을 그대로 유지한다.
상기 선택된 N번째 출력 전압 레벨과 상기 새로 입력되는 (N+1)번째 입력 전압 레벨의 로직 값이 서로 동일할 때 또는 서로 동일하지 않을 때 상기 프리차지하는 단계를 실행된다. 상기 프리차지하는 단계가 실행되면 상기 선택된 N번째 출력 전압 레벨은 상기 제3전압 또는 제4전압인 프리차지 전압을 거쳐 상기 새로 입력되는 (N+1)번째 입력 전압 레벨에 의해 선택되는 상기 제1전압 또는 제2전압으로 (N+1)번째 출력 전압 레벨이 변환된다. 상기 구동회로는 디스플레이 구동 회로이다.
상기 기술적 과제를 달성하기 위한 구동 회로는 제1제어 신호와 입력부로부터 입력되는 N(N은 자연수)번째 입력 전압 레벨에 의해 제1전압 또는 제2전압을 N번째 출력 전압 레벨로 선택하는 구동부; 및 제2제어 신호에 응답하여, 상기 선택 된 N번째 출력 전압 레벨을 제3전압 또는 제4전압으로 프리차지하는 프리차지부를 포함한다. 상기 프리차지부는, 상기 선택된 N번째 출력 전압 레벨과 상기 입력부로부터 새로 입력되는 (N+1)번째 입력 전압 레벨의 조합에 의해서 동작 여부가 결정된다.
상기 프리차지부는 상기 선택된 N번째 출력 전압 레벨과 상기 새로 입력되는 (N+1)번째 입력 전압 레벨의 로직 값이 서로 동일할 때 또는 서로 동일하지 않을 때 동작하지 않는다. 상기 프리차지부가 동작하지 않으면 상기 선택된 N번째 출력 전압 레벨과 동일한 (N+1)번째 출력 전압 레벨이 그대로 유지된다.
상기 프리차지부는 상기 선택된 N번째 출력 전압 레벨과 상기 새로 입력되는 (N+1)번째 입력 전압 레벨의 로직 값이 서로 동일할 때 또는 서로 동일하지 않을 때 동작한다. 상기 프리차지부가 동작하면 상기 선택된 N번째 출력 전압 레벨은 상기 제3전압 또는 제4전압인 프리차지 전압을 거쳐 상기 새로 입력되는 (N+1)번째 입력 전압 레벨에 의해 선택되는 상기 제1전압 또는 제2전압으로 (N+1)번째 출력 전압 레벨이 변환된다.
본 발명의 실시 예에 따른 구동 회로의 출력 제어 방법 또는 상기 구동 회로는 디스플레이 패널에서 불필요한 프리차지 동작을 수행하지 않음으로써 상기 구동 회로에서 소비되는 전력을 감소시킬 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 바람직한 실시 예에 따른 구동 회로의 블락 도이다.
도 3에 도시된 입력부(31), 구동부(32)와 제1전압(V1)과 제2전압(V2), 프리차지부(33)와 제3전압(V3)과 제4전압(V4), 제1제어신호(CTRL1), 및 제2제어신호 (CTRL2)에 대해서는 도 2에서 설명되었으므로 여기서는 설명을 생략하고, 본 발명의 특징적인 부분인 선택적인 프리차지 동작에 대해서 설명하겠다.
N번째 프레임 출력에서 (N+1)번째 프레임 출력으로 변경되기 전에 수행되는 프리차지 동작은 프리차지부(33)에 의해 동작의 진행 여부가 결정된다.
프리차지부(33)는 N번째 출력 전압 레벨과 다음에 입력되는 (N+1)번째 입력 전압 레벨의 조합에 의해서 프리차지 전압(V3 또는 V4)을 선택하거나 선택하지 않는다. 예를 들어, N번째 출력 전압 레벨이 제1전압(V1)인 상태에서(이때, N번째 입력 전압 레벨이 하이(High)라고 가정), 다음에 입력되는 (N+1)번째 입력 전압 레벨이 하이(High)라면, 프리차지부(33)는 프리차지 전압을 선택하지 않고 프리차지 동작을 수행하지 않는다.
따라서 프리차지 구간 동안에도 출력 전압 레벨(OUT)은 이전 N번째 출력 전압 레벨인 제1전압(V1)을 그대로 유지한다. 제2제어 신호(CTRL2)에 의해 프리차지 구간이 끝나고, 제1제어 신호(CTRL1)에 의한 출력 가능 구간에도 (N+1)번째 출력 전압 레벨은 제1전압(V1)을 유지한다. 이는 프레임이 바뀌지만 입력 전압 레벨(IN)이 바뀌지 않는 경우에는 프리차지 동작을 수행하지 않음으로써 구동 회로는 불필요한 소비 전력을 감소시킬 수 있다.
도 4는 본 발명의 바람직한 실시 예에 따른 구동 회로의 회로도의 일 예이다. 입력부(41)는 입력 전압(IN)을 구동부(42)에 전달하는 역할을 하는데, 여기서는 나타나지 않았지만 제1전압(V1), 제2전압(V2)과 다른 전압을 갖는 입력 스윙 레벨을 구동부(42)와 같은 제1전압(V1)과 제2전압(V2)과 같은 스윙 레벨로 변환시키는 레벨 쉬프터 등이 입력부(41)에 포함될 수 있다.
구동부(42)는 구동 신호들(DRV와 DRBB)과 입력 전압 레벨에 따라서 세 가지 상태를 갖게 되는 트라이-스테이트(Tri-state) 인버터로 구현될 수 있다.
첫 번째 상태는 제1구동 신호(DRV)가 하이(High), 제2구동 신호(DRVB)가 로우(Low), 입력 전압 레벨(IN)이 하이일 때, 출력 전압(OUT)은 제2전압 레벨(V2)을 갖는다. 두 번째 상태는 DRV가 하이이고, DRVB가 로우이고, 입력 전압 레벨(IN)이 로우일 때, 출력 전압(OUT)은 제1전압 레벨(V1)을 갖는다. 마지막 세 번째 상태는 DRV가 로우, DRVB가 하이 일때, 입력 전압 레벨(IN)에 상관없이 출력 전압(OUT)은 알 수 없는(Unkown) 상태가 되어 플로팅(Floating) 레벨이 된다.
만약 출력 전압(OUT)을 출력하는 출력단과 연결된 부하가 커패시터와 같은 저장 특성을 가지고 있다면, 상기 세 번째 상태에서, 출력 전압(OUT)은 이전 출력 전압 레벨(또는 출력 값)을 유지할 것이다. 제1구동신호(DRV) 또는 제2구동신호(DRVB) 중에서 적어도 하나는 도 3에 도시된 제1제어 신호(CTRL1)일 수 있다.
프리차지부(43)는, 제1프리차지 신호(PRE)가 하이이고 제2프리차지 신호(PREB)가 로우일 때, 현재의 출력 전압 레벨(예컨대, N번째)과 다음의 입력 전압 레벨(예컨대, N+1번째)의 조합에 의해서 프리차지 전압인 제3전압(V3) 또는 제4전압(V4)을 출력하거나 출력하지 않는다. 제1프리차지 신호(PRE) 또는 제2프리차지 신호(PREB) 중에서 적어도 하나는 도 3에 도시된 제2제어신호(CTRL2)일 수 있다.
표1은 현재의 출력 전압 레벨(N번째)과 다음의 입력 전압 레벨(N+1번째)의 조합에 의한 프리차지부(43)의 프리차지 동작 여부를 보여준다.
[표1]
조합 N번째 출력 (N+1)번째 입력 프리차지 프리차지 구간동안 출력 전압
1 H (제1전압) L 동작 안함 제1 전압(H)
2 L (제2전압) H 동작 안함 제2 전압(L)
3 H (제1전압) H 동작 함 제4 전압
4 L (제2전압) L 동작 함 제3 전압
조합 1에서, N번째 출력이 하이일 때 (N+1)번째 입력은 로우가 들어온다. N번째 입력도 로우였기 때문에 입력 값이 바뀌지 않았다. 프리차지 구간이 시작되면, DRV는 로우, DRVB는 하이가 되고, PRE는 하이, PREB는 로우가 된다. 이때 N번째 출력이 하이이므로, 제2PMOS(MP2)의 게이트에는 턴오프 전압이 걸리게 되고, 제2NMOS(MN2)의 게이트에 턴온 전압이 걸린다.
하지만, (N+1)번째 입력이 로우이므로, 제4NMOS(MN4)의 게이트에 턴오프 전압이 공급되어 출력 전압(OUT)은 프리차지 전압인 제4전압(V4)과 연결이 되지 않는다. 제4PMOS(MP4)의 게이트에 턴온 전압이 걸리지만, 제2PMOS(MP2)의 게이트에 턴오프 전압이 공급되기 때문에 결국 출력 전압(OUT)은 프리차지 전압인 제3전압(V3)과도 연결되지 않는다.
따라서, 프리차지 구간 동안, 출력 전압 레벨은 N번째 출력 전압 레벨이 유지된다. 출력에 커패시터 성분이 전혀 없고 프리차지 구간이 상당히 길다면, N번째 출력 전압 레벨은 유지되기 힘들 수도 있겠지만, 일반적으로 디스플레이 패널의 출력에는 커패시터가 존재하므로 디스플레이 구간에 비해 프리차지 구간은 매우 짧다.
조합 3에서, N번째 출력이 하이일 때 (N+1)번째 입력이 하이가 들어오는 경우이다. N번째 입력이 로우였기 때문에 입력 값은 바뀌었다. 프리차지 구간에서의 제어 신호들은 조합 1의 경우와 마찬가지이다.
N번째 출력이 하이이므로, 제2PMOS(MP2)의 게이트에는 턴오프 전압이 걸리게 되고, 제2NMOS(MN2)의 게이트에 턴온 전압이 걸린다. 그리고, (N+1)번째 입력이 하이이므로, 제4PMOS(MP4)의 게이트에 턴오프 전압이 공급되고, 제4NMOS(MN4)의 게이트에 턴온 전압이 공급되어, 출력 전압(OUT)은 프리차지 전압인 제4전압(V4)과 연결된다. 프리차지 구간이 끝나면 PRE는 로우, PREB는 하이가 되고, DRV는 하이, DRVB는 로우가 되어 (N+1)번째 입력인 하이에 의해, 제4NMOS(MN4)가 턴온되어 로우인 제2전압(V2)이 (N+1)번째 출력 전압(OUT)이 된다. 즉, N번째 출력은 하이인 제1전압(V1)에서 프리차지 구간에 들어가면 프리차지 전압인 제4전압(V4)으로 바뀌고, 다시 디스플레이 동작 구간에 들어가면 로우인 제2전압(V2)으로 바뀐다.
조합 2는 조합 1의 경우와 반대이다. 또한, 조합 4는 조합 2에서 변경된 입력에 따라 프리차지 동작을 수행하는 경우이다.
도 5는 도 4에 도시된 구동회로에 대한 파형 도이다.
도 5a에서, 디스플레이 동작 구간에서는 DRV는 하이(이때, DRVB는 로우), PRE는 로우(이때, PREB는 하이)이고, 이때 N번째 입력(IN)이 로우이면, N번째 출력은 하이인 제1전압(V1)이 된다. 프리차지 구간에서, DRV는 로우(이때, DRVB는 하이), PRE는 하이(이때, PREB는 로우)가 되고, 새로 입력되는 (N+1)번째 입력(IN)이 하이로 바뀌므로, 출력 전압(OUT)은 프리차지 전압인 제4전압(V4)으로 변환된다. 다시 디스플레이 동작 구간에서는, (N+1)번째 출력은 로우인 제2전압(V2)이 된다.
도 5b에서, N번째 입력(IN)과 (N+1)번째 입력(IN)의 변화가 없으므로, 프리차지 구간에서 출력 전압(OUT)은 프리차지 레벨로 변환되지 않고 출력 전압을 그대로 유지하며, (N+1)번째 입력(IN)에 의한 (N+1)번째 출력은 변화없이 계속 그대로 유지되므로 불필요한 프리차지 동작이 수행되지 않으므로 전력 소모는 감소된다.
도 6은 구동 회로의 출력과 연결된 패널 라인 내 존재하는 커패시터를 보여주고 있다. 커패시터는 구동 회로의 출력 전압(OUT)을 출력하는 출력과 연결되어 기생적으로 형성되는 커패시터 성분을 모두 포함한다.
도 7은 본 발명의 실시 예에 따른 구동 회로의 출력 전압의 시뮬레이션 결과를 보여주는 파형 도이다. 도 7a는 종래의 구동 회로에 의한 불필요한 프리차지 동작이 수행된 결과에 따른 출력 전압의 시뮬레이션 파형을 보여준다. 원 부분은 불필요한 프리차지 동작에 의하여 소모되는 전류의 파형을 나타낸다. 도 7b는 도 3 또는 도 4에 도시된 본 발명의 실시 예에 따른 구동 회로에서 입력 전압의 변화가 없을 때 불필요한 프리차지 동작이 수행되지 않은 결과에 따른 출력 전압의 시뮬레이션 파형을 보여준다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 종래의 프리차지 동작의 일례를 나타내는 파형 도이다.
도 2는 프리차지 동작의 일례를 나타내는 종래의 구동 회로의 블락 도이다.
도 3은 본 발명의 바람직한 실시 예에 따른 구동 회로의 블락 도이다.
도 4는 본 발명의 일 실시 예에 따른 구동 회로의 회로도이다.
도 5는 도 4에 도시된 구동 회로의 프리차지 동작을 설명하는 파형 도이다.
도 6은 도 3 또는 도 4의 출력에 연결된 커패시터를 보여주는 블락 도이다.
도 7은 도 2에 도시된 종래의 구동 회로의 출력 전압의 시뮬레이션 결과와 본 발명의 실시 예에 따른 구동 회로의 출력 전압 시뮬레이션 결과를 보여주는 파형 도이다.

Claims (22)

  1. 제1제어 신호와 N(N은 자연수)번째 입력 전압 레벨에 의해 제1전압 또는 제2전압을 N번째 출력 전압 레벨로 선택적으로 출력하는 단계; 및
    제2제어 신호에 응답하여, 상기 선택된 N번째 출력 전압 레벨을 제3전압 또는 제4전압으로 프리차지하는 단계를 포함하며,
    상기 선택된 N번째 출력 전압 레벨과 새로 입력되는 (N+1)번째 입력 전압 레벨의 조합에 의해서 상기 프리차지하는 단계의 실행 여부를 결정하는 구동 회로의 출력 제어방법.
  2. 제1항에 있어서, 상기 선택된 N번째 출력 전압 레벨과 상기 새로 입력되는 (N+1)번째 입력 전압 레벨의 로직(logic) 값이 서로 동일할 때 또는 서로 동일하지 않을 때 상기 프리차지하는 단계를 생략하는 구동 회로의 출력 제어 방법.
  3. 제2항에 있어서, 상기 프리차지하는 단계가 실행되지 않으면 상기 선택된 N번째 출력 전압 레벨과 동일한 (N+1)번째 출력 전압 레벨을 그대로 유지하는 구동회로의 출력 제어 방법.
  4. 제1항에 있어서, 상기 선택된 N번째 출력 전압 레벨과 상기 새로 입력되는 (N+1)번째 입력 전압 레벨의 로직 값이 서로 동일할 때 또는 서로 동일하지 않을 때 상기 프리차지하는 단계를 실행되는 구동회로의 출력 제어 방법.
  5. 제1항 또는 제4항에 있어서, 상기 프리차지하는 단계가 실행되면 상기 선택된 N번째 출력 전압 레벨은 상기 제3전압 또는 제4전압인 프리차지 전압을 거쳐 상기 새로 입력되는 (N+1)번째 입력 전압 레벨에 의해 선택되는 상기 제1전압 또는 제2전압으로 (N+1)번째 출력 전압 레벨이 변환되는 구동회로의 출력 제어 방법.
  6. 제1항에 있어서, 상기 구동회로는 디스플레이 구동 회로인 구동회로의 출력 제어 방법.
  7. 제1제어 신호와 입력부로부터 입력되는 N(N은 자연수)번째 입력 전압 레벨에 의해 제1전압 또는 제2전압을 N번째 출력 전압 레벨로 선택하는 구동부; 및
    제2제어 신호에 응답하여, 상기 선택된 N번째 출력 전압 레벨을 제3전압 또는 제4전압으로 프리차지하는 프리차지부를 포함하며,
    상기 프리차지부는, 상기 선택된 N번째 출력 전압 레벨과 상기 입력부로부터 새로 입력되는 (N+1)번째 입력 전압 레벨의 조합에 의해서 동작 여부가 결정되는 구동회로.
  8. 제7항에 있어서, 상기 프리차지부는 상기 선택된 N번째 출력 전압 레벨과 상기 새로 입력되는 (N+1)번째 입력 전압 레벨의 로직 값이 서로 동일할 때 또는 서 로 동일하지 않을 때 동작하지 않는 구동회로.
  9. 제8항에 있어서, 상기 프리차지부가 동작하지 않으면 상기 선택된 N번째 출력 전압 레벨과 동일한 (N+1)번째 출력 전압 레벨이 그대로 유지되는 구동회로.
  10. 제7항에 있어서, 상기 프리차지부는 상기 선택된 N번째 출력 전압 레벨과 상기 새로 입력되는 (N+1)번째 입력 전압 레벨의 로직 값이 서로 동일할 때 또는 서로 동일하지 않을 때 동작하는 구동회로.
  11. 제7항 또는 제10항에 있어서, 상기 프리차지부가 동작하면 상기 선택된 N번째 출력 전압 레벨은 상기 제3전압 또는 제4전압인 프리차지 전압을 거쳐 상기 새로 입력되는 (N+1)번째 입력 전압 레벨에 의해 선택되는 상기 제1전압 또는 제2전압으로 (N+1)번째 출력 전압 레벨이 변환되는 구동회로.
  12. 제7항에 있어서, 상기 구동회로는 디스플레이 구동회로인 구동회로.
  13. 제7항에 있어서, 상기 입력부는 입력 전압을 상기 제1전압 또는 제2전압으로 변환하는 레벨 쉬프터를 포함하는 구동회로.
  14. 제7항에 있어서, 상기 구동부는 상기 제1제어 신호에 응답하여 상기 제1전 압, 제2전압, 또는 플로팅 상태 중에서 어느 하나를 선택하는 트라이-스테이트 인버터(Tri-state Inverter)인 구동회로.
  15. 제7항에 있어서, 상기 프리차지부는 상기 제2제어 신호에 응답하여 상기 선택된 N번째 출력 전압 레벨과 상기 새로 입력되는 (N+1)번째 입력 전압 레벨의 로직 값이 서로 다를 때 동작하지 않는 구동회로.
  16. 제15항에 있어서, 상기 프리차지부는 상기 구동부의 출력단을 경유하여 상기 제3전압과 상기 제4전압 사이에 직렬로 접속된 제1도전형의 제1트랜지스터와 제2도전형의 제2트랜지스터를 포함하며, 상기 제1트랜지스터와 상기 제2트랜지스터는 상기 제2제어 신호에 응답하여 턴온 되지만 상기 선택된 N번째 출력 전압 레벨과 상기 새로 입력되는 (N+1)번째 입력 전압 레벨의 로직 값이 서로 다를 때 상기 프리차지 전압인 상기 제3전압 또는 상기 제4전압과의 연결이 차단되어 프리차지 동작을 수행하지 않는 구동회로.
  17. 제7항에 있어서, 상기 프리차지부는 상기 제2제어 신호에 응답하여 상기 선택된 N번째 출력 전압 레벨과 상기 새로 입력되는 (N+1)번째 입력 전압 레벨의 로직 값이 서로 같을 때 동작하는 구동회로.
  18. 제17항에 있어서, 상기 프리차지부는 상기 구동부의 출력단을 경유하여 상기 3전압과 상기 제4전압 사이에 직렬로 접속된 제1도전형의 제1트랜지스터와 제2도전형의 제2트랜지스터를 포함하며, 상기 제1트랜지스터와 상기 제2트랜지스터는 상기 제2제어 신호에 응답하여 턴온 되고 상기 선택된 N번째 출력 전압 레벨과 상기 새로 입력되는 (N+1)번째 입력 전압 레벨의 로직 값이 서로 같을 때 상기 프리차지 전압인 상기 제3전압 또는 상기 제4전압과 연결되어 프리차지 동작을 수행하는 구동회로.
  19. 제16항 또는 제18항에 있어서, 상기 구동부 또는 상기 프리차지부는 상기 제1도전형의 제3트랜지스터와 상기 제2도전형의 제4트랜지스터를 더 포함하며, 상기 제2제어 신호에 연관된 프리차지 구간이 끝나면 상기 제1트랜지스터와 상기 제2트랜지스터는 턴오프 되고, 상기 제1제어 신호에 응답하여 상기 제3트랜지스터와 상기 제4트랜지스터는 턴온되어 상기 새로 입력되는 (N+1)번째 입력 전압 레벨에 의해 선택되는 상기 제1전압 또는 상기 제2전압으로 (N+1)번째 출력 전압 레벨이 변환되는 구동회로.
  20. 제7항에 있어서, 상기 제3전압과 상기 제4전압은 서로 같은 구동회로.
  21. 제7항에 있어서, 상기 제3전압은 상기 제1 전압보다 작고 (상기 제1전압+상기 제2전압)/2보다 크고, 상기 제4전압은 (상기 제1전압+상기 제2전압)/2보다 작고 상기 제2전압보다 큰 구동회로.
  22. 제7항에 있어서, 상기 구동회로는 디스플레이 장치 패널의 라인 커패시터와 연결되는 구동회로.
KR1020080003318A 2008-01-11 2008-01-11 선택적 프리차지를 위한 구동 회로 KR101468935B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080003318A KR101468935B1 (ko) 2008-01-11 2008-01-11 선택적 프리차지를 위한 구동 회로
US12/318,853 US7791374B2 (en) 2008-01-11 2009-01-09 Apparatus and method of adjusting driving voltage for selective pre-charge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080003318A KR101468935B1 (ko) 2008-01-11 2008-01-11 선택적 프리차지를 위한 구동 회로

Publications (2)

Publication Number Publication Date
KR20090077390A true KR20090077390A (ko) 2009-07-15
KR101468935B1 KR101468935B1 (ko) 2014-12-04

Family

ID=40875968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080003318A KR101468935B1 (ko) 2008-01-11 2008-01-11 선택적 프리차지를 위한 구동 회로

Country Status (2)

Country Link
US (1) US7791374B2 (ko)
KR (1) KR101468935B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105391282B (zh) 2011-10-12 2018-05-18 昂宝电子(上海)有限公司 用于驱动具有高阈值电压的晶体管的系统和方法
US10812081B1 (en) * 2019-09-27 2020-10-20 Apple Inc. Output signal control during retention mode operation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100692847B1 (ko) * 2001-09-18 2007-03-13 엘지전자 주식회사 유기 일렉트로-루미네센스 표시패널의 선택적 프리차징방법 및 장치
KR100514079B1 (ko) 2003-04-30 2005-09-09 삼성전자주식회사 능동 전류원과 이를 갖는 표시장치 및 이의 구동장치
KR20050037303A (ko) 2003-10-18 2005-04-21 삼성오엘이디 주식회사 예비 충전이 선택적으로 수행되는 전계발광 디스플레이패널의 구동방법
JP4060282B2 (ja) * 2004-03-22 2008-03-12 三菱電機株式会社 レベル変換回路、およびレベル変換機能付シリアル/パラレル変換回路
TWI281673B (en) * 2005-02-21 2007-05-21 Au Optronics Corp Shift registers, display panels using same, and improving methods for leakage current
KR101157251B1 (ko) * 2005-06-28 2012-06-15 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20070005967A (ko) * 2005-07-05 2007-01-11 삼성전자주식회사 액정표시장치와, 이의 구동 장치 및 방법

Also Published As

Publication number Publication date
US7791374B2 (en) 2010-09-07
KR101468935B1 (ko) 2014-12-04
US20090184731A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
KR101879144B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
KR101957067B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
KR101957066B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
US9019256B2 (en) Shift register and display apparatus that addresses performance problems caused by transistor leakage current
KR101879145B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
KR102057824B1 (ko) 게이트 구동 회로 및 디스플레이 장치
US8686987B2 (en) Output circuit, data driver and display device
US8933919B2 (en) Liquid crystal panel driving circuit for display stabilization
JP3666423B2 (ja) 駆動回路
CN107731186A (zh) 一种控制电路、控制方法及显示装置
US11170720B2 (en) Display panel driving apparatus and driving method thereof
CN102915713A (zh) 一种栅极电压温度补偿电路及补偿方法、显示装置
JP2005114952A (ja) 液晶表示装置、電源回路および液晶表示装置の制御方法
US11341886B2 (en) Digital-to-analog converter circuit and data driver
US10692456B2 (en) Display driver and output buffer
CN111326104B (zh) 像素电路
KR20090077390A (ko) 선택적 프리차지를 위한 구동 회로 및 구동 회로 출력 제어방법
US8232842B1 (en) Output buffer
US20090295770A1 (en) Level shifter using latch circuit and driving circuit including the same in display device
KR100805566B1 (ko) 버퍼 및 이를 이용한 유기전계발광 표시장치
KR19990081272A (ko) 액정표시장치 소스 드라이버의 출력 구동회로
US8289302B2 (en) Output buffer circuit with enhanced slew rate
US10810922B2 (en) Device and method for driving display panel
US11527193B2 (en) Display driving apparatus
KR101418122B1 (ko) 인버터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 6