KR20090076048A - Template for forming solder bumps, method of manufacturing the template and method of inspecting solder bumps using the template - Google Patents

Template for forming solder bumps, method of manufacturing the template and method of inspecting solder bumps using the template Download PDF

Info

Publication number
KR20090076048A
KR20090076048A KR1020080001788A KR20080001788A KR20090076048A KR 20090076048 A KR20090076048 A KR 20090076048A KR 1020080001788 A KR1020080001788 A KR 1020080001788A KR 20080001788 A KR20080001788 A KR 20080001788A KR 20090076048 A KR20090076048 A KR 20090076048A
Authority
KR
South Korea
Prior art keywords
template
cavities
transparent substrate
openings
solder bumps
Prior art date
Application number
KR1020080001788A
Other languages
Korean (ko)
Inventor
박필규
Original Assignee
세크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세크론 주식회사 filed Critical 세크론 주식회사
Priority to KR1020080001788A priority Critical patent/KR20090076048A/en
Priority to PCT/KR2008/001971 priority patent/WO2009088123A1/en
Priority to TW097113856A priority patent/TWI360206B/en
Publication of KR20090076048A publication Critical patent/KR20090076048A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01093—Neptunium [Np]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

A template for forming solder bumps, a method for manufacturing the same, and a method for inspecting solder bumps by using the same are provided, which improve test process about the solder bump. In the transparent substrate(22) surface area, a plurality of cavities(22a) are formed. A plurality of openings(24a) expose cavities while being formed on the transparent substrate. The opaque film(24) is selected from the group consisting of metal, and metal-nitride and silicon nitride. The ratio of the thickness of cavity and the depth of the opaque film is 1:0.1-0.5. The opaque film is formed on the transparent substrate. The opaque film is partly removed and the surface areas of the transparent substrate are exposed. The surface areas of the exposed transparent substrate are removed and a plurality of cavities are formed.

Description

솔더 범프들을 형성하기 위한 템플릿, 이를 제조하는 방법 및 이를 이용하여 솔더 범프들을 검사하는 방법 {Template for forming solder bumps, method of manufacturing the template and method of inspecting solder bumps using the template}Template for forming solder bumps, a method of manufacturing the same and a method for manufacturing the solder bumps {Template for forming solder bumps, method of manufacturing the template and method of inspecting solder bumps using the template}

본 발명은 솔더 범프들을 형성하기 위한 템플릿, 이를 제조하는 방법 및 이를 이용하여 솔더 범프들을 검사하는 방법에 관한 것이다. 보다 상세하게는, 마이크로 전자 패키징(microelectronic packaging) 기술에서 솔더 범프들(solder bumps)을 형성하기 위한 캐버티들을 갖는 템플릿과 이를 제조하는 방법 및 이를 이용하여 상기 캐버티들 내에 형성된 솔더 범프들을 검사하는 방법에 관한 것이다.The present invention relates to a template for forming solder bumps, a method of making the same and a method of inspecting the solder bumps using the same. More specifically, in a microelectronic packaging technique, a template having cavities for forming solder bumps, a method of manufacturing the same, and a method of manufacturing the same, and inspecting solder bumps formed in the cavities using the same It is about a method.

최근 마이크로 전자 패키징 기술은 접속 방법에서 와이어 본딩으로부터 솔더 범프로 변화하고 있다. 솔더 범프를 이용하는 기술은 다양하게 알려져 있다. 예를 들면, 전기 도금, 솔더 페이스트 프린팅, 증발 탈수법, 솔더볼의 직접 부착 등이 알려져 있다.Recently, microelectronic packaging technology is changing from wire bonding to solder bumps in the connection method. Techniques for using solder bumps are variously known. For example, electroplating, solder paste printing, evaporative dehydration, direct attachment of solder balls, and the like are known.

특히, C4NP(controlled collapse chip connection new process) 기술은 낮은 비용으로 미세 피치를 구현할 수 있으며 반도체 장치의 신뢰도를 향상시킬 수 있다 는 장점으로 인해 크게 주목받고 있다. 상기 C4NP 기술의 예는 미합중국 특허 제5,607,099호, 제5,775,569호, 제6,025,258호, 등에 개시되어 있다.In particular, C4NP (controlled collapse chip connection new process) technology has attracted much attention due to the advantages that can realize a fine pitch at a low cost and improve the reliability of the semiconductor device. Examples of such C4NP technology are disclosed in US Pat. Nos. 5,607,099, 5,775,569, 6,025,258, and the like.

상기 C4NP 기술에 의하면, 구형의 솔더 범프들은 템플릿의 캐버티들 내에서 형성되며 상기 솔더 범프들은 웨이퍼의 범프 패드들 상에 열압착된다. 상기 범프 패드들은 웨이퍼 상에 형성된 반도체 칩의 금속 배선들과 연결되어 있으며, 상기 범프 패드들 상에는 UBM(under bump metallurgy) 패드들이 구비될 수 있다. 상기 UBM 패드들은 상기 솔더 범프들과 범프 패드들 사이에서 접착력을 향상시키기 위하여 제공될 수 있다.According to the C4NP technique, spherical solder bumps are formed in the cavities of the template and the solder bumps are thermocompressed onto the bump pads of the wafer. The bump pads are connected to metal wires of a semiconductor chip formed on a wafer, and under bump metallurgy (UBM) pads may be provided on the bump pads. The UBM pads may be provided to improve adhesion between the solder bumps and bump pads.

상기와 같이 솔더 범프들이 전달된 웨이퍼의 반도체 칩들은 다이싱 공정에 의해 개별화될 수 있다. 상기 개별화된 반도체 칩은 열압착 공정과 언더필(under fill) 공정을 통해 기판 상에 접합될 수 있으며, 이에 의해 플립칩이 제조될 수 있다.As described above, the semiconductor chips of the wafer to which the solder bumps are transferred may be individualized by a dicing process. The individualized semiconductor chip may be bonded onto a substrate through a thermocompression process and an under fill process, whereby a flip chip may be manufactured.

상기 솔더 범프들을 형성하기 위하여 상기 템플릿의 캐버티들 내에는 용융된 솔더가 주입될 수 있다. 상기 용융된 솔더의 주입을 위한 장치의 일 예는 미합중국 특허 제6,231,333호에 개시되어 있다. 상기 템플릿의 캐버티들 내에서 응고된 솔더들은 상기 템플릿을 가열함으로써 구형의 솔더 범프들로 형성될 수 있다.Molten solder may be injected into the cavities of the template to form the solder bumps. An example of an apparatus for injection of the molten solder is disclosed in US Pat. No. 6,231,333. Solders solidified in the cavities of the template may be formed into spherical solder bumps by heating the template.

도 1 및 도 2는 종래의 솔더 범프들을 형성하기 위한 템플릿을 설명하기 위한 단면도들이다.1 and 2 are cross-sectional views illustrating a template for forming conventional solder bumps.

도 1을 참조하면, 템플릿(10)의 표면 부위에는 솔더 범프들을 형성하기 위한 다수의 캐버티들(14)이 형성되어 있다. 상기 캐버티들(14)은 습식 식각에 의해 형 성될 수 있다. 구체적으로, 기판(12) 상에 다수의 개구들을 갖는 마스크를 형성하고, 상기 마스크를 이용하는 습식 식각에 의해 상기 캐버티들(14)이 형성될 수 있다. 상기 캐버티들(14)을 형성하는 방법의 일 예는 미합중국 특허 제6,332,569호에 개시되어 있다.Referring to FIG. 1, a plurality of cavities 14 for forming solder bumps are formed at a surface portion of the template 10. The cavities 14 may be formed by wet etching. Specifically, the cavities 14 may be formed by forming a mask having a plurality of openings on the substrate 12 and by wet etching using the mask. An example of how to form the cavities 14 is disclosed in US Pat. No. 6,332,569.

상기 캐버티들(14)은 구형의 솔더 범프들이 상기 캐버티들(14)의 중앙 부위에서 형성되도록 반구형을 갖는 것이 바람직하다. 그러나, 상기 마스크를 이용하는 습식 식각에 의해 각각의 캐버티들(14)의 저면이 측면보다 곡률 반경이 크게 형성되거나 평탄하게 형성될 수 있다. 즉, 상기 캐버티들(14)은 반원형보다는 반타원 형태의 단면 형상을 가질 수 있다. 이 경우, 도 2에 도시된 바와 같이 솔더 범프들(16)의 일부가 캐버티들(14)의 중앙 부위에 정확히 정렬되지 않을 수 있다. 상기와 같이 솔더 범프들(16)이 오정렬되는 경우, 상기 솔더 범프들(16)을 반도체 장치의 범프 패드들 상에 전달하는 과정에서 오정렬이 발생될 수 있다.The cavities 14 preferably have a hemispherical shape such that spherical solder bumps are formed at the central portion of the cavities 14. However, the bottom surface of each of the cavities 14 may have a larger radius of curvature or a flat surface than the side surface by wet etching using the mask. That is, the cavities 14 may have a cross-sectional shape of a semi-ellipse rather than a semi-circle. In this case, as shown in FIG. 2, some of the solder bumps 16 may not be exactly aligned with the central portion of the cavities 14. When the solder bumps 16 are misaligned as described above, misalignment may occur in the process of transferring the solder bumps 16 onto the bump pads of the semiconductor device.

한편, 상기 템플릿(10)은 광학적 검사를 위하여 투명 물질로 이루어질 수 있다. 상기 투명 템플릿(10)의 캐버티들(14)에 솔더 범프들(16)이 형성된 경우, 상기 솔더 범프들(16)이 정상적으로 정렬되었는지 검사하기가 용이하지 않다.Meanwhile, the template 10 may be made of a transparent material for optical inspection. When solder bumps 16 are formed in the cavities 14 of the transparent template 10, it is not easy to check whether the solder bumps 16 are normally aligned.

본 발명의 제1 목적은 솔더 범프 형성 공정을 개선할 수 있는 템플릿을 제공하는데 있다.It is a first object of the present invention to provide a template capable of improving a solder bump forming process.

본 발명의 제2 목적은 상술한 바와 같은 템플릿의 제조 방법을 제공하는데 있다.It is a second object of the present invention to provide a method for producing a template as described above.

본 발명의 제3 목적은 상술한 바와 같은 템플릿 상에 형성된 솔더 범프들을 검사하는 방법을 제공하는데 있다.It is a third object of the present invention to provide a method for inspecting solder bumps formed on a template as described above.

상기 제1 목적을 달성하기 위한 본 발명의 일 측면에 따른 템플릿은 표면 부위에 다수의 캐버티들이 형성된 투명 기판과, 상기 투명 기판 상에 형성되며 상기 캐버티들을 노출시키는 다수의 개구들을 갖는 불투명 막을 포함할 수 있다.A template according to an aspect of the present invention for achieving the first object is an opaque film having a transparent substrate having a plurality of cavities formed on a surface portion, and a plurality of openings formed on the transparent substrate and exposing the cavities. It may include.

본 발명의 실시예들에 따르면, 상기 불투명 막은 금속, 금속 질화물 또는 실리콘 질화물을 포함할 수 있다.According to embodiments of the present invention, the opaque film may include metal, metal nitride or silicon nitride.

본 발명의 실시예들에 따르면, 상기 캐버티들의 깊이와 상기 불투명 막의 두께 사이의 비는 약 1 : 0.1 내지 0.5 정도일 수 있다.According to embodiments of the present invention, the ratio between the depth of the cavities and the thickness of the opaque film may be about 1: 0.1 to 0.5.

상기 제2 목적을 달성하기 위한 본 발명의 다른 측면에 따른 템플릿의 형성 방법은 투명 기판 상에 불투명 막을 형성하는 단계와, 상기 불투명 막을 부분적으로 제거하여 상기 투명 기판의 표면 부위들을 노출시키는 다수의 개구들을 형성하는 단계와, 상기 노출된 투명 기판의 표면 부위들을 제거하여 다수의 캐버티들을 형성하는 단계를 포함할 수 있다.According to another aspect of the present invention, there is provided a method of forming a template, the method comprising: forming an opaque film on a transparent substrate, and partially removing the opaque film to expose surface portions of the transparent substrate. And forming a plurality of cavities by removing surface portions of the exposed transparent substrate.

상기 제2 목적을 달성하기 위한 본 발명의 또 다른 측면에 따른 템플릿의 형성 방법은 투명 기판 상에 불투명 막을 형성하는 단계와, 상기 불투명 막 상에 상기 불투명 막의 표면 부위들을 노출시키는 제1 개구들을 갖는 제1 식각 마스크를 형성하는 단계와, 상기 투명 기판의 표면 부위들을 노출시키는 제2 개구들을 형성하기 위하여 상기 제1 식각 마스크를 이용하는 식각 공정을 수행하여 상기 불투명 막을 부분적으로 제거하는 단계와, 상기 제1 식각 마스크를 제거하는 단계와, 상기 제2 개구들에 의해 노출된 상기 투명 기판의 표면 부위들을 부분적으로 노출시키는 제3 개구들을 갖는 제2 식각 마스크를 형성하는 단계와, 상기 투명 기판의 표면 부위들에 다수의 캐버티들을 형성하기 위하여 상기 제2 식각 마스크를 이용하는 식각 공정을 수행하여 상기 노출된 투명 기판의 표면 부위들을 제거하는 단계와, 상기 제2 식각 마스크를 제거하는 단계를 포함할 수 있다.A method of forming a template according to another aspect of the present invention for achieving the second object includes forming an opaque film on a transparent substrate, and having first openings exposing surface portions of the opaque film on the opaque film. Forming a first etch mask, performing an etching process using the first etch mask to form second openings exposing surface portions of the transparent substrate, and partially removing the opaque film; Removing an etch mask, forming a second etch mask having third openings that partially expose surface portions of the transparent substrate exposed by the second openings, and forming a surface portion of the transparent substrate; Performing an etching process using the second etching mask to form a plurality of cavities in the field; The method may include removing surface portions of the exposed transparent substrate, and removing the second etching mask.

본 발명의 실시예들에 따르면, 상기 제3 개구들은 상기 제2 개구들과 동심축 선상에 형성될 수 있다.According to embodiments of the present invention, the third openings may be formed coaxially with the second openings.

본 발명의 실시예들에 따르면, 상기 제3 개구들은 상기 제2 개구들보다 작은 폭을 가질 수 있다.According to embodiments of the present invention, the third openings may have a smaller width than the second openings.

본 발명의 실시예들에 따르면, 상기 제2 개구들은 상기 캐버티들과 동일한 폭을 가질 수 있다.According to embodiments of the present invention, the second openings may have the same width as the cavities.

본 발명의 실시예들에 따르면, 상기 불투명 막은 금속, 금속 질화물 또는 실리콘 질화물을 포함할 수 있다.According to embodiments of the present invention, the opaque film may include metal, metal nitride or silicon nitride.

본 발명의 실시예들에 따르면, 상기 투명 기판과 불투명 기판 사이에 접착막이 추가적으로 형성될 수 있다.According to embodiments of the present invention, an adhesive film may be additionally formed between the transparent substrate and the opaque substrate.

상기 제3 목적을 달성하기 위한 본 발명의 또 다른 측면에 따르면, 표면 부위에 다수의 캐버티들이 형성된 투명 기판과 상기 캐버티들을 노출시키는 개구들을 갖는 불투명 막을 포함하는 템플릿을 이용하여 형성된 솔더 범프들을 검사하는 방법에 있어서, 상기 템플릿 상으로 광을 조사하는 단계와, 상기 템플릿을 통해 투과된 광을 검출하는 단계와, 상기 검출된 광을 분석하여 상기 캐버티들 내에 상기 솔더 범프들이 정상적으로 형성되어 있는지를 확인하는 단계가 수행될 수 있다.According to another aspect of the present invention for achieving the third object, the solder bumps formed by using a template comprising a transparent substrate having a plurality of cavities formed in the surface portion and an opaque film having openings exposing the cavities An inspection method, comprising: irradiating light onto the template, detecting light transmitted through the template, and analyzing the detected light to determine whether the solder bumps are normally formed in the cavities. Checking may be performed.

본 발명의 실시예들에 따르면, 상기 검출된 광으로부터 이미지를 생성하고 상기 이미지의 규칙성으로부터 상기 솔더 범프들이 정상적으로 형성되어 있는지를 확인할 수 있다.According to embodiments of the present invention, it is possible to generate an image from the detected light and to check whether the solder bumps are normally formed from the regularity of the image.

본 발명의 실시예들에 따르면, 상기 검출된 광의 프로파일을 생성하고 상기 광 프로파일의 피크값들의 변화로부터 상기 솔더 범프들이 정상적으로 형성되어 있는지를 확인할 수 있다.According to embodiments of the present invention, it is possible to generate the profile of the detected light and check whether the solder bumps are normally formed from the change of peak values of the light profile.

상술한 바와 같은 본 발명의 실시예들에 따르면, 솔더 범프들을 형성하기 위한 템플릿은 다수의 캐버티들을 갖는 투명 기판과 상기 캐버티들을 노출시키는 개구들을 갖는 불투명 막을 포함할 수 있다. 상기 불투명 막은 용융된 솔더를 주입하기 위한 노즐과 상기 템플릿 사이에서의 상대적인 미끄러짐 운동 중에 상기 투명 기판을 보호할 수 있다. 따라서, 상기 템플릿의 수명이 크게 연장될 수 있다.According to embodiments of the present invention as described above, the template for forming solder bumps may include a transparent substrate having a plurality of cavities and an opaque film having openings exposing the cavities. The opaque film can protect the transparent substrate during relative sliding motion between the template and the nozzle for injecting molten solder. Thus, the life of the template can be greatly extended.

또한, 상기 불투명 막의 개구들은 상기 캐버티들의 측면들을 연장시킬 수 있으므로 보다 반구형에 가까운 캐버티들을 얻을 수 있으며, 상기 불투명 막은 상기 투명 기판보다 낮은 젖음 특성(wettability)을 가질 수 있다. 따라서, 솔더 범프들의 형성 공정에서 불량률을 충분히 감소시킬 수 있다. 추가적으로, 상기 솔더 범프들의 주변 부위들, 즉 상기 캐버티들의 가장자리 부위들을 통해 광을 투과시킬 수 있으므로 상기 솔더 범프들에 대한 검사 공정이 충분히 개선될 수 있다.In addition, the openings of the opaque film can extend sides of the cavities, so that cavities closer to hemispherical shape can be obtained, and the opaque film can have lower wettability than the transparent substrate. Therefore, the defective rate can be sufficiently reduced in the process of forming solder bumps. In addition, the inspection process for the solder bumps can be sufficiently improved since light can be transmitted through the peripheral portions of the solder bumps, that is, the edge portions of the cavities.

이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 구성 요소 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 요소들을 추가적으로 구비할 수 있으며, 특정 요소가 다른 구성 요소 또는 장치 상에 위치하는 것으로 언급되는 경우, 상기 다른 구성 요소 또는 장치 상에 직접 배치되거나 그들 사이에 추가적인 요소가 개재될 수 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following embodiments and may be implemented in other forms. The embodiments introduced herein are provided to make the disclosure more complete and to fully convey the spirit and features of the invention to those skilled in the art. In the drawings, the thicknesses of individual devices or components and regions are exaggerated for clarity of the invention, and each device may additionally include various additional elements not described herein, and specific elements Is said to be located on another component or device, it may be placed directly on the other component or device, or an additional element may be interposed therebetween.

도 3은 본 발명의 일 실시예에 따른 용융된 솔더의 주입을 위한 템플릿을 설명하기 위한 개략적인 단면도이다.3 is a schematic cross-sectional view for explaining a template for injection of molten solder according to an embodiment of the present invention.

도 3을 참조하면, 용융된 솔더를 주입하기 위한 템플릿(20)은 투명 기판(22) 과 불투명 막(24)을 포함할 수 있다. 상기 투명 기판(22)은 실리콘 산화물로 이루어진 유리 기판일 수 있다. 예를 들면, 상기 투명 기판(22)은 BSG(boron silicate glass), PSG(phosphor silicate glass), BPSG(boro-phosphor silicate glass), 등과 같은 실리콘 산화물을 포함할 수 있다.Referring to FIG. 3, the template 20 for injecting molten solder may include a transparent substrate 22 and an opaque film 24. The transparent substrate 22 may be a glass substrate made of silicon oxide. For example, the transparent substrate 22 may include silicon oxide such as boron silicate glass (BSG), phosphor silicate glass (PSG), boro-phosphor silicate glass (BPSG), or the like.

상기 불투명 막(24)은 금속 또는 금속 질화물을 포함할 수 있다. 상기 불투명 막(24)을 위해 사용될 수 있는 금속의 예는 몰리브덴, 텅스텐, 티타늄, 구리, 알루미늄 등을 포함할 수 있다.The opaque film 24 may comprise metal or metal nitride. Examples of metals that may be used for the opaque film 24 may include molybdenum, tungsten, titanium, copper, aluminum, and the like.

본 발명의 다른 실시예에 따르면, 상기 불투명 막은 실리콘 질화물(Si3N4)을 포함할 수 있다.According to another embodiment of the present invention, the opaque film may include silicon nitride (Si 3 N 4 ).

본 발명의 또 다른 실시예에 따르면, 상기 불투명 막(24)은 폴리머를 포함할 수도 있다. 예를 들면, 상기 불투명 막(24)은 폴리이미드(polyimide)를 포함할 수 있다.According to another embodiment of the invention, the opaque membrane 24 may comprise a polymer. For example, the opaque film 24 may include polyimide.

본 발명의 또 다른 실시예에 따르면, 상기 투명 기판(22)과 불투명 막(24) 사이에는 접착막이 추가적으로 구비될 수 있다. 예를 들면, 크롬막이 접착막으로서 사용될 수 있다.According to another embodiment of the present invention, an adhesive film may be additionally provided between the transparent substrate 22 and the opaque film 24. For example, a chromium film can be used as the adhesive film.

상기 투명 기판(22)의 표면 부위에는 상기 융용된 솔더가 주입되기 위한 다수의 캐버티들(22a)이 형성되어 있으며, 상기 불투명 막(24)에는 상기 캐버티들(22a)을 노출시키는 다수의 개구들(24a)이 형성되어 있다. 즉, 상기 캐버티들(22a)은 상기 개구들(24a)을 통해 상방으로 연장할 수 있다. 결과적으로, 상기 캐버티들(22a)은 상기 개구들(24a)에 의해 보다 반구형에 가까운 형태를 가질 수 있다.A plurality of cavities 22a for injecting the molten solder are formed in the surface portion of the transparent substrate 22, and a plurality of cavities 22a for exposing the cavities 22a are formed in the opaque film 24. Openings 24a are formed. That is, the cavities 22a may extend upward through the openings 24a. As a result, the cavities 22a may have a shape closer to hemispherical shape by the openings 24a.

도 4 내지 도 7은 도 3에 도시된 템플릿을 제조하는 방법을 설명하기 위한 개략적인 단면도들이다.4 to 7 are schematic cross-sectional views for describing a method of manufacturing the template shown in FIG. 3.

도 4를 참조하면, 투명 기판(200) 상에는 불투명 막(210)이 형성될 수 있다. 예를 들면, 금속막이 투명 기판(200)으로서 사용되는 유리 기판 상에 형성될 수 있다. 상기 불투명 막(210) 상에는 제1 마스크 층(미도시)이 형성될 수 있다. 상기 불투명 막이 금속 또는 금속 질화물을 포함하는 경우, 상기 제1 마스크 층은 폴리실리콘, 실리콘 질화물, 등을 포함할 수 있다. 상기와 다르게, 상기 불투명 막이 실리콘 질화물을 포함하는 경우, 상기 제1 마스크 층은 폴리실리콘, 금속 또는 금속 질화물을 포함할 수 있다.Referring to FIG. 4, an opaque film 210 may be formed on the transparent substrate 200. For example, a metal film may be formed on the glass substrate used as the transparent substrate 200. A first mask layer (not shown) may be formed on the opaque film 210. When the opaque film includes a metal or metal nitride, the first mask layer may include polysilicon, silicon nitride, or the like. Unlike the above, when the opaque film includes silicon nitride, the first mask layer may include polysilicon, metal or metal nitride.

상기 제1 마스크 층 상에는 제1 포토레지스트 패턴(미도시)이 형성될 수 있으며, 상기 제1 포토레지스트 패턴을 식각 마스크로서 이용하는 식각 공정에 의해 상기 제1 마스크 층이 패터닝될 수 있다. 즉, 상기 제1 마스크 층은 상기 식각 공정에 의해 부분적으로 제거될 수 있으며, 그 결과로서 상기 불투명 막(210) 상에는 상기 불투명 막(210)의 표면 부위들을 노출시키는 제1 개구들(222)을 갖는 제1 식각 마스크(220)가 형성될 수 있다.A first photoresist pattern (not shown) may be formed on the first mask layer, and the first mask layer may be patterned by an etching process using the first photoresist pattern as an etching mask. That is, the first mask layer may be partially removed by the etching process, and as a result, the first openings 222 exposing the surface portions of the opaque film 210 are exposed on the opaque film 210. The first etching mask 220 may be formed.

상기 제1 포토레지스트 패턴은 통상의 포토리소그래피 공정을 통해 형성될 수 있으며, 상기 제1 식각 마스크(220)를 형성한 후 애싱 및/또는 스트립 공정에 의해 제거될 수 있다.The first photoresist pattern may be formed through a conventional photolithography process, and may be removed by an ashing and / or stripping process after forming the first etching mask 220.

도 5를 참조하면, 상기 제1 식각 마스크(220)를 이용하는 식각 공정에 의해 상기 불투명 막(210)에는 상기 투명 기판(200)의 표면 부위들을 노출시키는 다수의 제2 개구들(212)이 형성될 수 있으며, 상기 제1 식각 마스크(220)는 상기 제2 개구들(212)을 형성한 후 습식 식각에 의해 제거될 수 있다.Referring to FIG. 5, a plurality of second openings 212 are formed in the opaque film 210 to expose surface portions of the transparent substrate 200 by an etching process using the first etching mask 220. The first etching mask 220 may be removed by wet etching after forming the second openings 212.

본 발명의 다른 실시예에 따르면, 상기 투명 기판(200)과 상기 불투명 막(210) 사이에 접착막이 형성되는 경우, 상기 제1 식각 마스크(220)를 이용하는 식각 공정에 의해 상기 투명 기판(200)의 표면 부위들이 노출되도록 상기 접착막 부위들이 부분적으로 제거될 수 있다.According to another embodiment of the present invention, when the adhesive film is formed between the transparent substrate 200 and the opaque film 210, the transparent substrate 200 by an etching process using the first etching mask 220 The adhesive film portions may be partially removed to expose the surface portions of the film.

도 6을 참조하면, 상기 제2 개구들(212)을 갖는 불투명 막(210) 및 상기 제2 개구들(212)에 의해 노출된 투명 기판(200)의 표면 부위들 상에는 제2 마스크 층(미도시)이 형성될 수 있으며, 상기 제2 마스크 층 상에는 제2 포토레지스트 패턴(미도시)이 형성될 수 있다. 상기 제2 마스크 층은 폴리실리콘, 실리콘 질화물 등을 포함할 수 있다.Referring to FIG. 6, a second mask layer (not shown) is formed on the opaque film 210 having the second openings 212 and the surface portions of the transparent substrate 200 exposed by the second openings 212. ) May be formed, and a second photoresist pattern (not shown) may be formed on the second mask layer. The second mask layer may include polysilicon, silicon nitride, or the like.

상기 제2 마스크 층은 상기 제2 포토레지스트 패턴을 식각 마스크로서 이용하는 식각 공정을 통해 패터닝될 수 있으며, 이에 따라 상기 불투명 막(210) 및 상기 제2 개구들(212)에 의해 한정된 투명 기판 상에는 제3 개구들(232)을 갖는 제2 식각 마스크(230)가 형성될 수 있다.The second mask layer may be patterned through an etching process using the second photoresist pattern as an etching mask, thus forming a second mask layer on the transparent substrate defined by the opaque film 210 and the second openings 212. A second etching mask 230 having three openings 232 may be formed.

상기 제3 개구들(232)은 상기 제2 개구들(212)에 의해 한정된 상기 투명 기판(200)의 표면 부위들을 부분적으로 노출시킬 수 있다. 특히, 상기 제3 개구들(232)은 상기 제2 개구들(212)과 동심축 선 상에 배치될 수 있으며, 상기 제3 개 구들(232)은 상기 제2 개구들(212)보다 작은 폭 또는 직경을 가질 수 있다.The third openings 232 may partially expose surface portions of the transparent substrate 200 defined by the second openings 212. In particular, the third openings 232 may be disposed coaxially with the second openings 212, and the third openings 232 may be smaller in width than the second openings 212. Or diameter.

한편, 상기 제2 포토레지스트 패턴은 상기 제2 식각 마스크(230)를 형성한 후 애싱 및/또는 스트립 공정에 의해 제거될 수 있다.The second photoresist pattern may be removed by an ashing and / or stripping process after forming the second etching mask 230.

도 7을 참조하면, 상기 제3 개구들(232)에 의해 노출된 투명 기판(200)의 표면 부위들은 상기 제2 식각 마스크(230)를 이용하는 식각 공정에 의해 제거될 수 있다. 예를 들면, 상기 노출된 투명 기판(200)의 표면 부위들은 불산 수용액을 이용한 습식 식각에 의해 제거될 수 있으며, 이에 의해 상기 투명 기판(200)의 표면 부위들에는 다수의 캐버티들(202)이 형성될 수 있다. 상기 캐버티들(202)을 형성하기 위한 습식 식각은 상기 캐버티들(202)의 폭 또는 직경이 상기 제2 개구들(212)의 폭 또는 직경과 동일하게 되도록 수행될 수 있다.Referring to FIG. 7, surface portions of the transparent substrate 200 exposed by the third openings 232 may be removed by an etching process using the second etching mask 230. For example, surface portions of the exposed transparent substrate 200 may be removed by wet etching using hydrofluoric acid solution, whereby a plurality of cavities 202 may be formed on the surface portions of the transparent substrate 200. This can be formed. Wet etching for forming the cavities 202 may be performed such that the width or diameter of the cavities 202 is the same as the width or diameter of the second openings 212.

상기 투명 기판(200)의 노출된 부위들은 식각액에 의해 등방성으로 제거되므로 도시된 바와 같이 반타원 형태의 단면 형상을 가질 수 있다. 그러나, 상기 투명 기판(200)의 캐버티들(202)은 상기 불투명 막(210)의 제2 개구들(212)을 통해 상방으로 연장될 수 있으므로, 상기 캐버티들(202)과 제2 개구들(212)은 전체적으로 반구 형상을 가질 수 있다. 상기와 같이 캐버티들(202)과 제2 개구들(212)을 반구형으로 형성하기 위하여 상기 캐버티들(202)의 깊이와 상기 불투명 막(210)의 두께 사이의 비는 약 1 : 0.1 내지 0.5 정도에서 결정될 수 있다.Since the exposed portions of the transparent substrate 200 are isotropically removed by the etchant, the transparent substrate 200 may have a semi-elliptic cross-sectional shape as shown. However, the cavities 202 of the transparent substrate 200 may extend upward through the second openings 212 of the opaque film 210, and thus the cavities 202 and the second openings. The fields 212 may have a hemispherical shape as a whole. As described above, the ratio between the depth of the cavities 202 and the thickness of the opaque film 210 is about 1: 0.1 to form the hemispherical cavities 202 and the second openings 212. It can be determined at about 0.5.

상기 캐버티들(202)을 형성하기 위한 식각 공정을 수행한 후 상기 제2 식각 마스크(230)는 습식 식각에 의해 제거될 수 있다.After performing an etching process for forming the cavities 202, the second etching mask 230 may be removed by wet etching.

상기와 같이 제조된 템플릿의 캐버티들(202) 내에는 솔더 범프들이 형성될 수 있다. 상기 솔더 범프들은 인젝션 노즐을 이용하여 용융된 솔더를 상기 캐버티들(202)에 충진한 후, 리플로우 공정을 수행함으로써 형성될 수 있다.Solder bumps may be formed in the cavities 202 of the template manufactured as described above. The solder bumps may be formed by filling molten solder in the cavities 202 using an injection nozzle and then performing a reflow process.

도 8 내지 도 10은 도 3에 도시된 템플릿의 캐버티들 내에 솔더 범프들을 형성하는 방법을 설명하기 위한 개략적인 단면도들이다.8 through 10 are schematic cross-sectional views illustrating a method of forming solder bumps in cavities of the template shown in FIG. 3.

도 8 내지 도 10을 참조하면, 템플릿(20)은 척(미도시) 상에 배치될 수 있다. 상기 템플릿(20)은 다수의 캐버티들(22a)을 포함하는 투명 기판(22)과 상기 캐버티들(22a)을 노출시키는 다수의 개구들(24a)을 갖는 불투명 막(24)을 포함할 수 있다.8 to 10, the template 20 may be disposed on a chuck (not shown). The template 20 may include an opaque film 24 having a transparent substrate 22 comprising a plurality of cavities 22a and a plurality of openings 24a exposing the cavities 22a. Can be.

상기 캐버티들(22a)에 용융된 솔더(310)를 제공하기 위한 노즐(300)이 상기 템플릿(20)의 표면 상에 배치될 수 있다. 이때, 상기 노즐(300)은 솔더 물질의 용융점 이상의 온도로 가열될 수 있다. 상기 용융된 솔더(310)는 주석(Sn), 은(Ag), 구리(Cu), 비스무트(Bi), 인듐(In), 등을 포함할 수 있으며, 이들은 단독 또는 조합의 형태로 사용될 수 있다.A nozzle 300 for providing molten solder 310 to the cavities 22a may be disposed on the surface of the template 20. In this case, the nozzle 300 may be heated to a temperature above the melting point of the solder material. The molten solder 310 may include tin (Sn), silver (Ag), copper (Cu), bismuth (Bi), indium (In), and the like, which may be used alone or in combination. .

상기 템플릿(20)은 솔더 물질의 용융점보다 낮은 온도로 가열될 수 있다. 특히, 상기 템플릿(20)은 상기 노즐(300)의 온도보다 약 3℃ 내지 10℃ 정도 낮은 온도, 예를 들면, 약 5℃ 정도 낮은 온도로 가열될 수 있다. 상기 템플릿(20)이 충분히 가열되지 않을 경우 상기 템플릿(20) 상에 위치되는 노즐(300)의 온도가 변화될 수 있으며, 상기 템플릿(20)의 온도가 과도하게 높은 경우 상기 캐버티들(22a) 및 개구들(24a)에 충진된 용융된 솔더(320)가 응고되지 않을 수 있다.The template 20 may be heated to a temperature lower than the melting point of the solder material. In particular, the template 20 may be heated to a temperature about 3 ° C to about 10 ° C lower than the temperature of the nozzle 300, for example, about 5 ° C. When the template 20 is not sufficiently heated, the temperature of the nozzle 300 positioned on the template 20 may change, and when the temperature of the template 20 is excessively high, the cavities 22a ) And the molten solder 320 filled in the openings 24a may not solidify.

상기 노즐(300)이 상기 템플릿(20) 상에 배치된 후 상기 템플릿(20)과 노 즐(300) 사이에서 상대적인 미끄러짐 운동이 제공될 수 있으며, 이에 따라 상기 템플릿(20)의 캐버티들(22a) 및 개구들(24a)에는 용융된 솔더(310)가 순차적으로 충진될 수 있다. 상기 용융된 솔더(310)는 상기 노즐(300)의 내부와 외부 사이의 차압에 의해 상기 캐버티들(22a) 및 개구들(24a)에 충진될 수 있다. 상기 캐버티들(22a) 및 개구들(24a)에 용융된 솔더(310)가 충진된 후 상기 템플릿(20)의 온도가 상기 솔더 물질의 용융점보다 낮기 때문에 상기 캐버티들(22a) 및 개구들(24a)에 충진된 용융된 솔더(320)는 곧바로 응고될 수 있다.After the nozzle 300 is disposed on the template 20, a relative sliding motion may be provided between the template 20 and the nozzle 300, and thus the cavities (of the template 20) may be provided. 22a) and the openings 24a may be sequentially filled with the molten solder 310. The molten solder 310 may be filled in the cavities 22a and the openings 24a by a differential pressure between the inside and the outside of the nozzle 300. After the molten solder 310 is filled in the cavities 22a and the openings 24a, the cavities 22a and the openings are lower because the temperature of the template 20 is lower than the melting point of the solder material. The molten solder 320 filled in 24a may immediately solidify.

상기 캐버티들(22a) 및 개구들(24a)에 상기 용융된 솔더(310)를 주입하기 위하여 노즐(300)과 템플릿(20) 사이에서 상대적인 미끄러짐 운동이 제공되는 동안 상기 투명 기판(22)의 표면 부위는 상기 불투명 막(24)에 의해 충분히 보호될 수 있다. 따라서, 상기 템플릿(20)의 수명이 연장될 수 있다.Of the transparent substrate 22 while a relative sliding motion is provided between the nozzle 300 and the template 20 to inject the molten solder 310 into the cavities 22a and the openings 24a. The surface area can be sufficiently protected by the opaque membrane 24. Therefore, the lifespan of the template 20 can be extended.

상기 캐버티들(22a) 및 개구들(24a) 내에서 응고된 솔더들(320)은 상기 템플릿(20)을 리플로우 온도로 가열함으로써 용융될 수 있으며, 표면 장력에 의해 구형의 솔더 범프들(330)로 형성될 수 있다. 상기 솔더 범프들(330)을 형성하기 위한 리플로우 공정을 수행하는 동안 상기 불투명 막(24)의 젖음 특성이 상기 투명 기판(22)보다 좋지 않으므로 상기 캐버티들(22a) 및 개구들(24a) 내에서 용융된 솔더(320)가 상기 개구들(24a)의 측면들로부터 용이하게 떨어질 수 있다. 즉, 상기 불투명 막(24)의 열악한 젖음 특성에 의해 상기 캐버티들(22a) 및 개구들(24a) 내에서 용이하게 구형의 솔더 범프들(330)이 형성될 수 있다. 또한, 상기 솔더 범프들(330)은 상기 캐버티들(22a)의 중앙 부위들 상에 정렬될 수 있으며, 이에 따라 상기 솔더 범프들(330)의 불량률이 충분히 감소될 수 있다.The solidified solders 320 in the cavities 22a and the openings 24a may be melted by heating the template 20 to a reflow temperature, and spherical solder bumps may be formed by surface tension ( 330 may be formed. During the reflow process to form the solder bumps 330, the wettability of the opaque film 24 is worse than that of the transparent substrate 22, so the cavities 22a and the openings 24a are not. The molten solder 320 can easily fall off from the sides of the openings 24a. That is, spherical solder bumps 330 may be easily formed in the cavities 22a and the openings 24a due to the poor wettability of the opaque film 24. In addition, the solder bumps 330 may be aligned on the central portions of the cavities 22a, so that the defect rates of the solder bumps 330 may be sufficiently reduced.

상기와 같이 솔더 범프들(330)을 형성한 후, 상기 캐버티들(22a) 내에서 솔더 범프들(330)이 정상적으로 형성되었는지를 확인하기 위한 광학적 검사 공정이 수행될 수 있다.After the solder bumps 330 are formed as described above, an optical inspection process may be performed to check whether the solder bumps 330 are normally formed in the cavities 22a.

도 11은 도 3에 도시된 템플릿의 캐버티들 내에 형성된 솔더 범프들을 검사하는 방법을 설명하기 위한 개략도이다.FIG. 11 is a schematic diagram illustrating a method of inspecting solder bumps formed in cavities of the template shown in FIG. 3.

도 11을 참조하면, 다수의 솔더 범프들(330a, 300b, 300c)이 형성된 템플릿(20)의 하부에는 광원(400)이 배치될 수 있다. 상기 템플릿(20)은 다수의 캐버티들(22a)이 형성된 투명 기판(22)과 상기 캐버티들(22a)을 노출시키는 개구들(24a)이 형성된 불투명 막(24)을 포함할 수 있다. 상기 광원(400)으로는 발광 다이오드, 수은 램프, 등이 사용될 수 있다.Referring to FIG. 11, a light source 400 may be disposed below the template 20 on which the solder bumps 330a, 300b, and 300c are formed. The template 20 may include a transparent substrate 22 having a plurality of cavities 22a and an opaque film 24 having openings 24a exposing the cavities 22a. A light emitting diode, a mercury lamp, or the like may be used as the light source 400.

상기 광원(400)으로부터 조사된 광은 상기 템플릿(20)을 통해 상기 템플릿(20)의 상부에 배치된 검출부(410)에 의해 검출될 수 있다. 상기 검출부(410)는 상기 템플릿(20)을 통해 투과된 광을 검출하며 상기 검출된 광으로부터 이미지 또는 상기 투과된 광의 프로파일을 생성할 수 있다.Light irradiated from the light source 400 may be detected by the detector 410 disposed on the template 20 through the template 20. The detector 410 may detect light transmitted through the template 20 and generate an image or a profile of the transmitted light from the detected light.

구체적으로, 상기 광원(400)으로부터 조사된 광은 도시된 바와 같이 템플릿(20)의 캐버티들(22a)을 통과하여 상기 검출부(410)에 의해 검출될 수 있다. 특히, 상기 조사된 광은 상기 솔더 범프들(330a, 300b, 300c)의 주변 부위들, 즉 솔더 범프들(330a, 300b, 300c)이 형성된 캐버티들(22a)의 가장자리 부위들을 통과할 수 있다.Specifically, the light irradiated from the light source 400 may be detected by the detector 410 through the cavities 22a of the template 20 as shown. In particular, the irradiated light may pass through peripheral portions of the solder bumps 330a, 300b and 300c, that is, edge portions of the cavities 22a in which the solder bumps 330a, 300b and 300c are formed. .

정상적으로 형성된 솔더 범프(300a)의 경우, 상기 솔더 범프(300a)의 주변 부위를 통해 투과된 광으로부터 생성된 이미지는 링 형태를 가질 수 있다. 그러나, 비정상적으로 형성된 솔더 범프(300b, 300c), 예를 들면 솔더 범프(300b, 300c)가 캐버티의 중심 부위로부터 이격된 위치에 형성된 경우, 상기 솔더 범프(300b, 300c)의 주변 부위를 통해 투과된 광으로부터 생성된 이미지는 오픈된 링의 형태, 즉“C”자 형태를 가질 수 있다. 또한, 상기 비정상적으로 형성된 솔더 범프(300b, 300c)의 주변 부위를 통과한 광으로부터 생성된 이미지는 링의 형태를 가질 수 있으나, 그 폭이 일정하지 않을 수 있다.In the case of the normally formed solder bump 300a, the image generated from the light transmitted through the peripheral portion of the solder bump 300a may have a ring shape. However, when the abnormally formed solder bumps 300b and 300c, for example, the solder bumps 300b and 300c are formed at a position spaced apart from the center portion of the cavity, the solder bumps 300b and 300c are formed through the peripheral portions of the solder bumps 300b and 300c. The image generated from the transmitted light may have the form of an open ring, ie a “C” shape. In addition, the image generated from the light passing through the peripheral portions of the abnormally formed solder bumps 300b and 300c may have a ring shape, but the width thereof may not be constant.

상기와는 다르게, 정상적인 솔더 범프(300a)의 주변 부위를 통해 투과된 광으로부터 얻어진 프로파일은 두 개의 동일한 피크값들을 가질 수 있으나, 비정상적인 솔더 범프(300b, 300c)의 주변 부위를 통해 투과된 광으로부터 얻어진 프로파일은 하나의 피크값 또는 서로 다른 두 개의 피크값들을 가질 수 있다. 즉, 상기 솔더 범프들(300a, 300b, 300c)이 정상적으로 형성되어 있는지는 상기 광 프로파일이 갖는 피크값들의 변화로부터 확인될 수 있다.Unlike the above, a profile obtained from light transmitted through the peripheral portion of the normal solder bump 300a may have two equal peak values, but from a light transmitted through the peripheral portion of the abnormal solder bumps 300b and 300c. The profile obtained can have one peak value or two different peak values. That is, whether the solder bumps 300a, 300b, and 300c are normally formed may be confirmed from a change in peak values of the light profile.

결과적으로, 상기 템플릿(20)을 통해 투과된 광으로부터 생성된 이미지 또는 상기 투과된 광의 프로파일이 갖는 규칙성을 분석함으로써 솔더 범프들(300a, 300b, 300c)이 상기 템플릿(20)의 캐버티들(22a) 및 개구들(24a) 내에서 정상적으로 형성되었는지를 확인할 수 있다.As a result, the solder bumps 300a, 300b, 300c are formed into cavities of the template 20 by analyzing the regularity of the image generated from the light transmitted through the template 20 or the profile of the transmitted light. It can be confirmed whether it is normally formed in the 22a and the openings 24a.

도시된 바에 의하면, 상기 광원(400)이 템플릿(20)의 하부에 배치되고 상기 검출부(410)가 상기 템플릿(20)의 상부에 배치되어 있으나, 상기한 바와 반대의 배 치 관계를 가질 수도 있다.As shown, although the light source 400 is disposed below the template 20 and the detector 410 is disposed above the template 20, the light source 400 may have an arrangement relationship opposite to that described above. .

상술한 바와 같은 본 발명의 실시예들에 따르면, 솔더 범프들을 형성하기 위한 템플릿은 다수의 캐버티들을 갖는 투명 기판과 상기 캐버티들을 노출시키는 개구들을 갖는 불투명 막을 포함할 수 있다.According to embodiments of the present invention as described above, the template for forming solder bumps may include a transparent substrate having a plurality of cavities and an opaque film having openings exposing the cavities.

상기 불투명 막은 용융된 솔더를 주입하기 위한 노즐과 상기 템플릿 사이에서의 상대적인 미끄러짐 운동 중에 상기 투명 기판을 보호할 수 있다. 따라서, 상기 템플릿의 수명이 크게 연장될 수 있다.The opaque film can protect the transparent substrate during relative sliding motion between the template and the nozzle for injecting molten solder. Thus, the life of the template can be greatly extended.

또한, 상기 불투명 막의 개구들은 상기 캐버티들의 측면들을 연장시킬 수 있으므로 보다 반구형에 가까운 캐버티들을 얻을 수 있으며, 상기 불투명 막은 상기 투명 기판보다 낮은 젖음 특성을 가질 수 있다. 따라서, 솔더 범프들의 형성 공정에서 불량률을 충분히 감소시킬 수 있다.In addition, the openings of the opaque film can extend the sides of the cavities, so that cavities closer to hemispherical shape can be obtained, and the opaque film can have lower wettability than the transparent substrate. Therefore, the defective rate can be sufficiently reduced in the process of forming solder bumps.

추가적으로, 상기 솔더 범프들의 주변 부위들을 통해 광을 투과시킬 수 있으므로 상기 솔더 범프들에 대한 검사 공정이 충분히 개선될 수 있다.In addition, since the light can be transmitted through the peripheral portions of the solder bumps, the inspection process for the solder bumps can be sufficiently improved.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

도 1 및 도 2는 종래의 솔더 범프들을 형성하기 위한 템플릿을 설명하기 위한 단면도들이다.1 and 2 are cross-sectional views illustrating a template for forming conventional solder bumps.

도 3은 본 발명의 일 실시예에 따른 용융된 솔더의 주입을 위한 템플릿을 설명하기 위한 개략적인 단면도이다.3 is a schematic cross-sectional view for explaining a template for injection of molten solder according to an embodiment of the present invention.

도 4 내지 도 7은 도 3에 도시된 템플릿을 제조하는 방법을 설명하기 위한 개략적인 단면도들이다.4 to 7 are schematic cross-sectional views for describing a method of manufacturing the template shown in FIG. 3.

도 8 내지 도 10은 도 3에 도시된 템플릿의 캐버티들 내에 솔더 범프들을 형성하는 방법을 설명하기 위한 개략적인 단면도들이다.8 through 10 are schematic cross-sectional views illustrating a method of forming solder bumps in cavities of the template shown in FIG. 3.

도 11은 도 3에 도시된 템플릿의 캐버티들 내에 형성된 솔더 범프들을 검사하는 방법을 설명하기 위한 개략도이다.FIG. 11 is a schematic diagram illustrating a method of inspecting solder bumps formed in cavities of the template shown in FIG. 3.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20 : 템플릿 22, 200 : 투명 기판20: template 22, 200: transparent substrate

22a, 202 : 캐버티 24, 210 : 불투명 막22a, 202: cavity 24, 210: opaque membrane

24a : 개구 212 : 제2 개구24a: opening 212: second opening

220 : 제1 식각 마스크 222 : 제1 개구220: first etching mask 222: first opening

230 : 제2 식각 마스크 232 : 제3 개구230: second etching mask 232: third opening

300 : 노즐 310, 320 : 용융된 솔더300: nozzle 310, 320: molten solder

330 : 솔더 범프 400 : 광원330 solder bump 400 light source

410 : 검출부410: detection unit

Claims (13)

표면 부위에 다수의 캐버티들이 형성된 투명 기판; 및A transparent substrate having a plurality of cavities formed at a surface portion thereof; And 상기 투명 기판 상에 형성되며 상기 캐버티들을 노출시키는 다수의 개구들을 갖는 불투명 막을 포함하는 솔더 범프들을 형성하기 위한 템플릿.A template for forming solder bumps comprising an opaque film formed on the transparent substrate and having a plurality of openings exposing the cavities. 제1항에 있어서, 상기 불투명 막은 금속, 금속 질화물 및 실리콘 질화물로 이루어진 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 솔더 범프들을 형성하기 위한 템플릿.The template for forming solder bumps of claim 1 wherein the opaque film comprises any one selected from the group consisting of metals, metal nitrides and silicon nitrides. 제1항에 있어서, 상기 캐버티들의 깊이와 상기 불투명 막의 두께 사이의 비는 1 : 0.1 내지 0.5인 것을 특징으로 하는 솔더 범프들을 형성하기 위한 템플릿.The template for forming solder bumps of claim 1 wherein the ratio between the depth of the cavities and the thickness of the opaque film is between 1: 0.1 and 0.5. 투명 기판 상에 불투명 막을 형성하는 단계;Forming an opaque film on the transparent substrate; 상기 불투명 막을 부분적으로 제거하여 상기 투명 기판의 표면 부위들을 노출시키는 다수의 개구들을 형성하는 단계; 및Partially removing the opaque film to form a plurality of openings exposing surface portions of the transparent substrate; And 상기 노출된 투명 기판의 표면 부위들을 제거하여 다수의 캐버티들을 형성하는 단계를 포함하는 템플릿의 제조 방법.Removing surface portions of the exposed transparent substrate to form a plurality of cavities. 투명 기판 상에 불투명 막을 형성하는 단계;Forming an opaque film on the transparent substrate; 상기 불투명 막 상에 상기 불투명 막의 표면 부위들을 노출시키는 제1 개구들을 갖는 제1 식각 마스크를 형성하는 단계;Forming a first etch mask having first openings on the opaque film, the first openings exposing surface portions of the opaque film; 상기 투명 기판의 표면 부위들을 노출시키는 제2 개구들을 형성하기 위하여 상기 제1 식각 마스크를 이용하는 식각 공정을 수행하여 상기 불투명 막을 부분적으로 제거하는 단계;Partially removing the opaque film by performing an etching process using the first etching mask to form second openings exposing surface portions of the transparent substrate; 상기 제1 식각 마스크를 제거하는 단계;Removing the first etching mask; 상기 제2 개구들에 의해 노출된 상기 투명 기판의 표면 부위들을 부분적으로 노출시키는 제3 개구들을 갖는 제2 식각 마스크를 형성하는 단계;Forming a second etch mask having third openings that partially expose surface portions of the transparent substrate exposed by the second openings; 상기 투명 기판의 표면 부위들에 다수의 캐버티들을 형성하기 위하여 상기 제2 식각 마스크를 이용하는 식각 공정을 수행하여 상기 노출된 투명 기판의 표면 부위들을 제거하는 단계; 및Performing an etching process using the second etching mask to form a plurality of cavities in surface portions of the transparent substrate to remove surface portions of the exposed transparent substrate; And 상기 제2 식각 마스크를 제거하는 단계를 포함하는 템플릿의 제조 방법.Removing the second etching mask. 제5항에 있어서, 상기 제3 개구들은 상기 제2 개구들과 동심축 선상에 형성되는 것을 특징으로 하는 템플릿의 제조 방법.6. The method of claim 5, wherein the third openings are formed coaxially with the second openings. 제5항에 있어서, 상기 제3 개구들은 상기 제2 개구들보다 작은 폭을 갖는 것을 특징으로 하는 템플릿의 제조 방법.The method of claim 5, wherein the third openings have a smaller width than the second openings. 제5항에 있어서, 상기 제2 개구들은 상기 캐버티들과 동일한 폭을 갖는 것을 특징으로 하는 템플릿의 제조 방법.The method of claim 5, wherein the second openings have the same width as the cavities. 제5항에 있어서, 상기 불투명 막은 금속, 금속 질화물 및 실리콘 질화물로 이루어진 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 템플릿의 제조 방법.The method of claim 5, wherein the opaque film comprises any one selected from the group consisting of metals, metal nitrides and silicon nitrides. 제5항에 있어서, 상기 투명 기판과 불투명 기판 사이에 접착막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 템플릿의 제조 방법.The method of claim 5, further comprising forming an adhesive film between the transparent substrate and the opaque substrate. 표면 부위에 다수의 캐버티들이 형성된 투명 기판과 상기 캐버티들을 노출시키는 개구들을 갖는 불투명 막을 포함하는 템플릿을 이용하여 형성된 솔더 범프들을 검사하는 방법에 있어서,A method for inspecting solder bumps formed using a template comprising a transparent substrate having a plurality of cavities formed at a surface portion thereof and an opaque film having openings exposing the cavities, the method comprising: 상기 템플릿 상으로 광을 조사하는 단계;Irradiating light onto the template; 상기 템플릿을 통해 투과된 광을 검출하는 단계; 및Detecting light transmitted through the template; And 상기 검출된 광을 분석하여 상기 캐버티들 내에 상기 솔더 범프들이 정상적으로 형성되어 있는지를 확인하는 단계를 포함하는 솔더 범프들을 검사하는 방법.Analyzing the detected light to ascertain whether the solder bumps are normally formed in the cavities. 제11항에 있어서, 상기 검출된 광으로부터 이미지를 생성하고 상기 이미지의 규칙성으로부터 상기 솔더 범프들이 정상적으로 형성되어 있는지를 확인하는 것을 특징으로 하는 솔더 범프들을 검사하는 방법.12. The method of claim 11, generating an image from the detected light and confirming that the solder bumps are normally formed from the regularity of the image. 제11항에 있어서, 상기 검출된 광의 프로파일을 생성하고 상기 광 프로파일의 피크값들의 변화로부터 상기 솔더 범프들이 정상적으로 형성되어 있는지를 확인하는 것을 특징으로 하는 솔더 범프들을 검사하는 방법.12. The method of claim 11, generating a profile of the detected light and confirming that the solder bumps are normally formed from a change in peak values of the light profile.
KR1020080001788A 2008-01-07 2008-01-07 Template for forming solder bumps, method of manufacturing the template and method of inspecting solder bumps using the template KR20090076048A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080001788A KR20090076048A (en) 2008-01-07 2008-01-07 Template for forming solder bumps, method of manufacturing the template and method of inspecting solder bumps using the template
PCT/KR2008/001971 WO2009088123A1 (en) 2008-01-07 2008-04-08 Template for forming solder bumps, method of manufacturing the template and method of inspecting solder bumps using the template
TW097113856A TWI360206B (en) 2008-01-07 2008-04-16 Template for forming solder bumps, method of manuf

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080001788A KR20090076048A (en) 2008-01-07 2008-01-07 Template for forming solder bumps, method of manufacturing the template and method of inspecting solder bumps using the template

Publications (1)

Publication Number Publication Date
KR20090076048A true KR20090076048A (en) 2009-07-13

Family

ID=40853228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080001788A KR20090076048A (en) 2008-01-07 2008-01-07 Template for forming solder bumps, method of manufacturing the template and method of inspecting solder bumps using the template

Country Status (3)

Country Link
KR (1) KR20090076048A (en)
TW (1) TWI360206B (en)
WO (1) WO2009088123A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408730B1 (en) * 2008-01-07 2014-06-17 세메스 주식회사 Template for forming solder bumps and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256312A (en) * 1997-03-17 1998-09-25 Fujitsu Ltd Ball suction head and ball mounting equipment
JP2000049182A (en) * 1998-07-31 2000-02-18 Fujitsu Ltd Formation of solder bump
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
JP2003304057A (en) * 2002-04-11 2003-10-24 Citizen Watch Co Ltd Fine-particle holding plate and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408730B1 (en) * 2008-01-07 2014-06-17 세메스 주식회사 Template for forming solder bumps and method of manufacturing the same

Also Published As

Publication number Publication date
TWI360206B (en) 2012-03-11
WO2009088123A1 (en) 2009-07-16
TW200931610A (en) 2009-07-16

Similar Documents

Publication Publication Date Title
US10515942B2 (en) Semiconductor device and method of manufacturing
KR20090076050A (en) Template for forming solder bumps, method of manufacturing the template and method of inspecting solder bumps using the template
US9548282B2 (en) Metal contact for semiconductor device
US7229846B2 (en) Semiconductor package having an optical device and a method of making the same
US11112570B2 (en) Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump
KR20060111305A (en) The fabrication of wafer level chip scale package with solder bumps located on the back side of wafer through vertical interconnection
US9502344B2 (en) Wafer level packaging of electronic device
US7851911B2 (en) Semiconductor chip used in flip chip process
KR20090076048A (en) Template for forming solder bumps, method of manufacturing the template and method of inspecting solder bumps using the template
TWI648830B (en) Package structure and manufacturing method thereof
CN209912868U (en) Wafer with a plurality of chips
KR100693207B1 (en) Image sensor package by using flip chip technique and fabrication method thereof
KR101427690B1 (en) Template for forming solder bumps and method of aligning wafer using the same
TWI405312B (en) Semiconductor package structure, carrier thereof and manufacturing method for the same
TWI558278B (en) Package substrate and method of forming same
JP2007149751A (en) Semiconductor device
JP2016213326A (en) Semiconductor device manufacturing method and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application