JP2016213326A - Semiconductor device manufacturing method and semiconductor device - Google Patents

Semiconductor device manufacturing method and semiconductor device Download PDF

Info

Publication number
JP2016213326A
JP2016213326A JP2015095936A JP2015095936A JP2016213326A JP 2016213326 A JP2016213326 A JP 2016213326A JP 2015095936 A JP2015095936 A JP 2015095936A JP 2015095936 A JP2015095936 A JP 2015095936A JP 2016213326 A JP2016213326 A JP 2016213326A
Authority
JP
Japan
Prior art keywords
bump
metal film
semiconductor device
electronic component
infrared detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015095936A
Other languages
Japanese (ja)
Inventor
一男 尾▲崎▼
Kazuo Ozaki
一男 尾▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015095936A priority Critical patent/JP2016213326A/en
Publication of JP2016213326A publication Critical patent/JP2016213326A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method capable of bonding corresponding bumps among bumps formed on an infrared detection element chip and bumps formed on a signal process circuit chip to enable manufacturing with high yield.SOLUTION: A semiconductor device manufacturing method comprises the steps of: bringing a first electronic component including a metal film having a length shorter in a second direction orthogonal to a first direction than in the first direction and a first bump provided on the metal film, and a second electronic component including a metal film having a length shorter in a fourth direction orthogonal to a third direction than in the third direction and a second bump provided on te metal film into contact with each other; and heating the first bump and the second bump in a contacted state to bond the first electronic component and the second electronic component.SELECTED DRAWING: Figure 11

Description

本発明は、半導体装置の製造方法及び半導体装置に関するものである。   The present invention relates to a semiconductor device manufacturing method and a semiconductor device.

半導体装置として、複数の画素が一次元または二次元に配列された赤外線検出装置であって、赤外線検知素子チップと信号処理回路チップとが張り合わされた構造のものがある。このような赤外線検知素子チップには、例えば、量子井戸型赤外線検知素子（ＱＷＩＰ： Quantum Well Infrared Photo-detector）や量子ドット型赤外線検知素子（ＱＤＩＰ： Quantum Doｔ Infrared Photo-detector）等が形成されている。   As a semiconductor device, there is an infrared detection device in which a plurality of pixels are arranged one-dimensionally or two-dimensionally, and has a structure in which an infrared detection element chip and a signal processing circuit chip are bonded together. In such an infrared detection element chip, for example, a quantum well infrared detection element (QWIP), a quantum dot infrared detection element (QDIP), or the like is formed. Yes.

ところで、赤外線検知素子チップと信号処理回路チップとの張り合わせは、赤外線検知素子チップと信号処理回路チップとの位置合わせを行い、赤外線検知素子チップに形成されたバンプと、信号処理回路チップに形成されたバンプとを接合することにより行われる。赤外線検知素子チップに形成されたバンプ及び信号処理回路チップに形成されたバンプは、赤外線検知素子チップの各々の画素に対応して形成されており、赤外線検知素子チップのバンプと、信号処理回路チップのバンプとは、対応するバンプ同士が接合される。   By the way, the bonding between the infrared detection element chip and the signal processing circuit chip is performed by aligning the infrared detection element chip and the signal processing circuit chip, and the bumps formed on the infrared detection element chip and the signal processing circuit chip are formed. This is done by joining the bumps. The bump formed on the infrared detection element chip and the bump formed on the signal processing circuit chip are formed corresponding to each pixel of the infrared detection element chip, and the bump of the infrared detection element chip and the signal processing circuit chip The corresponding bumps are bonded to each other.

特開２００７−１０３７３５号公報JP 2007-103735 A

しかしながら、赤外線検知素子チップと信号処理回路チップとの位置合わせの精度にも限界があり、赤外線検知素子チップと信号処理回路チップとの位置が所望の位置から僅かにずれた状態で、接合される場合がある。このように、赤外線検知素子チップと信号処理回路チップとの位置が所望の位置から僅かにずれた状態で接合されると、赤外線検知素子チップに形成された１つのバンプが、信号処理回路チップに形成された複数のバンプと接続されてしまう場合がある。このように、赤外線検知素子チップに形成された１つのバンプが、信号処理回路チップに形成された複数のバンプと接続されると、作製された赤外線検出装置は所望の特性を得ることができず、不良品となってしまう。   However, there is a limit to the alignment accuracy between the infrared detection element chip and the signal processing circuit chip, and the infrared detection element chip and the signal processing circuit chip are joined with the position slightly deviated from a desired position. There is a case. As described above, when the positions of the infrared detection element chip and the signal processing circuit chip are slightly shifted from a desired position, one bump formed on the infrared detection element chip is formed on the signal processing circuit chip. In some cases, it may be connected to a plurality of formed bumps. Thus, when one bump formed on the infrared detection element chip is connected to a plurality of bumps formed on the signal processing circuit chip, the manufactured infrared detection device cannot obtain desired characteristics. , Will be defective.

このため、赤外線検知素子チップに形成されたバンプと、信号処理回路チップに形成されたバンプとを接合する際に、対応していないバンプと接続されることなく、対応するバンプ同士を接合することができ、高い歩留まりで半導体装置を製造することのできる製造方法が求められている。   Therefore, when bonding bumps formed on the infrared detection element chip and bumps formed on the signal processing circuit chip, corresponding bumps are bonded to each other without being connected to non-corresponding bumps. Therefore, there is a demand for a manufacturing method that can manufacture a semiconductor device with a high yield.

本実施の形態の一観点によれば、第１の方向と直交する第２の方向において前記第１の方向の長さより短い長さを有する金属膜と前記金属膜上に設けられた第１バンプとが設けられた第１の電子部品と、第３の方向と直交する第４の方向において前記第３の方向の長さより短い長さを有する金属膜と前記金属膜上に設けられた第２バンプとが設けられた第２の電子部品とを、前記第１バンプと前記第２バンプとで接触させ、前記第１バンプと前記第２バンプとを接触させた状態で加熱し、前記第１の電子部品と前記第２の電子部品とを接合することを特徴とする。   According to one aspect of the present embodiment, a metal film having a length shorter than the length of the first direction in a second direction orthogonal to the first direction, and a first bump provided on the metal film A metal film having a length shorter than the length of the third direction in a fourth direction orthogonal to the third direction, and a second film provided on the metal film. A second electronic component provided with a bump is brought into contact with the first bump and the second bump, and heated in a state where the first bump and the second bump are brought into contact with each other. The electronic component and the second electronic component are joined together.

開示の半導体装置の製造方法によれば、一方のチップに形成されたバンプと、他方のチップに形成されたバンプとを接合する際に、対応していないバンプと接続されることなく、対応するバンプ同士を接合することができ、高い歩留まりで半導体装置を製造することができる。   According to the disclosed method for manufacturing a semiconductor device, when a bump formed on one chip and a bump formed on the other chip are bonded, the corresponding bump is not connected to the bump. Bumps can be joined together, and a semiconductor device can be manufactured with a high yield.

赤外線検出装置の構造図Structure diagram of infrared detector 赤外線検出装置の製造方法の説明図（１）Explanatory drawing of the manufacturing method of an infrared detector (1) 赤外線検出装置の製造方法の説明図（２）Explanatory drawing of the manufacturing method of an infrared detector (2) 第１の実施の形態における半導体装置の製造方法の工程図（１）Process drawing (1) of the manufacturing method of the semiconductor device in 1st Embodiment 第１の実施の形態における半導体装置の製造方法の説明図（１）Explanatory drawing (1) of the manufacturing method of the semiconductor device in 1st Embodiment 第１の実施の形態における半導体装置の製造方法の工程図（２）Process drawing (2) of the manufacturing method of the semiconductor device in the first embodiment 第１の実施の形態における半導体装置の製造方法の工程図（３）Process drawing (3) of the manufacturing method of the semiconductor device in the first embodiment 第１の実施の形態における半導体装置の製造方法の工程図（４）Process drawing (4) of the manufacturing method of the semiconductor device in the first embodiment 第１の実施の形態における半導体装置の製造方法の工程図（５）Process drawing of the manufacturing method of the semiconductor device in the first embodiment (5) 第１の実施の形態における半導体装置の製造方法の工程図（６）Process drawing (6) of the manufacturing method of the semiconductor device in the first embodiment 第１の実施の形態における半導体装置の製造方法の説明図（２）Explanatory drawing (2) of the manufacturing method of the semiconductor device in 1st Embodiment 第１の実施の形態における半導体装置の製造方法の工程図（７）Process drawing (7) of the manufacturing method of the semiconductor device in the first embodiment 第１の実施の形態における半導体装置の製造方法の説明図（３）Explanatory drawing (3) of the manufacturing method of the semiconductor device in 1st Embodiment 第１の実施の形態における半導体装置の製造方法の工程図（８）Process drawing (8) of the manufacturing method of the semiconductor device in the first embodiment 第１の実施の形態における半導体装置の製造方法の説明図（４）Explanatory drawing (4) of the manufacturing method of the semiconductor device in 1st Embodiment 第１の実施の形態における半導体装置の製造方法の説明図（５）Explanatory drawing (5) of the manufacturing method of the semiconductor device in 1st Embodiment 第１の実施の形態における半導体装置の製造方法の工程図（９）Process drawing (9) of the manufacturing method of the semiconductor device in the first embodiment 第２の実施の形態における半導体装置の製造方法の説明図（１）Explanatory drawing (1) of the manufacturing method of the semiconductor device in 2nd Embodiment 第２の実施の形態における半導体装置の製造方法の説明図（２）Explanatory drawing (2) of the manufacturing method of the semiconductor device in 2nd Embodiment 第３の実施の形態における半導体装置の製造方法の説明図（１）Explanatory drawing (1) of the manufacturing method of the semiconductor device in 3rd Embodiment 第３の実施の形態における半導体装置の製造方法の説明図（２）Explanatory drawing (2) of the manufacturing method of the semiconductor device in 3rd Embodiment

実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。   The form for implementing is demonstrated below. In addition, about the same member etc., the same code | symbol is attached | subjected and description is abbreviate | omitted.

〔第１の実施の形態〕
最初に、半導体装置の一種である赤外線検知素子チップと信号処理回路チップとを接合して作製される赤外線検出装置について、図１に基づき説明する。図１に示される赤外線検出装置は、赤外線検知素子チップ１０と信号処理回路チップ２０とをＩｎのバンプを用いたＦＣＢ（フリップチップボンディング）により接合することにより形成されている。具体的には、図１に示される赤外線検出装置は、赤外線検知素子チップ１０と信号処理回路チップ２０とが、Ｉｎにより形成されたバンプ接合部３０により、画素ごとに電気的に接合されている。 [First Embodiment]
First, an infrared detection device manufactured by bonding an infrared detection element chip, which is a kind of semiconductor device, and a signal processing circuit chip will be described with reference to FIG. The infrared detection device shown in FIG. 1 is formed by joining the infrared detection element chip 10 and the signal processing circuit chip 20 by FCB (flip chip bonding) using In bumps. Specifically, in the infrared detection device shown in FIG. 1, the infrared detection element chip 10 and the signal processing circuit chip 20 are electrically bonded to each pixel by a bump bonding portion 30 formed of In. .

赤外線検知素子チップ１０は、ＱＷＩＰやＱＤＩＰ等の赤外線検知素子部１１を有しており、赤外線検知素子部１１には、赤外線検知素子チップ１０の一方の面１０ａには、画素１２ごとに分離する分離溝１３が形成されている。また、赤外線検知素子チップ１０の一方の面１０ａの赤外線検知素子部１１の上には、反射金属膜１４が形成されており、反射金属膜１４等の上には、絶縁膜１５または下地金属膜１６が形成されている。   The infrared detection element chip 10 has an infrared detection element unit 11 such as QWIP or QDIP. The infrared detection element unit 11 is separated into one surface 10 a of the infrared detection element chip 10 for each pixel 12. A separation groove 13 is formed. Further, a reflective metal film 14 is formed on the infrared detection element portion 11 on one surface 10a of the infrared detection element chip 10, and an insulating film 15 or a base metal film is formed on the reflective metal film 14 or the like. 16 is formed.

下地金属膜１６は、画素１２の略中央部分のバンプ接合部３０が形成される領域に形成されており、下地金属膜１６が形成されていない領域には絶縁膜１５が形成されている。赤外線検知素子部１１は、活性層１１ａと、活性層１１ａの両面に形成されたコンタクト層１１ｂとにより形成されており、活性層１１ａ及びコンタクト層１１ｂは、ＧａＡｓ等の化合物半導体膜より形成されている。   The base metal film 16 is formed in a region where the bump bonding portion 30 is formed at a substantially central portion of the pixel 12, and the insulating film 15 is formed in a region where the base metal film 16 is not formed. The infrared detection element unit 11 is formed of an active layer 11a and contact layers 11b formed on both surfaces of the active layer 11a. The active layer 11a and the contact layer 11b are formed of a compound semiconductor film such as GaAs. Yes.

信号処理回路チップ２０は、Ｓｉ基板等により形成されており、信号処理回路チップ２０に一方の面２０ａには、図１には不図示の半導体回路、配線、下地金属膜等が形成されている。図１に示す赤外線検出装置は、赤外線検知素子チップ１０の一方の面１０ａと信号処理回路チップ２０の一方の面２０ａとを対向させた状態で、Ｉｎ等の接合金属材料により形成されたバンプ接合部３０により接合している。この赤外線検出装置においては、赤外線は赤外線検知素子チップ１０の他方の面１０ｂより入射し、反射金属膜１４において反射された赤外線が、活性層１１ａに入射することにより検出される。検出された赤外線は、電気信号に変換された後、バンプ接合部３０を介し、信号処理回路チップ２０に送られる。   The signal processing circuit chip 20 is formed of a Si substrate or the like. On one surface 20a of the signal processing circuit chip 20, a semiconductor circuit, wiring, base metal film, and the like (not shown in FIG. 1) are formed. . The infrared detection device shown in FIG. 1 is a bump bonding made of a bonding metal material such as In with one surface 10a of the infrared detection element chip 10 and one surface 20a of the signal processing circuit chip 20 facing each other. It joins by the part 30. FIG. In this infrared detection device, infrared rays are incident from the other surface 10b of the infrared detection element chip 10, and infrared rays reflected by the reflective metal film 14 are detected by being incident on the active layer 11a. The detected infrared light is converted into an electrical signal and then sent to the signal processing circuit chip 20 via the bump bonding portion 30.

次に、赤外線検知素子チップ１０と信号処理回路チップ２０とをＦＣＢにより接合する工程について説明する。   Next, a process of joining the infrared detection element chip 10 and the signal processing circuit chip 20 by FCB will be described.

最初に、図２（ａ）に示すように、赤外線検知素子チップ１０の一方の面１０ａに、下地金属膜１６を形成し、下地金属膜１６の上に、接合金属材料となるＩｎによりバンプ３１を形成する。同様に、信号処理回路チップ２０の一方の面２０ａに、下地金属膜２６を形成し、下地金属膜２６の上に、接合金属材料となるＩｎによりバンプ３２を形成する。尚、赤外線検知素子チップ１０の一方の面１０ａにおいて、下地金属膜１６の周囲の下地金属膜１６が形成されていない領域には、絶縁膜１５が形成されている。また、信号処理回路チップ２０の一方の面２０ａにおいて、下地金属膜２６の周囲の下地金属膜２６が形成されていない領域には、絶縁膜２５が形成されている。   First, as shown in FIG. 2A, a base metal film 16 is formed on one surface 10a of the infrared detection element chip 10, and bumps 31 are formed on the base metal film 16 by In which is a bonding metal material. Form. Similarly, a base metal film 26 is formed on one surface 20 a of the signal processing circuit chip 20, and bumps 32 are formed on the base metal film 26 by using In as a bonding metal material. Note that an insulating film 15 is formed in a region around the base metal film 16 where the base metal film 16 is not formed on the one surface 10 a of the infrared detection element chip 10. In addition, an insulating film 25 is formed in a region where the base metal film 26 around the base metal film 26 is not formed on one surface 20a of the signal processing circuit chip 20.

Ｉｎにより形成されたバンプ３１、３２は、表面が短時間で酸化されることから、接続不良を防ぐために、バンプ３１、３２の表面に形成された酸化膜を除去する必要がある。Ｉｎのバンプ３１、３２の表面に形成された酸化膜を除去する方法としては、酸化膜をエッチングすることにより除去する方法があるが、この方法では、バンプ３１、３２自体がエッチングにより消失してしまう危険性がある。このため、一般的には、ウェットバック（ＷＢ）という方法が用いられている。ウェットバックは、バンプ３１が形成されている赤外線検知素子チップ１０の一方の面１０ａに、還元性のフラックスを塗布し、不活性ガス中で加熱し、バンプ３１を形成しているＩｎを溶融させる。これにより、バンプ３１の表面に形成された酸化膜を除去する方法である。このようなウェットバックを行うことにより、バンプ３１の表面に形成されていた酸化膜は完全に除去されるが、バンプ３１を形成しているＩｎが溶けるため、バンプ３１の形状は、丸まった形状となる。尚、ウェットバックは、信号処理回路チップ２０の一方の面２０ａに形成されているバンプ３２についても同様に行う。   Since the surfaces of the bumps 31 and 32 formed of In are oxidized in a short time, it is necessary to remove the oxide film formed on the surfaces of the bumps 31 and 32 in order to prevent poor connection. As a method of removing the oxide film formed on the surface of the bumps 31 and 32 of In, there is a method of removing the oxide film by etching. In this method, the bumps 31 and 32 themselves disappear by etching. There is a risk of end. For this reason, a method called wet back (WB) is generally used. In the wet back, a reducing flux is applied to one surface 10a of the infrared detecting element chip 10 on which the bumps 31 are formed, and heated in an inert gas to melt In forming the bumps 31. . In this way, the oxide film formed on the surface of the bump 31 is removed. By performing such wet back, the oxide film formed on the surface of the bump 31 is completely removed, but since the In forming the bump 31 is melted, the shape of the bump 31 is rounded. It becomes. The wet back is similarly performed on the bumps 32 formed on the one surface 20a of the signal processing circuit chip 20.

次に、図２（ｂ）に示すように、赤外線検知素子チップ１０の一方の面１０ａと信号処理回路チップ２０の一方の面２０ａとを対向させた状態で位置合わせを行い、接続されるバンプ３１とバンプ３２とを接触させる。バンプ３１、３２は高さにバラツキがあることから、接続されるバンプ３１とバンプ３２とを確実に接触させるために、赤外線検知素子チップ１０と信号処理回路チップ２０の間に荷重が加えられる。バンプ３１、３２を形成しているＩｎは、比較的軟らかく力を加えると変形するため、赤外線検知素子チップ１０と信号処理回路チップ２０の間に荷重を加えることにより、図２（ｃ）に示すように、バンプ３１、３２の形状が変形する。この後、加熱することによりＩｎにより形成されているバンプ３１及びバンプ３２を溶かし一体化させることにより、図１等に示されるバンプ接合部３０を形成する。   Next, as shown in FIG. 2B, alignment is performed with one surface 10a of the infrared detection element chip 10 and one surface 20a of the signal processing circuit chip 20 facing each other, and the bumps to be connected 31 and the bump 32 are brought into contact with each other. Since the bumps 31 and 32 have variations in height, a load is applied between the infrared detection element chip 10 and the signal processing circuit chip 20 in order to ensure that the bump 31 and the bump 32 to be connected come into contact with each other. Since In forming the bumps 31 and 32 is relatively soft and deforms when a force is applied, a load is applied between the infrared detection element chip 10 and the signal processing circuit chip 20, as shown in FIG. Thus, the shape of the bumps 31 and 32 is deformed. Thereafter, by heating, the bumps 31 and the bumps 32 formed of In are melted and integrated to form the bump bonding portion 30 shown in FIG.

ところで、フリップチップボンディングを行う際に、赤外線検知素子チップ１０と信号処理回路チップ２０との位置にずれが生じていると、対応するバンプ３１とバンプ３２とを接触させて荷重を加えた際に、隣のバンプと接触してしまう場合がある。図３は、対応する赤外線検知素子チップ１０のバンプ３１ａと信号処理回路チップ２０のバンプ３２ａとがずれた位置で接触し、荷重が加えられている様子を示す。このように、赤外線検知素子チップ１０と信号処理回路チップ２０とが所望の位置よりずれていると、荷重を加えた際に、バンプ３１ａがバンプ３２ａにより押されて、バンプ３１ａがバンプ３２ａの隣のバンプ３２ｂとも接触してしまう場合がある。このように、赤外線検知素子チップ１０のバンプ３１ａと、これに対応するバンプ３２ａとは異なる隣のバンプ３２ｂとも接合されると、この部分が欠陥となり、製造される赤外線検出装置は不良品となる。即ち、隣のバンプ３２ｂはバンプ３１ａと接続されるべきバンプではなく、バンプ３２ｂとバンプ３１ａは、対応するバンプ同士ではないため、この部分が欠陥となり、製造される赤外線検出装置は不良品となる。   By the way, when flip chip bonding is performed, if there is a displacement between the positions of the infrared detection element chip 10 and the signal processing circuit chip 20, the corresponding bump 31 and bump 32 are brought into contact with each other and a load is applied. In some cases, it may come into contact with the adjacent bump. FIG. 3 shows a state where the bump 31a of the corresponding infrared detection element chip 10 and the bump 32a of the signal processing circuit chip 20 are in contact with each other at a shifted position and a load is applied. As described above, when the infrared detection element chip 10 and the signal processing circuit chip 20 are displaced from a desired position, the bump 31a is pushed by the bump 32a when a load is applied, and the bump 31a is adjacent to the bump 32a. In some cases, the bump 32b may come into contact. As described above, when the bump 31a of the infrared detection element chip 10 and the adjacent bump 32b different from the corresponding bump 32a are joined, this portion becomes a defect, and the manufactured infrared detection device becomes a defective product. . That is, the adjacent bump 32b is not a bump to be connected to the bump 31a, and the bump 32b and the bump 31a are not corresponding bumps. Therefore, this portion becomes a defect, and the manufactured infrared detection device becomes a defective product. .

尚、近年は、赤外線検出装置においては、画素数が増加する傾向にあり、これに伴い、バンプ３１、３２間のピッチも狭くなる傾向にあるため、上記の欠陥が生じる確率が高くなり、歩留まりの低下を招いている。   In recent years, in infrared detection devices, the number of pixels tends to increase, and accordingly, the pitch between bumps 31 and 32 also tends to be narrowed. Therefore, the probability that the above-described defect occurs is increased, and the yield is increased. Has led to a decline.

（半導体装置の製造方法）
次に、本実施の形態における半導体装置である赤外線検出装置の製造方法について、図４〜図１７に基づき説明する。 (Method for manufacturing semiconductor device)
Next, a method for manufacturing an infrared detection device which is a semiconductor device according to the present embodiment will be described with reference to FIGS.

最初に、図４に示すように、赤外線検知素子チップ１０の一方の面１０ａに絶縁膜１５を形成し、更に、下地金属膜１６を形成する。同様に、信号処理回路チップ２０の一方の面２０ａに絶縁膜２５を形成し、更に、下地金属膜２６を形成する。尚、赤外線検知素子チップ１０は、ＧａＡｓ基板４０であるＧａＡｓウェハの表面に形成されているため、赤外線検知素子チップ１０の他方の面１０ｂにはＧａＡｓ基板４０が存在している。   First, as shown in FIG. 4, an insulating film 15 is formed on one surface 10 a of the infrared detection element chip 10, and a base metal film 16 is further formed. Similarly, an insulating film 25 is formed on one surface 20a of the signal processing circuit chip 20, and a base metal film 26 is further formed. Since the infrared detection element chip 10 is formed on the surface of a GaAs wafer which is the GaAs substrate 40, the GaAs substrate 40 exists on the other surface 10b of the infrared detection element chip 10.

具体的には、赤外線検知素子チップ１０の一方の面１０ａに、ＳｉＮやＳｉＯ２等により絶縁膜１５を成膜し、成膜された絶縁膜１５の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、不図示のレジストパターンを形成する。このレジストパターンは、下地金属膜１６が形成される領域に開口部を有している。この後、レジストパターンが形成されていない領域の絶縁膜１５をドライエッチング等により除去することにより、赤外線検知素子チップ１０の一方の面１０ａに形成された反射金属膜または電極層の表面を露出させる。この後、Ｐｔ等の金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターンとともに、レジストパターンの上の金属膜をリフトオフにより除去する。これにより残存する金属膜により、下地金属膜１６が形成され、下地金属膜１６の周囲には、絶縁膜１５が形成される。また、同様の工程を信号処理回路チップ２０についても行うことにより、信号処理回路チップ２０の一方の面２０ａに絶縁膜２５及び下地金属膜２６を形成する。尚、本実施の形態においては、信号処理回路チップ２０はＳｉ基板となるＳｉウェハにより形成されている。 Specifically, on one surface 10a of the infrared detecting element chip 10, an insulating film 15 of SiN or SiO 2 or the like is deposited on top of the formed insulating film 15 is coated with a photoresist, an exposure device A resist pattern (not shown) is formed by performing exposure and development according to. This resist pattern has an opening in a region where the base metal film 16 is formed. Thereafter, the insulating film 15 in the region where the resist pattern is not formed is removed by dry etching or the like, thereby exposing the surface of the reflective metal film or electrode layer formed on the one surface 10a of the infrared detecting element chip 10. . Thereafter, a metal film such as Pt is formed and immersed in an organic solvent or the like, thereby removing the metal film on the resist pattern together with the resist pattern by lift-off. As a result, the base metal film 16 is formed by the remaining metal film, and the insulating film 15 is formed around the base metal film 16. In addition, the same process is performed on the signal processing circuit chip 20 to form the insulating film 25 and the base metal film 26 on the one surface 20a of the signal processing circuit chip 20. In the present embodiment, the signal processing circuit chip 20 is formed of a Si wafer serving as a Si substrate.

図５（ａ）には、本実施の形態における半導体装置の製造方法において形成される下地金属膜１６の形状を示す。赤外線検知素子チップ１０に形成される画素１２は、画素ピッチが縦２０μｍ、横２０μｍで２次元状に形成されており、下地金属膜１６は、楕円形状で、正方形の画素１２内において対角するように形成されている。本実施の形態においては、下地金属膜１６は、楕円の長径ｒａが１９．５μｍ、短径ｒｂが６．５μｍとなるように形成されており、短径ｒｂに対する長径ｒａの比ｒａ／ｒｂが、３となるように形成されている。本実施の形態においては、短径ｒｂに対する長径ｒａの比ｒａ／ｒｂは、２以上、１０以下であることが好ましく、更には、３以上、１０以下であることが好ましい。本実施の形態においては、長径の方向を長手方向、短径の方向を短手方向と記載する場合がある。また、信号処理回路チップ２０の下地金属膜２６も同様の形状で形成する。尚、図５（ｂ）は、従来形成されていた下地金属膜９１６の形状を示す。従来形成されていた下地金属膜９１６は、略円形で形成されており、例えば、直径８μｍの円形の形状で形成されており、下地金属膜９１６の周囲には絶縁膜９１５が形成されている。   FIG. 5A shows the shape of the base metal film 16 formed in the semiconductor device manufacturing method according to the present embodiment. The pixels 12 formed in the infrared detection element chip 10 are two-dimensionally formed with a pixel pitch of 20 μm in length and 20 μm in width, and the base metal film 16 has an elliptical shape and is diagonal in the square pixel 12. It is formed as follows. In the present embodiment, the base metal film 16 is formed such that the major axis ra of the ellipse is 19.5 μm and the minor axis rb is 6.5 μm, and the ratio ra / rb of the major axis ra to the minor axis rb is set. 3 is formed. In the present embodiment, the ratio ra / rb of the major axis ra to the minor axis rb is preferably 2 or more and 10 or less, and more preferably 3 or more and 10 or less. In the present embodiment, the major axis direction may be described as the longitudinal direction, and the minor axis direction as the lateral direction. The base metal film 26 of the signal processing circuit chip 20 is also formed in the same shape. FIG. 5B shows the shape of the base metal film 916 formed conventionally. The conventionally formed base metal film 916 is formed in a substantially circular shape, for example, is formed in a circular shape having a diameter of 8 μm, and an insulating film 915 is formed around the base metal film 916.

次に、図６に示すように、赤外線検知素子チップ１０の一方の面１０ａに形成された下地金属膜１６の上に、Ｉｎによりバンプ３１を形成する。同様に、信号処理回路チップ２０の一方の面２０ａに形成された下地金属膜２６の上に、Ｉｎによりバンプ３２を形成する。   Next, as shown in FIG. 6, bumps 31 are formed of In on the base metal film 16 formed on the one surface 10 a of the infrared detection element chip 10. Similarly, bumps 32 are formed of In on the base metal film 26 formed on one surface 20a of the signal processing circuit chip 20.

具体的には、図７に示すように、赤外線検知素子チップ１０の一方の面１０ａに形成された絶縁膜１５及び下地金属膜１６の上に、フォトレジストを塗布し、露光装置による露光、現像を繰り返すことにより、レジストパターン５０を形成する。レジストパターン５０は、絶縁膜１５及び下地金属膜１６の上に形成された第１のレジストパターン５１と、第１のレジストパターン５１の上に形成された第２のレジストパターン５２とにより形成されている。第１のレジストパターン５１は、厚さが９μｍであって、一辺が１３．５μｍの略正方形の開口部５１ａが形成されている。開口部５１ａは下地金属膜１６が形成されている領域の多くが露出する位置に形成されている。第１のレジストパターン５１の上に形成される第２のレジストパターン５２は、厚さが４μｍであって、一辺が９．５μｍの略正方形の開口部５２ａが形成されている。尚、図７（ａ）は、レジストパターン５０が形成されている赤外線検知素子チップ１０の上面図であり、図７（ｂ）は断面の様子を示す模式図である。また、図示はしないが、同様の工程を信号処理回路チップ２０についても行う。   Specifically, as shown in FIG. 7, a photoresist is applied on the insulating film 15 and the base metal film 16 formed on one surface 10a of the infrared detection element chip 10, and exposure and development by an exposure apparatus are performed. By repeating the above, a resist pattern 50 is formed. The resist pattern 50 is formed by a first resist pattern 51 formed on the insulating film 15 and the base metal film 16 and a second resist pattern 52 formed on the first resist pattern 51. Yes. The first resist pattern 51 is formed with a substantially square opening 51 a having a thickness of 9 μm and a side of 13.5 μm. The opening 51a is formed at a position where most of the region where the base metal film 16 is formed is exposed. The second resist pattern 52 formed on the first resist pattern 51 has a substantially square opening 52a having a thickness of 4 μm and a side of 9.5 μm. 7A is a top view of the infrared detecting element chip 10 on which the resist pattern 50 is formed, and FIG. 7B is a schematic diagram showing a cross-sectional state. Although not shown, the same process is performed on the signal processing circuit chip 20.

次に、図８に示すように、レジストパターン５０が形成されている面に、膜厚が１０μｍのＩｎ膜３１ｔを真空蒸着により成膜する。これにより、レジストパターン５０の開口部５１ａ及び５２ａ内に成膜されたＩｎ膜３１ｔによりバンプ３１が形成されるとともに、レジストパターン５０の上にもＩｎ膜３１ｔが成膜される。この後、有機溶剤等に浸漬されることにより、レジストパターン５０の上に成膜されたＩｎ膜３１ｔをレジストパターン５０とともに、リフトオフにより除去する。これにより、図９及び図６に示されるようなバンプ３１が形成される。このように形成されるバンプ３１の体積は約６００μｍ３である。また、同様の工程を信号処理回路チップ２０についても行うことにより、信号処理回路チップ２０の一方の面２０ａにもバンプ３２を形成する。この後、ＧａＡｓウェハ、Ｓｉウェハを所望の形状となるようにダイシング等により切断する。 Next, as shown in FIG. 8, an In film 31t having a thickness of 10 μm is formed on the surface on which the resist pattern 50 is formed by vacuum deposition. Thereby, the bump 31 is formed by the In film 31t formed in the openings 51a and 52a of the resist pattern 50, and the In film 31t is also formed on the resist pattern 50. Thereafter, the In film 31t formed on the resist pattern 50 is removed together with the resist pattern 50 by lift-off by being immersed in an organic solvent or the like. As a result, bumps 31 as shown in FIGS. 9 and 6 are formed. The volume of the bump 31 formed in this way is about 600 μm 3 . The bump 32 is also formed on one surface 20a of the signal processing circuit chip 20 by performing the same process on the signal processing circuit chip 20 as well. Thereafter, the GaAs wafer and the Si wafer are cut by dicing or the like so as to have a desired shape.

次に、図１０に示すように、赤外線検知素子チップ１０及び信号処理回路チップ２０において、ウェットバックを行うことにより、赤外線検知素子チップ１０のバンプ３１及び信号処理回路チップ２０のバンプ３２は、丸まった形状となる。具体的には、リフトオフにより、赤外線検知素子チップ１０の一方の面１０ａの上にバンプ３１を形成した後、還元性のあるフラックスを塗布して、例えば、窒素ガス等の不活性ガス雰囲気中で、２００℃の温度で、１０分間加熱する。これにより、バンプ３１を形成しているＩｎが溶けて、バンプ３１の表面の酸化膜が除去される。   Next, as shown in FIG. 10, by performing wet back in the infrared detection element chip 10 and the signal processing circuit chip 20, the bumps 31 of the infrared detection element chip 10 and the bumps 32 of the signal processing circuit chip 20 are rounded. Shape. Specifically, after forming bumps 31 on one surface 10a of the infrared detection element chip 10 by lift-off, a reducing flux is applied, for example, in an inert gas atmosphere such as nitrogen gas Heat at a temperature of 200 ° C. for 10 minutes. Thereby, In forming the bump 31 is melted, and the oxide film on the surface of the bump 31 is removed.

図１１は、本実施の形態において、ウェットバック（溶融成形）を行った後のバンプ３１の形状を示す。バンプ３１を形成しているＩｎは、ウェットバックにより溶融した際に、表面張力により丸まった形状になるとともに、下地金属膜１６の周囲に形成されている絶縁膜１５により弾かれるため、図１１に示される形状となる。尚、図１１（ａ）は、ウェットバックを行った後のバンプ３１の上面図であり、図１１（ｂ）は短径側の側面図、図１１（ｃ）は長径側の側面図である。図１１に示されるように、バンプ３１の上面においては、長径方向に平らな領域が長く、例えば、２〜３μｍ程度形成される。このように形成されるバンプ３１の体積は約６００μｍ３であり、同様の工程を信号処理回路チップ２０についても行うことにより、信号処理回路チップ２０の一方の面２０ａのバンプ３２も図１１と同様の丸まった形状となる。 FIG. 11 shows the shape of the bump 31 after wet back (melt molding) is performed in the present embodiment. Since the In forming the bumps 31 is rounded by surface tension when melted by wet back and is repelled by the insulating film 15 formed around the base metal film 16, FIG. It becomes the shape shown. FIG. 11A is a top view of the bump 31 after the wet back is performed, FIG. 11B is a side view of the short diameter side, and FIG. 11C is a side view of the long diameter side. . As shown in FIG. 11, on the upper surface of the bump 31, a flat region in the major axis direction is long, for example, about 2 to 3 μm. The volume of the bump 31 formed in this way is about 600 μm 3 , and the bump 32 on the one surface 20a of the signal processing circuit chip 20 is the same as in FIG. It becomes a rounded shape.

次に、図１２（ａ）に示されるように、赤外線検知素子チップ１０と信号処理回路チップ２０との位置合わせを行い、対応する赤外線検知素子チップ１０のバンプ３１と信号処理回路チップ２０のバンプ３２とを接触させて荷重を加える。これにより、図１２（ｂ）に示されるように、バンプ３１及びバンプ３２の形状は変形する。   Next, as shown in FIG. 12A, the infrared detection element chip 10 and the signal processing circuit chip 20 are aligned, and the corresponding bump 31 of the infrared detection element chip 10 and the bump of the signal processing circuit chip 20 are aligned. 32 is brought into contact and a load is applied. Thereby, as shown in FIG. 12B, the shapes of the bump 31 and the bump 32 are deformed.

バンプ３１とバンプ３２とを接触させる際には、図１３（ａ）に示されるように、赤外線検知素子チップ１０におけるバンプ３１の長手方向と、信号処理回路チップ２０におけるバンプ３２の長手方向とが直交するようにして接触させる。これにより、赤外線検知素子チップ１０と信号処理回路チップ２０との位置合わせが、例えば、数μｍ程度ずれたとしても、バンプ３１及びバンプ３２は、楕円状に長く形成されているため、バンプ３１、３２における平らな部分同士を接触させることができる。この場合、図１２（ｂ）に示されるように、荷重を加えることにより、バンプ３１及びバンプ３２の形状は変形するが、接触しているバンプに押されて、ずれが大きくなったり、隣のバンプと接触することはない。即ち、多少位置がずれていたとしても、バンプ３１及びバンプ３２の上面の平らな領域同士が接触すれば、接触しているバンプに押されて、ずれが大きくなったり、隣のバンプと接触することはない。また、本実施の形態においては、バンプ３１、３２は短手方向の幅が狭くなっているため、バンプが球状に形成される場合と比べて、隣のバンプとも接触してしまう確率が低くなり、歩留まりを向上させることができる。   When the bump 31 and the bump 32 are brought into contact with each other, as shown in FIG. 13A, the longitudinal direction of the bump 31 in the infrared detection element chip 10 and the longitudinal direction of the bump 32 in the signal processing circuit chip 20 are determined. Make contact at right angles. Thereby, even if the alignment of the infrared detection element chip 10 and the signal processing circuit chip 20 is shifted by, for example, about several μm, the bump 31 and the bump 32 are formed in an elliptical shape. The flat portions at 32 can be brought into contact with each other. In this case, as shown in FIG. 12 (b), the shape of the bump 31 and the bump 32 is deformed by applying a load. There is no contact with the bumps. That is, even if the position is slightly shifted, if the flat areas on the upper surfaces of the bump 31 and the bump 32 come into contact with each other, the bump is pushed by the contacting bump, and the shift becomes larger, or the adjacent bump is contacted. There is nothing. In the present embodiment, since the bumps 31 and 32 have a narrow width in the short direction, the probability that the bumps are in contact with the adjacent bumps is lower than when the bumps are formed in a spherical shape. Yield can be improved.

尚、図１３（ａ）に示されるように、バンプ３１の長手方向と、バンプ３２の長手方向とが直交するように接触させるためには、図１３（ｂ）に示されるように、バンプ３１及びバンプ３２が、各々の一方の面において長手方向が同じ向きとなるように形成する。即ち、２点差線で示されるバンプ３１の長手方向３１ｒａと、バンプ３２の長手方向３２ｒａとが直交するように接触させるためには、バンプ３１及びバンプ３２が、各々の一方の面において画素１２に対角する長手方向が同じ向きとなるように形成する。これにより、赤外線検知素子チップ１０の一方の面１０ａと、信号処理回路チップ２０の一方の面２０ａとを画素に対応した所望の位置で対向させることにより、バンプ３１の長手方向と、バンプ３２の長手方向とを直交させることができる。   As shown in FIG. 13 (a), in order to make the longitudinal direction of the bump 31 and the longitudinal direction of the bump 32 perpendicular to each other, as shown in FIG. And the bump 32 is formed so that the longitudinal direction is the same direction on each one surface. That is, in order to make the longitudinal direction 31ra of the bump 31 indicated by the two-point difference line and the longitudinal direction 32ra of the bump 32 perpendicular to each other, the bump 31 and the bump 32 are attached to the pixel 12 on each one surface. The diagonal directions are formed in the same direction. As a result, the one surface 10a of the infrared detection element chip 10 and the one surface 20a of the signal processing circuit chip 20 are opposed to each other at a desired position corresponding to the pixel, whereby the longitudinal direction of the bump 31 and the bump 32 The longitudinal direction can be orthogonal.

次に、図１４に示すように、赤外線検知素子チップ１０のバンプ３１と信号処理回路チップ２０のバンプ３２とを接触させて、Ｉｎにより形成されているバンプ３１、３２を加熱して溶かし、一体化させることによりバンプ接合部３０を形成する。これにより、赤外線検知素子チップ１０と信号処理回路チップ２０とが、各々の画素１２ごとにバンプ接合部３０により接続される。尚、図１４は、この工程における状態を模式的に示したものであり、バンプ接合部３０の具体的な形状は、図１５及び図１６に示される。尚、図１６は、バンプ接合部３０のうち、バンプ３１または３２により形成されていた部分の状態を示すものであり、図１６（ａ）は、この部分の状態の上面図であり、図１６（ｂ）は側面図である。   Next, as shown in FIG. 14, the bumps 31 of the infrared detection element chip 10 and the bumps 32 of the signal processing circuit chip 20 are brought into contact with each other, and the bumps 31 and 32 formed of In are heated and melted so as to be integrated. As a result, the bump bonding portion 30 is formed. Thereby, the infrared detection element chip 10 and the signal processing circuit chip 20 are connected to each pixel 12 by the bump bonding portion 30. FIG. 14 schematically shows the state in this step, and the specific shape of the bump bonding portion 30 is shown in FIGS. 15 and 16. FIG. 16 shows a state of the portion formed by the bump 31 or 32 in the bump bonding portion 30, and FIG. 16 (a) is a top view of the state of this portion. (B) is a side view.

次に、図１７に示すように、赤外線検知素子チップ１０におけるＧａＡｓ基板４０をエッチングまたは研磨により除去し、赤外線検知素子チップ１０の他方の面１０ｂを露出させる。   Next, as shown in FIG. 17, the GaAs substrate 40 in the infrared detection element chip 10 is removed by etching or polishing to expose the other surface 10 b of the infrared detection element chip 10.

以上の工程により、本実施の形態における半導体装置である赤外線検出装置を製造することができる。   Through the above steps, an infrared detection device which is a semiconductor device in this embodiment can be manufactured.

本実施の形態は、他のバンプ３１、３２にＩｎを用いた半導体装置の製造に適用することができる。例えば、各々にバンプが形成されている基板同士を接合することにより形成される半導体装置や、半導体基板と配線基板とを接合することにより形成される半導体装置にも適用することができる。また、バンプ３１、３２を形成する材料は、Ｉｎ以外の接合金属材料であってもよく、例えば、ハンダ等であってもよい。   This embodiment can be applied to the manufacture of a semiconductor device using In for the other bumps 31 and 32. For example, the present invention can also be applied to a semiconductor device formed by bonding substrates each having a bump formed thereon, or a semiconductor device formed by bonding a semiconductor substrate and a wiring substrate. The material for forming the bumps 31 and 32 may be a bonding metal material other than In, for example, solder.

〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、赤外線検知素子チップ１０及び信号処理回路チップ２０において、下地金属膜の形状が長方形で形成されている構造のものである。 [Second Embodiment]
Next, a second embodiment will be described. In the present embodiment, in the infrared detection element chip 10 and the signal processing circuit chip 20, the base metal film has a rectangular shape.

具体的には、図１８に示されるように、赤外線検知素子チップ１０の画素１２に形成される下地金属膜１１６は、長方形の形状で形成されている。下地金属膜１１６は、長手方向が、正方形の画素１２の対角する方向となるように形成されており、下地金属膜１１６の周囲には絶縁膜１１５が形成されている。   Specifically, as shown in FIG. 18, the base metal film 116 formed on the pixels 12 of the infrared detection element chip 10 is formed in a rectangular shape. The base metal film 116 is formed so that the longitudinal direction is a direction diagonal to the square pixel 12, and an insulating film 115 is formed around the base metal film 116.

本実施の形態においては、下地金属膜１１６は、長方形の長手方向となる長辺Ｌａが１６μｍ、短辺Ｌｂが４μｍとなるように形成されており、短辺Ｌｂに対する長辺Ｌａの比Ｌａ／Ｌｂが、４となるように形成されている。本実施の形態においては、短辺Ｌｂに対する長辺Ｌａの比Ｌａ／Ｌｂは、２以上、１０以下であることが好ましく、更には、３以上、１０以下であることが好ましい。   In the present embodiment, the base metal film 116 is formed so that the long side La in the longitudinal direction of the rectangle is 16 μm and the short side Lb is 4 μm, and the ratio La / of the long side La to the short side Lb. Lb is formed to be 4. In the present embodiment, the ratio La / Lb of the long side La to the short side Lb is preferably 2 or more and 10 or less, and more preferably 3 or more and 10 or less.

図１９は、本実施の形態において、ウェットバック（溶融成形）を行った後のバンプ１３１の形状を示す。バンプ１３１を形成しているＩｎは、ウェットバックにより溶融した際に、表面張力により丸まった形状になるとともに、下地金属膜１１６の周囲に形成されている絶縁膜１１５により弾かれるため、図１９に示される形状となる。尚、図１９（ａ）は、ウェットバックを行った後のバンプ１３１の上面図であり、図１９（ｂ）は短辺側の側面図、図１９（ｃ）は長辺側の側面図である。尚、同様の工程を信号処理回路チップ２０についても行い、赤外線検知素子チップ１０と信号処理回路チップ２０とを接合することにより、本実施の形態における半導体装置である赤外線検出装置を作製することができる。   FIG. 19 shows the shape of the bump 131 after the wet back (melt molding) is performed in the present embodiment. When In forming the bump 131 is melted by wet back, it is rounded by surface tension and is repelled by the insulating film 115 formed around the base metal film 116. It becomes the shape shown. 19A is a top view of the bump 131 after the wet back is performed, FIG. 19B is a side view on the short side, and FIG. 19C is a side view on the long side. is there. The same process is performed on the signal processing circuit chip 20, and the infrared detection element chip 10 and the signal processing circuit chip 20 are bonded to manufacture the infrared detection device which is the semiconductor device in the present embodiment. it can.

本実施の形態は、下地金属膜１１６等の形状を除き、第１の実施の形態と同様の製造方法により製造することができる。上記以外の内容については、第１の実施の形態と同様である。   This embodiment can be manufactured by the same manufacturing method as that of the first embodiment except for the shape of the base metal film 116 and the like. About contents other than the above, it is the same as that of 1st Embodiment.

〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、赤外線検知素子チップ１０及び信号処理回路チップ２０において、下地金属膜が一方向に沿って複数形成されている構造のものである。 [Third Embodiment]
Next, a third embodiment will be described. In this embodiment, the infrared detection element chip 10 and the signal processing circuit chip 20 have a structure in which a plurality of base metal films are formed along one direction.

具体的には、図２０に示されるように、赤外線検知素子チップ１０の画素１２には、正方形の画素１２の対角する方向に沿って、２つの下地金属膜２１６ａ、２１６ｂが形成されおり、下地金属膜２１６ａ、２１６ｂの周囲には、絶縁膜２１５が形成されている。   Specifically, as illustrated in FIG. 20, two base metal films 216 a and 216 b are formed in the pixel 12 of the infrared detection element chip 10 along the diagonal direction of the square pixel 12. An insulating film 215 is formed around the base metal films 216a and 216b.

本実施の形態においては、下地金属膜２１６ａ、２１６ｂは、長方形の形状で形成されており、長方形の長手方向となる長辺Ｌｃが７μｍ、短辺Ｌｄが４μｍとなるように形成されている。また、下地金属膜２１６ａと下地金属膜２１６ｂとの間隔Ｌｅが２μｍとなるように形成されている。   In the present embodiment, the base metal films 216a and 216b are formed in a rectangular shape, and are formed so that the long side Lc in the longitudinal direction of the rectangle is 7 μm and the short side Ld is 4 μm. Further, the distance Le between the base metal film 216a and the base metal film 216b is 2 μm.

本実施の形態においては、下地金属膜２１６ａ、２１６ｂの形状は、長方形以外にも、正方形や円形等であってもよく、複数の下地金属膜が一方向に並ぶように形成されていればよい。   In the present embodiment, the shape of the base metal films 216a and 216b may be a square, a circle, or the like other than the rectangle, and it is only necessary that a plurality of base metal films are arranged in one direction. .

図２１は、本実施の形態において、ウェットバック（溶融成形）を行った後のバンプ２３１の形状を示す。バンプ２３１を形成しているＩｎは、ウェットバックにより溶融した際に、表面張力により丸まった形状になるとともに、下地金属膜２１６ａ、２１６ｂの周囲に形成されている絶縁膜２１５により弾かれるため、図２１に示される形状となる。この際、下地金属膜２１６ａと下地金属膜２１６ｂとの間には、下地金属膜が形成されていない領域が存在しているが、下地金属膜２１６ａと下地金属膜２１６ｂとの間隔Ｌｅは２μｍと狭いため、この領域の上にも溶けて固まったバンプ２３１がのっている。尚、図２１（ａ）は、ウェットバックを行った後のバンプ２３１の上面図であり、図２１（ｂ）は短辺側の側面図、図２１（ｃ）は長辺側の側面図である。同様の工程を信号処理回路チップ２０についても行い、赤外線検知素子チップ１０と信号処理回路チップ２０とを接合することにより、本実施の形態における半導体装置である赤外線検出装置を作製することができる。   FIG. 21 shows the shape of the bump 231 after wet back (melt molding) is performed in the present embodiment. The In forming the bumps 231 has a rounded shape due to surface tension when melted by wet back and is repelled by the insulating film 215 formed around the base metal films 216a and 216b. The shape shown in FIG. At this time, there is a region where the base metal film is not formed between the base metal film 216a and the base metal film 216b, but the distance Le between the base metal film 216a and the base metal film 216b is 2 μm. Since it is narrow, a melted and hardened bump 231 is also placed on this region. 21A is a top view of the bump 231 after wet back, FIG. 21B is a side view of the short side, and FIG. 21C is a side view of the long side. is there. The same process is performed on the signal processing circuit chip 20 and the infrared detection element chip 10 and the signal processing circuit chip 20 are bonded to each other, whereby the infrared detection device which is a semiconductor device in the present embodiment can be manufactured.

本実施の形態は、下地金属膜の形状等を除き、第１の実施の形態と同様の製造方法により製造することができる。上記以外の内容については、第１の実施の形態と同様である。   This embodiment can be manufactured by the same manufacturing method as that of the first embodiment except for the shape of the base metal film. About contents other than the above, it is the same as that of 1st Embodiment.

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。   Although the embodiment has been described in detail above, it is not limited to the specific embodiment, and various modifications and changes can be made within the scope described in the claims.

上記の説明に関し、更に以下の付記を開示する。
（付記１）
第１の方向と直交する第２の方向において前記第１の方向の長さより短い長さを有する金属膜と前記金属膜上に設けられた第１バンプとが設けられた第１の電子部品と、第３の方向と直交する第４の方向において前記第３の方向の長さより短い長さを有する金属膜と前記金属膜上に設けられた第２バンプとが設けられた第２の電子部品とを、前記第１バンプと前記第２バンプとで接触させ、
前記第１バンプと前記第２バンプとを接触させた状態で加熱し、前記第１の電子部品と前記第２の電子部品とを接合することを特徴とする半導体装置の製造方法。
（付記２）
前記第１の電子部品は、前記第１の電子部品上に設けられた前記金属膜上に前記第１バンプを形成することにより形成されることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記第１バンプを形成する前に、
前記第１の電子部品上に前記金属膜を形成することを特徴とする付記２に記載の半導体装置の製造方法。
（付記４）
前記金属膜の形状は楕円であることを特徴とする付記１から３のいずれかに記載の半導体装置の製造方法。
（付記５）
前記金属膜の形状は長方形であることを特徴とする付記１から３のいずれかに記載の半導体装置の製造方法。
（付記６）
前記金属膜の形状は、短手方向に対する長手方向の比が、２以上、１０以下であることを特徴とする付記１から５のいずれかに記載の半導体装置の製造方法。
（付記７）
前記第１の電子部品と前記第２の電子部品との接合は、前記第１の方向と前記第３の方向とが略直交した状態で行われることを特徴とする付記１から６のいずれかに記載の半導体装置の製造方法。
（付記８）
前記第１バンプは、第１の方向と直交する第２の方向において前記第１の方向の長さより短い長さを有する形状であることを特徴とする付記１から７のいずれかに記載の半導体装置の製造方法。
（付記９）
前記第１の電子部品と前記第２の電子部品とを接合する工程は、前記第１の電子部品における前記バンプの長手方向と、前記第２の電子部品における前記バンプの長手方向とが、略直交した状態で行われることを特徴とする付記１から８のいずれかに記載の半導体装置の製造方法。
（付記１０）
前記第１の電子部品の一方の面において、前記金属膜の周囲には絶縁膜が形成されており、
前記第２の電子部品の一方の面において、前記金属膜の周囲には絶縁膜が形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置の製造方法。
（付記１１）
前記バンプは、Ｉｎを含む材料により形成されていることを特徴とする付記１から１０のいずれかに記載の半導体装置の製造方法。
（付記１２）
前記バンプを形成した後、前記第１の電子部品のバンプと前記第２の電子部品のバンプとを接触させる工程の前に、
前記バンプを加熱し、溶融させる工程を含むことを特徴とする付記１から１１のいずれかに記載の半導体装置の製造方法。
（付記１３）
前記第１の電子部品は、化合物半導体により形成されており、
前記第２の電子部品は、シリコンにより形成されていることを特徴とする付記１から１２のいずれかに記載の半導体装置の製造方法。
（付記１４）
前記第１の電子部品は、ＧａＡｓを含む材料により形成されていることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５）
前記第１の電子部品には、赤外線または光を検出する複数の画素が、１次元または２次元に配列されており、
前記バンプは、前記画素に対応して設けられていることを特徴とする付記１から１４のいずれかに記載の半導体装置の製造方法。
（付記１６）
前記第１の電子部品に代えて、一方の基板を用い、
前記第２の電子部品に代えて、他方の基板を用いていることを特徴とする付記１から１５のいずれかに記載の半導体装置の製造方法。
（付記１７）
前記第１の電子部品と前記第２の電子部品との接合は、前記第１の方向と前記第３の方向とが略直交した状態で行われることを特徴とする付記１から１６のいずれかに記載の半導体装置の製造方法。
（付記１８）
前記第１バンプは、第１の方向と直交する第２の方向において前記第１の方向の長さより短い長さを有する形状であることを特徴とする付記１から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
第１の方向と直交する第２の方向において前記第１の方向の長さより短い長さを有する金属膜を有する第１の電子部品と、
第３の方向と直交する第４の方向において前記第３の方向の長さより短い長さを有する金属膜を有する第２の電子部品と、
前記第１の電子部品と前記第２の電子部品とを接続し、前記第１の電子部品の金属膜と前記第２の電子部品の金属膜との間に設けられたバンプ接合部と、
を有することを特徴とする半導体装置。
（付記２０）
前記金属膜の形状は、楕円であることを特徴とする付記１９に記載の半導体装置。
（付記２１）
前記金属膜の形状は、長方形であることを特徴とする付記１９に記載の半導体装置。
（付記２２）
前記金属膜の形状は、短手方向に対する長手方向の比が、２以上、１０以下であることを特徴とする付記１９から２１のいずれかに記載の半導体装置。
（付記２３）
前記第１の電子部品における前記金属膜の長手方向と、前記第２の電子部品における前記金属膜の長手方向とは、略直交していることを特徴とする付記１９から２２のいずれかに記載の半導体装置。
（付記２４）
前記第１の方向と前記第３の方向とは略直交していることを特徴とする付記１９から２３のいずれかに記載の半導体装置。 In addition to the above description, the following additional notes are disclosed.
(Appendix 1)
A first electronic component provided with a metal film having a length shorter than the length of the first direction in a second direction orthogonal to the first direction and a first bump provided on the metal film; A second electronic component provided with a metal film having a length shorter than the length of the third direction in a fourth direction orthogonal to the third direction and a second bump provided on the metal film In contact with the first bump and the second bump,
A method of manufacturing a semiconductor device, comprising: heating the first bump and the second bump in contact with each other to bond the first electronic component and the second electronic component.
(Appendix 2)
The manufacturing method of a semiconductor device according to claim 1, wherein the first electronic component is formed by forming the first bump on the metal film provided on the first electronic component. Method.
(Appendix 3)
Before forming the first bump,
The method of manufacturing a semiconductor device according to appendix 2, wherein the metal film is formed on the first electronic component.
(Appendix 4)
4. The method of manufacturing a semiconductor device according to any one of appendices 1 to 3, wherein the shape of the metal film is an ellipse.
(Appendix 5)
4. The method of manufacturing a semiconductor device according to any one of appendices 1 to 3, wherein the shape of the metal film is a rectangle.
(Appendix 6)
6. The method of manufacturing a semiconductor device according to any one of appendices 1 to 5, wherein the shape of the metal film is such that the ratio of the longitudinal direction to the lateral direction is 2 or more and 10 or less.
(Appendix 7)
Any one of Supplementary notes 1 to 6, wherein the first electronic component and the second electronic component are joined in a state in which the first direction and the third direction are substantially orthogonal to each other. The manufacturing method of the semiconductor device as described in any one of Claims 1-3.
(Appendix 8)
The semiconductor according to any one of appendices 1 to 7, wherein the first bump has a shape having a length shorter than a length of the first direction in a second direction orthogonal to the first direction. Device manufacturing method.
(Appendix 9)
In the step of joining the first electronic component and the second electronic component, the longitudinal direction of the bump in the first electronic component and the longitudinal direction of the bump in the second electronic component are substantially the same. 9. The method for manufacturing a semiconductor device according to any one of appendices 1 to 8, wherein the method is performed in an orthogonal state.
(Appendix 10)
On one surface of the first electronic component, an insulating film is formed around the metal film,
10. The method of manufacturing a semiconductor device according to any one of appendices 1 to 9, wherein an insulating film is formed around the metal film on one surface of the second electronic component.
(Appendix 11)
11. The method of manufacturing a semiconductor device according to any one of appendices 1 to 10, wherein the bump is formed of a material containing In.
(Appendix 12)
After forming the bump, before the step of contacting the bump of the first electronic component and the bump of the second electronic component,
The method for manufacturing a semiconductor device according to any one of appendices 1 to 11, further comprising a step of heating and melting the bump.
(Appendix 13)
The first electronic component is formed of a compound semiconductor,
13. The method of manufacturing a semiconductor device according to any one of appendices 1 to 12, wherein the second electronic component is made of silicon.
(Appendix 14)
14. The method of manufacturing a semiconductor device according to appendix 13, wherein the first electronic component is made of a material containing GaAs.
(Appendix 15)
In the first electronic component, a plurality of pixels for detecting infrared rays or light are arranged one-dimensionally or two-dimensionally,
15. The method of manufacturing a semiconductor device according to any one of appendices 1 to 14, wherein the bump is provided corresponding to the pixel.
(Appendix 16)
Instead of the first electronic component, one substrate is used,
The method of manufacturing a semiconductor device according to any one of appendices 1 to 15, wherein the second substrate is used in place of the second electronic component.
(Appendix 17)
Any one of Supplementary notes 1 to 16, wherein the joining of the first electronic component and the second electronic component is performed in a state where the first direction and the third direction are substantially orthogonal to each other. The manufacturing method of the semiconductor device as described in any one of Claims 1-3.
(Appendix 18)
The semiconductor according to any one of appendices 1 to 17, wherein the first bump has a shape having a length shorter than a length of the first direction in a second direction orthogonal to the first direction. Device manufacturing method.
(Appendix 19)
A first electronic component having a metal film having a length shorter than the length of the first direction in a second direction orthogonal to the first direction;
A second electronic component having a metal film having a length shorter than the length of the third direction in a fourth direction orthogonal to the third direction;
Connecting the first electronic component and the second electronic component, and a bump joint provided between the metal film of the first electronic component and the metal film of the second electronic component;
A semiconductor device comprising:
(Appendix 20)
20. The semiconductor device according to appendix 19, wherein the shape of the metal film is an ellipse.
(Appendix 21)
20. The semiconductor device according to appendix 19, wherein the shape of the metal film is a rectangle.
(Appendix 22)
22. The semiconductor device according to any one of appendices 19 to 21, wherein the shape of the metal film is such that the ratio of the longitudinal direction to the lateral direction is 2 or more and 10 or less.
(Appendix 23)
The longitudinal direction of the metal film in the first electronic component is substantially perpendicular to the longitudinal direction of the metal film in the second electronic component. Semiconductor device.
(Appendix 24)
24. The semiconductor device according to any one of appendices 19 to 23, wherein the first direction and the third direction are substantially orthogonal to each other.

１０ 赤外線検知素子チップ
１０ａ 一方の面
１０ｂ 他方の面
１１ 赤外線検知素子部
１１ａ 活性層
１１ｂ コンタクト層
１２ 画素
１３ 分離溝
１４ 反射金属膜
１５ 絶縁膜
１６ 下地金属膜
２０ 信号処理回路チップ
２０ａ 一方の面
２５ 絶縁膜
２６ 下地金属膜
３０ バンプ接合部
３１ バンプ
３２ バンプ
４０ ＧａＡｓ基板 DESCRIPTION OF SYMBOLS 10 Infrared sensing element chip 10a One surface 10b The other surface 11 Infrared sensing element part 11a Active layer 11b Contact layer 12 Pixel 13 Separation groove 14 Reflective metal film 15 Insulating film 16 Base metal film 20 Signal processing circuit chip 20a One surface 25 Insulating film 26 Base metal film 30 Bump joint 31 Bump 32 Bump 40 GaAs substrate

Claims (12)

第１の方向と直交する第２の方向において前記第１の方向の長さより短い長さを有する金属膜と前記金属膜上に設けられた第１バンプとが設けられた第１の電子部品と、第３の方向と直交する第４の方向において前記第３の方向の長さより短い長さを有する金属膜と前記金属膜上に設けられた第２バンプとが設けられた第２の電子部品とを、前記第１バンプと前記第２バンプとで接触させ、
前記第１バンプと前記第２バンプとを接触させた状態で加熱し、前記第１の電子部品と前記第２の電子部品とを接合することを特徴とする半導体装置の製造方法。 A first electronic component provided with a metal film having a length shorter than the length of the first direction in a second direction orthogonal to the first direction and a first bump provided on the metal film; A second electronic component provided with a metal film having a length shorter than the length of the third direction in a fourth direction orthogonal to the third direction and a second bump provided on the metal film In contact with the first bump and the second bump,
A method of manufacturing a semiconductor device, comprising: heating the first bump and the second bump in contact with each other to bond the first electronic component and the second electronic component. 前記第１の電子部品は、前記第１の電子部品上に設けられた前記金属膜上に前記第１バンプを形成することにより形成されることを特徴とする請求項１に記載の半導体装置の製造方法。   2. The semiconductor device according to claim 1, wherein the first electronic component is formed by forming the first bump on the metal film provided on the first electronic component. Production method. 前記第１バンプを形成する前に、
前記第１の電子部品上に前記金属膜を形成することを特徴とする請求項２に記載の半導体装置の製造方法。 Before forming the first bump,
The method for manufacturing a semiconductor device according to claim 2, wherein the metal film is formed on the first electronic component. 前記金属膜の形状は楕円であることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, wherein the shape of the metal film is an ellipse. 前記金属膜の形状は長方形であることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, wherein the metal film has a rectangular shape. 前記金属膜の形状は、短手方向に対する長手方向の比が、２以上、１０以下であることを特徴とする請求項１から５のいずれかに記載の半導体装置の製造方法。   6. The method of manufacturing a semiconductor device according to claim 1, wherein the metal film has a shape in which the ratio of the longitudinal direction to the transverse direction is 2 or more and 10 or less. 前記第１の電子部品と前記第２の電子部品との接合は、前記第１の方向と前記第３の方向とが略直交した状態で行われることを特徴とする請求項１から６のいずれかに記載の半導体装置の製造方法。   7. The joining of the first electronic component and the second electronic component is performed in a state where the first direction and the third direction are substantially orthogonal to each other. A method for manufacturing the semiconductor device according to claim 1. 前記第１バンプは、第１の方向と直交する第２の方向において前記第１の方向の長さより短い長さを有する形状であることを特徴とする請求項１から７のいずれかに記載の半導体装置の製造方法。   The said 1st bump | vamp is a shape which has a length shorter than the length of the said 1st direction in the 2nd direction orthogonal to a 1st direction, The one of Claim 1 to 7 characterized by the above-mentioned. A method for manufacturing a semiconductor device. 第１の方向と直交する第２の方向において前記第１の方向の長さより短い長さを有する金属膜を有する第１の電子部品と、
第３の方向と直交する第４の方向において前記第３の方向の長さより短い長さを有する金属膜を有する第２の電子部品と、
前記第１の電子部品と前記第２の電子部品とを接続し、前記第１の電子部品の金属膜と前記第２の電子部品の金属膜との間に設けられたバンプ接合部と、
を有することを特徴とする半導体装置。 A first electronic component having a metal film having a length shorter than the length of the first direction in a second direction orthogonal to the first direction;
A second electronic component having a metal film having a length shorter than the length of the third direction in a fourth direction orthogonal to the third direction;
Connecting the first electronic component and the second electronic component, and a bump joint provided between the metal film of the first electronic component and the metal film of the second electronic component;
A semiconductor device comprising: 前記金属膜の形状は、楕円であることを特徴とする請求項９に記載の半導体装置。   The semiconductor device according to claim 9, wherein the shape of the metal film is an ellipse. 前記金属膜の形状は、長方形であることを特徴とする請求項９に記載の半導体装置。   The semiconductor device according to claim 9, wherein the shape of the metal film is a rectangle. 前記第１の方向と前記第３の方向とは略直交していることを特徴とする請求項９から１１のいずれかに記載の半導体装置。   The semiconductor device according to claim 9, wherein the first direction and the third direction are substantially orthogonal to each other.
JP2015095936A 2015-05-08 2015-05-08 Semiconductor device manufacturing method and semiconductor device Pending JP2016213326A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015095936A JP2016213326A (en) 2015-05-08 2015-05-08 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015095936A JP2016213326A (en) 2015-05-08 2015-05-08 Semiconductor device manufacturing method and semiconductor device

Publications (1)

Publication Number Publication Date
JP2016213326A true JP2016213326A (en) 2016-12-15

Family

ID=57552025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015095936A Pending JP2016213326A (en) 2015-05-08 2015-05-08 Semiconductor device manufacturing method and semiconductor device

Country Status (1)

Country Link
JP (1) JP2016213326A (en)

Similar Documents

Publication Publication Date Title
US20140042638A1 (en) Semiconductor package and method of fabricating the same
JPH08227913A (en) Formation of conductive interconnection
JP5568357B2 (en) Semiconductor device and manufacturing method thereof
US9633935B2 (en) Stacked chip package including substrate with recess adjoining side edge of substrate and method for forming the same
JP2009004507A (en) Package for electronic component, manufacturing method thereof, and electronic component device
US9343498B2 (en) Semiconductor device, imaging device and semiconductor device manufacturing method
TW201143002A (en) Semiconductor structure and method of forming semiconductor device
US9818709B2 (en) Semiconductor device and manufacturing method thereof
US10446515B2 (en) Semiconductor substrate and semiconductor packaging device, and method for forming the same
TWI550737B (en) Chip package and method thereof
JP2009164549A (en) Template for forming solder bump, method of manufacturing the template, and method of inspecting solder bump by using the template
JP6116476B2 (en) Method for manufacturing a chip stack and carrier for carrying out the method
JP2014082281A (en) Substrate, semiconductor device and substrate manufacturing method
TWI575672B (en) Chip package and method thereof
JP5682496B2 (en) Semiconductor device, multi-chip semiconductor device, device, and manufacturing method of semiconductor device
JP2016213326A (en) Semiconductor device manufacturing method and semiconductor device
JP2023001353A (en) Semiconductor device
JP6851773B2 (en) Semiconductor device
JP2011091087A (en) Semiconductor device and method of manufacturing the same
JP2011018672A (en) Semiconductor device, and method of manufacturing the same
JP2016115694A (en) Mounting structure of optical module and manufacturing method
US8836134B2 (en) Semiconductor stacked package and method of fabricating the same
KR101068305B1 (en) Stack semiconductor package and manufacturing method therof
CN108447828B (en) Packaging structure and substrate bonding method
JP2017130571A (en) Interposer substrate, semiconductor device, method of manufacturing interposer substrate, and method of manufacturing semiconductor device