KR20090074370A - Method for formig metal line in semiconductor device using hardmask - Google Patents

Method for formig metal line in semiconductor device using hardmask Download PDF

Info

Publication number
KR20090074370A
KR20090074370A KR1020080000131A KR20080000131A KR20090074370A KR 20090074370 A KR20090074370 A KR 20090074370A KR 1020080000131 A KR1020080000131 A KR 1020080000131A KR 20080000131 A KR20080000131 A KR 20080000131A KR 20090074370 A KR20090074370 A KR 20090074370A
Authority
KR
South Korea
Prior art keywords
metal wiring
metal
etching
flow rate
interlayer insulating
Prior art date
Application number
KR1020080000131A
Other languages
Korean (ko)
Inventor
신수범
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080000131A priority Critical patent/KR20090074370A/en
Publication of KR20090074370A publication Critical patent/KR20090074370A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Abstract

A method for forming metal wiring of a semiconductor device is provided to increase an etching rate of a metal layer in order to improve the margin of a photoresist and to prevent the damage to the metal wiring. An interlayer insulating layer is formed on a substrate. A metal layer is formed on the interlayer insulating layer. The metal layer is selectively etched by using an etching gas to form metal wiring. The etching gas includes at least chlorine with a flow rate of 300sccm and at least boron chloride with a flow rate of 200sccm. The interlayer insulating layer exposed by the metal wiring is etched in a predetermined thickness and removes remaining metal layers.

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FORMIG METAL LINE IN SEMICONDUCTOR DEVICE USING HARDMASK}METHODS FOR FORMIG METAL LINE IN SEMICONDUCTOR DEVICE USING HARDMASK}

본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 반도체 소자의 금속 배선 형성 방법에 관한 것이다.TECHNICAL FIELD This invention relates to the manufacturing technique of a semiconductor element. Specifically, It is related with the metal wiring formation method of a semiconductor element.

최근 DRAM과 같이 다층 구조를 갖는 반도체 소자의 디자인 룰(design rule)이 감소함에 따라, 금속 배선의 라인(line)/스페이스(space) 폭도 감소하고 있다. 이와 같은 금속 배선의 선폭 감소를 위해서는 마스크 공정시 포토레지스트(photoresist)의 두께 감소가 필연적으로 요구된다. 그러나, 이러한 포토레지스트의 두께 감소는 금속 배선 형성 과정에서 공정상의 문제점을 초래하게 된다. 이하 도1 및 도2를 참조하여 좀더 상세히 설명하기로 한다.Recently, as the design rule of a semiconductor device having a multilayer structure such as DRAM decreases, the line / space width of the metal wiring also decreases. In order to reduce the line width of the metal wiring, a thickness reduction of the photoresist is inevitably required in the mask process. However, such a reduction in the thickness of the photoresist causes a process problem in the process of forming the metal wiring. Hereinafter, a detailed description will be given with reference to FIGS. 1 and 2.

도1a 및 도1b는 종래 기술에 따른 반도체 소자의 금속 배선 형성 방법을 도시한 공정 단면도이다.1A and 1B are cross-sectional views illustrating a method of forming metal wirings of a semiconductor device according to the prior art.

도1a에 도시된 바와 같이, 소정의 하부 구조물을 갖는 기판(10) 상에 공지의 방법으로 도전 플러그(미도시됨)를 구비하는 층간 절연막(11)을 형성한다. 이때, 층간 절연막(11)은 산화막으로 이루어지는 것이 바람직하다.As shown in Fig. 1A, an interlayer insulating film 11 having a conductive plug (not shown) is formed on a substrate 10 having a predetermined lower structure by a known method. At this time, the interlayer insulating film 11 is preferably made of an oxide film.

이어서, 층간 절연막(11) 상에 금속 배선 형성을 위한 금속막(100)을 형성하는데, 이와 같은 금속막(100)은 일반적으로 알루미늄(Al)막(13)과 그 하부 및 상부에 각각 형성되는 장벽 금속막(barrier metal, 12, 14)을 포함한다. 이하, 알루미늄막(13)의 하부에 개재되는 장벽 금속막을 제1 장벽 금속막(12)이라 하고, 알루미늄막(13)의 상부에 형성되는 장벽 금속막을 제2 장벽 금속막(14)이라 한다. 여기서, 제1 및 제2 장벽 금속막(12, 14)은 각각 Ti/TiN의 적층막으로 이루어진다.Subsequently, a metal film 100 for forming metal wirings is formed on the interlayer insulating film 11. Such a metal film 100 is generally formed on the aluminum (Al) film 13 and the lower and upper portions thereof, respectively. Barrier metal films 12, 14. Hereinafter, the barrier metal film interposed under the aluminum film 13 is called the first barrier metal film 12, and the barrier metal film formed on the aluminum film 13 is called the second barrier metal film 14. Here, the first and second barrier metal films 12 and 14 are each formed of a laminated film of Ti / TiN.

이어서, 제2 장벽 금속막(14) 상에 금속 배선 형성을 위한 포토레지스트 패턴(16)을 형성한다. 이때, 포토레지스트 패턴(16)의 하부에는 노광 공정시 반사 방지를 위한 반사방지막(15)이 개재될 수 있다. Subsequently, a photoresist pattern 16 for forming metal wirings is formed on the second barrier metal film 14. In this case, an antireflection film 15 may be interposed below the photoresist pattern 16 to prevent reflection during the exposure process.

도1b에 도시된 바와 같이, 포토레지스트 패턴(16)을 식각 베리어로 금속막(100)을 건식 식각하여 금속 배선(100a)을 형성한다. 이때, 일반적으로 이러한 건식 식각은 주식각(main etch) 및 과도 식각(over etch)의 2단계 공정으로 수행된다. As shown in FIG. 1B, the metal layer 100 is dry-etched using the photoresist pattern 16 as an etching barrier to form the metal wiring 100a. In this case, such dry etching is generally performed in a two-step process of main etch and over etch.

먼저 주식각 공정으로, 포토레지스트 패턴(16)을 식각 베리어로 층간 절연막(11)이 드러날 때까지 금속막(100)을 건식 식각하여 금속 배선(100a)을 형성한다. First, the metal film 100 is dry-etched until the interlayer insulating film 11 is exposed using the photoresist pattern 16 as an etching barrier to form the metal wiring 100a.

이어서 과도 식각 공정으로, 드러난 층간 절연막(11)을 소정 두께 건식 식각하여 제거한다. 이와 같이 과도 식각 공정을 수행하는 것은, 상기의 주식각 공정 후 드러나는 층간 절연막(11) 상에 금속막(100)이 잔류하여 금속 배선(100a) 사이에 브릿지(bridge)가 발생하는 것을 방지하기 위함이다. Subsequently, in the excessive etching process, the exposed interlayer insulating film 11 is removed by dry etching a predetermined thickness. Performing the transient etching process as described above is to prevent the occurrence of a bridge between the metal wires 100a by remaining of the metal film 100 on the interlayer insulating film 11 exposed after the stock etching process. to be.

그러나, 이와 같은 종래 기술에 따른 금속 배선 형성 방법은 다음과 같은 문제점을 갖는다.However, the metal wiring forming method according to the related art has the following problems.

전술한 바와 같이, 금속 배선의 미세화에 따라 포토레지스트 패턴의 두께가 급격히 감소하면서 상기의 건식 식각 특히, 과도 식각을 수행하는 과정에서 포토레지스트의 마진(margin) 부족으로 금속 배선의 탑(top) 부분에 어택(attack)이 초래되는 문제점이 발생한다(도2의 (a) 참조).As described above, as the thickness of the photoresist pattern decreases rapidly with the miniaturization of the metal wiring, the top portion of the metal wiring due to the lack of margin of the photoresist in the process of performing the dry etching, in particular, the excessive etching. A problem occurs that causes an attack (see (a) of FIG. 2).

그렇다고 하여, 금속 배선의 탑 부분 어택을 방지하는 정도로 상기의 건식 식각 특히, 과도 식각을 수행하는 경우 층간 절연막의 제거 정도가 부족하여 금속 배선의 바텀(bottom) 부분에 브릿지가 발생하게 되는 문제점이 있다(도2의 (b) 참조). However, when the above-described dry etching, in particular, excessive etching is performed to prevent the top portion attack of the metal wiring, there is a problem in that a bridge is generated in the bottom portion of the metal wiring due to insufficient removal of the interlayer insulating film. (See Figure 2 (b)).

따라서, 포토레지스트의 마진 부족에도 불구하고 금속 배선 형성시 탑 부분의 어택을 방지하면서도 동시에 바텀 부분의 브릿지를 방지할 수 있는 기술의 개발이 요구된다.Therefore, despite the lack of margin of the photoresist, it is required to develop a technology that can prevent the attack of the top portion when forming the metal wiring and at the same time prevent the bridge of the bottom portion.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 금속막의 식각 속도를 증가시켜 포토레지스트의 마진을 증가시킴으로써 금속 배선의 탑 부분 어택 및 바텀 부분 브릿지를 동시에 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하고자 한다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above-mentioned problems of the prior art. The semiconductor device is capable of simultaneously preventing the top portion attack and the bottom portion bridge of the metal wiring by increasing the etching speed of the metal film to increase the margin of the photoresist. It is intended to provide a method for forming metal wiring.

상기 과제를 해결하기 위한 본 발명의 반도체 소자의 금속 배선 형성 방법은, 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 금속막을 형성하는 단계; 적어도 300sccm의 유량을 갖는 염소 및 적어도 200sccm의 유량을 갖는 염화 붕소를 식각 가스로 이용하여 상기 금속막을 선택적으로 식각하여 금속 배선을 형성하는 주식각 공정을 수행하는 단계; 및 상기 금속 배선에 의하여 드러나는 층간 절연막을 소정 두께 식각하여 잔류 금속막을 제거하는 과도 식각 공정을 수행하는 단계를 포함한다.MEANS TO SOLVE THE PROBLEM The metal wiring formation method of the semiconductor element of this invention for solving the said subject includes forming the interlayer insulation film on a board | substrate; Forming a metal film on the interlayer insulating film; Performing a stock angle process of selectively etching said metal film using chlorine having a flow rate of at least 300 sccm and boron chloride having a flow rate of at least 200 sccm as an etching gas to form a metal wiring; And performing an excessive etching process of removing the residual metal film by etching the interlayer insulating film exposed by the metal wiring to a predetermined thickness.

상술한 본 발명에 의한 반도체 소자의 금속 배선 형성 방법은, 금속막의 식각 속도를 증가시켜 포토레지스트의 마진을 증가시킴으로써 금속 배선의 탑 부분 어택 및 바텀 부분 브릿지를 동시에 방지할 수 있다.The metal wiring forming method of the semiconductor device according to the present invention described above can simultaneously prevent the top portion attack and the bottom portion bridge of the metal wiring by increasing the etching speed of the metal film to increase the margin of the photoresist.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도3a 및 도3b는 본 발명의 일실시예에 따른 반도체 소자의 금속 배선 형성 방법을 도시한 공정 단면도이다.3A and 3B are cross-sectional views illustrating a method of forming metal wirings in a semiconductor device in accordance with an embodiment of the present invention.

도3a에 도시된 바와 같이, 소정의 하부 구조물을 갖는 기판(30) 상에 공지의 방법으로 형성된 도전 플러그(미도시됨)를 구비하는 층간 절연막(31)을 형성한다. 이때, 층간 절연막(31)은 산화막으로 이루어지는 것이 바람직하다.As shown in Fig. 3A, an interlayer insulating film 31 having a conductive plug (not shown) formed by a known method is formed on a substrate 30 having a predetermined lower structure. At this time, the interlayer insulating film 31 is preferably made of an oxide film.

이어서, 층간절연막(31) 상에 금속 배선 형성을 위한 금속막(300)을 형성한다. 좀더 상세하게는, Ti/TiN가 적층된 제1 장벽 금속막(32), 알루미늄막(33) 및 Ti/TiN가 적층된 제2 장벽 금속막(34)을 순차적으로 형성한다.Subsequently, a metal film 300 for forming metal wirings is formed on the interlayer insulating film 31. More specifically, the first barrier metal film 32 in which Ti / TiN is stacked, the aluminum film 33 and the second barrier metal film 34 in which Ti / TiN are stacked are sequentially formed.

이어서, 제2 장벽 금속막(34) 상에 금속 배선 형성을 위한 포토레지스트 패턴(36)을 형성한다. 이때, 포토레지스트 패턴(36)의 하부에는 노광 공정시 반사 방지를 위한 반사방지막(35)이 개재될 수 있다. Next, a photoresist pattern 36 for forming metal wirings is formed on the second barrier metal film 34. In this case, an antireflection film 35 may be interposed below the photoresist pattern 36 to prevent reflection during the exposure process.

도3b에 도시된 바와 같이, 포토레지스트 패턴(36)을 식각 베리어로 금속막(300)을 건식 식각하되, 구체적으로 주식각 및 과도 식각의 2단계로 상기 건식 식각을 수행한다.As shown in FIG. 3B, the metal layer 300 is dry-etched using the photoresist pattern 36 as an etching barrier, and specifically, the dry etching is performed in two stages of stock etching and transient etching.

우선 주식각 공정을 수행하여, 포토레지스트 패턴(36)을 식각 베리어로 층간 절연막(31)이 드러날 때까지 염소(Cl2) 및 염화붕소(BCl3)의 식각 가스를 사용하여 금속막(300)을 건식 식각한다. 여기서, 염소는 식각제(etchant)로서의 기능만을 가지는 반면, 염화 붕소는 염소와 산화붕소(B2O3)로 해리되어 식각제로서의 기능과 함께 산화붕소라는 반응 부산물을 생성하여 식각되는 금속막(300)의 배선폭 및 과도 식각 정도를 조절하는 기능을 갖는다.First, the metal film 300 is formed by using an etching gas of chlorine (Cl 2 ) and boron chloride (BCl 3 ) until the interlayer insulating layer 31 is exposed as the etching barrier by performing the stock angle process. Dry etch. Here, chlorine has only a function as an etchant, while boron chloride is dissociated into chlorine and boron oxide (B 2 O 3 ) to produce a reaction byproduct called boron oxide together with a function as an etchant. 300) has a function of adjusting the wiring width and the transient etching degree.

이러한 주식각 공정은, 포토레지스트의 마진 부족을 방지하기 위하여 최대한 빠른 속도로 수행되는 것이 바람직하다. 이를 위해서는, 금속막(300)의 식각제로 작용하는 염소의 유량을 증가시켜 충분한 염화 알루미늄(휘발성임)을 생성시켜야 하며, 동시에 식각되는 금속막(300)의 배선폭 및 과도 식각 정도를 조절하기 위하여 염화 붕소의 유량도 증가시켜야 한다. 따라서, 주식각 공정에서 사용되는 염소의 유량을 적어도 300sccm 이상으로 하고 염화 붕소의 유량을 적어도 200sccm 이상으로 하는 것이 바람직하다. 이에 더하여, 주식각 공정의 식각 속도를 증가시키기 위하여 상대적으로 높은 소스 파워(source power) 및 바이어스 파워(bias power)가 인가되어야 하며, 바람직하게는 800~1200W의 소스 파워 및 250W 이상의 바이어스 파워가 인가될 수 있다. 또한, 물리적 식각 효과를 증가시키기 위하여 소량(예를 들어, 20sccm 정도)의 N2 가스를 더 포함하여 수행될 수도 있다. This stock angle process is preferably carried out as fast as possible in order to prevent margin shortage of the photoresist. To this end, it is necessary to increase the flow rate of the chlorine acting as an etchant of the metal film 300 to generate sufficient aluminum chloride (volatile), and at the same time to control the wiring width and transient etching degree of the metal film 300 to be etched. The flow rate of boron chloride should also be increased. Therefore, it is preferable that the flow rate of chlorine used in the stock angle process is at least 300 sccm or more and the flow rate of boron chloride is at least 200 sccm or more. In addition, a relatively high source power and bias power should be applied to increase the etching rate of the stock angle process, and preferably a source power of 800-1200 W and a bias power of 250 W or more are applied. Can be. In addition, a small amount (eg, about 20 sccm) of N 2 gas may be further included to increase the physical etching effect.

상기의 조건에서, 금속막(300) 특히, 알루미늄막(33)의 식각 속도가 크게 증가하기 때문에 주식각 공정 수행시 포토레지스트 패턴(36)의 손실을 최소화할 수 있다. 즉, 주식각 공정이 수행된 후에도 포토레지스트 패턴(36)이 상당 정도 잔류 하기 때문에 금속 배선의 탑 부분 어택 없이도 후속 과도 식각을 충분히 수행할 수 있고 그에 따라 금속 배선의 바텀 부분 브릿지를 방지할 수 있다.Under the above conditions, since the etching speed of the metal film 300, in particular, the aluminum film 33 is greatly increased, the loss of the photoresist pattern 36 may be minimized when the stock etching process is performed. That is, since the photoresist pattern 36 remains to some extent even after the stock angle process is performed, subsequent transient etching can be sufficiently performed without the top portion attack of the metal wiring, thereby preventing the bottom partial bridge of the metal wiring. .

이어서, 주식각 공정 후 층간 절연막(31) 상에 잔류하는 금속 물질을 완전히 제거하기에 충분한 정도로 과도 식각을 수행한다. 즉, 상기 주식각 공정 후 드러나는 층간 절연막(31)을 소정 두께 식각하여 제거한다.Subsequently, the transient etching is performed to a degree sufficient to completely remove the metal material remaining on the interlayer insulating film 31 after the stock angle process. That is, the interlayer insulating film 31 exposed after the stock angle process is removed by etching a predetermined thickness.

이러한 과도 식각은 주식각과 마찬가지로 염소 및 염화붕소를 사용하여 수행된다. 이때, 포토레지스트의 마진 확보를 위하여 과도 식각 공정의 식각 속도 역시 증가시키는 것이 바람직하다. 이를 위하여, 염소 및 염화 붕소의 유량을 같은 정도로 사용하는 것이 바람직하며. 각각의 유량이 적어도 200sccm 이상이 되는 것이 바람직하다. 이에 더하여, 상대적으로 높은 소스 파워(800~1200W) 및 바이어스 파워(250W 이상)를 인가하여 과도 식각을 수행할 수 있다. 또한, 물리적 식각 효과를 증가시키기 위하여 불활성 가스(예를 들어, Ar)를 100sccm 이상 첨가하여 사용하는 것이 바람직하다.This excessive etching is performed using chlorine and boron chloride as well as stock angles. In this case, in order to secure a margin of the photoresist, it is preferable to increase the etching rate of the excessive etching process. For this purpose, it is preferable to use the flow rates of chlorine and boron chloride to the same extent. Preferably, each flow rate is at least 200 sccm or more. In addition, transient etching may be performed by applying a relatively high source power (800 to 1200W) and bias power (250W or more). In addition, in order to increase the physical etching effect, it is preferable to use an inert gas (eg, Ar) by adding 100 sccm or more.

도4는 본 발명에 따라 형성되는 금속 배선을 나타내는 사진이다.4 is a photograph showing a metal wiring formed according to the present invention.

도4에 도시된 바와 같이, 금속 배선 탑 부분의 어택 없이 충분한 과도 식각(약 1015Å)이 수행되었음을 알 수 있고(좌측 도면 참조), 그에 따라 금속 배선 바텀 부분에 브릿지가 발생하지 아니하였음을 알 수 있다(우측 도면 참조). As shown in Fig. 4, it can be seen that sufficient transient etching (about 1015 ms) was performed without attack of the metal wiring tower portion (see the left figure), and thus, no bridge was generated in the metal wiring bottom portion. (See the right figure).

본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상 의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been specifically recorded in accordance with the above-described preferred embodiments, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도1a 및 도1b는 종래 기술에 따른 반도체 소자의 금속 배선 형성 방법을 도시한 공정 단면도.1A and 1B are cross-sectional views illustrating a method for forming metal wirings of a semiconductor device according to the prior art;

도2는 종래 기술에 따라 형성되는 금속 배선의 문제점을 설명하기 위한 사진.Figure 2 is a photograph for explaining the problem of the metal wiring formed according to the prior art.

도3a 및 도3b는 본 발명의 일실시예에 따른 반도체 소자의 금속 배선 형성 방법을 도시한 공정 단면도.3A and 3B are cross-sectional views illustrating a method of forming metal wirings in a semiconductor device in accordance with an embodiment of the present invention.

도4는 본 발명에 따라 형성되는 금속 배선을 나타내는 사진.4 is a photograph showing a metal wiring formed according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

30 : 기판 31 : 층간 절연막30 substrate 31 interlayer insulating film

32 : 제1 장벽 금속막 33 : 알루미늄막32: first barrier metal film 33: aluminum film

34 : 제2 장벽 금속막 35 : 반사방지막34: second barrier metal film 35: antireflection film

36 : 포토레지스트 패턴36 photoresist pattern

Claims (8)

기판 상에 층간 절연막을 형성하는 단계;Forming an interlayer insulating film on the substrate; 상기 층간 절연막 상에 금속막을 형성하는 단계;Forming a metal film on the interlayer insulating film; 적어도 300sccm의 유량을 갖는 염소 및 적어도 200sccm의 유량을 갖는 염화 붕소를 식각 가스로 이용하여 상기 금속막을 선택적으로 식각하여 금속 배선을 형성하는 주식각 공정을 수행하는 단계; 및Performing a stock angle process of selectively etching said metal film using chlorine having a flow rate of at least 300 sccm and boron chloride having a flow rate of at least 200 sccm as an etching gas to form a metal wiring; And 상기 금속 배선에 의하여 드러나는 층간 절연막을 소정 두께 식각하여 잔류 금속막을 제거하는 과도 식각 공정을 수행하는 단계Performing a transient etching process to remove the remaining metal film by etching a thickness of the interlayer insulating film exposed by the metal wiring; 를 포함하는 반도체 소자의 금속 배선 형성 방법.Metal wiring forming method of a semiconductor device comprising a. 제1항에 있어서,The method of claim 1, 상기 과도 식각 공정은,The transient etching process, 적어도 200sccm의 유량을 갖는 염소 및 적어도 200sccm의 유량을 갖는 염화 붕소를 식각 가스로 이용하여 수행되는Chlorine having a flow rate of at least 200 sccm and boron chloride having a flow rate of at least 200 sccm are used as an etching gas. 반도체 소자의 금속 배선 형성 방법.Metal wiring formation method of a semiconductor element. 제1항에 있어서,The method of claim 1, 상기 과도 식각 공정은,The transient etching process, 실질적으로 동일한 유량을 갖는 염소 및 염화 붕소를 식각 가스로 이용하여 수행되는Chlorine and boron chloride having substantially the same flow rate as the etching gas 반도체 소자의 금속 배선 형성 방법.Metal wiring formation method of a semiconductor element. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 주식각 공정 또는 상기 과도 식각 공정은,The stock etching process or the transient etching process, 800~1200W의 소스 파워 및 적어도 250W의 바이어스 파워를 인가한 상태에서 수행되는Performed with a source power of 800-1200 W and a bias power of at least 250 W 반도체 소자의 금속 배선 형성 방법.Metal wiring formation method of a semiconductor element. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 과도 식각 공정은,The transient etching process, 불활성 가스를 더 포함하여 수행되는Is carried out further comprising an inert gas 반도체 소자의 금속 배선 형성 방법.Metal wiring formation method of a semiconductor element. 제5항에 있어서,The method of claim 5, 상기 불활성 가스는 Ar 가스인The inert gas is Ar gas 반도체 소자의 금속 배선 형성 방법.Metal wiring formation method of a semiconductor element. 제5항에 있어서,The method of claim 5, 상기 불활성 가스의 유량은 적어도 100sccm인The flow rate of the inert gas is at least 100 sccm 반도체 소자의 금속 배선 형성 방법.Metal wiring formation method of a semiconductor element. 제1항에 있어서,The method of claim 1, 상기 금속막은, 알루미늄을 포함하는The metal film includes aluminum 반도체 소자의 금속 배선 형성 방법.Metal wiring formation method of a semiconductor element.
KR1020080000131A 2008-01-02 2008-01-02 Method for formig metal line in semiconductor device using hardmask KR20090074370A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080000131A KR20090074370A (en) 2008-01-02 2008-01-02 Method for formig metal line in semiconductor device using hardmask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080000131A KR20090074370A (en) 2008-01-02 2008-01-02 Method for formig metal line in semiconductor device using hardmask

Publications (1)

Publication Number Publication Date
KR20090074370A true KR20090074370A (en) 2009-07-07

Family

ID=41331673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080000131A KR20090074370A (en) 2008-01-02 2008-01-02 Method for formig metal line in semiconductor device using hardmask

Country Status (1)

Country Link
KR (1) KR20090074370A (en)

Similar Documents

Publication Publication Date Title
KR20080030292A (en) Method of forming metal line of semiconductor devices
KR100831975B1 (en) Method for forming pattern in semiconductor device
KR20090037103A (en) Method for fabricating semiconductor device
KR100576463B1 (en) A method for forming a contact of a semiconductor device
KR20090074370A (en) Method for formig metal line in semiconductor device using hardmask
KR100851922B1 (en) Method for fabricating semiconductor device
JP2009152586A (en) Method of manufacturing semiconductor device
KR20080001714A (en) Method of manufacturing a semiconductor device
KR100906642B1 (en) Method for fabricating gate electrode in semiconductor device
KR101107226B1 (en) Method of forming metal line in semiconductor devices
US8053369B2 (en) Process for forming opening portion in interlayer insulation film on metallic layer of semiconductor device
KR101081851B1 (en) Method of forming a dual damascene pattern in a semiconductor device
KR20070105827A (en) Method for manufacturing semiconductor device having repair fuse
KR100549333B1 (en) Metal wiring formation method of semiconductor device
KR20070096600A (en) Method of manufacturing a semiconductor device
JP2006173360A (en) Manufacturing method of semiconductor device
JP2008016852A (en) Manufacturing method for flash memory element
KR20090116156A (en) Method for forming contact hole of semiconductor device
KR20040006479A (en) Method for etching metal line
KR100831572B1 (en) Method of forming metal line for semiconductor device
KR100900773B1 (en) Method for fabricating contact hole in semiconductor device
KR20080002515A (en) Method for fabricating semiconductor device performing repair etching and pad etching simultaneously
KR20080050784A (en) Method of manufacturing a semiconductor memory device
KR20080038845A (en) Method of manufacturing a semiconductor device
KR20090043984A (en) Method for fabricating metal line in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination