KR20090069490A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20090069490A
KR20090069490A KR1020070137176A KR20070137176A KR20090069490A KR 20090069490 A KR20090069490 A KR 20090069490A KR 1020070137176 A KR1020070137176 A KR 1020070137176A KR 20070137176 A KR20070137176 A KR 20070137176A KR 20090069490 A KR20090069490 A KR 20090069490A
Authority
KR
South Korea
Prior art keywords
pad
film
insulating layer
layer
buffer protection
Prior art date
Application number
KR1020070137176A
Other languages
English (en)
Other versions
KR100943495B1 (ko
Inventor
정순욱
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070137176A priority Critical patent/KR100943495B1/ko
Publication of KR20090069490A publication Critical patent/KR20090069490A/ko
Application granted granted Critical
Publication of KR100943495B1 publication Critical patent/KR100943495B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 제조 방법을 제공한다. 이 방법은 반도체 기판상에 형성된 도전 영역과 연결된 패드의 상부에 적어도 하나의 절연층을 적층하여 형성하는 단계와, 절연층의 상부에 패드의 오픈을 위한 감광막 패턴을 형성하는 단계와, 감광막 패턴을 식각 마스크로 이용하여 절연층을 식각하여 패드를 오픈하는 단계와, 오픈된 패드를 포함하여 절연층의 상부에 감광막을 코팅하는 단계와, 코팅된 감광막 중 오픈된 패드의 상부면에 감광막만을 보호막으로서 잔류시키고 나머지를 제거하는 단계와, 보호막과 절연층의 전면에 완충보호막을 코팅하는 단계와, 완충 보호막을 패터닝하여 절연층의 상부에 잔류시키는 단계 및 오픈된 패드의 상부에 잔존하는 물질을 제거하는 단계를 구비하는 것을 특징으로 한다. 알루미늄 패드의 표면 이상 반응 현상의 발생을 사전에 방지할 수 있고, 안정적으로 폴리이미드 패시베이션 공정을 진행할 수 있는 효과를 갖는다.
반도체 소자, 패드, 오픈, 폴리이미드(polyimide), 알루미늄 부식

Description

반도체 소자의 제조 방법{Method for manufacturing semiconductor device}
본 발명은 반도체 소자에 관한 것으로서, 특히, 폴리이미드(Polyimide) 제조 공정을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
와이어(wire) 본딩(bonding)을 위해 패드(PAD)를 오픈(open)시키는 식각 공정에서, 폴리이미드(Polyimide)는 패키징 공정의 완충막 역할과 외부 파티클로부터 소자를 보호하기 위해 흔히 사용된다.
폴리이미드 막질을 이용해 패턴을 형성한 이후 알루미늄 패드를 오픈해주는 폴리이미드 공정과 달리, 이미 알루미늄 패드가 오픈된 상태에서 진행되는 폴리이미드 공정은 알루미늄 표면에 심한 부식 현상을 일으킬 수 있다.
이하, 종래의 반도체 소자의 제조 방법에서 폴리이미드 제조 공정을 첨부된 도면들을 참조하여 다음과 같이 설명한다.
도 1a 내지 도 1e는 종래의 반도체 소자의 제조 방법에 의한 공정 단면도를 나타낸다.
도 1a를 참조하면, 알루미늄(6)과 그(6)의 상하로 형성된 TiN(4)들이 패드(10)를 이룬다. 패드(10)의 상부에는 절연막들(12 및 14)이 순차적으로 적층되어 형성되고, 절연막(14)의 상부에는 패드(10) 오픈을 위한 포토 레지스터 패턴(16)이 형성된다. 도 1b를 참조하면, 포토 레지스터 패턴(16)을 식각 마스크로 이용하여 절연막들(12 및 14) 및 알루미늄(6) 상부의 TiN(4)을 식각하여 오픈된 패드(10A)를 획득한다. 도 1c에 도시된 바와 같이, 포토 레지스터 패턴(16)을 제거한다. 도 1d에 도시된 바와 같이, 오픈된 패드(10A)와 절연막(14)의 상부에 폴리이미드 필름(16)을 코딩한다. 도 1e에 도시된 바와 같이 폴리이미트 필름(16)을 패터닝한다. 이와 같이, 폴리이미드 물질(16)을 증착하는 과정에서, 화학 용액이 이미 오픈되어 있는 알루미늄(6A) 표면과 반응하기 때문에, 알루미늄 패드(6A)의 표면에 도 1f에 도시된 바와 같이 심한 부식 현상이 발생할 수 있는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 패드(pad) 패시베이션 (passivation) 공정을 진행함에 있어, 폴리이미드 필름을 사용하더라도 알루미늄과 같은 패드의 표면에 화학 반응에 의한 표면 이상이 발생하지 않도록 하는 반도체 소자의 제조 방법을 제공하는 데 있다.
상기 과제를 이루기 위한 본 발명에 의한 반도체 소자의 제조 방법은, 반도체 기판상에 형성된 도전 영역과 연결된 패드의 상부에 적어도 하나의 절연층을 적층하여 형성하는 단계와, 상기 절연층의 상부에 상기 패드의 오픈을 위한 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 식각 마스크로 이용하여, 상기 절연층을 식각하여 상기 패드를 오픈하고 상기 감광막 패턴을 제거하는 단계와, 상기 오픈된 패드를 포함하여 상기 절연층의 상부에 감광막을 코팅하는 단계와, 상기 코팅된 감광막 중 상기 오픈된 패드의 상부면에 상기 감광막만을 보호막으로서 잔류시키고 나머지를 제거하는 단계와, 상기 보호막과 상기 절연층의 전면에 완충보호막을 코팅하는 단계와, 상기 완충 보호막을 패터닝하여 상기 절연층의 상부에 잔류시키는 단계 및 상기 오픈된 패드의 상부에 잔존하는 물질을 제거하는 단계로 이루어지는 것이 바람직하다.
본 발명에 의한 반도체 소자의 제조 방법은 폴리이미드를 오픈된 패드에 형 성하기 이전에 오픈 패드 상에 보호막을 씌워주기 때문에, 종래에서와 같이 오픈 패드 상에 폴리이미드가 집적 접촉하여 야기되는 알루미늄 패드의 표면 이상 반응 현상의 발생을 사전에 방지할 수 있고, 안정적으로 폴리이미드 패시베이션 공정을 진행할 수 있는 효과를 갖는다.
이하, 본 발명에 의한 반도체 소자의 제조 방법의 실시예를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 2a 내지 도 2h는 본 발명의 실시예에 의한 반도체 소자의 제조 방법에 의한 공정 단면도들이다.
도 2a를 참조하면, 반도체 기판(미도시)상에 형성된 도전 영역(20)과 연결된 패드(30)의 상부에 적어도 하나의 절연층(40 및 50)을 적층하여 형성한다. 여기서,도 2a의 경우, 절연층이 두 개의 층들(40 및 50)로 이루어졌지만, 이와 달리 절연층은 단일 층으로 마련될 수도 있고 3개 이상의 층으로 마련될 수도 있다. 절연층(40)은 산화막(oxide)으로 이루질 수 있고, 절연층(50)은 산화막(40)을 보호하는 질화막(nitride)으로 이루어질 수 있다. 이후, 절연층(50)의 상부에 패드(30)의 오픈(open)을 위한 감광막 패턴(60)을 형성한다.
본 발명에 의하면, 패드(30)는 제1 확산 방지막(32), 금속층(34) 및 제2 확산 방지막(36)으로 이루어질 수 있다. 즉, 절연층(40)을 형성하기 이전에, 도전 영역(20)의 상부에 제1 확산 방지막(32), 금속층(34) 및 제2 확산 방지막(36)을 순차적으로 적층하여 형성할 수 있다. 제1 및 제2 확산 방지막(32 및 36) 각각은 TiN으 로 이루어질 수 있고, 금속층(34)은 알루미늄(Al)으로 이루어질 수 있다.
도 2b를 참조하면, 감광막 패턴(60)을 식각 마스크로 이용하여, 절연층(50 및 40)을 식각하여 패드(30)를 오픈하고, 감광막 패턴(60)을 애슁(ashing) 공정에 의해 제거한다.
패드(30)가 제1 확산 방지막(32), 금속층(34) 및 제2 확산 방지막(36)으로 이루어질 경우, 감광막 패턴(60)을 식각 마스크로 이용하여 절연층(40 및 50) 뿐만 아니라 제2 확산 방지막(36)을 식각하여 패드(30)의 알루미늄(34A)과 같은 금속층(34A)을 오픈할 수 있다. 이 경우, 패드(30)를 오픈하기 위한 식각 공정에서, 금속층(34)의 상부 일부가 식각될 수도 있다. 오픈된 패드(30A)는 제1 확산 방지막(32), 일부 식각된 상부면을 갖는 금속층(34A) 및 식각 마스크(60)에 의해 식각된 제2 확산 방지막 패턴(36A)으로 이루어질 수 있다.
도 2c에 도시된 바와 같이, 오픈된 패드(30A)를 포함하여 절연층(50A)의 상부 및 절연층(40A 및 50A)의 안쪽 측부에 감광막(photoresist)(60)을 코팅하여 형성한다.
도 2d에 도시된 바와 같이, 코팅된 감광막(60) 중 오픈된 패드(30A)의 상부 면에 감광막만을 보호막(60A)으로서 잔류시키고 나머지 감광막을 제거한다. 이를 위해, 도 2c에 도시된 감광막(60)에 대해 디스컴(Descum) 공정을 수행하여, 도 2d에 도시된 바와 같이 보호막(60A)을 오픈된 패드(30A)에만 잔류시키고 나머지 감광막(60)은 제거할 수 있다.
본 발명의 실시예에 의하면, 보호막(60A)의 두께를 조절하기 위해, 도 2d에 도시된 결과물에 건식 식각 공정을 더 수행할 수도 있다. 예를 들어, 보호막(60A)의 두께는 3000Å 이상으로 잔류시킬 수도 있다.
도 2e에 도시된 바와 같이, 보호막(60A)과 절연층(50A)의 전면 즉, 절연층(50A)의 상부 및 절연층(40A 및 50A)의 측면에 완충보호막(70)을 코팅하여 형성한다. 여기서, 완충 보호막(70)은 폴리이미드(polyimide)일 수 있다. 종래와 달리 폴리이미드(70)와 알루미늄 패드(34A)는 보호막(60A)이 가로막고 있어 서로 접촉하지 않음을 알 수 있다.
이후, 완충 보호막(70)을 패터닝하여 절연층(50A)의 상부에 패터닝된 완충 보호막(70A)을 잔류시킨다.
예를 들어, 도 2f에 도시된 바와 같이, 완충 보호막(70)을 패터닝할 경우, 오픈된 패드(30A)의 상부에 잔존하는 물질은 감광막(60A)일 수 있다. 즉, 완충 보호막(70)을 패터닝하여 보호막(60A)을 오픈시킬 수 있다.
또는, 도 2g에 도시된 바와 같이, 오픈된 패드(30A)의 상부에 잔존하는 감광막(60A)의 상부에 완충 보호막(70B)의 일부를 잔류시킬 수도 있다. 잔류하는 완충 보호막(70B)이 5000Å 수준의 두께를 유지한다면 잔류하는 완충 보호막(70B)에 의해 후속 처리 공정이 별다른 영향을 받지 않는다.
완충 보호막(70)이 폴리이미드인 경우, 도 2e에 도시된 완충 보호막(70)과 감광막(60A)간의 감광도 차이를 이용하여 도 2f 또는 도 2g에 도시된 바와 같이 완충 보호막(70)을 패터닝하고, 오픈된 패드(30A) 상에 보호막(60A)를 잔류시키거나 완충 보호막(70B)을 더 잔류시킬 수 있다.
도 2h에 도시된 바와 같이, 오픈된 패드(30A)의 상부에 잔존하는 물질(60B 또는 62)을 제거한다. 예를 들면, 오픈된 패드(30A)의 상부에 잔존하는 물질(60B 또는 62)을 산소(O2) 가스에 의한 디스컴 공정을 이용하여 제거할 수 있다. 이 경우, 알루미늄(34A)이 충분히 오픈되기 때문에 후속 테스트 공정이나 본딩(bonding) 공정이 영향을 받지 않는다.
디스컴 공정은 등방성으로 진행되기 때문에, 도 2h에 도시된 바와 같이 폴리미이드 패턴(70C)이 도 2f 또는 도 2g에 도시된 폴리이미드 패턴(70A)에 대비하여 옆으로 다소 넓어졌다. 그러나, 일반적인 패시베이션 공정에서는 이러한 다소 넓어진 폭에 별다른 영향을 받지 않는다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
도 1a 내지 도 1f는 종래의 반도체 소자의 제조 방법에 의한 공정 단면도를 나타낸다.
도 2a 내지 도 2h는 본 발명의 실시예에 의한 반도체 소자의 제조 방법에 의한 공정 단면도들이다.
* 도면의 주요 부분에 대한 설명
20 : 도전 영역 30 : 패드
40, 50 : 절연층 60 : 감광막 패턴
60A : 보호막 70 : 폴리이미드

Claims (7)

  1. 반도체 기판상에 형성된 도전 영역과 연결된 패드의 상부에 적어도 하나의 절연층을 적층하여 형성하는 단계;
    상기 절연층의 상부에 상기 패드의 오픈을 위한 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 마스크로 이용하여, 상기 절연층을 식각하여 상기 패드를 오픈하고 상기 감광막 패턴을 제거하는 단계;
    상기 오픈된 패드를 포함하여 상기 절연층의 상부에 감광막을 코팅하는 단계;
    상기 코팅된 감광막 중 상기 오픈된 패드의 상부면에 상기 감광막만을 보호막으로서 잔류시키고 나머지를 제거하는 단계;
    상기 보호막과 상기 절연층의 전면에 완충보호막을 코팅하는 단계;
    상기 완충 보호막을 패터닝하여 상기 절연층의 상부에 잔류시키는 단계; 및
    상기 오픈된 패드의 상부에 잔존하는 물질을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1 항에 있어서, 상기 오픈된 패드의 상부에 잔존하는 물질은 상기 감광막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1 항에 있어서, 상기 오픈된 패드의 상부에 잔존하는 물질은 상기 감광막과 상기 완충 보호막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제1 항에 있어서, 상기 오픈된 패드의 상부에 잔존하는 물질을 산소 가스에 의한 디스컴(Descum) 공정을 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제1 항에 있어서, 상기 완충 보호막은 폴리이미드이고 상기 완충 보호막을 패터닝하는 단계는 상기 완충 보호막과 상기 감광막간의 감광도 차이를 이용하여 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제1 항에 있어서, 상기 반도체 소자의 제조 방법은
    상기 도전 영역의 상부에 제1 확산 방지막을 형성하는 단계;
    상기 제1 확산 방지막의 상부에 금속층을 형성하는 단계; 및
    상기 금속층의 상부에 제2 확산 방지막을 형성하는 단계를 더 구비하고,
    상기 패드는 상기 제1 확산 방지막, 상기 금속층 및 상기 제2 확산 방지막으로 이루어지고, 상기 감광막 패턴을 상기 식각 마스크로 이용하여 상기 절연층과 상기 제2 확산 방지막을 식각하여 상기 패드를 오픈하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제1 항에 있어서, 상기 반도체 소자의 제조 방법은
    식각 공정에 의해 상기 보호막의 두께를 조절하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020070137176A 2007-12-26 2007-12-26 반도체 소자의 제조 방법 KR100943495B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070137176A KR100943495B1 (ko) 2007-12-26 2007-12-26 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137176A KR100943495B1 (ko) 2007-12-26 2007-12-26 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090069490A true KR20090069490A (ko) 2009-07-01
KR100943495B1 KR100943495B1 (ko) 2010-02-22

Family

ID=41321126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137176A KR100943495B1 (ko) 2007-12-26 2007-12-26 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100943495B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101343271B1 (ko) 2011-12-15 2013-12-18 삼성전기주식회사 수지기재 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179558B1 (ko) * 1995-12-11 1999-04-15 김주용 반도체 소자의 본딩 패드 형성방법
KR100508748B1 (ko) * 1998-02-05 2005-11-11 삼성전자주식회사 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법

Also Published As

Publication number Publication date
KR100943495B1 (ko) 2010-02-22

Similar Documents

Publication Publication Date Title
US7880256B2 (en) Semiconductor device with passivation layer covering wiring layer
US6803313B2 (en) Method for forming a hardmask employing multiple independently formed layers of a pecvd material to reduce pinholes
JP4606967B2 (ja) 半導体素子の製造方法
KR100943495B1 (ko) 반도체 소자의 제조 방법
JP3585039B2 (ja) ホール形成方法
US10892163B2 (en) Semiconductor device with side wall protection film for bond pad and wiring
KR100596893B1 (ko) 반도체 소자의 게이트 전극 형성 방법
US20060141776A1 (en) Method of manufacturing a semiconductor device
KR100718803B1 (ko) 반도체 소자의 제조 방법
KR100854209B1 (ko) 반도체 장치 제조 방법
KR100808369B1 (ko) 반도체 소자의 제조방법
US20040085830A1 (en) Flash memory cell process using a hardmask
KR100688475B1 (ko) 텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조방법
KR100604779B1 (ko) 자기정렬 콘택을 구비하는 반도체 장치 및 그 제조방법
KR20090046574A (ko) 반도체 소자의 패드 오픈 방법
KR100467817B1 (ko) 반도체 소자의 금속배선 부식 방지방법
KR100405933B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR20060072217A (ko) 반도체 소자의 금속 배선 형성 방법
US20020127800A1 (en) Flash memory cell process using a hardmask
KR100451492B1 (ko) 반도체소자의콘택홀형성방법
KR100688700B1 (ko) 반도체 소자 제조 방법
KR100668733B1 (ko) 반도체 소자의 비아 콘택 홀 형성 방법
KR20030048870A (ko) 반도체 장치 제조 방법
KR20080029627A (ko) 반도체 소자 제조방법
KR20000015639A (ko) 다층배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee