KR20090068342A - 디스플레이를 제어 또는 운전하는 시스템에 높은 바이어스 전류에 관련된 전력 소비 감소방법 - Google Patents

디스플레이를 제어 또는 운전하는 시스템에 높은 바이어스 전류에 관련된 전력 소비 감소방법 Download PDF

Info

Publication number
KR20090068342A
KR20090068342A KR1020097008101A KR20097008101A KR20090068342A KR 20090068342 A KR20090068342 A KR 20090068342A KR 1020097008101 A KR1020097008101 A KR 1020097008101A KR 20097008101 A KR20097008101 A KR 20097008101A KR 20090068342 A KR20090068342 A KR 20090068342A
Authority
KR
South Korea
Prior art keywords
level
bias current
display
control
input
Prior art date
Application number
KR1020097008101A
Other languages
English (en)
Inventor
초어-인 치아
Original Assignee
인터실 아메리카스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터실 아메리카스 인코포레이티드 filed Critical 인터실 아메리카스 인코포레이티드
Publication of KR20090068342A publication Critical patent/KR20090068342A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 디스플레이(예를 들면, LCD 디스플레이)를 제어하거나 운전하기위한 시스템을 사용하는 방법과 구성에 관한 것이다. 각 시스템은 충분히 빠른 슬루 레이트(slew rate)와 세틀링 타임(settling time)이 필요한 장치를 포함한다. 그것은 요구되지 않은 높은 양의 전력을 소비하게 된다. 본 발명의 실시예에서는 전력 소비를 줄이기 위하여 각 바이어스 전류를 조절한다. 제 1 바이어스 전류 레벨은 입력과 그에 대응되는 출력을 갖는 장치가 특정레벨에서 다른 레벨로 변환할 때 공급되어 진다. 제 2 바이어스 전류는 입력과 그에 대응되는 출력을 갖는 장치가 특정레벨에서 다른 레벨로 변환되지 않을 때, 공급되어진다. 이러한 제 2 바이어스 레벨은 제 1 바이어스 레벨보다 작다.
디스플레이, 바이어스 전류, 레벨 변환, 원-샷, 뱅크 선택, 먹스

Description

디스플레이를 제어 또는 운전하는 시스템에 높은 바이어스 전류에 관련된 전력 소비 감소방법{REDUCING POWER CONSUMPTION ASSOCIATED WITH HIGH BIAS CURRENTS IN SYSTEMS THAT DRIVE OR OTHERWISE CONTROL DISPLAYS}
본 발명의 실시예는 통합회로의 영역과 관련된 것이다. 특히, 디스플레이(LCD 등)에 사용되는 기준 전압 발생기, 컬럼 드라이버, 그리고 다른 장치에 관한 것이다.
본 출원발명은 이하의 2개의 출원을 기초출원으로 하여 우선권을 수반한 우선권 주장 출원이다.
US Patent Application No.11/609,853, by Chor-Yin Chia, filled December 12, 2006; 그리고
US provision Patent Application No. 60/847,858, by Chor-Yin Chia, filled September 28, 2006
디스플에이(예를들어 LCD)를 제어하거나 운전하는 시스템에 가능한 이슈(issue)는 상당히 빠른 슬루 레이트(slew rate)를 갖는 시스템의 장치에 가능한 충분히 높은 바이어스 전류를 공급하고, 세틀링 타임(settling time)이 바람직하지 못한 높은 전력량을 소비하게 될 수 있다. 이것은 특히, 휴대 장치의 전원인 베터 리와 함께 문제되고, 베터리를 다시 충전하거나 베터리를 대체하는 사이에 시간을 최대와 하기 위해서, 전력 소비를 최소화하기 위해서 요구된다. 각 바이어스 전류 때문에 전력 소비를 감소해야할 필요가 있다.
본 발명의 특정 실시예는 상당히 빠른 슬루 레이트와 세틀링 타임을 갖기 위한 장치들(예를 들어, 버퍼, 디지털-아날로그 컨버터, 아날로그-디지털 컨버터, 볼트-전류 컨버터, 전류-전압 컨버터)에 사용되는 바이어스 전류 때문에 전력 소비를 줄이게 된다. 이러한 장치들은 디스플레이를 제어하거나 운전하기 위위하여 사용되어 진다.
본 발명의 실시예는 빠른 슬루 레이트와 세틀링 타임이 장치(예를 들어, 버퍼, 디지털-아날로그 컨버터, 아날로그-디지털 컨버터, 볼트-전류 컨버터, 전류-전압 컨버터)가 특정 상태에서 다른 상태(예를 들면, 특정 전압에서 다른 전압으로)로 변환할 때 중요하나, 그러나 이러한 변환이 없을 때는 중요하지 않은 현실을 개선하였다. 특히, 특정 실시예에 따르면, 장치에 공급된 바이어스 전류는 입력과 그에 대응한 출력으로 장치가 특정 레벨에서 다른 레벨로 변환할 때 증가하고, 장치에 공급된 바이어스 전류는 장치에 입력과 이에 대응한 출력으로 장치가 변환되지 않을 때는 감소하게 된다. 다른 방법으로는, 상대적으로 높은 바이어스 전류(IbiasH)는 장치의 출력이 변환하는 때에 사용되어 지고, 상대적으로 낮은 바이어스 전류(IbiasL)는 장치의 출력이 변환하지 않을 때 사용되어 진다. IbiasH = M*IbiasL (예를 들면, M=4)
더욱 상세하게, 실시예에 따르면, 제 1 바이어스 전류 레벨은 장치가 특정 레벨에서 다른 레벨로 변환되도록 입력과 이에 대응하는 출력이 존재할 때, 장치에 공급된다. 그리고, 제 2 바이어스 전류 레벨은 장치가 특정 레벨에서 다른 레벨(예를 들면, 변환이 완료된 후)로 변화되지 않도록 입력과 이에 대응하는 출력이 존재할 때, 공급된다. 제 2 바이어스 전류 레벨은 제 1 바이어스 전류 레벨보다 낮다. 특정 실시예에서, 장치에 공급된 바이어스 전류는 제 1 바이어스 전류 레벨에서 제 2 바이어스 전류 레벨까지 더 낮게 설정된다. 추가 바이어스 전류 레벨은 장치에 잘ㅂ은 주기동안 공급되어 진다. 추가 바이어스 전류 레벨은 제 1 바이어스 전류 레벨보다 낮으나 제 2 바이어스 전류 레벨보다는 크다. 이러한 추가 또는 중간 바이어스 전류 레벨은 장치 내에 노드들의 고정(settle)을 돕기 위해 사용되어 진다. 더 많은 바이어스 전류 레벨들이 필요에 따라 더 제작되고 사용되어 질 수 있다.
실시예에 따르면, 제어 신호(예를 들면, 뱅크 선별 신호(bank select signal), 그러나 그것에 제한되는 것은 아니다)는 장치에 입력이 특정 레벨에서 다른 레벨로 변환할 때 설명되어 진다. 실시예에 따르면, 각 제어 신호는 원-샷 입력, 원 샷의 출력에 원-샷 펄스 신호를 생산하기 위하여 공급되어진다. 원-샷 펄스 신호는 특정 레벨에서 다른 레벨로 변환하는 장치에 입력과 일반적으로 일치하는 리딩 에지와 리딩 에지 후에 원-샷에 의해 정의되는 지연을 발생시키는 트레일링 에지를 포함한다. 원-샷 펄스 신호는 장치에 공급되어 지는 바이어스 전류가 제 1 바이어스 전류 레벨을 가질 때, 그리고, 장치에 공급되는 바이어스 전류가 제 2 바이어스 전류를 가질 때 사용되어 진다. 게다가, 원-샷은 추가 바이어스 전류 레벨들을 제공하기 위해 사용되어질 수 있다.
본 발명의 그 밖에 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 관련되어 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명확해질 것이다.
도 1은 드라이버 회로의 부분들 사이에서 LCD 디스플레이를 보여주는 높은 레벨 블록도,
도 2는 전형적인 기준 전압 발생기를 상세하게 도시한 높은 레벨 블록도,
도 3A는 본 발명의 실시예에 따른 기준 전압 발생기의 높은 블록도,
도 3B는 본 발명의 다른 실시예에 따른 기준 전압 발생기의 높은 블록도,
도 4는 본 발명의 실시예에 따른 쓰는 작동을 중에 순차 데이터 신호(serial data signal, SDA)를 도시한 것이고,
도 5는 본 발명의 실시예에 따른 읽는 작동을 중에 순차 데이터 신호(serial data signal, SDA)를 도시한 것이고,
도 6은 본 발명의 추가 실시예에 따른 기준 전압 발생기의 높은 레벨 블록도,
도 7은 도 1 내지 6에서 보여진 버퍼들에 바이어스 전류가 공급되는 것을 설명하기 위해 사용된 높은 레벨 블록도,
도 8은 장치에 입력과 출력이 특정 레벨에서 다른 레벨로 변환하지 않는 때, 전력을 감소하기 위해 더 낮은 바이어스 전류가 버퍼 또는 비슷한 장치에 제공되는 본 발명의 특정 실시예에 사용되는 높은 레벨 블록도,
도 9는 도 8에 소개된 본 발명의 특정 실시예의 작동을 이해하기 위해 사용되는 시간흐름도 뿐아니라, 도 8에서 보여진 원-샷을 상세하게 설명하기 위해 도시한 것이고,
도 10은 두개 이상의 바이어스 전류 레벨들이 버퍼 또는 비슷한 장치에 공급되어지는 본 발명의 실시예를 설명하기 위한 높은 레벨 블록도,
도 11은 도 10에서 소개된 본 발명의 실시예의 작동을 이해하기 위해 사용된 시산 흐름도 뿐 아니라, 도 10에서 보여진 원-샷을 상세하게 설명하기 위해 도시한것이다.
액정 크리스탈 디스플레이(LCD) 시스템과 같은 전형적인 플랫 패널 디스플레이 시스템에서, 각 픽셀과 요소의 밝기는 트랜지스터에 의해 제어되어 진다. 엑티브 매트릭스 디스플레이는 컬럼들과 열들로 정렬된 트랜지스터(예를들어, 얇은 필름 트랜지스터) 그리드(grid)를 포함한다. 컬럼 라인은 각 컬럼에 각각의 트랜지스터와 관련된 소스 또는 드레인에 연결되어 진다. 열 라인은 각 열에 트랜지스터들과 관련된 각 게이트에 연결된다. 트랜지스터 열은 열에서 각 트랜지스터를 턴온(turn on)하는 열 라인에 게이트 제어 신호를 공급함으로써 작동되어 진다. 열에서 각각 작동된 트랜지스터는 빛의 특별한 양을 방출하기 위해 그것의 원인이 되는 컬럼 라인으로부터 아날로그 전압 값을 받는다. 일반적으로, 컬럼 드라이버 회로는 빛의 적절한 양을 각각의 픽셀이나 요소에 방출하도록 컬럼 라인들에 아날로그 전압을 공급한다. 디스플레이의 해상도는 명확한 밝기 레벨의 숫자와 관련되어 있다. 높은 질의 디스플레이를 위하여, 다중 기준 전압 발생기(예를 들어, 8 또는 그 이상의 전압)은 컬럼 드라이버에 전압을 공급하기 위하여 필요되어 진다.
도 1은 드라이버 회로 부분 가운데 LCD디스플레이(102)를 도시한 것이다. 그것은, 컬럼 드라이버(들)(104)과 컬럼 드라이버(들)(104)에 아날로그 전압을 제공하는 다중-기준 전압 발생기(106)를 포함한다. 비록 도 1은 디스플레이(102)로부터 필연적으로 분리된 드라이버 회로를 보여주지만, 통상적인 디스플레이들은 디스플레이와 단일 얇은 패키지 내에 드라이브 회로와 결합되어 진다. 그러므로 각 디스 플레이를 위한 발전 회로에 중요한 고려사항은 드라이버 회로를 실행하기 위해 필요한 마이크로 칩 사이즈이다. 다중-기준 전압 출력을 달성하기 위하여, 디지털-아날로그 컨버터(DACs)는 다른 전압을 발생하기 위해 사용되어 질 수 있다. 커패시터는 일시적으로 버퍼 전압에 DACs에 연결되어 진다. 각 다중-기준 전압 회로는 전형적으로 여러 방식으로 실행되어 진다. 하나의 방식은 도 2에 도시된 바와 같이, 다중-DAC 구조를 사용한다. 그러나, 이하에서 설명되는 바와 같이, DAC회로는 매우 크다. 게다가, 출력 채널의 숫자가 증가함으로써, 다중-DAC구조와 함께, 칩 다이(die) 사이즈는 바람직하지 않게 커지게 된다. 요구되는 것은 다중-기준 전압 버퍼가 플랫 패널 디스플레이 패키지에 사용될 만큼 충분히 작도록 되는 것이다.
TFT-LCD 애플리케이션에서, 컬럼 드라이버들은 TFT-LCD 셀(cells)에서 저장 커패시터를 운전한다. 텔레비젼과 그밖에 다른 모니터 기기와 같은 큰 패널 애플리 케이션에서, LCD 디스플레이의 색상 정확도는 사람의 논에 의해 쉽게 인식하도록 하는 것이기 때문에 더욱 중요한 것이다. LCD 셀에 커패시터 셀 전압들 사이에 어떤 불일치는 이러한 색상 불일치의 원인이 된다.
다중-기준 전압 발생기(106)는 컬럼 드라이버(들)(104)에 DACs의 불일치를 줄이고, 정확도를 개선하기 위하여 사용되어 진다. 다중-기준 전압 발생기(`기준 전압 발생기`, `기준전압 버퍼` 또는 `감마 버퍼`로서 알려진)는 컬럼 드라이버(104)의 저항 스트링에서 낮은 임피던스 탭을 제공하고, 그러므로, 그들은 디스플레이에 더욱 일치(match)시켜주게 만든다. 게다가, LCD 컬럼 드라이버들을 매칭시킨다. 기준 전압 발생기(106)는 지금 설명되어 지는 바와 같이, LCD 디스플레이의 차이를 개선하기 위한 임피던스 감마 보정(correction)으로 사용되어 진다.
비디오 카드로부터 데이터는 보통 리니어(linear)하다. 그러나, 입력 데이터에 대한 모니터의 출력 휘도(luminance)는 리니어하지 않다. 오히려, 출력 휘도에 대한 입력 데이터는 2.2 전력 기능(power function)(L=V^2,2, L=휘도, 그리고 V=입력 데이터 전압). 게다가, `정확한` 위도를 디스플레이하는 것은, 출력이 정확하게 되어야한다. 이것은 달성되어 질 수 있다. 예를들어, 입력데이터에 팔로윙 기능(following fuction)을 적용함으로써:L` = L ^(l/2.5). 게다가 LCD 디스플레이의 감마를 보정한다. 감마 보정은 또한 디스플레이의 차이(contrast)를 개선하기 위한 감마 커브를 신장(stretch)시킬 수 있다.
전형적으로, LCD 모니터들은 고정된 감마 반응을 갖는다. 그러나, LCD 제조기는 동적인 감마 제어를 개선하기 위해 시작된다. 감마 커브는 프레임-바이-프레 임 베이시스 상에 콘트라스트를 최적화하기 위한 시도로 프레임-바이-프레임 베이시스 상에서 업데이트되어 진다. 이것은 전형적으로 디스플레이되어진 데이터를 평가함으로써 달성되어 진다. 그리고, 진하고 선명한 색상을 공급하기 위한 감마 커브를 자동적으로 조절함으로써 달성되어 진다.
도 2는 전형적인 기준 전압 발생기(206)을 상세하게 도시한 것이다. 발생기(206)은 인터페이스 컨트롤(208), 한 쌍의 저항 뱅크들(210, 212), 다중(예를들어, N)m-비트DACs(220) 그리고, 다중(예를들어, N)버퍼(230)를 포함한다.
인터페이스 콘트롤(208)은 내부-통합 회로(I2C) 버스 인터페이스(bus interface)로 실행될 수 있다. 그것은 물리적으로 2개의 동적 와이어들과 그라운드 연결체로 구성인 2-와이어 연속 인터페이스 스탠다드(2-wire serial interface standard)이다. 동적 와이어들, 연속 데이터(serial DAta, SDA)와 SCL(Serial CLock) 모두 양 방향성을 갖는다. 이러한 인터페이스의 장점은 단 두 개의 라인(클락과 데이터)가 다중 장치 사이에 전체 이중화(duplex)통신을 위해 필요되어진다. 인터페이스는 전형적으로 낮은 스피드(100kHz~400kHz)에서 특정 어드레스를 갖는 버스(bus) 상에 통합된 각 회로와 함께 운행된다.
인터페이스 컨트롤(208)은 기준 전압 발생기(206)에 어드레스된 연속 데이터(serial data)를 받는다. 팽행한 데이터 내에 디스플레이-데이터의 각 연속 m-비트를 교환하고, 평행한 데이터를 레지스터의 제 1 뱅크(210)에 전송한다. 레지스터의 제 1 뱅크(210)와 레지스터의 제 2 뱅크(212)는 연속적으로 연결되고, 제 1 뱅크(210)는 꽉 차있고, 제 1 뱅크(210)의 데이터는 제 2 뱅크(212)에 동시에 전송되 어 질 수 있다. 레지스터의 뱅크(210) 각각은 예를 들어, N 분리 m-비트 레지스터를 포함한다. N은 다중-기준 전압 발생기(206)에 의해 생산된 다중-레벨 전압 출력(OUT1-OUTN)의 숫자이고, m은 각 DAC(220)에 입력의 숫자이다.
두개의 레지스터 뱅크들(210, 212)는 느린 I2C 인터페이스를 보상하기 위한 더블-버퍼링을 수행한다. 더 특별하게, 뱅크(212)에 N m-비트 레지스터들에 데이터가 N m-비트 DACs에 의한 아날로그 전압을 교환하는 동안, 뱅크(210)에 N m-비트 레지스터가 업데이트되어 진다. 이러한 구조를 갖는 문제는 모든 출력을 위해 m-비트 DAC(220)가 필요하고, 다이(die)의 사이즈를 소형화(impacting)해야하는 것이다. 동적인 감마 컨트롤을 사용하면, 각 DAC(220)는 그것이 2 감마 커브 사이에 스위칭될 때, 세틀링(settling) 시간이 필요하다. 가장 최근에 발명은 동적 감마 컨트롤은 라인 레이트(line rate)와 500ns의 빠른 세틀링 시간(주기는 약 14~20㎲)를 스위칭할 필요가 있다. 도 2의 구조를 사용한 스위칭 레이트를 다루기 위해서는 상대적으로 큰 트랜지스터들(상대적으로 비용이 비싼), 높은 전류가 필요하다. 그러나, 그것을 제조하는 것은 비용과 사이즈가 매우 중요한 LCD기기에서는 현실적으로 어렵다. 게다가, 동일한 디지털 코드를 위하여, 출력 전압은 다중 DACs(220)와 출력 버퍼(230) 사이에 불일치 때문에, 큰 오프셋을 가지게 된다.
그리고, 전체적으로 다이 사이즈와 비용을 줄이기 위해 더 적은 DACs를 포함하는 기준 전압 발생기를 제조하는 것이 더 이익이 된다. 또한, 각 기준 전압 발생기가 라인 레이트에서 각 기준 전압 발생기가 동적 감마 컨트롤을 위해 사용되어 질 수 있는 각 레이트를 스위칭되어 질 수 있다면 더 이익이 된다. 게다가, 그것은 기준 전압 발생기 내에 발생하는 불일치를 최소화할수록 좋다.
도 3A는 본 발명의 특정 실시예에 따른 기준 번압 발생기(306)를 도시한 것이다. 기준 전압 발생기(306)는 도시된 바와 같이, 인터페이스 컨트롤(308)을 포함고 있다. 구성은 I2C 인터페이스를 실행하는 본발명의 실시예와 일치한다. 그리고, 그러므로 두 개의 동적 와이어들을 갖는 버스로부터 SDA와 SCL을 받는다. 기준 전압 발생기(306)는 또한, 레지스터의 제 1 뱅크(310A, 또한, 뱅크 A로 언급한)와 레지트서의 제 2 뱅크(310B, 뱅크 B로서 언급한), 레지스터의 제 1 뱅크(310A)와 레지스터의 제 2 뱅크(310B, 또한 뱅크B로 언급된)를 포함한다. 이때 뱅크들은 서로(도 2에 뱅크들(210과 212)) 연속적으로 되기보다는 오히려 서로 평행하게 된다.
인터페이스 컨트롤(308)은 또한 디코더(decoder, 340)를 위한 출력을 제공한다. 그것은 뱅크A(또는 뱅크B)내에 첫번째 m-비트 레지스터가 디스플레이 데이터1을 수용, 두번째 m-비트 레지스터가 디스플레이 데이터2를 수용......그리고, N번째 m-비트 레지스터가 데이터 N을 수용하는 방식으로 1에서 N까지 순환하는 디지털 출력을 생산한다. 데이터가 뱅크 A와 뱅크B 모두에 제시간에 제공되어 지는 동안에, 단지, 하나의 뱅크만이 버퍼 컨트롤(342)에 의해 제시간에 데이터를 수용하도록 선택되어 진다. 본 발명의 특정 실시예는 이하에서 더욱 상세하게 설명되는 바와 같이. 컨트롤 비트는 뱅크 A 또는 뱅크 B가 데이터를 저장하기 위해 선택되어 진다. 데이터는 뱅크A와 뱅크 B 모두에 제시간에 M-비트를 제공한다. 단 하나의 뱅크가 버퍼 컨트롤(342)에 의해 데이터를 실질적으로 수용하도록 선택되어 진다.
디코더(34)를 구비하는 대신에(또는 추가하여), 디지털 디멀티플랙서(350)는 도 3B에 도시된 바와 같이, 인터페이스 컨트롤(308)과 레지스터 뱅크들(310A, 310B)사이에 존재할 수 있다. 이러한 디지털 디멀티플렉서(350)는 디스플레이 데이터1을 갖는 뱅크A(또는 뱅크B)내에 첫번째 m-비트 레지스터, 디스플레이-데이터2를 갖는 두번째 m-비트 레지스터....그리고, 디스플레이 N을 갖는 N번째 m-비트 레지스터를 제공한다. 실시예에 따르면, 디지털 디멀티플랙서(350)는 데이터를 저장해야하는 것이 뱅크A인지 뱅크B인지를 지시하는 컨트롤 비트에 기초하여 특정 데이터를 제공하기 위한 뱅크를 안다. 디지털 디멀티플랙서(350)는 뱅크A와 뱅크B 모두에 제시간에 데이터 m-비트를 제공할 수 있으나 단지 하나의 뱅크가 실질적으로 그 데이터를 수용하기 위한 버퍼 컨트롤(342)에 의해 제시간에 선택되어 진다.
제 1 및 제 2 레지스터 뱅크들(310A, 310B, 예를 들면 뱅크A와 뱅크B)의 출력은 멀티플랙서(mux,312), 단일 DAC(32)(다중 DAC와 반대되는, 예를 들어, N DACs, 도 2에 경우와 같은)을 운전하는 출력에 제공되어 진다. DAC(320)의 출력은 아날로그 디멀티플랙서(디먹스,demux,322)의 입력에 제공된다. 디먹스(322)의 출력은 VSA1에서 VSAN까지 라벨이 된 전압 저장 장치의 제 1 그룹(324)과 VSB1에서 VSBN까지 라벨이된 전압 저장 장치의 제 2 그룹(326)제공된다. 전압 저장 장치(324, 326)은 샘플-및-홀드, 아날로그 메모리 셀(예를 들어, 아날로그 비휘발성 메모리(ANVM)셀 등과 같은 장치일 수 있다. 그러나, 이러한 것들로 제한되지는 않는다.
이하에 설명되어 지는 것과 같이, 전압 저장 장치(324, VSA1-VSAN)의 제 1 그룹은 레지스터 뱅크 A(310A)에 대응되고, 전압 저장 장치(326, VSB1-VSBN)의 제 2 그 룹은 레지스터 뱅크 B(310B)에 대응된다. VSA1과 VSB1의 출력은 먹스(3281)에 제공되고, VSA2와 ASB2의 출력은 먹스 3282에 제공되고.....그리고, VSAN와 VSBN의 출력은 먹스 328N에 제공된다. 이러한 정렬은 뱅크 선별 신호(Bank Select signal)에 의해 지시에 의한 멀티플랙서(3281 내지 328N)는 전압 저장 장치의 제 1 그룹(324)에 저장된 아날로그 전압 또는 전압 저장 장치의 제 2 그룹(326)에 저장된 아날로그 전압을 제공하기 위해, 하나 또는 그 이상의 컬럼 드라이버들(도 3A 또는 도 3B에서 도시된 것이 아닌)에 제공되어 지는 출력 버퍼들(3301-339N)을 위해 사용되어 진다.
먹스 컨트롤 논리(Mux control logic, 344, 예를 들면, 상태 기계)는 멀티 플랙써(312)나 아날로그 디멀티플랙서(322)를 제어하기 위해 사용되어 질 수 있다. 먹스(312)의 대표적인 예인 컨트롤 논리(344), 디먹스(322) 그리고 전압 저장 장치는 미국특허 6,781,532호에 언급되어있다. 아날로그 디멀티플랙서(322)의 특정 실시예는 2002년 9월5일에 공개된 미국 특허출원 10/236,340호에 언급되어 있다.
마스터 장치(전송을 쓰는(wtite) 동안)로부터 인터페이스 컨트롤(308)에 전송되는 대표적인 SDA 신호는 도 4에서 도시되어 있다. 마스터 장치(전송을 읽는 동안)로부터 인터페이스 컨트롤(308)에 의한 대표적인 SDA 출력은 도 5에서 도시되오 있다.
도 4에 언급된 바와 같이, 데이터 신호는 본 발명의 특정 실시예에 따라, 시작 상태(402), 장치 어드레스 플러스 쓰기 비트(device address plus write bit, 404), 인식 비트(acknowledge bit, 406), 컨트롤-데이터(408), 인식 비트(406), 디스플레이1(4101)에서 디스플레이N(410N)(각각이 인식 비트(406)에 의해 따르는), 정지 상태를 포함한다. 장치 어드레스는 예를 들어, 일기/쓰기 비트(예를 들어, 0 = 마스터 장치가 요구된 기준 전압을 프로그래밍 또는 설정하기 위한 전압 기준 발생기에 데이터를 보내도록 하는 쓰기 전송, 1 = 마스터 장치가 설정 또는 프로그래밍되어진 전압 기준로부터 이전의 데이터를 읽기 위한 전압 기준 발생기로부터 데이터를 받게 되는 읽기 전송) 전압 기준 발생기(IC)를 식별하는 7 비트 단어일 수 있다. 본 발명의 특정 실시예에서 사용되어 질 수 있는 대표적인 마스터 장치는 단순 EERROM 또는 더 복잡한 타이밍 컨트롤러(ASIC 또는 FPGA)를 포함할 수 있다. 그러나 이것들에 제한되는 것은 아니다.
본 발명의 실시예에 따르면, 컨트롤-데이터(408)는 1 바이트 단어이다. 그것은 제 1 최하위 비트(LSB)는 클락 지연(예를 들어, 0 = 클락 지연이 없고; 1 = 틀락 지연 3.5㎲)이 있는지 없는지를 지시하고, 제 2 LSB는 뱅크 A에 써야하는지 또는 뱉크 B에 써야하는지(예를 들어, 0 = 뱅크 A; 1 = 뱅크 B)를지시하고, 제 3 LSB는 뱅크 A로부터 읽어야하는지 뱅크 B로부터 읽어야하는지를 지시하고(예를들어, 0 = 뱅크 A; 1 = 뱅크 B); 제4 LSB는 내부 발진기(oscillator)를 사용해야하는지 외부 발진기를 사용해야하는지를 지시하고 (예를 들면, 0 = 내부; 1 = 외부) 그리고, 4개의 최상위 비트(MSBs)는 다루지 않는다.
도 3A에 언급된 바와 같이, 작동 중에, 인터페이스 컨트롤(308)은 마스터 장치로 부터 SDA와 SCL 신호를 받는다. 각 연속 데이터는 이미 보정된 감마(gamma)를 가지고 있다. 쓰는 중에 그것은 걸럼 드라이버에 N 다중-레벨 전압 신호들(OUT1-OUTN)을 제공하기 위해 사용되고, 컨트롤 비트들(컨트롤-데이터408의)은 버퍼 컨트롤(342)에 제공되어 진다. 그것은, 인커밍 디스플레이-데이터가 제 1 뱅크(310A)에 저장되어 졌는지, 제 2 뱅크(310B)(예를 들어, 뱅크A 또는 뱅크 B)에 저장되었는지를 탐지한다.
도 3A에 도시된 바와 같이, 인터페이스 컨트롤(308) 뱅크 A와 뱅크 B 모두에 평행하게 제시간에 m-데이터 비트들을 제공한다. 그러나, 버퍼 컨트롤(342)에 의해 선택된 것에 의존하고, 뱅크들(예를 들어, 310A 도는 310B) 중에 단 하나만이 N m-비트 레지스터(예를 들어 N =14 및 m = 8)에 N m-비트 디스플레이 데이터를 저장한다. 디코더(340)는 선택된 뱅크 A 또는 뱅크 B 내부에 m-비트 레지스터가 디스플레이 데이터를 접수하도록 제어한다. 즉, 선택된 뱅크에서 제 1 m-비트 레지스터는 디스플레이-데이터 1을 접수하고, 선택된 뱅크에서 제 2 m-비트 레지스터는 디스플레이-데이터 2를 접수하고......그리고, 선택된 뱅크에서 제 N m-비트 레지스터는 디스플레이-데이터 N을 접수한다. 이러한 방식으로, 인커밍 SDA 신호의 컨트롤-데이터는 인커밍 디스플레이-데이터(1에서 N)가 뱅크 A를 업데이트할 지 뱅크 B를 업데이트할 지를 결정하는데 사용되어 진다. 이러한 특징은 마스터 장치가 뱅크 B가지속적으로 유지되는 동안 뱅크 A에 쓰여거나 뱅크 A가 지속되는 동안 뱅크 B에 쓰여지질 수 있다.
도 3B에 도시된 바와 같이. 인터페이스 컨트롤(308)은 디먹스(350)에 평행하게 제시간에 m-데이터 비트를 제공한다. 그리고, 디먹스(350)는 뱅크 A 또는 뱅크 B에 m-데이터 비트들을 제공한다. 그것은 버퍼 컨트롤(342)에 의해 선택된 것에 의존하고, 뱅크들 중에 어느 하나가 그것의 N m-비트 레지스터(예를들어 N-14 및 m= 8)에 N m-비트 디스플레이 데이터를 저장한다. 디먹스(350)는 선택된 뱅크 A 또는 뱅크 B 내부에 m-비트 레지스터가 디스플레이 데이터를 접수하도록 제어한다. 즉, 선택된 뱅크에서 제 1 m-비트 레지스터는 디스플레이-데이터 1을 접수하고, 선택된 뱅크에서 제 2 m-비트 레지스터는 디스플레이-데이터 2를 접수하고......그리고, 선택된 뱅크에서 제 N m-비트 레지스터는 디스플레이-데이터 N을 접수한다. 도 3A에 도시된 것과 비슷한 방식으로 인커밍 SDA 신호의 컨트롤-데이터는 인커밍 디스플레이-데이터(1에서 N)가 뱅크 A를 업데이트할 지 뱅크 B를 업데이트 할지를 결정하기위해 사용되어 진다. 이러한 특징은 마스터 장치가 뱅크 B가 지속적으로 유지되는 동안 뱅크 A에 쓰여거나 뱅크 A가 지속되는 동안 뱅크 B에 쓰여지질 수 있다.
도 3 A와 도 3B 모두에 도시된 바와 같이, 다른 뱅크에 업데이트를 하는 동안, 일정하게 유지되는 레지스터 뱅크는 단일 DAC(320)를 운전하기 위해 사용되어 진다. 예를 들어, 뱅크 B가 새로운 디스플레이-데이터로 업데이트될 동안, 뱅크 A에디지털 데이터는 단일 DAC(320)에 의해 아날로그 전압으로 바꿔진다. 서브스크립 A를 갖는 전압 저장 장치(전압 저장 장치(324)의 제 1 그룹)에 저장된다. 그리고, 뱅크 A가 새로운 디스플레이-데이터로 업데이트 되는 동안, 뱅크 B에 디지털 데이터는 단일 DAC(320)에 의해 아날로그 전압으로 바꿔진다. 그리고 나서, 그것은 서브스크립 B를 갖는 전압 저장 장치(전압 저장 장치의 제 2 그룹 326) 내에 저장된다.
더 특별하게, 먹스(312)는 m-비트 DAC(320)의 m-입력을 제공하기 위해서 제시간에 m-비트들을 선택한다. 2^m 다른 아날로그 출력 중 하나는 m-비트 DAC(320, m-입력에 의존하는)의 출력에 생산되어 지고, 전압 저장 장치에 디먹스(322)를 통해 제공된다. 주어진 시간에, 뱅크 선별 신호에 의해 제어되어 지고, 뱅크 선별 신호는 출력 버퍼(3301-330N)(실행에 의존하는, 증폭을 제공하거나 그렇지않거나)에 제공되는 것이 전압 저장 장치의 제 1 그룹(VSA1-VSAN)인지 전압 저장 장치의 제 2 그룹(VSB1-VSBN)인지를 결정하고, 컬럼 드라이브(들)을 운전하는데 사용되어 진다. 전압 저장 장치(324, VSA1-VSAN)의 제 1 그룹이 업데이트되는 동안, 먹스(3281-328N)은 출력 버퍼(3301-330N)에 제공하기 위한 또는 그 반대의 경우 전압 저장 장치의 제 2 그룹(326, VSB1-VSBN)에 아날로그 전압에 원인이 된다.
도 3A와 도 3B에 도시된 본 발명인 다중-기준 전압 발생기(306)의 장점은 출력(N 출력을 위한 N 분리 DACs)마다 하나의 DAC 대신에, 다이 비용과 다이 사이즈를 줄이기 위해 단일 DAC(320)와 다중 전압 저장 장치가 사용되어 진다. 또한, 단일 DAC(320) 사용에 의해서, 특별 디지털 디스플레이-데이터 입력을 위해, DAC(320)는 어떤 불일치(그러나, 어떤 불일치들은 출력 버퍼(330)이 불일치가 없다면 여전히 발생할 것이다)에 원인이 되지 않을 것이다. 게다가, 방크A와 뱅크B 사이를 스위칭하는 세틀링 타임은 단지 아날로그 전압이 항상 현실적으로 전압 저장 장치(324와 326)의 그룹들을 통해 이용가능해 지기 때문에, 출력 버퍼(330)의 세틀링 타임에 의해 제한된다.
도 6에 도시된 다른 실시예는 단일 DAC(320)을 사용하는 것보다 오히려 한 쌍의 DACs(320A와 320B)가 사용되어 진다. 그중 하나는 뱅크 A와 관련되어 있고, 다른 것은 뱅크 B와 관련되어 있다. 두 개의 DACs 는 단일 DAC보다 다이 면적을 많이 차지하고, 비용이 더 많이 든다 2개의 DACS는 n DACs보다 다이 면적을 덜 차지하고, 비용적으로 유리하다. N은 2보다는 더 큰 수이다(N은 평균적으로 14이다.)
제 1 실시예에서, 제 1 레지스터 뱅크 310A(예를 들어, 뱅크 A)내에 쓰여진 디스플레이-데이터는 제 1 감마 커브에 대응되고, 제 2 레지스터 뱅크 310B(예를 들어, 뱅크B) 내에 쓰여진 디스플레이-데이터는 제 2 감마 커브에 대응된다. 그것은 프레임-바이-프레임 베이시스 상에, 두개의 다른 감마 커브들 사이에 빠르게 수위칭될 수 있다. 본 발명의 특정 실시예는 또한, 디스플레이-데이터의 각 단어를 디스플레이하기 위해 사용되어진 하나 이상의 픽셀(예를 들면 한쌍의 픽쎌)을 갖는 환경에서 유용하다(즉, 동일한 디스플레이 데이터에서, 하나 이상의 방식으로 보정된 감마는 하나 이상의 픽셀을 운전하기 위해 사용된다.) 이러한 환경에서, 각 픽쎌은 그것에 관련된 다른 감마를 구비할 수 있거나 각 픽셀은 라인 베이시스 상에 업데이트된 그것에 관련된 동적인 감마를 가질 수 있다.
본 발명의 실시예에 따르면, N 전압 출력의 1/2(예를 들어, OUT1-OUTN/2)은 전압 양극을 갖고, 다른 1/2(예를 들면, OUTN/2+1 - OUTN)은 음극을 갖는다. 예를 들면, 14개의 볼트 출력이 있다면(즉, N =14 라면) , OUT1 - OUT7은 양극을 가지고, OUT8 -OUT14는 음극을 가진다. 기준 전압 발생기(302)에 의해 운전되는 컬럼 드라이버(들)은 한 프레임 동안 양 전압 출력 OUT1 - OUT7을 받고, 그리고 나서, 다음 프레임 동안 음의 전압 출력 OUT8 - OUT14를 받는다. 픽셀전압이 각 픽셀과 관련된 커패시터(들)이 손상되지 않도록 매 프레임마다 극이 바꿔지게된다. 실시예에서, 기준 전압 발생기(302)는 또한, VCOM으로 알려진 중간 전압을 출력한다. 레지스터의 각 뱅크(310A, 310B)에서, 14개의 레지스터(즉, N =14 중 절반은 양의 디스플레이 데이터를 저장하고, 나머지 반은 음의 데이터를 저장한다. 이것은 아날로그 전압(OUT1에서OUT7)이 VCOM 전압 주위에 OUT8에서 OUT14와 완전히 대칭하게 되는 것에 원인이 된다. 전압이 VCOM보다 커지게 된다면 그것을 VCOM에 상대적으로 양극을 간주되고, 전압이 VCOM보다 작다면 그것은 VCOM에 상대적으로 음극으로 간주될 것이다.
다른 실시예에 따르면, 절반에서, 뱅크 A와 뱅크B 각각에 레지스터의 숫자를 줄이기 위한 목적이다. 단 양(또는 음)의 디스플레이 데이터가 뱅크들 (310A 와 뱅크B)내에 저장되어 진다. 그리고, 적절한 디스플레이 데이터의 디지털 반전 뱅크들(310A,310B)과 DAC(320) 사이에서(먹스 312의 측면 상에) 일어나게 된다. 다시 말해서, 아날로그 전압이 VCOM 주위에 완전히 대칭되기 때문에, 레지스터(예를 들어, 데이터 레지스터의 위에서 절반)의 절반에 디지털 데이터가 단지 두번째 보수(comppement)의 단순연산 기능을 사용하여 레지스터의 다른 절반(예를 들어, 데이터 레지스터의 바닥에서 절반)에 의해 저장되어 지는 디지털데이터로 바꾸어진다.
이러한 현상(8-비트 DAC라고 가정한다)의 예는 이하의 테이블 1에서 보여진 다.
요구되어진 아날로그 전압 디지털 데이터 DAC 출력
VrefH_U 출력1 출력2 출력3 출력4 출력5 출력6 출력7 VrefL_U VCOM VrefH_L 출력8 출력9 출력10 출력11 출력12 출력13 출력14 VrefL_L 14.16 13.89 13.47 11.45 11.16 10.78 10.5 9.86 8 7.64 7.28 5.42 4.78 4.5 4.12 3.83 1.81 1.39 1.12 1 1 1 1 0 1 0 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 0 1 0 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 1 1 0 1 0 1 1 1 1 1 0 1 0 1 1 1 0 0 0 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 13.8953125 13.4621875 11.4409375 11.1521875 10.7671875 10.5025 9.8528125 5.4271875 4.7775 4.5128125 4.1278125 3.8390625 1.8178125 1.3846875
출력14의 디지털데이터는 2번째 출력1의 보수이다. 출력13은 2번째 출력2의 보수이다. 비록 도 3A와 도 3B가 특별하게 보이진 않더라도, 위에 설명되어지 기능(각 레지스터 뱅크에 레지스터의 갯수를 이등분하는)을 수행하는 기능적 블록은 본발명의 특정 실시예에 따르는 뱅크들(310A, 310B)와 먹스(312) 사이에 또는 먹스(312)와 DAC(320)사이에 위치되어 진다.
위에서 언급한 바와 같이, 도 6에 실시예에서, 한쌍의 DACs(320A와 320B)는 각각이 뱅크 310A와 310B 중 어느 하나와 관련되어 사용되어 진다.(N DACs보다 여전히 적은, 이러한 예와 같이, N이 예를들어 14일 때) 각 DAC는 자신의 참고 전압을 갖는다. 예를 들어, 상부(top) DAC(320A) 기준은 VrefH_U = 14.16 이고 VrefL_U = 8V 이고, 하부 DAC(320B) 기준은 상대적으로 VrefH_L = 7.28이고 VrefL_L = 1.12이다.
본 발명의 실시예에 따르면, 상부 DAC 출력 실행 기능(VrefH_U - VrefL_U)*(디지털 데이터)/256 +VrefL_U)과 하부 DAC 출력 실행 기능(VrefH_L - VrefL_L)*(디지털 데이터)/256 +VrefL_L). 한 쌍의 DACs(320A와 320B)는 도 3B의 실시예에서 또한 사용되어 질 수 있다.
이러한 기능의 다른 방법은 하부 DAC(320B)에 전압 기준을 교환(swap)하기 위한 것이다. 즉, VrefH_L = 1.12이고 VrefL_L = 7.28이다. 그렇게 함으로써, 디지털 데이터는 연산적인 교체가 필요없다. 표2는 이러한 것을 보여준다.
요구되어진 아날로그 전압 디지털 데이터 DAC 출력
VrefH_U 출력1 출력2 출력3 출력4 출력5 출력6 출력7 VrefL_U VCOM VrefH_L 출력8 출력9 출력10 출력11 출력12 출력13 출력14 VrefL_L 14.16 13.89 13.47 11.45 11.16 10.78 10.5 9.86 8 7.64 1.12 5.42 4.78 4.5 4.12 3.83 1.81 1.39 7.28 1 1 1 1 0 1 0 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 0 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 1 0 1 0 0 0 0 1 1 1 0 0 1 1 1 0 0 0 0 0 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 0 1 0 1 13.8953125 13.4621875 11.4409375 11.1521875 10.7671875 10.5025 9.8528125 5.4271875 4.7775 4.5128125 4.1278125 3.8390625 1.8178125 1.3846875
도 7은 이하에 설명되어진 기준 전압 발생기(306)의 부분을 도시한 것이다. 더 상세하게는, 도 7은 제 1 전압 저장 장치(324)에 저장되어지는 하나와 제 2 전압 저장 장치(326)에 저장되어 지는 다른 하나에 다른 2 개의 전압 레벨들을 선택하는데 사용되어지는 먹스(328)에 공급되는 뱅크 선택 신호를 보여준다. 선택된 전압은 먹스(328)에 의해 선택된 전압의 버퍼된(그리고, 선택적으로 증폭되는) 버전(version)을 출력하는 버퍼(330)에 공급된다.
또한, 도 7에 도시된 바와 같이, 바이어스 전류(Ibias)는 버퍼(330)에 공급되어 진다. 이러한 바이어스 전류(Ibias)의 크기의 적어도 일부분은 빠른 슬루레이트(slew rate)와 세틀링 타임(settling time)의 결론을 내는 더 높은 바이어스 전류를 갖는 버퍼(33)의 세틀링 타임과 슬루 레이트를 제어한다.
도 7의 실행은 버퍼(330)가 빠른 슬루 레이트와 세틀링 타임이 요구되지 않은 많은 전력을 소모할 수 있도록 할 수 있는 충분히 높은 바이어스 전류를 공급하게 된다. 이것은 특히 휴대 장치에 베터리 전원에서 이러한 문제가 생기고, 전력 소모의 최소화가 요구된다. 그것은 충전 배터리 또는 베터리 대체 사이의 시간을 최대화하기 위함이다. 본 발명의 실시예에 따르면, 이하에 설명되어지는 것과 같이, 각 바이어스 전류 때문에 전원소비를 줄이게 된다.
본 발명의 실시예에 따르면, 퍼버(330)의 출력이 한 상태에서 다른 상태(예를 들면, 특정 전압에서 다른 전압으로) 변환할 때, 빠른 슬루 레이트와 세틀링 타임을 개선한 것이다. 그러나, 각 변환이 없을 때는 중요하지 않다. 더 상세하게는 본 발명의 특정 실시예에 따른면, 버퍼(330)에 공급되는 바이어스 전류는 버퍼(330)가 특정 레벨에서 다른 레벨로 변환되도록 일력과 그와 대응되는 출력이 있을 때 증가되게 되고, 버퍼(330)가 변환하지 않는 입력과 그와 대응되는 출력이 있을 때 버퍼에 공급되지 바이어스 전류는 감소되어 진다. 다른 방법으로, 상대적으로 높은 바이어스 전류(IbiasH)는 버퍼의 출력이 변환되지 않을 때 사용되어 지고, 상대적으로 낮은 바이어스 전류(IbiasL)는 버퍼의 출력이 변환되지 않을 때 사용되어 진다. 그것은 IbiasH = M*IbiasL (예를 들면 M = 4). 예를 들며느 버퍼(330)의 입력이 이미 제 1 레벨에서 제 2 레벨로 변환되어 진 후에, 입력과 이에 대응하는 출력으로 버퍼(330)는 특정 레벨에서 다른 레벨로 변환되지 않고, 한 주기 동안 제 2 레벨로 유지된다. 다른 예를 들면, 버퍼(330)에 입력이 이미 제 2 레벨에서 제 1 레벨로 변환되어 진 후에, 입력과 그와 대응되는 출력으로 버퍼(330)가 특정 레벨에서 다른 레벨로 변화되지 않고, 한 주기 동안 제 1 레벨로 유지된다. 도 8은 이하에서 설명되어 지는 것과 같이 각 실시예의 특정 실행을 보여준다.
도 8에 도시된 바와 같이, 원 샷(802)과 바이어스 전류 선택기(804)는 도 7의 요소에 추가되어 진다. 원 샷(802)은 맹크 선택 신호를 받는다. 그것은 특정 전압 레벨에서 다른 전압 레벨로 변환하는 버퍼(330)로부터의 출력과 입력의 표시(indicative)이다. 도 9에 도시된 원-샷(802)은 뱅크 선택 신호, 특정 원-샷의 지연 요소에 의한 신호 출력, 원-샷(802)에 의한 신호 출력 그리고, 바이어스 전류 선택기(804)에 의한 신호 출력을 위한 특정 시간흐름도이다. 위에 언급한 바와 같이, 뱅크 선택 신호는 특정 전압 레벨에서 다른 전압레벨로 변환의 표시이다.
도 8과 9에 언급된 바와 같이, 이러한 예에서 뱅크 선택 신호의 강하 에지들(falling edges)과 뱅크 선택신호의 상승 에지(rising edge)와 관계된 짧은 펄스(short edge)를 발생한다. 뱅크 선택 신호의 상승 에지 및 강하 에지 모두는 전압 레벨 변화의 표시이다. 바이어스 전류 선택기(804)는 원-샷(802)에 의해서 펄스 신호 출력을 받는다. 이것은 바이어스 전류 출력의 레벨과 관계된다. 더 상세하게는, 원-샷 신호가 낮은것에서 높은 것으로 갈 때에, 바이어스 전류 선택기(804)는 바이어스 전류를 IbiasL 에서 IbiasH 로 증가한다. 그리고, 원-샷이 높은 것에서 낮은 것으로 갈 때에, 바이어스 전류 선택기(804)는 바이어스 전류를 IbiasH 에서 IbiasL 로 감소시킨다. 실시예에 따르면, IbiasH 는 적어고 IbiasL 의 두배이다.
본 발명의 실시예에 따르면, 바이어스 전류의 추가적인 레벨을 제공하기 위하여, 하나 이상의 원-샷(802)와 바이어스 전류 선택기(804)가 사용되어 질 수 있다. 도 10과 도 11에 도시된 바와 같이, 도 10은 두 개의 원-샷들(802a, 802b)과 두개의 바이어스 전류 선택기(804a, 804b)가 동일한 뱅크 선택 신호를 받는 것을 보여준다. 그것은 특정 전압 레벨에서 다른 레벨로 변환하는 버퍼(330)로부터의 출력돠 입력의 표시이다. 도 11은 원-샷(802a, 802b) 원-샷(802a, 802b)는 뱅크 선택 신호를 위한 특정 시간 흐름도이고, 특정 원-샷 (802a, 802b)의 지연 요소에 의한 신호 출력, 특정 원-샷 (802a, 802b)에 의한 신호 출력과 전체 출력 바이어스 전류(Ibiastotal) , 그것은 두 갱의 바이어스 전류 선택기(804a, 804b)에 의한 전류 신호 출력의 합이다. 이러한 예에서 특정 원-샷 (802b)의 지연 요소(지연_b)는 특정 원-샷 (802a)의 지연 요소(지연_b)보다 큰 지연을 갖는다. 그것은 시간 흐름과 관계되어 질 수 있다. 이것은 특정 원-샷 (802a)의 펄스 출력보다 긴 시간 주기를 위해 높게 되어지는 특정 원-샷 (802b)의 펄스 출력의 결과가 될 것이다. 순서대로, 이것은 시산 흐름도에서 보여지는 바와 같이, 두 레벨 이상을 갖는 전제 바이어스 전류(Ibiastotal)에 결과가 될 것이다.
이러한 실시예에서, 가장 높은 바이어스 전류 레벨(IbiasH)은 버퍼(330)에 입력과 그와 대응되는 버퍼(330)로 부터의 출력으로 특정레벨에서 다른 레벨로 변환하기 위해서 슬루 레이트를 증가시키는 데 사용된다. 그러나, 버퍼(330)에 출력과 그와 대응하는 버퍼(330)로부터의 출력이 특정 레벨에서 다른 레벨로 변환되지 않을 때(예를 들어 버퍼의 입력과 출력이 변환된 후에), 오히려 직접적으로 낮은 바이어스 레벨(IbiasL)보다, 중간 바이어스 레벨(IbiasM)이 더 유연한(smoothly) 버퍼(330)의 내부 노드들을 고정하는 것을 돕기 위해 사용되어 진다.(IbiasH)에서 직접적으로 IbiasL)로 직접적으로 하강하는 것과 반대로) 이것은 버퍼(330, 또는 다른 장치)이 내부 노드들이 고정을 위해 소정시간이 걸리는 데 유용하다. 낮은 바이어스 레벨(IbiasL)은 3개의 바이어스 전류 레벨들의 최소의 전력을 소비한다. 그리고 나서, 중간 바이어스 레벨(IbiasM)을 따르게 된다. 중간 바이어스 레벨 전류(IbiasM)의 공급은 높은 바이어스 전류 레벨(IbiasH)을 제공하는 것보다 적은 전력을 소비하고, 낮은 바이어스 레벨(IbiasL)을 공급하는 것은 더 적은 전력을 소비한다. 그러므로, 그것은 낮은 바이어스 레벨(Ibias)에 바이어스 전류를 유지하기 위해 이익이 된다.
도 10과 11은 바이어스 전류 선택기(804b)는 Ibias3 전류 또는 0 전류와 동일한 Ibias4를 생산한다. 바이어스 전류 선택기(804b)에 의해 생산된 제 4 바이어스 전류가 0 전류와 다르다면, 추가 레벨이 Ibiastotal에 추가되어 질 수 있다. 게다가, 필요하다면 추가 원-샷(802)은 바이어스 전류 Ibiastotal를 위해 더 많은 레벨들을 제공하기 위해 추가되어 질 수 있다.
도 10 및 도 11의 실시예에서, 바이어스 전류가 버퍼(330)에 입력과 그와 대응되는 버퍼(330)로부터의 출력이 특정 레벨에서 다른 레벨로 변환될 때, 낮은 바이어스 레벨(IbiasL)에서 높은 바이어스 레벨(IbiasH)로 상대적으로 급격하게 점핑되어지는 것을 도시한 것이다. 바이어스 전류 레벨이 충분히 빠르게 바뀌어진다면, 그것은 또한, 중간 바이어스 전류 레벨이 사용되어지는 것이 가능하다. 즉, 높은 바이어스 레벨(IbiasH)로 점프(jump)가 있기 전에, 낮은 바이어스 레벨(IbiasL)에서 중간 바이어스 전류 레벨(IbiasM)로 점프가 있다. 이것은 요구된다면 버퍼(330)의 내부 노드들을 고정하는 것을 유용하게 한다.
뱅크 선택 신호는 단지 버퍼(또는 이하에 되는 다른 비슷한 장치)로부터의 출력과 버퍼로의 입력이 특정레벨에서 다른 레벨로 변환하기 위한 것일 때, 제어신호의 하나의 예이다. 다시 말하면, 다른 제어 신호도 가능하고, 모두 본 발명의 기술적 사상에 포함된다. 또한, 다중-원-샷들이 있다. 그것은 플립-플립에 의해 실행되는 원-샷에 제한되지 사용되지 않고, 모두 본 발명의 기술적 사상에 포함된다. 바이어스 전류 선택기(804)가 실행되어지는 여러가지 방법이 있다. 예를 들어, 바이어스 전류 선택기(804)는 전류 멀티플러 또는 증폭기를 사용하는데 실행되어 진다. 예를 들어, 전류 멀티플랙서 또는 증폭기는 원-샷의 출력이 높을 때, IbiasH를
생산하기 위한 IbiasL를 증가시킨다. 기술분야에 본래의 기술중 하나는 이러한 설명과 관련되어 여러가지 다른 기술이 바이어스 전류 선택기(804)를 실행하기 위해 사용되어 질 수 있다.
상기 언급된 바와 같이, 시스템 내에 버퍼를 운전하기 위해 사용되는 전력을 줄이는 방법은 디스플레이를 운전하기 위해 사용된다. 그것은 특정 레벨에서 다른 레벨로 변환하는 버퍼에 입력과 대응하여 특정 레벨에서 다른 레벨로 버퍼 변환으로부터의 출력이다. 비슷한 기술은 디스플레이를 제어하거나 운전하기 위한 다른 형태의 장치들과 함께 사용되어 질 수 있다. 그러한 장치는 특정 레벨에서 다른 레벨로 변환하는 장치에 입력에 대응하여 특정 레벨에서 다른 레벨로 변환하는 것이다. 예를 들면, 본 발명의 실시예는 각각의 이러한 장치는 바이어스 전류를 흐르고, 특정 레벨에서 다른 레벨로 변환하기 위한 출력과 입력을 포함하기 때문에, 아날로그-디지털 컨버터(A/D), 디지털-아날로그 컨버터, 전압-전류 컨버터(V2I) 및/또는 전류-전압(I2V) 컨버터에 의한 전력 소비의 양을 줄이기 위해 또한 사용되어 질 수 있다. 도 1에 언급된 바와 같이, 각 장치는 기준 전압 발생기(106)또는 컬럼 드라이브(104) 내부에 존재한다. 그러나, 이러한 실시예에 제한되는 것은 아니다.
본 도 7 내지 도 11을 참고하여 설명된 본 발명의 실시예가 도 3 내지 도 6에 설명되어진 실시예를 개선하는데 유용한 것이지만 도 7 내지 도 11의 실시예에 제한아여 해석해서는 안된다. 오히려, 도 7 내지 도 11에 설명된 실시예는 디스플레이를 제어하거나 운전하기 위한 어떤 시스템 내부에 어떤 장치에 의해 소비된 전력을 감소하기 위해 유용한 것이고, 그것은 특정 레벨에서 다른 레벨로 변환하는 장치에 입력에 대응하는 특정 레벨에서 다른 레벨로의 장치 변환으로부터의 출력이다.
비록 본 발명이 상기에서 언급한 바람직한 실시예와 관련하여 설명되어 졌지만, 본 발명의 요지와 범위로부터 벗어남이 없이 다른 다양한 수정 및 변형이 가능한 것은 당업자라면 용이하게 인식할 수 있을 것이며, 이러한 변경 및 수정은 모두 첨부된 특허 청구 범위에 속함은 자명하다.

Claims (20)

  1. 특정 레벨에서 다른 레벨로 변환하는 장치의 입력에 대응하는 특정 레벨에서 다른 레벨로 변환하는 장치의 출력에 해당하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 존재하는 장치에 의해 소비되는 전력을 감소시키는 방법에 있어서,
    입력과 그와 대응되는 출력이 존재하는 장치가 특정 레벨에서 다른 레벨로 변환될 때, 상기 장치에 제 1 바이어스 전류 레벨을 공급하는 단계; 및
    입력과 그와 대응되는 출력이 존재하는 상기 장치가 특정 레벨에서 다른 레벨로 변환되지 않을 때, 상기 장치에 상기 제 1 바이어스 전류 레벨보다 낮은 제 2 바이어스 전류를 공급하는 단계;를 포함하는 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 존재하는 장치에 의해 소비되는 전력을 감소시키는 방법.
  2. 제 1 항에 있어서,
    상기 장치에 공급되는 상기 바이어스 전류는 제 1 바이어스 전류 레벨에서 제 2 바이어스 전류 레벨까지 보다 더 낮게 설정되어지고,
    상기 제 1 바이어스 전류 레벨보다 낮으나 상기 제 2 바이어스 전류 레벨보다 높은 추가 바이어스 전류 레벨을 짧은 주기 동안 공급하는 단계;를 더 포함하는 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 존 재하는 장치에 의해 소비되는 전력을 감소시키는 방법.
  3. 제 1 항에 있어서,
    상기 제 2 바이어스 전류 레벨은 적고 제 1 바이어스 전류 레벨의 1/2이상 인 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 존재하는 장치에 의해 소비되는 전력을 감소시키는 방법,
  4. 제 1 항에 있어서,
    상기 입력 후, 상기 장치는 이미 제 1 레벨에서 제 2 레벨로 변환되고, 한 주기 동안 제 2 레벨로 유지되는 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 존재하는 장치에 의해 소비되는 전력을 감소시키는 방법.
  5. 제 1 항에 있어서,
    장치에 입력이 상기 특정 레벨에서 상기 다른 레벨로 변환하기 위한 것일 때, 제어 신호를 받는 단계;
    원-샷의 출력에서 원-샷 펄스 신호를 제공하기 위하여, 상기 원-샷 출력에 상기 제어신호를 제공하는 단계; 및
    상기 장치에 공급된 바어어스 전류가 상기 제 1 바이어스 전류 레벨을 가질 때, 그리고, 상기 장치에 공급된 바이어스 전류가 상기 제 2 바이어스 전류 레벨을 가질 때에 상기 원-샷 펄스 신호를 사용하는 단계;를 포함하고,
    상기 원-샷 펄스 신호는 특정 레벨에서 다른 레벨로 변환하는 장치에 입력과 일반적으로 일치되는 리딩(leading) 에지를 구비한 펄스 및 상기 리딩 에지 후에 상기 원-샷에 의해 정의되는 지연을 발생하는 트레일링(trailing) 에지를 포함하는 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 존재하는 장치에 의해 소비되는 전력을 감소시키는 방법.
  6. 제 1 항에 있어서,
    상기 장치는 버퍼; 디지털-아날로그 컨버터; 아날로그-디지털 컨버터; 전압-전류 컨버터; 전류-전압 컨버터 중 어느 하나인 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 방법.
  7. 특정 레벨에서 다른 레벨로 변환하는 장치의 입력에 대응하는 특정 레벨에서 다른 레벨로 변환하는 장치의 출력에 해당하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 존재하는 장치에 의해 소비되는 전력을 감소시키는 구성에 있어서,
    디스플레이를 제어하거나 운전하기 위한 시스템 내에 입력과 출력을 갖는 장치;
    상기 장치에 입력이 특정 레벨에서 다른 레벨로 변환하기 위한 것일 때, 제 어 신호를 받는 원-샷;
    상기 원-샷으로부터의 출력에 대하여, 제 1 바이어스 전류와 상기 제 1 바이어스 전류보다 낮은 제 2 바이어스 전류 중에 어느 하나를 상기 장치에 제공하는 제 1 바이어스 전류 선별기;를 포함하는 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 구성.
  8. 제 7 항에 있어서,
    상기 장치에 입력이 상기 특정레벨에서 상기 다른 레벨로 변화하기 위한 것일 때, 제어 신호를 받는 제 2 원-샷; 및
    제 2 원-샷으로부터의 출력에 대응하여, 상기 바이어스 전류 선별기에 의한 상기 제 1 바이어스 전류 레벨 또는 제 2 바이어스 전류 레벨의 출력에 추가되는 제 3 바이어스 전류 레벨과 제 4 바이어스 전류 레벨 중 어느 하나를 상기 장치에 공급하는 제 2 바이어스 전류 선별기;를 더 포함하는 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 구성.
  9. 제 8 항에 있어서,
    상기 제 2 바이어스 전류 선별기에서 공급된 상기 제어 신호는 상기 제 1 바이어스 전류 선별기에 공급된 상기 제어 신호와 동일한 것을 특징으로 하는 디스플 레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 구성.
  10. 제 8 항에 있어서,
    상기 제 4 바이어스 전류 레벨은 실질적으로 0 전류 레벨인 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 구성.
  11. 제 7 항에 있어서,
    상기 제 2 바이어스 전류 레벨은 적어도 제 1 바이어스 전류 레벨의 1/2이상인 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 구성.
  12. 제 7 항에 있어서,
    상기 원-샷은 원-샷 펄스 신호를 출력하고,
    상기 원-샷 펄스 신호는,
    특정 레벨에서 다른 레벨로 변환하는 장치에 입력과 일반적으로 일치하는 리딩 에지를 갖는 펄스; 및
    상기 리딩 에지 후에, 상기 원-샷에 의해 정의되는 지연을 발생하는 트레일링 에지를 포함하는 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용 되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 구성.
  13. 제 7 항에 있어서,
    상기 입력과 그에 대응되는 출력에서,
    상기 장치가 상기 장치에 입력이 이미 제 1 레벨에서 제 2 레벨로 변환하고 한 주기 동안 제 2 레벨에 유지된 후에 특정 레벨에서 다른 레벨로 변환하지 않는 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 구성.
  14. 제 7 항에 있어서,
    상기 장치는 버퍼; 디지털-아날로그 컨버터; 아날로그-디지털 컨버터; 전압-전류 컨버터; 전류-전압 컨버터 중 어느 하나인 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 구성.
  15. 특정 레벨에서 다른 레벨로 변환하는 장치의 출력이 특정 레벨에서 다른 레벨로 변환하는 장치로의 입력에 대응하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 방법에 있어서,
    디스플레이를 제어하거나 운전하기 위한 시스템 내에 입력과 출력을 포함하는 상기 장치에 적어도 2개의 바이어스 전류 레벨들 중에 어느 하나를 선택으로 공 급하는 단계;
    상기 장치에 특정 레벨에서 다른 레벨로 변환하는 입력과 그에 대응하는 출력이 존재할 때, 상기 장치에 제 1 바이어스 전류 레벨을 공급하는 단계; 및
    상기 장치에 특정 레벨에서 다른 레벨로 변화되지 않는 입력과 그에 대응하는 출력이 존재할 때, 상기 장치에 제 2 바이어스 전류 레벨을 공급하는 단계;를 포함하고, 상기 제 1 바이어스 전류 레벨보다 상기 제 2 바이어스 전류 레벨이 더 낮은 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 방법.
  16. 제 15 항에 있어서,
    제 1 바이어스 전류 레벨에서 제 2 바이어스 전류 레벨로 변화하는 사이에 장치에 적어도 하나의 추가 바이어스 전류 레벨을 제공하는 단계;를 더 포함하고,
    적어도 하나의 상기 추가 바이어스 전류 레벨은 상기 제 1 바이어스 전류 레벨보다 적으나 상기 제 2 바이어스 전류 레벨보다 큰 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 방법.
  17. 제 15 항에 있어서,
    제어신호에 기초하여 장치에 입력이 특정 레벨에서 다른 레벨로 변화하기 위한 때를 결정하는 단계; 및
    선택적인 공급을 제어하기 위하여 동일한 제어신호를 사용하는 단계;를 더 포함하는 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 방법.
  18. 제 15 항에 있어서,
    상기 장치가 특정 레벨에서 다른 레벨로 변환하지 않는 입력과 그에 대응하는 출력이 존재하는 경우, 상기 장치에 상기 입력은 이미 제 1 레벨에서 제 2 레벨로 변환되고, 한 주기 동안에 제 2 레벨로 유지되는 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 방법.
  19. 제 15 항에 있어서,
    상기 장치는 버퍼; 디지털-아날로그 컨버터; 아날로그-디지털 컨버터; 전압-전류 컨버터; 전류-전압 컨버터 중 어느 하나인 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 방법.
  20. 제 15 항에 있어서,
    상기 제 2 바이어스 전류 레벨은 제 1 바이어스 전류 레벨의 적어도 1/2이상인 것을 특징으로 하는 디스플레이를 제어 또는 운전하는데 사용되는 시스템 내에 장치에 의해 소비되는 전력을 감소시키는 방법.
KR1020097008101A 2006-09-28 2007-09-05 디스플레이를 제어 또는 운전하는 시스템에 높은 바이어스 전류에 관련된 전력 소비 감소방법 KR20090068342A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US84785806P 2006-09-28 2006-09-28
US60/847,858 2006-09-28
US11/609,853 US8115755B2 (en) 2006-09-28 2006-12-12 Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays
US11/609,853 2006-12-12

Publications (1)

Publication Number Publication Date
KR20090068342A true KR20090068342A (ko) 2009-06-26

Family

ID=39166660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097008101A KR20090068342A (ko) 2006-09-28 2007-09-05 디스플레이를 제어 또는 운전하는 시스템에 높은 바이어스 전류에 관련된 전력 소비 감소방법

Country Status (6)

Country Link
US (1) US8115755B2 (ko)
JP (1) JP2010505147A (ko)
KR (1) KR20090068342A (ko)
CN (1) CN101529492B (ko)
TW (1) TW200822053A (ko)
WO (1) WO2008042545A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854127B2 (en) 2019-03-29 2020-12-01 Samsung Display Co., Ltd. Gamma voltage generator and display device including the same
US11276341B2 (en) 2019-10-29 2022-03-15 Silicon Works Co., Ltd Display driving apparatus
US11521560B2 (en) 2018-08-09 2022-12-06 Samsung Electronics Co., Ltd. Electronic device for controlling voltage slew rate of source driver on basis of luminance

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101082202B1 (ko) * 2009-08-27 2011-11-09 삼성모바일디스플레이주식회사 데이터 구동회로 및 이를 구비한 유기전계 발광 표시장치
TWI417857B (zh) * 2009-09-23 2013-12-01 Novatek Microelectronics Corp 液晶顯示器的驅動電路
US8593389B2 (en) 2009-09-23 2013-11-26 Novatek Microelectronics Corp. Gamma-voltage generator
KR102055841B1 (ko) * 2013-03-05 2019-12-13 삼성전자주식회사 출력 버퍼 회로 및 이를 포함하는 소스 구동 회로
US9184737B1 (en) * 2014-06-17 2015-11-10 Broadcom Corporation Process mitigated clock skew adjustment
KR102159257B1 (ko) * 2014-09-26 2020-09-23 삼성전자 주식회사 디스플레이 구동 회로 및 디스플레이 구동 방법
US20160187680A1 (en) * 2014-12-30 2016-06-30 Shenzhen China Star Optoelectronics Technology Co. Ltd. An on-line actual-time monitoring method performed on manufacturing procedures for a display
JP7007789B2 (ja) * 2015-06-26 2022-01-25 シナプティクス・ジャパン合同会社 表示パネルドライバ及び表示パネルの駆動方法
US9755595B1 (en) 2016-04-15 2017-09-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Settling time reduction for low noise amplifier
CN105679273A (zh) * 2016-04-20 2016-06-15 京东方科技集团股份有限公司 显示面板的驱动方法、驱动电路以及显示装置
CN105762893B (zh) * 2016-04-28 2018-10-26 西安航天民芯科技有限公司 一种低功耗高压十二通道选择系统
US10504426B2 (en) 2016-09-22 2019-12-10 Apple Inc. System and method for external pixel compensation
CN110992877A (zh) * 2019-11-27 2020-04-10 福建华佳彩有限公司 Demux的省功耗处理方法及系统
CN111142298B (zh) * 2020-01-20 2023-05-09 合肥鑫晟光电科技有限公司 阵列基板及显示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69421832D1 (de) * 1993-01-11 2000-01-05 Canon Kk Farbanzeigevorrichtung
US5335168A (en) * 1993-01-13 1994-08-02 Compaq Computer Corporation Computer system with power-down mode for monitor
US5828367A (en) 1993-10-21 1998-10-27 Rohm Co., Ltd. Display arrangement
JPH07121137A (ja) 1993-10-21 1995-05-12 Rohm Co Ltd ディスプレイ装置
US5944830A (en) * 1996-03-08 1999-08-31 Samsung Electronics Co., Ltd. Reducing power consumption in monitor by switching off heater power in power-off mode
GB9700966D0 (en) * 1997-01-17 1997-03-05 Secr Defence Millimetre wave imaging apparatus
GB2333408A (en) * 1998-01-17 1999-07-21 Sharp Kk Non-linear digital-to-analog converter
EP1046150A1 (en) * 1998-10-27 2000-10-25 Koninklijke Philips Electronics N.V. Driving a matrix display panel
JP3478989B2 (ja) * 1999-04-05 2003-12-15 Ｎｅｃエレクトロニクス株式会社 出力回路
JP3495960B2 (ja) * 1999-12-10 2004-02-09 シャープ株式会社 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
JP3958491B2 (ja) * 2000-02-25 2007-08-15 新日本無線株式会社 駆動回路
JP3651371B2 (ja) * 2000-07-27 2005-05-25 株式会社日立製作所 液晶駆動回路及び液晶表示装置
US6593934B1 (en) * 2000-11-16 2003-07-15 Industrial Technology Research Institute Automatic gamma correction system for displays
JP4986334B2 (ja) * 2001-05-07 2012-07-25 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動方法
JP3981539B2 (ja) * 2001-08-28 2007-09-26 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置
TW569536B (en) * 2001-09-05 2004-01-01 Elantec Semiconductor Inc Analog demultiplexer
TWI267818B (en) * 2001-09-05 2006-12-01 Elantec Semiconductor Inc A method and apparatus to generate reference voltages for flat panel displays
JP3908013B2 (ja) * 2001-11-19 2007-04-25 Ｎｅｃエレクトロニクス株式会社 表示制御回路及び表示装置
US6836232B2 (en) * 2001-12-31 2004-12-28 Himax Technologies, Inc. Apparatus and method for gamma correction in a liquid crystal display
KR100486254B1 (ko) * 2002-08-20 2005-05-03 삼성전자주식회사 액정 표시 장치를 저 전력으로 구동하는 회로 및 그 방법
US7092265B2 (en) * 2002-11-14 2006-08-15 Fyre Storm, Inc. Switching power converter controller
JP2004341251A (ja) * 2003-05-15 2004-12-02 Renesas Technology Corp 表示制御回路及び表示駆動回路
JP4425620B2 (ja) * 2003-12-12 2010-03-03 Ｎｅｃエレクトロニクス株式会社 出力回路
KR100517734B1 (ko) * 2003-12-12 2005-09-29 삼성전자주식회사 감마보정 디지털 아날로그 변환기 및 그 변환방법과, 이를사용한 소스구동 집적회로 및 평판표시장치
US7126596B1 (en) * 2004-02-18 2006-10-24 Analog Devices, Inc. Rail-to-rail amplifier for use in line-inversion LCD grayscale reference generator
JP4400403B2 (ja) * 2004-10-06 2010-01-20 セイコーエプソン株式会社 電源回路、表示ドライバ、電気光学装置及び電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521560B2 (en) 2018-08-09 2022-12-06 Samsung Electronics Co., Ltd. Electronic device for controlling voltage slew rate of source driver on basis of luminance
US10854127B2 (en) 2019-03-29 2020-12-01 Samsung Display Co., Ltd. Gamma voltage generator and display device including the same
US11276341B2 (en) 2019-10-29 2022-03-15 Silicon Works Co., Ltd Display driving apparatus

Also Published As

Publication number Publication date
CN101529492A (zh) 2009-09-09
CN101529492B (zh) 2012-05-09
US8115755B2 (en) 2012-02-14
TW200822053A (en) 2008-05-16
US20080079706A1 (en) 2008-04-03
WO2008042545B1 (en) 2008-10-16
WO2008042545A3 (en) 2008-07-31
WO2008042545A2 (en) 2008-04-10
JP2010505147A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
KR20090068342A (ko) 디스플레이를 제어 또는 운전하는 시스템에 높은 바이어스 전류에 관련된 전력 소비 감소방법
US8405582B2 (en) Organic light emitting display and driving method thereof
EP1341313B1 (en) Reference voltage circuit
EP1335344B1 (en) Reference voltage generation method and circuit, display drive circuit and display device with gamma correction and reduced power consumption
US7193551B2 (en) Reference voltage generator for use in display applications
US20010003431A1 (en) Gray scale display reference voltage generating circuit capable of changing gamma correction characteristic and LCD drive unit employing the same
US7884783B2 (en) Data driver, organic light emitting display, and method of driving the same
KR100863638B1 (ko) 중간 전압에 대해 대칭인 출력 전압의 생성 방법
KR101022581B1 (ko) 아날로그 버퍼 및 그를 이용한 액정 표시 장치 및 그 구동방법
KR20120072944A (ko) 감마전압 제어기, 계조 전압 생성기 및 이를 포함하는 표시 장치
KR20060105490A (ko) 샘플 홀드 회로 및 반도체 장치
US20050088390A1 (en) Differential amplifier
KR101202981B1 (ko) 액정표시장치용 소스 드라이버 구동회로
JP2004523003A5 (ko)
JP2004523003A (ja) アクティブマトリックスディスプレイデバイス
JP2005513537A (ja) 液晶ディスプレイ用列ドライバ
JP2009145492A (ja) 表示駆動装置及びそれを備えた表示装置
KR101212157B1 (ko) 데이터 구동회로와 이를 이용한 평판 표시장치의 구동장치및 구동방법
KR101865849B1 (ko) 데이터 집적회로 및 이를 이용한 표시장치
US11893953B2 (en) High-speed driving display apparatus and driving method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid