KR20090067251A - 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리소자 및 ｍｒａｍ - Google Patents

수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리소자 및 ｍｒａｍ Download PDF

Info

Publication number
KR20090067251A
KR20090067251A KR1020070134812A KR20070134812A KR20090067251A KR 20090067251 A KR20090067251 A KR 20090067251A KR 1020070134812 A KR1020070134812 A KR 1020070134812A KR 20070134812 A KR20070134812 A KR 20070134812A KR 20090067251 A KR20090067251 A KR 20090067251A
Authority
KR
South Korea
Prior art keywords
layer
ferromagnetic
magnetoresistive element
memory
spin valve
Prior art date
Application number
KR1020070134812A
Other languages
English (en)
Other versions
KR100933355B1 (ko
Inventor
주호완
허장
안진희
이미선
김선욱
이기암
이상석
황도근
Original Assignee
상지대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상지대학교산학협력단 filed Critical 상지대학교산학협력단
Priority to KR1020070134812A priority Critical patent/KR100933355B1/ko
Publication of KR20090067251A publication Critical patent/KR20090067251A/ko
Application granted granted Critical
Publication of KR100933355B1 publication Critical patent/KR100933355B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 자기저항소자를 이용한 메모리 소자 및 MRAM에 관한 것으로, 상기 자기저항소자는 수직자기이방성을 갖도록 얇은 Pd층을 형성하고 이의 면상에 수직하게 자화된 강자성층을 반복 형성한 2개 이상의 "Pd층/강자성층" 또는 "강자성층/Pd층"으로 자유층 및 고정층을 형성함으로써, 전체 두께가 얇아짐은 물론 높은 자기저항비를 가짐과 동시에 자유층에 낮은 보자력을 갖게 되어, 종래 고밀도의 한계를 극복하고 동시에 기입시 전력 소모를 현저히 줄일 수 있는 효과가 있다.
수직자기이방성, 스핀밸브, 자기저항소자, 메모리, MRAM

Description

수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리 소자 및 ＭＲＡＭ{MEMORY DEVICE AND MRAM USING SPIN-VALVE MAGNETORESISTIVE ELEMENT WITH PERPENDICULAR MAGNETIC ANISOTROPY}
본 발명은 메모리 소자에 관한 것으로, 더욱 상세하게는 수직 자화를 갖는 자유층/비자성층/고정층/반강자성층 구조의 스핀밸브 자기저항소자을 이용한 메모리 소자 및 그 메모리 소자를 이용한 MRAM((Magnetorresistive Random Access Memory)에 관한 것이다.
지금까지 메모리 소자는 반도체 소자를 이용한 것이 대부분이다. 이들 중 동적임의접근기억장치(DRAM)는 기록밀도가 높고 재기록 가능 횟수도 많지만, 전원이 끊어지면 정보가 사라지는 휘발성 메모리인 점에 단점이 있고, 플래시 전기적소거및프로그램가능읽기전용기억장치(EEPROM)는 비휘발성이지만, 정보의 소거를 위한 긴시간이 필요하여 정보의 고속처리에 적합하지 않은 단점이 있다.
따라서, 다른 물질 및 다른 방식에 의한 메모리 소자에 대한 연구도 많이 되고 있는 실정인데, 그 대표적인 것이 강유전성임의접근기억장치(FeRAM) 및 자기저항임의접근기억장치(MRAM)이다.
MRAM은 기록시간, 판독시간, 기록밀도, 재생기록가능 횟수, 소비전력 등에 있어, 기존 메모리 장치보다 우수하여 최근 많은 주목을 받고 있다.
MRAM에 이용되는 자기저항소자는 스핀밸브형 자기저항소자로 그 기본 구성은 자유층(강자성층)/비자성층/고정층(강자성층)/반강자성층으로 형성된다.
여기서, 비자성층이 전도성 물질(예컨대, Cu 등)이면 GMR(Giant Magneto-Resistance) 소자로, 비자성층이 비전도성 물질(예컨대, Al2O3 등)이면 TMR(Tunneling Magneto-Resistance) 소자로 각각 분류되는데, 일반적으로, 후자가 전자보다 큰 자기저항효과를 나타낸다.
이러한 스핀밸브 자기저항소자는 비자성층을 사이에 두고 자유층(강자성층)과 고정층(강자성층)의 스핀 방향(자화 방향)의 차이에 따라 전도전자(GMR 소자의 경우) 또는 터널링전자(TMR 소자의 경우)의 부가적인 산란으로 저항의 변화가 생기는 것을 이용한 것이다. 즉, 자유층과 고정층의 강자성체 스핀 방향이 서로 같으면 저항이 작고, 서로 달라지면 상대적으로 크게 되는 현상을 이용하여, MRAM에 사용되고 있다.
그런데, 스핀밸브 자기저항소자를 메모리용 소자로 이용하기 위해서는 재료 내에 강한 일축자기이방성을 형성하는 것이 필요한데, 지금까지 자화 방향이 막면에 평행한 면상(In-plane) 방향으로 일축자기이방성(이하, '면상자기이방성'이라 함)을 유도하여 주로 사용해 왔다.
종래와 같이, 면상자기이방성을 유도하기 위해서는 재료 증착 도중에 외부에 서 자장을 가하거나, 증착 후 외부 자장 내에서 후열처리를 하여야 하므로, 재료의 증착 도중 증착 변수가 증가하고, 외부 자장 공급원의 추가로 증착 장치가 복잡해지며, 공정수가 증가하는 등의 불리한 점이 있다.
또한, 종래 방식대로 기판 위에 다층 박막을 적층할 때, 적층이 진행될수록 박막 전체 구조가 일축자기이방성을 형성하기 힘들어진다. 이러한 문제를 해결하고자 기울어진(tilt) 기판을 사용한 예가 있으나(대한민국 특허 제253743호), 기울어진 기판을 사용할 경우 가격이 높아 산업적으로 적용하기 힘들다는 단점이 있다.
나아가, 종래 면상자기이방성을 갖는 스핀밸브 자기저항소자는 그 크기를 마이크론 이하로 패터닝(patterning) 할 때, 자화변형 및 미세 자구(magnetic domain)가 패턴 소자의 가장자리에서 소용돌이(vortex) 자화로 인하여 꽃무늬(flower structure)를 발생시켜 박막의 보자력(coercivity; Hc) 증가와 자화의 왜곡현상이 발생하는 요인이 되어, 소자를 축소함에 있어 일정한 한계점을 갖는다.
이러한 문제점들을 극복하기 위하여 자화의 방향이 막면에 수직한 일축자기이방성(이하, '수직자기이방성'이라 함)을 갖는 스핀밸브 자기저항소자가 연구되어 왔다.
그러나, 최근 F. Garica 등의 연구 결과에 의하면, Pt/Co 다층박막으로 수직자기이방성을 갖기 위해 Pt가 약 1 nm ~ 2 nm의 두께를 가져야 하는데, 이를 이용하여 스핀밸브 자기저항소자를 제작하게 되면 비자성층으로 흘러야 할 전도전자 또는 터널링전자 들이 Pt 층이 두꺼운 관계로 비자성층이 아닌 Pt 층으로 흘러버리는 누설 전류로 인하여(shunting effect) 낮은 자기저항비를 갖게 되는 문제점이 있 다.
또한, 강한 수직자기이방성으로 인한 자유층의 큰 스위칭장(switching field) 발생은 자유층의 보자력을 크게 하여 메모리용 디바이스로의 응용에 있어 단점으로 작용한다.
따라서, 고밀도를 위하여 소자를 충분히 작게 할 수 있고, 동시에 소자의 전체 두께도 얇게 구현할 수 있으며, 기입시 전력 소모를 줄일 수 있는 메모리용 자기저항소자의 개발이 요구되어 왔다.
본 발명은 상기 종래 기술의 문제점을 해결하기 위하여, "Pd층/강자성층" 또는 "강자성층/Pd층" 다층박막을 사용하여 전체 두께가 얇아짐은 물론 강한 수직자기이방성, 높은 보자력, 큰 교환력(exchange bias)을 갖는 고정층과 낮은 보자력을 갖는 수직자기이방성 스핀밸브형 자기저항소자를 이용함으로써, 고밀도의 한계를 극복하고 기입시 전력 소모를 현저하게 줄일 수 있는 스핀밸브 자기저항소자를 이용한 메모리 소자 및 그 메모리 소자를 이용한 MRAM을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 수직자기이방성을 갖는 스핀밸브 자기저항소자는 자유층/비자성층/고정층/반강자성층을 포함하여 구성된 스핀밸브 자기저항소자에 있어서, 상기 자유층 및 상기 고정층은 각각 "Pd층/제1강자성층" 또는 "제1강자성층/Pd층"이 2번 이상 N번 반복하여 증착되고, 상기 제1강자성층은 상기 Pd층 면상에 수직으로 자화된 것을 특징으로 한다.
본 발명에 의한 메모리 소자 및 MRAM에 이용된 스핀밸브형 자기저항소자는 얇은 Pd층을 형성하고 이의 면상에 수직하게 자화된 강자성층을 반복 형성한 2개 이상의 "Pd층/강자성층" 또는 "강자성층/Pd층"으로 자유층 및 고정층을 형성함으로써, 전체 두께가 얇아짐은 물론 높은 자기저항비를 가짐과 동시에 자유층에 낮은 보자력을 갖게 한 효과가 있다.
따라서, 본 발명에 의한 스핀밸브 자기저항소자를 이용한 메모리 소자 및 그 메모리 소자를 이용한 MRAM은 종래 고밀도의 한계를 극복하고 기입시 전력 소모를 현저하게 줄일 수 있게 되었다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 보다 상세히 설명한다.
[메모리 소자에 관한 제 1 실시예 ]
본 발명에 의한 메모리 소자는, 한국 특허 제515623호의 도 6(첨부된 도 1)과 같이, 소정의 자기저항소자(1, 2, N)와, 상기 자기저항소자의 막면에 수직인 자계를 발생시키는 자계발생수단(900)을 포함한다.
본 발명에 의한 자계발생수단(900)도, 도 1과 같이, 자기저항소자와 수직하게 형성된 기입선(900)에 전류를 흘러주는 장치에 의해서 구현된다.
즉, 지면에 들어가는 방향으로 기입선(900)에 전류를 흘러주게 되면, 도 1a와 같이, 자기저항소자의 자유층(1)이 위로 자화되고, 반대 방향으로 기입선(900)에 전류를 흘러주게 되면, 도 1b와 같이, 자기저항소자의 자유층(1)이 아래로 자화되어, 전자는 고정층(2)과 자화 방향이 반대로 되어 후자보다 자기저항(MR)이 커지게 되는데 이를 이용하여, "1"과 "0"을 기록하게 된다.
한편, 상기 자기저항소자(1, 2, N)는 자유층(1)/비자성층(N)/고정층(2)을 기본으로 하고, 상기 고정층(2)은 반강자성층과 접하여 그 자화 방향이 외부 자계에 영향을 받지 않도록 구성된다.
그러나, 본 발명에 의한 상기 자유층(1) 및 상기 고정층(2)은 각각 "Pd층/제1강자성층" 또는 "제1강자성층/Pd층"이 2번 이상 N번 반복하여 증착되고, 상기 제1강자성층은 상기 Pd층 면상에 수직으로 자화된 것을 특징으로 한다.
여기서, 상기 자유층은 소정의 기판상에 형성된 버퍼층과 상기 비자성층 사이에 형성되고, 상기 버퍼층 상부에 상기 자유층을 이루는 N개의 "Pd층/제1강자성층"이 형성되고, 상기 제1강자성층과 상기 비자성층 사이에 Pd층 및 수직으로 자화된 제2강자성층이 순차적으로 더 증착되어 형성되고, 상기 비자성층은 상기 자유층의 제2강자성층 상부에 증착되며, 상기 고정층은 상기 비자성층과 상기 고정층을 이루는 N개의 "Pd층/제1강자성층" 사이에 수직으로 자화된 제2강자성층이 더 증착되어 형성될 수 있다(도 2a).
그리고, 상기 Pd층은 0.5~0.7 nm의 두께로 증착됨이 바람직하다. 그러나, 상기 Pd층은 상기 제1강자성층 또는 상기 제2강자성층의 수직 자화를 유도하기 위하여 증착되는 것이므로, 상기 제1강자성층 또는 상기 제2강자성층을 수직 자화시킬 수 있으면 이에 제한되지 않는다. 다만, 상기 Pd층의 두께가 상기 제1강자성층 또는 상기 제2강자성층의 두께에 비하여 너무 두꺼워질 경우(약 4배 이상)에는 강한 수직 자화로 보자력이 커져 자유층의 보자력을 떨어뜨리기 어려운 문제가 있을 뿐만 아니라 비자성층으로 들어가야 할 전도전자 또는 터널링전자가 대부분 두꺼운 Pd층 표면으로 흘러 누설전류가 커지는 문제점이 있다.
또한, 상기 제1강자성층은 Co층, 상기 제2강자성층은 Co층 또는 CoFe 합금층 인 것이 바람직하다.
이때, 상기 제2강자성층을 CoFe 합금층으로 할 경우에는 Co와 Fe의 중량비가 5:5 내지 9:1인 것이 바람직하나, 9:1인 것이 보다 바람직하다.
그리고, 상기 기판은 Si, SiO2 및 유리 중에서 선택된 어느 하나일 수 있고, 상기 버퍼층은 Pd층 또는 Ta층으로 할 수 있으나, 자기장 민감도를 알 수 있는 각형비(squareness)를 고려할 때 후자가 보다 바람직하다.
한편, 상기 비자성층은 전도층인 Cu층으로 하여 GMR 스핀밸브 자기저항소자 구조로 할 수도 있고, 비전도층인 Al2O3층으로 하여 TMR 스핀밸브 자기저항소자 구조로 할 수도 있다.
보다 구체적으로, 상기 자유층은 [Pd(0.6)/Co(0.16)]2/Pd(0.6)/제2강자성이고, 상기 비자성층은 Cu(2.25)이고, 상기 고정층은 제2강자성층/[Pd(0.6)/Co(0.23)]2 으로 할 수 있다.
여기서, 상기 제2강자성층은 Co(0.3~0.7), Co5Fe5(0.5~0.8) 및 Co9Fe1(0.3~0.7) 중에서 선택된 어느 하나이고, 상기 버퍼층은 Ta(1.8~20)이고, 상기 반강자성층은 FeMn(10~11)인 것으로 함이 바람직하다.
이때, 상기 ()안의 수치는 각 층의 두께를 nm 단위로 나타내는 것이다(이하, 동일함).
특히, 상기 제2강자성층의 두께는 자유층에선 보자력을 작게 하고 고정층에 선 교환력을 크게 하기 위하여 고정층에서 그 두께를 자유층에서 보다 더 크게 하도록 하는 것이 바람직하다. 예컨대, 자유층에서 제2강자성층을 Co로 0.3~0.5 nm로 할 경우에는 고정층의 Co 두께는 0.5~0.7 nm로 함이 바람직하고, 자유층에서 제2강자성층을 Co5Fe5로 0.5~0.65 nm로 할 경우에는 고정층의 Co5Fe5 두께는 0.65~0.8 nm로 함이 바람직하고, 자유층에서 제2강자성층을 Co9Fe1로 0.3~0.7 nm로 할 경우에는 고정층의 Co5Fe5 두께는 0.7 nm로 함이 바람직하다.
[메모리 소자에 관한 제 2 실시예 ]
본 실시예는 상기 제 1 실시예에서 상기 자유층 및 상기 고정층을 상기 비자성층을 중심으로 선대칭 시킨 구조로, 도 2b와 같이, 자유층 및 고정층이 비자성층을 사이에 두고 각각 "제1강자성층/Pd층"이 2번 이상 N번 반복하여 증착되고, 상기 제1강자성층은 상기 Pd층 면상에 수직으로 자화된 구조인 것을 특징으로 한다.
보다 구체적으로, 상기 반강자성층은 소정의 기판상에 형성된 버퍼층과 상기 고정층 사이에 형성되고, 상기 고정층은 상기 반강자성층 상부에 상기 고정층을 이루는 N개의 "제1강자성층/Pd층"이 형성되고, 상기 Pd층 상부에 수직으로 자화된 제2강자성층이 더 증착되어 형성되고, 상기 비자성층은 상기 제2강자성층 상부에 증착되며, 상기 자유층은 상기 비자성층과 상기 자유층을 이루는 N개의 "제1강자성층/Pd층" 사이에 수직으로 자화된 제2강자성층 및 Pd층이 순차적으로 더 증착되어 형성될 수 있다.
기타, 각 층에 대한 설명은 상기 제 1 실시예와 동일하므로, 반복적인 설명 은 생략한다. 다만, 상기 자유층과 상기 고정층에 대한 층상 구조에 대해서는 각각 제2강자성층/Pd(0.6)/[Co(0.16)/Pd(0.6)]2, [Co(0.23)/Pd(0.6)]2/제2강자성층으로 되어야 한다.
다음은 상기 제 1 및 제 2 실시예에 따른 수직자기이방성 스핀밸브 자기저항소자의 구조상 조건을 잡기 위한 보다 구체적인 실시예에 대하여 상세히 설명한다.
<반복층의 특정>
상기 제 1 실시예에서 상기 자유층 및 상기 고정층에 N번 반복 증착되는 반복층은 각각 "Co(0.16)/Pd(0.6)", "Co(0.23)/Pd(0.6)"을 2층씩 쌓아 올린 것으로 특정하였는데(제 2 실시예에서는 증착 순서가 반대임), 이는 Pd층에 접하여 Co층이 수직하게 자화되도록 하면서도 전체 두께가 작도록 Pd층을 0.6 nm로 특정하였고, 자유층에는 고정층보다 Co/Pd층이 더 증착되는 점을 고려하여 자유층에서 Pd층과 접하는 Co층의 두께는 고정층보다 약간 작게 하였다.
그리고, 상기 반복층을 자유층과 고정층에 각각 2층으로 올린 것은 다음과 같은 이유에 근거한다.
자유층에 상기 반복층을 1층으로 하게 되면 자유층이 고정층의 미세한 누설 자화에도 영향을 받아 자기저항비가 작아지는 문제점이 있었고, 그렇다고 3층 이상으로 하였을 경우 interlayer coupling이 커짐에 따라 자유층의 보자력이 커지는 문제점이 있었다.
또한, 고정층에 상기 반복층을 2층으로 하였을 경우 반강자성체와 교환력(exchange bias) 및 자기저항비가 가장 크게 나왔다.
<버퍼층의 결정>
다음, 상기 실시예에서 사용되는 버퍼층을 결정하기 위하여, 도 3과 같이, 유리 기판 위에 자유층과 고정층의 상기 반복층 두께를 고려한 버퍼층/[Pd(0.6)/Co(0.39)]5/Ta(1.9) 구조[우측 Ta(1.9)는 보호층으로 선택한 것임]에서 버퍼층을 Ta(2)와 Pd(2)로 하여 각각 Extraordinary Hall Effect를 측정한 결과, 도 4와 같은 결과를 얻었다.
도 4에서 알 수 있듯이 Ta(2)가 Pd(2) 보다 각형비가 더 우수함을 알 수 있다. 따라서, 상기 실시예에서의 버퍼층은 Ta층으로 결정하였고, Ta층의 두께를 결정하기 위하여, 고정층에서 교환력 및 보자력이 커야하므로, 도 5와 같은 구조에서, 버퍼층인 Ta층의 두께(t)를 변수로 하여 Ta(t)/[Pd(0.6)/Co(0.39)]5/Ta(1.9) 구조에 대한 교환력(Hex)과 보자력(Hc)을 측정한 결과, 도 6과 같은 결과를 얻었다.
따라서, 버퍼층인 Ta층의 두께는 고정층에서 교환력과 보자력이 모두 큰 1.9 nm로 결정하였다.
<반강자성층의 결정>
상기 실시예에서 반강자성층은 고정층이 일정한 자화방향을 유지하도록 잡아주는 층이므로, 고정층에서 교환력 및 보자력이 모두 큰 조건에서 결정되어야 한다. 따라서, 도 5와 같은 구조에서, 반강자성층인 FeMn층의 두께(t)를 변수로 하여 Ta(1.9)/[Pd(0.6)/Co(0.39)]5/FeMn(t)/Ta(1.9) 구조에 대한 교환력(Hex)과 보자력(Hc)을 측정한 결과, 도 7과 같은 결과를 얻었다.
이를 토대로, 반강자성층인 FeMn층의 두께는 고정층에서 교환력과 보자력이 모두 큰 10 nm 또는 10.5 nm로 결정하였다.
<비자성층의 결정>
상기 실시예에서 비자성층은 고정층에 의한 누설 자화가 자유층에 최대한 영향을 주지 못하도록 하여야 하므로, 비자성체로 적정한 두께를 가져야 한다.
따라서, 고정층의 교환력이 크게 되고 자기저항비가 크게 될 수 있는 조건에서, 비자성층을 Cu로 하였고, 그 두께를 2.25 nm로 결정하였다.
<제2강자성층의 결정>
상기 실시예에서 제2강자성층의 물질 및 두께는 자유층에선 보자력이 작게 되고 고정층에선 교환력을 크게 되도록 결정되어야 하는데, 이를 위하여, 도 2a와 같은 자기수직이방성 스핀밸브 구조에서, 고정층의 제2강자성층을 Co(0.7), Co9Fe1(0.7), Co5Fe5(0.76) 및 NiFe(1.1) 중 어느 하나로 하고 자유층의 제2강자성층 두께(t)를 변수로 하여, Ta(1.9)/[Pd(0.6)/Co(0.16)]2/Pd(0.6)/자유층의제2강자성층(t)/Cu(2.25)/고정층의제2강자성층/[Pd(0.6)/Co(0.23)]2/FeMn(10.5)/Ta(1.9) 구조에서 자유층에서의 보자력과 자기저항비를 측정한 결과, 도 8과 같은 결과를 얻었 다.
따라서, 제2강자성층의 물질은 Co, Co9Fe1 및 Co5Fe5 중에서 선택된 어느 하나로 하였고, 그 두께는 자유층에선 보자력이 작게 되고 고정층에선 교환력을 크게 되도록 고정층에서의 두께를 자유층에서 보다 더 크게 하여야 하는데, 이를 결정하기 위하여 동일한 구조에서 얻은 자기저항비 측정 결과인 도 9 및 도 10을 이용하였다.
그 결과, 자유층에서 제2강자성층을 Co로 0.3~0.5 nm로 할 경우에는 고정층의 Co 두께는 0.5~0.7 nm로 함이 바람직하고, 자유층에서 제2강자성층을 Co5Fe5로 0.5~0.65 nm로 할 경우에는 고정층의 Co5Fe5 두께는 0.65~0.8 nm로 함이 바람직하고, 자유층에서 제2강자성층을 Co9Fe1로 0.3~0.7 nm로 할 경우에는 고정층의 Co5Fe5 두께는 0.7 nm로 함이 바람직하다는 것을 얻게 되었다.
[ MRAM 에 관한 실시예 ]
다음, 본 발명에 의한 MRAM은, 복수 개의 메모리 소자와, 상기 각 메모리 소자에 정보를 기록하는 수단과, 상기 각 메모리 소자에 기록된 정보를 판독하는 수단을 포함하여 구성된 MRAM에 있어서, 상기 각 메모리 소자는 상기 메모리 소자에 관한 제 1 및 제 2 실시예에 기재된 메모리 소자인 것을 특징으로 한다.
여기서, 상기 정보를 기록하는 수단은, 한국 특허 제446888호의 도 7(첨부된 도 11)과 같이, 복수 개의 메모리 소자(101 내지 109) 근처에 형성된 도체(311 내 지 314, 321 내지 324)와; 상기 도체에 전류를 흐르게 하는 하나 이상의 스위칭 소자(211 내지 226) 및 전원 장치(411)를 포함하여 구성된다.
따라서, 임의 특정 메모리 소자, 예컨대, 도 11에서 105의 자유층을 지면에서 나오는 방향으로 자화시키기 위해서는(기록시) 스위칭 소자 212, 217, 225, 220을 온(ON)으로 하고 나머진 오프(OFF)로 한다. 그러면, 전원 장치(411)에 의한 전류는 도체 312, 313, 323, 322를 통하여 흐르게 되고, 그 결과 상기 4개 도체에 흐르는 전류에 의한 동일한 방향의 자계는 메모리 소자 105에만 인가되어, 원하는 기록을 할 수 있다.
반대로, 105의 자유층을 지면에서 들어가는 방향으로 자화시키기 위해서는(소거시) 스위칭 소자 213, 216, 224, 221을 온(ON)으로 하고 나머진 오프(OFF)로 한다. 그러면, 전원 장치(411)에 의하여 도체 312, 313, 323, 322에 흐르는 전류의 방향이 반대가 되고, 그 결과 메모리 소자 105에 인가되는 자계 방향이 반대가 됨으로써, 원하는 소거를 할 수 있다.
한편, 상기 기록된 정보를 판독하는 수단은, 한국 특허 제446888호의 도 8(첨부된 도 12)과 같이, 상기 복수 개의 메모리 소자(101 내지 109) 중 동일 방향으로 배치된 메모리 소자(101 내지 103, 104 내지 106, 107 내지 109)의 일단과 전기적으로 연결된 하나 이상의 비트 라인(331 내지 333)과; 상기 각 메모리 소자의 타단과 접지 사이에 연결된 제 1 스위칭소자(231 내지 239)와; 상기 제 1 스위칭소자의 게이트와 전기적으로 연결되고 상기 각 비트 라인에 수직하게 배치된 복수 개의 워드 라인(341 내지 343)과; 상기 각 비트 라인의 일단에 소정의 도선(271, 272)으로 연결된 감지 증폭기(500)와; 상기 각 비트 라인의 타단과 전원 장치(412) 사이에 연결된 제 2 스위칭 소자(240 내지 242)를 포함하여 구성된다.
여기서, 상기 전원 장치(412)와 상기 제 2 스위칭 소자(240 내지 242) 사이에는, 도 12와 같이, 고정저항(100)이 더 연결된 것이 바람직하다.
상기와 같은 구성에서, 임의 특정 메모리 소자, 예컨대, 도 12에서 105의 정보를 판독하기 위해서는 제 1 스위칭 소자 중 235 및 제 2 스위칭 소자 중 241을 온(ON)으로 하면 된다. 그러면, 전원 장치(412), 고정저항(100) 및 수직자기이방성 스핀밸브 자기저항소자(105)가 직렬로 연결된 회로가 되어, 상기 고정저항(100)과 자기저항소자(105) 사이에 상기 전원 장치(412)에 의하여 공급된 전압 분배가 이루어 지게 되고, 이를 감지증폭기(500)에 의하여 센싱하게 된다.
기타, 상기 제 1 스위칭 소자 및 제 2 스위칭 소자는 통상의 MOSFET 소자를 사용할 수 있는데, 이 경우 MRAM의 일 단면 구조는 한국 특허 제446888호의 도 5(첨부된 도 13)와 같이 형성할 수 있다.
도 13에서, 11은 p형 반도체 기판, 12와 13은 n형 불순물 확산영역으로 소스/드레인, 351 내지 355는 콘택 플러그, 356은 접지선, 341과 342는 워드 라인, 357과 358은 층간 로컬 와이어, 105는 수직자기이방성 스핀밸브 자기저항소자, 252는 비트 라인, 231과 232는 자계를 발생시키는 도체, 그리고 123은 절연막이다.
이상으로, 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 이에 한정되는 것은 아니고 당해 기술분야에서 통상의 지식을 가진 자에 의하여 다양하 게 변형 실시할 수 있음은 물론이다. 따라서, 본 발명의 기술적 사상하에서 변형 가능한 다양한 실시예의 기재는 여기서 생략한다.
도 1은 종래 메모리 소자의 기본 구조를 보여주는 도면이다.
도 2a 및 도 2b는 본 발명에 이용되는 수직자기이방성 스핀밸브 자기저항소자의 구조에 관한 실시예를 보여주는 구조도이다.
도 3은 도 2a의 구조에서 버퍼층을 결정하기 위한 자유층 중심의 구조도이다.
도 4는 도 3의 구조에서 버퍼층을 Ta(2)과 Pd(2)으로 하여, 버퍼층/[Pd(0.6)/Co(0.39)]5/Ta(1.9) 구조에 대한 Extraordinary Hall Effect를 측정한 결과도이다.
도 5는 도 2a의 구조에서 버퍼층의 두께 및 반강자성층의 두께를 결정하기 위한 고정층 중심의 구조도이다.
도 6은 도 5의 구조에서 버퍼층인 Ta층의 두께(t)를 변수로 하여, Ta(t)/[Pd(0.6)/Co(0.39)]5/Ta(1.9) 구조에 대한 교환력(Hex)과 보자력(Hc)을 측정한 결과도이다.
도 7은 도 5의 구조에서 반강자성층인 FeMn층의 두께(t)를 변수로 하여, Ta(1.9)/[Pd(0.6)/Co(0.39)]5/FeMn(t)/Ta(1.9) 구조에 대한 교환력(Hex)과 보자력(Hc)을 측정한 결과도이다.
도 8은 도 2a의 구조에서 고정층의 제2강자성층을 Co(0.7), Co9Fe1(0.7), Co5Fe5(0.76) 및 NiFe(1.1) 중 어느 하나로 하고 자유층의 제2강자성층 두께(t)를 변수로 하여, Ta(1.9)/[Pd(0.6)/Co(0.16)]2/Pd(0.6)/자유층의제2강자성층(t)/Cu(2.25)/고정층의제2강자성층/[Pd(0.6)/Co(0.23)]2/FeMn(10.5)/Ta(1.9) 구조에 대한 자유층에서의 보자력과 자기저항비를 측정한 결과도이다.
도 9 및 도 10은 도 8과 같은 구조에서 자기저항비를 측정한 결과도이다.
도 11은 MRAM의 정보 기록 수단에 대한 일 실시예를 보여주는 회로도이다.
도 12는 MRAM의 정보 판독 수단에 대한 일 실시예를 보여주는 회로도이다.
도 13은 MRAM의 일 단면 구조도이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 자유층 2 : 고정층
N : 중간층(비자성층) 900 : 기입선

Claims (13)

  1. 소정의 자기저항소자와, 상기 자기저항소자의 막면에 수직인 자계를 발생시키는 자계발생수단을 포함하여 구성된 메모리 소자에 있어서,
    상기 자기저항소자는 자유층/비자성층/고정층/반강자성층을 포함하여 구성된 스핀밸브형 자기저항소자이되,
    상기 자유층 및 상기 고정층은 각각 "Pd층/제1강자성층" 또는 "제1강자성층/Pd층"이 2번 이상 N번 반복하여 증착되고,
    상기 제1강자성층은 상기 Pd층 면상에 수직으로 자화된 것을 특징으로 하는 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리 소자.
  2. 제 1 항에 있어서,
    상기 자유층은 소정의 기판상에 형성된 버퍼층과 상기 비자성층 사이에 형성되고, 상기 버퍼층 상부에 상기 자유층을 이루는 N개의 "Pd층/제1강자성층"이 형성되고, 상기 제1강자성층과 상기 비자성층 사이에 Pd층 및 수직으로 자화된 제2강자성층이 순차적으로 더 증착되어 형성되고,
    상기 비자성층은 상기 제2강자성층 상부에 증착되며,
    상기 고정층은 상기 비자성층과 상기 고정층을 이루는 N개의 "Pd층/제1강자성층" 사이에 수직으로 자화된 제2강자성층이 더 증착되어 형성된 것을 특징으로 하는 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리 소자.
  3. 제 1 항에 있어서,
    상기 반강자성층은 소정의 기판상에 형성된 버퍼층과 상기 고정층 사이에 형성되고,
    상기 고정층은 상기 반강자성층 상부에 상기 고정층을 이루는 N개의 "제1강자성층/Pd층"이 형성되고, 상기 Pd층 상부에 수직으로 자화된 제2강자성층이 더 증착되어 형성되고,
    상기 비자성층은 상기 제2강자성층 상부에 증착되며,
    상기 자유층은 상기 비자성층과 상기 자유층을 이루는 N개의 "제1강자성층/Pd층" 사이에 수직으로 자화된 제2강자성층 및 Pd층이 순차적으로 더 증착되어 형성된 것을 특징으로 하는 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리 소자.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 Pd층은 0.5~0.7 nm의 두께인 것을 특징으로 하는 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리 소자.
  5. 제 4 항에 있어서,
    상기 제1강자성층은 Co층이고, 상기 제2강자성층은 Co층 또는 CoFe 합금층인 것을 특징으로 하는 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리 소자.
  6. 제 5 항에 있어서,
    상기 제2강자성층의 CoFe 합금층은 Co와 Fe의 중량비가 5:5 내지 9:1인 것을 특징으로 하는 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리 소자.
  7. 제 6 항에 있어서,
    상기 기판은 Si, SiO2 및 유리 중에서 선택된 어느 하나이고,
    상기 버퍼층은 Ta층인 것을 특징으로 하는 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리 소자.
  8. 제 7 항에 있어서,
    상기 비자성층은 Cu층 또는 Al2O3층인 것을 특징으로 하는 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리 소자.
  9. 제 8 항에 있어서,
    상기 자유층은 [Pd(0.6)/Co(0.16)]2/Pd(0.6)/제2강자성층 또는 제2강자성층/Pd(0.6)/[Co(0.16)/Pd(0.6)]2이고,
    상기 비자성층은 Cu(2.25)이고,
    상기 고정층은 제2강자성층/[Pd(0.6)/Co(0.23)]2 또는 [Co(0.23)/Pd(0.6)]2/제2강자성층이되,
    상기 ()안의 수치는 각층의 두께를 nm 단위로 나타내는 것을 특징으로 하는 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리 소자.
  10. 제 9 항에 있어서,
    상기 제2강자성층은 Co(0.3~0.7), Co5Fe5(0.5~0.8) 및 Co9Fe1(0.3~0.7) 중에서 선택된 어느 하나인 것이되, 상기 고정층을 이루는 두께가 상기 자유층을 이루는 두께보다 더 크고,
    상기 버퍼층은 Ta(1.8~20)이고,
    상기 반강자성층은 FeMn(10~11)이되,
    상기 ()안의 수치는 각층의 두께를 nm 단위로 나타내는 것을 특징으로 하는 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리 소자.
  11. 복수 개의 메모리 소자와, 상기 각 메모리 소자에 정보를 기록하는 수단과, 상기 각 메모리 소자에 기록된 정보를 판독하는 수단을 포함하여 구성된 MRAM에 있어서,
    상기 각 메모리 소자는 제 10 항에 기재된 메모리 소자인 것을 특징으로 하는 MRAM.
  12. 제 11 항에 있어서,
    상기 정보를 기록하는 수단은,
    상기 각 메모리 소자 근처에 형성된 도체와;
    상기 도체에 전류를 흐르게 하는 하나 이상의 스위칭 소자 및 전원 장치를 포함하여 구성된 것을 특징으로 하는 MRAM.
  13. 제 11 항에 있어서,
    상기 기록된 정보를 판독하는 수단은,
    상기 복수 개의 메모리 소자 중 동일 방향으로 배치된 메모리 소자의 일단과 전기적으로 연결된 하나 이상의 비트 라인과;
    상기 각 메모리 소자의 타단과 접지 사이에 연결된 제 1 스위칭소자와;
    상기 제 1 스위칭소자의 게이트와 전기적으로 연결되고 상기 각 비트 라인에 수직하게 배치된 복수 개의 워드 라인과;
    상기 각 비트 라인의 일단에 소정의 도선으로 연결된 감지 증폭기와;
    상기 각 비트 라인의 타단과 전원 장치 사이에 연결된 제 2 스위칭 소자를 포함하여 구성된 것을 특징으로 하는 MRAM.
KR1020070134812A 2007-12-21 2007-12-21 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리소자 및 ｍｒａｍ KR100933355B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070134812A KR100933355B1 (ko) 2007-12-21 2007-12-21 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리소자 및 ｍｒａｍ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134812A KR100933355B1 (ko) 2007-12-21 2007-12-21 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리소자 및 ｍｒａｍ

Publications (2)

Publication Number Publication Date
KR20090067251A true KR20090067251A (ko) 2009-06-25
KR100933355B1 KR100933355B1 (ko) 2009-12-22

Family

ID=40994990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134812A KR100933355B1 (ko) 2007-12-21 2007-12-21 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리소자 및 ｍｒａｍ

Country Status (1)

Country Link
KR (1) KR100933355B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101209328B1 (ko) 2010-01-14 2012-12-06 고려대학교 산학협력단 수직자기이방성을 가지는 코발트-철-보론/팔라듐 다층박막 및 이를 이용하여 제조한 자기 랜덤 액세스 메모리

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070054551A (ko) * 2005-11-23 2007-05-29 한국전자통신연구원 수직자화를 이용한 자기저항 메모리 및 그 제조방법

Also Published As

Publication number Publication date
KR100933355B1 (ko) 2009-12-22

Similar Documents

Publication Publication Date Title
US6480411B1 (en) Magnetoresistance effect type memory, and method and device for reproducing information from the memory
KR100436318B1 (ko) 자기저항 효과 소자, 자기저항 효과 메모리 셀, 및 mram
JP4371781B2 (ja) 磁気セル及び磁気メモリ
US7532504B2 (en) Spin injection magnetic domain wall displacement device and element thereof
US7561385B2 (en) Magneto-resistive element in which a free layer includes ferromagnetic layers and a non-magnetic layer interposed therebetween
US6760201B2 (en) Magnetic tunnel element and its manufacturing method, thin-film magnetic head, magnetic memory and magnetic sensor
JP4896341B2 (ja) 磁気ランダムアクセスメモリ及びその作動方法
KR100890323B1 (ko) 자기 저항 효과 소자, 자기 헤드, 자기 기억 장치, 및 자기메모리 장치
JP3916908B2 (ja) 磁気抵抗効果素子、磁気メモリ及び磁気ヘッド
JP2007266498A (ja) 磁気記録素子及び磁気メモリ
JP2005109263A (ja) 磁性体素子及磁気メモリ
JP2009152333A (ja) 強磁性トンネル接合素子、磁気ヘッド、及び磁気記憶装置
KR100905737B1 (ko) 수직자기이방성을 갖는 스핀밸브 자기저항소자
US8431255B2 (en) Galvanomagnetic device and magnetic sensor
KR100446888B1 (ko) 자기저항효과막 및 그를 이용한 메모리
JP5951401B2 (ja) 磁気記録素子及び磁気メモリ
JP2015038998A (ja) 磁気記録素子及び磁気メモリ
KR100933355B1 (ko) 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리소자 및 ｍｒａｍ
US7230804B2 (en) Method and apparatus for providing a magnetic tunnel transistor with a self-pinned emitter
TWI447725B (zh) Magnetic memory
JP3872962B2 (ja) 磁気抵抗効果素子及び磁気記憶装置
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ
JP2003060261A (ja) 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ
JP2008066563A (ja) 磁気抵抗効果素子の製造方法、磁気ヘッド、磁気記録再生装置、および磁気メモリ
Pohm High Speed Magnetoresistive Memories

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141107

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee