KR20090061722A - 웨이퍼 에지 처리 장치 및 방법 - Google Patents

Abstract

본 발명은 웨이퍼 에지 처리 장치 및 방법에 관한 것으로, 웨이퍼의 노치 영역에 포토레지스트 개방 영역을 마련하여 이면 에칭 등과 같은 후속 공정에서 노치 영역을 통한 케미컬의 침투를 포토레지스트 개방 영역이 차단함으로써, 케미컬의 침투에 의한 패턴 변형이 발생하지 않는 이점이 있다.

노치, 케미컬 침투, 패턴 변형

Description

웨이퍼 에지 처리 장치 및 방법{METHOD AND APPARATUS FOR PROCESSING WAFER EDGE}

본 발명은 웨이퍼 에지(edge) 처리에 관한 것으로, 더욱 상세하게는 웨이퍼의 에지 영역에 형성된 포토레지스트를 제거하는 장치 및 방법에 관한 것이다.

근래에 반도체 제조 기술은 정보 통신 기술의 비약적인 발전에 따라 집적도, 신뢰도 및 처리 속도 등을 향상시키는 방향으로 발전되고 있다. 반도체는 실리콘 단결정으로부터 반도체 기판으로 사용되는 실리콘 웨이퍼를 제작하고, 반도체 기판 상에 막을 형성하여 이 막을 전기적 특성을 갖는 패턴으로 형성함으로서 제조된다.

반도체 기판 상에 패턴을 형성시키기 위한 단위 공정들 중에서 포토리소그래피 공정은 반도체 웨이퍼 상에 포토레지스트(photo resist) 막을 형성하고 이를 경화시키는 공정과, 반도체 웨이퍼 상에 형성된 포토레지스트 막을 원하는 포토레지스트 패턴으로 형성하기 위해 소정 부위를 제거하는 노광 공정 및 현상 공정을 포함한다.

일반적으로 포토레지스트 막은 다음과 같이 형성된다. 먼저, 반도체 웨이퍼를 회전척 상에 올려놓은 다음, 반도체 웨이퍼 상의 중심 부위에 포토레지스트 용 액을 공급하고, 반도체 웨이퍼를 회전시킨다. 반도체 웨이퍼 상의 중심 부위에 공급된 포토레지스트 용액은 원심력에 의해 반도체 웨이퍼 상에 균일하게 도포되며, 후속하는 소프트 베이크 공정을 통해 경화됨으로써 반도체 웨이퍼 상에 포토레지스트 막이 형성된다.

이때, 반도체 웨이퍼의 에지 부위에 형성된 포토레지스트 막은 후속 공정에서 박리될 수 있으며, 에지 부위 포토레지스트 막의 박리에 의해 발생된 파티클(particle)과 같은 오염 물질에 의해 웨이퍼의 오염 또는 제조 공정 설비의 오염이 발생될 수 있다.

따라서, 반도체 소자의 제조 공정에서는 웨이퍼 및 설비의 오염을 막기 위해 웨이퍼 에지 영역의 포토레지스트를 제거하는 웨이퍼 에지 처리 공정을 반드시 수행하여야 한다.

종래 기술에 따라 웨이퍼 에지를 처리하는 기술은 웨이퍼의 전면에 포토레지스트를 도포한 후 에지 비드 제거(Edge Bead Removal: EBR) 또는 웨이퍼 에지 노광(Wafer Edge Exposure: WEE) 방법을 사용하고 있다.

전자의 방법은 포토레지스트 막이 형성된 반도체 웨이퍼를 회전시키면서 반도체 웨이퍼의 에지 부위에 시너(thinner)를 분사하여 에지 부위의 포토레지스트 막을 제거하는 것이며, 후자의 방법은 반도체 웨이퍼의 에지 부위를 노광시키고, 노광된 부위의 포토레지스트 막을 현상 공정을 통해 제거하는 것이다.

한편, 반도체 웨이퍼는 반도체 소자 제조 공정에 있어서 웨이퍼의 주연부가 제조 공정에 사용되는 장치의 일부분과 접촉할 때 분진이 발생하거나 균열이 발생 하는 것을 방지하기 위하여 웨이퍼의 주연부를 모따기 가공하는 것이 필수적이며, 웨이퍼를 이용한 반도체 소자 제조 과정에서 웨이퍼의 결정방위를 용이하게 정렬하고 웨이퍼의 제한된 영역을 효율적으로 이용함에 있어서 웨이퍼 위치결정의 탁월한 정밀성 제공을 위해 웨이퍼의 외주 특정 부위에 V자형 또는 원호형으로 절삭하여 노치(notch)를 형성시키는 것이 일반화되고 있는 실정이다.

도 1은 종래 기술에 따른 웨이퍼 에지 처리 방법이 적용된 노치형 반도체 웨이퍼의 단면도이다. 반도체 웨이퍼(10)에 대해 에지(13)의 특정 부위에 노치(11)를 형성하며, 웨이퍼 에지 처리 방법에 의해 포토레지스트 막(20)이 패터닝된 상태이다. 이와 같은 노치형의 반도체 웨이퍼(10)는 웨이퍼 에지 처리 방법 중에서 웨이퍼 에지 노광 방법이 이용된다. 이 방법은 포토레지스트 막(20)을 원하는 크기로 제거할 수 있으며, 직선 또는 그 외의 여러 형태로 노광할 수 있다.

도 2는 노치형 반도체 웨이퍼에 형성된 반도체 소자의 일예를 보여주는 단면도로서, 웨이퍼 에지 3㎜를 위한 노치형 반도체 웨이퍼의 디자인 룰(design rule)을 보여주고 있다. 반도체 웨이퍼(10)의 상부에 형성하는 활성 영역(active area)(31)은 에지(13)로부터 1㎜의 이격거리로 인입되게 형성하며, 컨트롤 게이트(gate control)(33)는 에지(13)로부터 1.5㎜의 이격거리로 인입되게 형성하고, 스페이서(spacer)(35) 및 살리사이드 방지막(non salicide layer)(37)은 에지(13)로부터 1.2㎜의 이격거리로 인입되게 형성한다.

종래 기술에 따른 웨이퍼 에지 처리 방법이 적용된 노치형 반도체 웨이퍼에 대해 도 1을 참조하여 살펴보면 전체적으로는 에지(13)로부터 소정 이격거리에 포토레지스트 막(20)이 패터닝되어 있으나 노치(11) 영역에서는 에지(13)와 포토레지스트 막(20)이 적절한 이격거리를 가지지 못하는 것을 알 수 있다.

따라서, 후속 공정의 이면 에칭(Rimen 등) 등에서 노치(11)를 통해 케미컬(chemical)이 침투하여 패턴 변형(deform)이 발생하는 문제점이 있다.

도 3a 및 도 3b는 노치 영역을 통한 케미컬의 침투로 인하여 에지(13)로부터 1.5㎜ 이격된 스페이서에 발생된 패턴 변형(41)을 보여주고 있다.

본 발명은 전술한 바와 같은 종래의 문제점을 해결하기 위해 안출한 것으로서, 노치 영역에 포토레지스트 개방 영역을 마련하여 노치 영역을 통한 케미컬의 침투를 방지하는 것이다.

본 발명의 제 1 관점으로서 웨이퍼 에지 처리 방법은, 패턴으로 형성하기 위한 포토레지스트 막이 도포된 반도체 웨이퍼를 로딩하는 단계와, 상기 반도체 웨이퍼에서 노치를 검출하여 정렬하는 단계와, 상기 반도체 웨이퍼의 에지 영역과 상기 노치의 에지부터 케미컬 침투 라인 안쪽까지의 포토레지스트 개방 영역을 노광하는 단계와, 노광된 상기 에지 영역 및 포토레지스트 개방 영역을 현상하여 제거하는 단계를 포함한다.

본 발명의 제 2 관점으로서 웨이퍼 에지 처리 장치는, 패턴으로 형성하기 위한 포토레지스트 막이 도포된 반도체 웨이퍼를 로딩하는 웨이퍼 로딩부와, 로딩된 상기 반도체 웨이퍼의 노치를 검출하여 정렬하는 노치 검출부와, 정렬된 상기 반도체 웨이퍼에 대해 에지 영역과 상기 노치의 에지부터 케미컬 침투 라인 안쪽까지의 포토레지스트 개방 영역을 노광하는 에지 노광부와, 노광된 상기 에지 영역 및 포토레지스트 개방 영역을 현상하여 제거하는 에지 현상부를 포함한다.

본 발명에 의하면, 노치 영역에 포토레지스트 개방 영역을 마련하여 이면 에칭 등과 같은 후속 공정에서 노치 영역을 통한 케미컬의 침투를 포토레지스트 개방 영역이 차단함으로써, 케미컬의 침투에 의한 패턴 변형이 발생하지 않는 효과가 있다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

도 4는 본 발명에 따른 웨이퍼 에지 처리 장치의 블록 구성도이다.

도 4를 참조하면 본 발명에 의한 웨이퍼 에지 처리 장치는, 소정의 막을 패 턴으로 형성하기 위한 포토레지스트 막이 도포된 반도체 웨이퍼를 로딩하는 웨이퍼 로딩부(101)와, 로딩된 반도체 웨이퍼의 노치를 검출하여 이를 기준으로 정렬하는 노치 검출부(103)와, 정렬된 반도체 웨이퍼에 대해 외주를 따라 에지 영역을 노광함과 아울러 노치의 에지부터 케미컬 침투 라인 안쪽까지의 포토레지스트 개방 영역을 노광하는 에지 노광부(105)와, 노광된 부위의 포토레지스트 막을 현상 공정을 통해 제거하는 에지 현상부(107)를 포함하여 구성된다.

도 6a는 본 발명의 일 실시예에 따른 포토레지스트 개방 영역을 보인 반도체 웨이퍼의 평면도이다. 반도체 웨이퍼(300)에 대해 에지(303)의 특정 부위에 노치(301)가 형성되어 있으며, 본 발명에 의한 웨이퍼 에지 처리에 의해 포토레지스트 막(320)이 패터닝되고, 노치(301)의 에지(303)부터 케미컬 침투 라인 안쪽까지 포토레지스트 개방 영역(330)이 마련된다. 포토레지스트 개방 영역(330)은 노치(301)의 형상과는 무관하게 노광이 편리한 다각형 홈 형태로 설계한다.

이와 같이 구성된 본 발명의 웨이퍼 에지 처리 장치를 이용하여 반도체 웨이퍼의 에지를 노광 처리하는 과정에 대해 도 5를 참조하여 설명하기로 한다.

먼저, 웨이퍼 로딩부(101)는 소정의 막을 패턴으로 형성하기 위한 포토레지스트 막이 도포된 반도체 웨이퍼(300)를 스핀척(spin chuck) 상에 로딩(S201)한다.

LD(Laser diode)와 CCD 센서의 조합으로 구성할 수 있는 노치 검출부(103)는 웨이퍼 로딩부(101)에 의해 로딩된 반도체 웨이퍼(300)에서 노치(301)를 검출하며, 검출된 노치(301)를 기준으로 반도체 웨이퍼(300)를 정렬(S203)한다.

에지 노광부(105)는 정렬된 반도체 웨이퍼(300)에 대해 외주를 따라 적외선 노출 가이드(Lightguide)를 통해 에지 영역을 노광(S205)하며, 노치(301)의 에지(303)부터 케미컬 침투 라인 안쪽까지의 포토레지스트 개방 영역(330)을 노광(S207)한다. 여기서 케미컬 침투 라인이라 함은 앞서 도 3a 및 도 3b를 참조하여 설명한 바와 같이 노치 영역을 통한 케미컬의 침투로 인하여 패턴 변형이 발생할 수 있는 임계 라인으로서, 이 케미컬 침투 라인(임계 라인)의 안쪽이라 함은 이면 에칭 등과 같은 후속 공정 중에도 케미컬이 침투하지 않는 영역을 의미한다.

여기서, 노광 공정시의 광원으로는 KrF, ArF 및 l-line 중 하나를 이용하며, 노광 조명계로 컨벤셔널(conventional), 애눌라(annular), 크로스폴(crosspole), 쿼드러폴(quadrupole) 및 이들의 조합 중 하나를 이용할 수 있다.

에지 현상부(107)는 에지 노광부(105)에 의해 노광된 부위의 포토레지스트 막을 현상 공정(S209)을 통해 제거하여 도 6a와 같이 포토레지스트 막(320)에 대해 포토레지스트 개방 영역(330)을 가지도록 패터닝한다.

여기서, 현상 공정시 현상액으로 2.3 중량%의 테트라메틸암모늄하이드록사이드(TMAH) 수용액을 사용할 수 있다.

도 6b는 본 발명의 다른 실시예에 따른 포토레지스트 개방 영역을 보인 반도체 웨이퍼의 평면도이다. 반도체 웨이퍼(400)에 대해 에지(403)의 특정 부위에 노치(401)가 형성되어 있으며, 본 발명에 의한 웨이퍼 에지 처리에 의해 포토레지스 트 막(420)이 패터닝되고, 노치(401)의 에지(403)부터 케미컬 침투 라인 안쪽까지 포토레지스트 개방 영역(430)이 마련된다. 포토레지스트 개방 영역(430)은 노치(401)의 형상에 비례한 형태로 설계한다. 예로서, 노치(401)가 도 6b와 같이 V자형일 경우에 포토레지스트 개방 영역(430) 또한 V자형으로 설계하며, 만약 노치(401)가 원호형일 경우에 포토레지스트 개방 영역(430) 또한 원호형으로 설계한다.

도 7은 본 발명에 따른 에지 처리 방법을 적용한 노치형 반도체 웨이퍼에 형성된 반도체 소자의 일예를 보여주는 단면도로서, 반도체 웨이퍼(300)의 상부에 형성하는 활성 영역(351)은 에지(303)로부터 2㎜의 이격거리로 인입되게 형성하며, 컨트롤 게이트(353)는 에지(303)로부터 2.5㎜의 이격거리로 인입되게 형성하고, 스페이서(355) 및 살리사이드 방지막(357)은 에지(303)로부터 2㎜의 이격거리로 인입되게 형성한다. 이와 같이 본 발명에 의하면 모든 패턴들이 케미컬 침투 라인(305)의 안쪽에 배치되므로 노치 영역을 통해 케미컬이 침투할 수 없으며, 이로써 반도체 기판의 패턴 변형이 발생하지 않는다.

지금까지 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.

도 1은 종래 기술에 따른 웨이퍼 에지 처리 방법이 적용된 노치형 반도체 웨이퍼의 단면도,

도 2는 노치형 반도체 웨이퍼에 형성된 반도체 소자의 일예를 보여주는 단면도,

도 3a 및 도 3b는 노치 영역을 통한 케미컬의 침투로 인하여 발생된 패턴 변형을 보여주는 도면,

도 4는 본 발명에 따른 웨이퍼 에지 처리 장치의 블록 구성도,

도 5는 본 발명에 따른 웨이퍼 에지 처리 방법을 설명하기 위한 흐름도,

도 6a는 본 발명의 일 실시예에 따른 포토레지스트 개방 영역을 보인 반도체 웨이퍼의 평면도, 도 6b는 본 발명의 다른 실시예에 따른 포토레지스트 개방 영역을 보인 반도체 웨이퍼의 평면도,

도 7은 본 발명에 따른 에지 처리 방법을 적용한 노치형 반도체 웨이퍼에 형성된 반도체 소자의 일예를 보여주는 단면도.

Claims (4)

1. 패턴으로 형성하기 위한 포토레지스트 막이 도포된 반도체 웨이퍼를 로딩하는 단계와,

   상기 반도체 웨이퍼에서 노치를 검출하여 정렬하는 단계와,

   상기 반도체 웨이퍼의 에지 영역과 상기 노치의 에지부터 케미컬 침투 라인 안쪽까지의 포토레지스트 개방 영역을 노광하는 단계와,

   노광된 상기 에지 영역 및 포토레지스트 개방 영역을 현상하여 제거하는 단계

   를 포함하는 웨이퍼 에지 처리 방법.
2. 제 1 항에 있어서,

   상기 포토레지스트 개방 영역은, 상기 노치의 형상에 비례한 형태 또는 상기 노치의 형상과는 무관하게 상기 노광이 편리한 다각형 홈 형태

   인 것을 특징으로 하는 웨이퍼 에지 처리 방법.
3. 패턴으로 형성하기 위한 포토레지스트 막이 도포된 반도체 웨이퍼를 로딩하는 웨이퍼 로딩부와,

   로딩된 상기 반도체 웨이퍼의 노치를 검출하여 정렬하는 노치 검출부와,

   정렬된 상기 반도체 웨이퍼에 대해 에지 영역과 상기 노치의 에지부터 케미 컬 침투 라인 안쪽까지의 포토레지스트 개방 영역을 노광하는 에지 노광부와,

   노광된 상기 에지 영역 및 포토레지스트 개방 영역을 현상하여 제거하는 에지 현상부

   를 포함하는 웨이퍼 에지 처리 장치.
4. 제 3 항에 있어서,

   상기 포토레지스트 개방 영역은, 상기 노치의 형상에 비례한 형태 또는 상기 노치의 형상과는 무관하게 상기 노광이 편리한 다각형 홈 형태

   인 것을 특징으로 하는 웨이퍼 에지 처리 장치.

Images