KR20090056828A - 화상 표시 장치와 그 구동 방법 - Google Patents

화상 표시 장치와 그 구동 방법 Download PDF

Info

Publication number
KR20090056828A
KR20090056828A KR1020080113240A KR20080113240A KR20090056828A KR 20090056828 A KR20090056828 A KR 20090056828A KR 1020080113240 A KR1020080113240 A KR 1020080113240A KR 20080113240 A KR20080113240 A KR 20080113240A KR 20090056828 A KR20090056828 A KR 20090056828A
Authority
KR
South Korea
Prior art keywords
signal
display
period
pixels
lines
Prior art date
Application number
KR1020080113240A
Other languages
English (en)
Other versions
KR101078589B1 (ko
Inventor
나루히꼬 가사이
마사또 이시이
도오루 고우노
하지메 아끼모또
Original Assignee
가부시키가이샤 히타치 디스프레이즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치 디스프레이즈 filed Critical 가부시키가이샤 히타치 디스프레이즈
Publication of KR20090056828A publication Critical patent/KR20090056828A/ko
Application granted granted Critical
Publication of KR101078589B1 publication Critical patent/KR101078589B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/295—Electron or ion diffraction tubes
    • H01J37/2955—Electron or ion diffraction tubes using scanning ray
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
    • G09G2300/089—Pixel comprising a non-linear two-terminal element in series with each display pixel element, the series comprising also other elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11879—Data lines (buses)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

라인 메모리만 이용하여 자발광 소자의 발광 시간을 길게 확보하여 고휘도의 화상 표시를 실현한다. 복수 라인(3라인)분 연속하여 표시 전압의 기입 기간(데이터 기입 기간)으로 하고, 리세트 펄스를 "하이" 상태로 한다. 계속해서, 3라인분 통합하여 삼각파 기간(삼각파 전압의 기입 기간)으로 하고, 발광 제어 펄스만 "하이" 상태로 한다. 삼각파 전압의 기입 기간에서, 2번째의 삼각파 전압의 기입부터는 삼각파 전압의 재기입하므로, 표시 전압으로부터의 재기입 기간(점선의 부분)은 불필요해져, 발광 제어 펄스가 "하이" 상태로 되는 발광 기간을 길게 확보할 수 있다.
표시 제어부, 수평 화상 저장 회로, 주사선 구동 회로, 데이터선 구동 회로, 자발광 소자 디스플레이

Description

화상 표시 장치와 그 구동 방법{IMAGE DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은, EL(일렉트로루미네센스) 소자나 유기 EL 소자 그 밖의 자발광 타입의 표시 소자인 자발광 소자를 탑재한 화상 표시 장치와 그 구동 방법에 관한 것이다.
EL(일렉트로루미네센스) 소자나 유기 EL 소자 등으로 대표되는 자발광 소자에서, 그 발광 휘도는 자발광 소자를 흐르는 전류량에 비례한다고 하는 성질이 있고, 자발광 소자를 흐르는 전류량을 제어함으로써 계조 표시가 가능하게 된다. 이와 같은 자발광 소자를 복수 배치하여 표시 장치를 작성할 수 있다.
한편, 이와 같은 자발광 소자에 흐르는 전류량을 제어하기 위한 구동 트랜지스터는, 제조 공정에서의 특성 변동을 갖고, 이 특성 변동에 의해 구동 전류가 변동되어, 최종적으로는 휘도 변동으로 되어, 화질 저하의 요인으로 되고 있다.
이 문제를 해결하는 하나의 회로로서, 1수평 기간(1라인 기간) 내에서 구동 트랜지스터의 특성을 기준으로 하여 표시 데이터 신호를 기입하고, 그 후 발광 타이밍을 제어하는 삼각파를 입력함으로써, 구동 트랜지스터의 특성 변동을 캔슬하면 서 발광 시간을 제어하여 계조 표시를 행하는 기술이 특허 문헌 1(일본 특허 공개 제2003-5709호 공보)에 개시되어 있다.
특허 문헌 1에 개시된 발명은, 데이터 전압(신호 전압)과 삼각파 전압의 대소 비교에 의해 발광 시간을 제어하는 시간 변조 방식이라고 칭하는 구동 방법이며, 표시 기간 내에서 신호 기입 기간(신호 전압 기입 기간, 데이터 기입 기간)과 삼각파 입력 기간(삼각파 전압 입력 기간, 발광 기간, 점등 시간)을 나누고, 예를 들면 프레임 기간 내, 혹은 1수평 기간 내에서, 신호 기입 기간과 발광 기간을 나누고 있다.
이와 같은 구동에서, 1프레임 기간 내에서 발광 시간을 길게 확보하기 위해서는, 프레임 메모리를 설치함으로써 표시 기간을 단축하고, 귀선 기간을 길게 확보할 필요가 있기 때문에, 주변 회로의 규모가 커진다. 또한, 1수평 기간 내에서 발광 시간을 길게 확보하기 위해서는, 라인 버퍼를 설치함으로써 실현 가능하다. 그러나, 실제로는 수평 귀선 기간의 전부를 발광 기간으로 할 수 있는 것은 아니다. 도 4에서 후술하는 바와 같이, 신호 전압으로부터 화소 구동 전압(삼각파)으로 재기입하는 동안은 발광할 수 없음으로, 발광 시간을 길게 확보할 수 없다.
본 발명의 목적은, 라인 메모리만을 이용하여 자발광 소자의 발광 시간을 길게 확보하여 고휘도 표시의 화상 표시 장치와 그 구동 방법을 제공하는 데에 있다.
1수평 귀선 기간마다 신호 전압과 삼각파 전압을 재기입하기 때문에, 발광할 수 없는 불필요한 시간이 늘어나므로, 본 발명은, 각각의 기입 동작을 복수 라인 통합함으로써 이 불필요한 시간을 억제하는 구성으로 하였다. 본 발명은, 종래 구성에, 상기 통합하는 복수 라인 상당의 라인 메모리와, 신호 전압 기간을 극력 단축하기 위한 고속 읽어내기 회로를 추가하였다. 또한, 신호 전압의 기입을 복수 라인분 연속시킬 때의 각 라인의 기입 시의 조건, 예를 들면 삼각파의 기입 후에 연속하는 신호 전압의 기입 시간의 상위에 대한 라인마다의 기입 시간의 제어를 행하기 위한, 통합한 복수 라인 중의 몇 라인째인지에 따라 기입 시간을 가변으로 하는 회로를 설치한다.
라인째에서 발광 시간의 확보를 할 수 있어, 프레임 메모리를 필요로 하지 않으므로, 주변 회로의 구성이 간소화되고, 라인마다 기입 시간을 제어 가능하게 함으로써 라인 통합에 의한 기입 조건의 차이를 보정할 수 있어, 고휘도의 화상 표시를 얻을 수 있다.
본원 발명의 상기 목적 및 그 외의 목적, 특징 및 장점은 첨부 도면을 참조하여 후술하는 바람직한 실시예의 상세한 설명으로부터 더욱 명확해질 것이다.
이하, 본 발명의 최량의 실시 형태에 대해, 도면을 참조하여 상세하게 설명한다.
이하, 본 발명의 일 실시 형태에 대해 도면을 이용하여 상세하게 설명한다. 도 1은, 본 발명에 따른 자발광 소자를 이용한 화상 표시 장치의 일 실시 형태의 구성도이다. 도 1에서, 부호 1은 수직 동기 신호, 2는 수평 동기 신호, 3은 데이터 인에이블, 4는 표시 데이터, 5는 동기 클럭이다. 수직 동기 신호(1)는 표시 일화면 주기(1프레임 주기)의 신호, 수평 동기 신호(2)는 1수평 주기의 신호, 데이터 인에이블(3)은 표시 데이터(4)가 유효한 기간(표시 유효 기간)을 나타내는 신호이고, 모든 신호가 동기 클록(5)에 동기하여 입력된다.
본 실시 형태에서는, 이들 표시 데이터가, 1 화면분이 좌상단의 화소부터 순차적으로 래스터 스캔 형식으로 전송되고, 1 화소분의 정보는 6 비트의 디지털 데이터로 이루어지는 것으로서, 이하에 설명한다. 부호 6은 표시 제어부, 7은 데이터선 제어 신호, 8은 주사선 제어 신호, 9는 저장 회로 제어 신호, 10은 저장 회로 제어 어드레스, 11은 저장 데이터, 12는 수평 화상 저장 회로, 13은 읽어내기 데이터이다. 표시 제어부(6)는 자발광 소자 디스플레이(후술)의 적어도 1수평분(1라인분)의 표시 데이터(4)를 저장 가능한 수평 화상 저장 회로(12)에 일단 저장하기 위한 저장 회로 제어 신호(9)를 기입 제어 신호, 저장 회로 제어 어드레스(10)를 기입 어드레스로서 생성하고, 저장 데이터(11)와 맞추어 출력한다.
또한, 자발광 소자 디스플레이의 표시 타이밍에 아울러 저장 데이터(11)를 읽어내기 데이터(13)로서 읽어내도록, 저장 회로 제어 신호(9)를 읽어내기 제어 신호, 저장 회로 제어 어드레스를 읽어내기 어드레스로서 생성하고, 읽어내기 데이터(13)와 아울러, 데이터선 제어 신호(7), 주사선 제어 신호(8)로서 출력한다. 본 실시 형태에서는, 수평 화상 저장 회로(12)는 1라인분의 표시 데이터를 저장, 읽어내는 것으로서 이하 설명한다.
부호 14는 데이터선 구동 회로, 15는 데이터선 구동 신호, 16은 주사선 구동 회로, 17은 주사선 구동 신호, 18은 발광 전압 생성 회로, 19는 자발광 소자 발광 전압, 20은 자발광 소자 디스플레이이다. 자발광 소자 디스플레이(20)는, 표시 소자로서 발광 다이오드나 유기 EL 등을 이용한 디스플레이를 나타내고, 매트릭스 형상으로 배치된 복수의 자발광 소자(화소)를 갖는다. 자발광 소자 디스플레이(20)의 표시 동작은, 주사선 구동 회로(16)로부터 출력되는 주사선 구동 신호(17)에 의해 선택된 라인 상의 화소에 데이터선 구동 회로(14)로부터 출력되는 데이터선 구동 신호(15)에 따른 신호 전압 및 삼각파 신호의 인가에 의해 발광 시간을 제어한다.
자발광 소자는 제어된 시간에 따라서, 자발광 소자 발광 전압(19)이 인가됨으로써 발광한다. 또한, 데이터선 구동 회로(14)와 주사선 구동 회로(16)는, 각각을 별도의 LSI로 실현하여도 되고, 하나의 LSI로 실현하여도 된다. 또한, 화소부와 동일한 글래스 기판 상에 형성하여도 된다. 본 실시 형태에서는, 자발광 소자 디스플레이(20)는 240×320도트의 해상도를 갖는 것으로 하여 이하에 설명한다.
도 2는, 도 1에서의 자발광 소자 디스플레이(20)의 내부 구성예를 설명하는 회로도이고, 자발광 소자로서 유기 EL 소자를 이용한 경우의 예를 도시한다. 도 2에서, 부호 21은 제1 데이터선, 22는 제2 데이터선, 23은 제1 주사선, 24는 제320 주사선, 25는 제1 발광 제어선, 26은 제320 발광 제어선, 27은 제1열 발광 전압 공급선, 28은 제2열 발광 전압 공급선, 29는 제1행 제1열 화소, 30은 제1행 제2열 화소, 31은 제320행 제1열 화소, 32는 제320행 제2열 화소이다. 각각의 주사선에 의 해 선택되는 행의 화소에, 각각의 데이터선을 통하여 신호 전압과 삼각파를 공급하고, 신호 전압과 삼각파의 관계에 따라서 발광하는 시간을 제어한다.
여기서는, 화소 내부의 구성을 제1행 제1열 화소(29)만 나타내고 있지만, 제1행 제2열 화소(30)를 비롯한 다른 화소(도시되어 있지 않은 화소도 포함하여 모든 화소)에 대해서도 마찬가지의 구성이다. 부호 33은 리세트 스위치, 34는 기입 용량, 35는 구동 인버터, 36은 발광 제어 스위치, 37은 유기 EL이다. 리세트 스위치(33)는 제1 주사선(23)에 의해 "온" 상태로 되고, 구동 인버터(35)의 입출력이 단락되기 때문에, 각각의 화소의 구동 인버터(35)를 형성하는 트랜지스터의 특성에 따른 기준 전압이 설정되고, 이를 기준으로 하여 제1 데이터선(21)으로부터의 신호 전압을 기입 용량(34)에 축적한다.
구동 인버터(35)는 신호 전압 기입 후에 입력되는 삼각파가 기입 용량(34)에 축적된 신호 전압보다 높을 때에는 출력 "로우" 상태, 낮을 때에는 출력 "하이" 상태로 되고, 발광 제어 스위치(36)를 삼각파 입력 시에 전체 화소 "온" 상태로 함으로써, 유기 EL(37)이 발광한다. 또한, 앞에 설명한 바와 같이, 자발광 디스플레이(20)의 화소수는, 240×320 화소로 되어 있기 때문에, 주사선은 수평 방향의 선이 수직 방향으로 제1 주사선(23)부터 제320 주사선(24)까지 320개 나열하고, 데이터선은 수직 방향의 선이 수평 방향으로 제1 데이터선(21), 제2 데이터선(22)부터 제720 데이터선(도시 생략)까지 720개(R, G, B 3도트로 1 화소를 구성하는 것으로서) 나열하고 있는 것으로서 이하 설명한다.
또한, 자발광 소자 전압(19)은 자발광 소자 디스플레이(20)의 하측부터 공급 되고, 수직 방향(열 방향)의 선인 제1열 발광 전압 공급선(27), 제2열 발광 전압 공급선(28)부터 제720열 발광 전압 공급선까지, 수평 방향으로 720개 접속되는 것으로서 이하 설명한다.
도 3은, 도 2의 구동 인버터(35)에서의 신호 전압의 기준 전압 설정을 설명하는 도면이다. 도 3에서, 부호 38은 구동 인버터(35)의 입출력 특성, 39는 입출력 단락 조건, 40은 구동 인버터(35)의 신호 전압 기입 기준 전위이며, 구동 트랜지스터(35)는, 데이터 기입 시에 입출력이 단락되기 때문에, 입력, 출력의 전위가, 입출력 특성(38)과 Vin=Vout의 직선으로 나타내는 입출력 단락 조건(39)의 교점인 신호 전압 기입 기준 전위(4O)로 된다. 신호 전압의 기입은 이 신호 전압 기입 기준 전압(40)을 기준으로 하여 행해지는 것으로 된다.
도 4는, 1수평 기간마다 데이터 기입과 삼각파 입력을 반복하는 종래의 점등 시간 제어 동작을 설명하는 타이밍도이다. 도 4를 도 2의 회로를 참조하여 설명한다. 도 4에서, 1수평 기간을 데이터 기입 기간과 삼각파 기입 기간으로 분할하고, 데이터 기입 기간에서는 리세트 펄스를 "하이" 상태로 하여 리세트 스위치(33)를 "온" 상태로 하고, 발광 제어 펄스를 "하이" 상태로 하여 발광 제어 스위치(36)를 "온" 상태로 한다. 삼각파 기입 기간에서는, 삼각파 전압에 재기입하기 위한 시간으로 되는 기입 기간을 설정하고, 그 후 발광 제어 펄스만 "하이" 상태로 한다.
구동 인버터 입력은, 데이터 전압 기입 기간에서 신호 전압(Vsig)으로 하고, 리세트 펄스, 발광 제어 펄스를 "하이" 상태로 함으로써, 구동 인버터(35) 및 유기 EL(37)의 특성을 기준으로 한 홀수열 구동 인버터 임계값 전압으로 된다. 삼각파 전압 기입 기간에서는, 기입하는 삼각파의 전압이 복수 라인분에 걸쳐 삼각파의 하이 전압부터 삼각파의 로우 전압까지 강하하고, 다시 삼각파의 하이 전압까지 상승한다.
본 실시 형태에서는, 삼각파가 1프레임 기간의 주기에서 삼각파 하이 전압으로부터 삼각파 로우 전압, 삼각파 하이 전압으로 변화한다. 1프레임 기간이란 주파수 60㎐의 1주기(약 16.7㎳)인 것으로서 이하 설명한다. 여기서, 삼각파 기입 기간에서는, 삼각파의 레벨이 구동 인버터의 임계값 전압을 하회하는 기간에서는 구동 인버터 출력이 "1"(발광 기간)로 되고, 상회하는 기간에서는 "0"(비발광 기간)으로 된다. 이 때, 발광 제어 패널이 삼각파 기입 기간에서 "하이" 상태로 되고, 발광 제어 스위치(36)가 "온" 상태로 되므로, 발광 기간의 삼각파 기입 기간에서 유기 EL(37)이 발광하게 된다.
도 5는, 복수 라인을 통합하여 신호 전압의 기입과 삼각파 전압의 기입을 반복하는 본 발명의 실시 형태에서의 점등 시간 제어의 동작을 설명하는 파형도이다. 여기서는, 3라인을 통합하는 것으로서 설명한다. 3라인분 연속하여(1라인마다 순차적으로 3라인분) 표시 전압의 기입 기간(데이터 기입 기간)으로 하고, 리세트 펄스를 "하이" 상태로 하여 리세트 스위치(33)를 "온" 상태로 한다. 계속해서 3라인분 통합하여 삼각파 기간(삼각파 전압의 기입 기간)으로 하고, 발광 제어 펄스만 "하이" 상태로 한다. 이 때의 구동 인버터(35)의 동작은 도 4와 마찬가지이므로 설명은 생략한다. 여기서, 삼각파 전압의 기입 기간에서, 2번째의 삼각파 전압의 기입부터는 삼각파 전압의 재기입이므로, 표시 전압으로부터의 재기입 기간(도 5 중 의 점선의 부분)은 불필요하게 되고, 발광 제어 펄스가 "하이" 상태로 되는 발광 기간을 도 4의 경우와 비교하여 길게 확보할 수 있는 것을 도시하고 있다.
도 6은, 도 1에 도시한 수평 화상 저장 회로에 의한 수평 귀선 기간, 즉 발광 기간의 확보의 동작을 설명하는 파형도이다. 도 6에서, 입력되는 수평 동기 신호, 데이터 클럭 신호에 대해, 기입 데이터 개시 신호, 기입 클럭 신호가 고속화되어 있다. 본 실시 형태에서는, 1.5라인분의 입력 기간에 3라인분의 기입 데이터를 읽어내고, 남은 1.5라인분을 수평 귀선 기간, 즉 발광 기간에 할당하고 있는 것을 나타내고 있다.
도 7은, 도 1의 데이터선 구동 회로(14)의 내부 구성의 일례를 설명하는 블록도이다. 도 7에서, 부호 60은 데이터 시프트 회로, 61은 데이터 개시 신호, 62는 데이터 클럭, 63은 표시 시리얼 데이터, 64는 수평 귀선 기간 신호, 65는 표시 시프트 데이터이며, 데이터 시프트 회로(60)는 데이터 클럭(62)에 따라서, 1라인분의 표시 시리얼 데이터(63)를 데이터 개시 신호(61)를 취득 개시의 기준으로 하여 1수평 기간 내에 취득하고, 표시 시프트 데이터(65)로서 출력한다.
부호 66은 1라인 래치 회로, 67은 수평 래치 클록, 68은 1라인 래치 데이터이며, 1라인 래치 회로(66)는 표시 시프트 데이터(65)를 1라인분 래치하고, 수평 래치 클럭(67)에 동기하여 1라인 래치 데이터(68)로서 출력함과 함께, 1라인 래치 데이터(68)를 출력하지 않은 기간을 나타내는 수평 귀선 기간 신호(64)를 출력한다. 부호 69는 계조 전압 선택 회로, 70은 1라인 표시 데이터이다. 계조 전압 선택 회로(69)는 1라인 래치 데이터에 따라서 64레벨의 계조 전압 중의 1레벨을 선택 하고, 1라인 표시 데이터(70)로서 출력한다.
부호 71은 삼각파 생성 회로, 72는 제1 삼각파 신호, 73은 제2 삼각파 신호, 74는 삼각파 절환 신호이며, 삼각파 생성 회로(71)는 1프레임 기간을 1주기로 하는 제1 삼각파 신호(72)와, 주기는 마찬가지이며 위상이 상이한 제2 삼각파 신호(73)를 생성함과 함께, 생성한 삼각파를 데이터선에 출력하는 타이밍을 나타내는 삼각파 절환 신호(74)를 생성한다. 앞서 설명한 대로, 본 실시 형태에서는 삼각파의 위상을 홀수열과 짝수열에서 반대로 하기 때문에, 제1 삼각파 신호(72)를 홀수열의 데이터선에 출력하고, 위상이 반대로 되는 제2 삼각파 신호(73)를 짝수열의 데이터선에 출력하는 것으로서 이하 설명한다. 부호 75는 계조 전압-삼각파 절환 회로이며, 삼각파 절환 신호(74)에 따라서, 홀수열에서는 1라인 표시 데이터(70)와 제1 삼각파 신호(72)를, 짝수열에서는 1라인 표시 데이터(70)와 제2 삼각파 신호(73)를 절환하여 데이터선 구동 신호(15)로서 출력한다.
도 8은, 도 7에서의 삼각파 생성 회로(71)의 내부 구성예를 설명하는 블록도이다. 도 8에서, 부호 95는 기준 클럭 생성 회로, 96은 기준 클럭, 97은 업 다운 카운트 회로, 98은 제1 카운트 출력, 99는 위상 조정 회로, 100은 제2 카운트 출력, 101은 디지털/아날로그 변환 회로, 102는 삼각파 절환 신호 생성 회로이다. 기준 클럭 생성 회로(95)는, 제1 삼각파 신호(72)와 제2 삼각파 신호(73)를 생성하기 위한 기준 클럭(96)을 생성한다. 업 다운 카운트 회로(97)는, 기준 클럭(96)에 동기하여 임의의 초기값으로부터 카운트 다운하고 "0"으로 된 후, 다시 초기값으로 되돌릴 때까지 카운트 업을 행하고, 제1 카운트 출력(98)을 출력한다. 위상 조정 회로(99)는 제1 카운트 출력(98)의 위상을 임의로 어긋나게 하고, 제2 카운트 출력(100)으로서 출력한다.
여기서, 본 실시 형태에서는 임의의 초기값을 표시 데이터와 마찬가지의 6 비트 데이터의 최대값인 "63"으로 하고, 제1 카운트 출력(98), 제2 카운트 출력(100)도 6비트의 디지털 데이터, 또한 제2 삼각파 신호(73)의 위상을, 제1 삼각파 신호(72)의 반대로 하고, 제2 카운트 출력(100)은 제1 카운트 출력(98)의 반전 출력으로 되는 것으로서 이하 설명한다.
도 9는, 도 7에 도시한 데이터 구동 회로(14)의 동작을 설명하는 파형도이다. 기입 데이터는 기입 데이터 개시 타이밍이 "하이" 상태로 되는 타이밍을 기준으로 기입 클럭에 따라서 취득된다. 예를 들면, n라인째 기입 데이터는, n라인째 데이터 취득 개시 타이밍의 다음 기입 클럭 신호의 상승으로 취득을 개시한다. 1라인분의 데이터를 모두 취득한 후, 수평 래치 클럭 신호의 상승부터 하강까지 1라인 래치 데이터가 출력되는 것을 나타내고 있다.
예를 들면, n라인째 기입 데이터는, 전체 데이터 취득 종료 후의 다음 라인의 수평 래치 클럭 신호 파형의 상승으로 n라인째 래치 데이터로서 출력되는 것을 나타내고 있다. 도 9에는, 시간축을 늘린 것을 아울러 나타낸다. 삼각파 절환 신호는, 3라인분의 1라인 래치 데이터의 출력 후, 예를 들면 1라인째∼3라인째까지의 1라인 래치 데이터의 출력 후에 "하이" 상태로 되고, 삼각파 신호가 출력된다. 따라서, 데이터선 구동 신호는, 데이터 기입 기간에서는 1라인 표시 데이터를 출력하고, 삼각파 기입 기간에서는 삼각파 신호가 출력되게 된다. 또한, 본 실시 형태에 서는, 1프레임 기간 내의 수직 귀선 기간도, 삼각파 신호를 출력하는 수직 귀선 삼각파 기입 기간으로 한다.
도 10은, 도 7에서의 데이터선 구동 회로(14)의 구동 동작에서의 기입 기간을 라인마다 가변으로 하는 동작을 설명하는 파형도이다. 수평 래치 클록 신호의 폭에 따라서, 1라인 래치 데이터의 폭을 결정하는 것으로 하고, 예를 들면 n-1라인째가 발광 기간 직후의 데이터 기입이고, n라인째, n-1라인째가 연속한 표시 데이터 기입인 경우, 재기입에 요하는 시간의 조건이 상이하기 때문에, 수평 래치 클럭의 폭으로 조정한다. 여기서는, 발광 기간 직후의 데이터 기입 쪽이 연속한 표시 데이터 기입보다도 시간을 요하는 것으로 하고, 기입 기간을 제어하는 방법의 하나로서, 기입 전압차에 따른 시간 제어(전압차 크다→시간 길다, 전압차 작다→시간 짧다)를 행하는 경우의 예로서 나타내고 있다. 단, 기입 시간 제어는 수평 래치 클록 신호에 의한 제어에 한정되는 것이 아니라, 도 5에서 설명한 리세트 펄스 폭에서도 제어 가능하다. 또한, 삼각파 절환 출력 제어도 데이터선 구동 회로의 내부에 설치하는 것에 한정되지 않고, 절환 스위치와 함께 데이터선 구동 회로의 외부에 설치하는 것도 가능하다.
또한, 상기에서는 임의의 주기로 증감하는 전압을 삼각파로서 설명하였지만, 삼각파로 변화시켜 표시 직선에 의해 점증, 또는 점감하는 비선형파를 이용함으로써 계조의 변화를 강조 혹은 약조하여 표시하는 것도 가능하다.
이상의 동작에 의해, 수평 귀선 발광에 의한 계조 제어를 행하는 자발광 소자 디스플레이에서, 발광 시간을 길게 하여 고휘도의 화상 표시를 얻는 것이 가능 하게 된다.
본 발명에 따른 다양한 실시예들이 도시되고 기술되지만, 본 발명의 범위에서 벗어남 없이 변경들 및 수정들이 쉽다는 것이 이해되어야 한다. 따라서, 본 발명은 본원에 도시되고 기술된 상세들에 의해 한정될 의도가 아니라, 첨부된 특허청구범위 내에서 그러한 변경들 및 수정들 모두를 커버할 의도이다.
도 1은 본 발명에 따른 자발광 소자를 이용한 화상 표시 장치의 일 실시 형태의 구성도.
도 2는 도 1에서의 자발광 소자 디스플레이의 내부 구성예를 설명하는 회로도.
도 3은 도 2의 구동 인버터에서의 신호 전압의 기준 전압 설정을 설명하는 도면.
도 4는 신호 전압 기입과 삼각파에 의한 점등 시간 제어의 동작을 도시하는 파형도.
도 5는 복수 라인을 통합하여 신호 전압의 기입과 삼각파 전압의 기입을 반복하는 본 발명의 실시 형태에서의 점등 시간 제어의 동작을 설명하는 파형도.
도 6은 도 1에 도시한 수평 화상 저장 회로에 의한 수평 귀선 기간, 즉 발광 기간의 확보의 동작을 설명하는 파형도.
도 7은 도 1의 데이터선 구동 회로(14)의 내부 구성의 일례를 설명하는 블록도.
도 8은 도 7에서의 삼각파 생성 회로(71)의 내부 구성예를 설명하는 블록도.
도 9는 도 7에 도시한 데이터 구동 회로(14)의 동작을 설명하는 파형도.
도 10은 도 7에서의 데이터선 구동 회로(14)의 구동 동작에서의 기입 기간을 라인마다 가변하게 하는 동작을 설명하는 파형도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 수직 동기 신호
2 : 수평 동기 신호
3 : 데이터 인에이블
4 : 표시 데이터
5 : 동기 클록
6 : 표시 제어부
7 : 데이터선 제어 신호
8 : 주사선 제어 신호
9 : 저장 회로 제어 신호
10 : 저장 회로 제어 어드레스
11 : 저장 데이터
12 : 수평 화상 저장 회로
13 : 읽어내기 데이터
14 : 데이터선 구동 회로
15 : 데이터선 구동 신호
16 : 주사선 구동 회로
17 : 주사선 구동 신호
18 : 발광 전압 생성 회로
19 : 자발광 소자 발광 전압
20 : 자발광 소자 디스플레이

Claims (11)

  1. 복수의 화소를 행 방향 및 열 방향으로 매트릭스 형상으로 배열한 표시 영역으로 구성한 표시부와,
    상기 표시 영역의 화소에 표시 신호 전압을 입력하기 위한 상기 매트릭스의 열 방향으로 연장시켜 배치한 복수의 신호선과,
    상기 신호선에 신호 전압을 인가하는 신호선 구동 회로를 갖는 화상 표시 장치의 구동 방법으로서,
    상기 신호선 구동 회로가, 1프레임 기간의 임의의 기간에서 복수 라인의 입력 표시 데이터에 따른 신호 전압을 상기 신호선에 출력하고, 남은 기간에서는, 상기 복수 라인에 대응하는 임의의 주기로 증감하는 전압을 통합하여 상기 신호선마다 출력하는 것을 특징으로 하는 화상 표시 장치의 구동 방법.
  2. 제1항에 있어서,
    상기 임의의 주기로 증감하는 전압이, 1프레임 주기로 증감하는 삼각파인 것을 특징으로 하는 화상 표시 장치의 구동 방법.
  3. 제1항에 있어서,
    상기 복수 라인의 수가 3 이상인 것을 특징으로 하는 화상 표시 장치의 구동 방법.
  4. 제3항에 있어서,
    상기 복수 라인의 수가 n/2(n은 열 방향의 화소수) 이하인 것을 특징으로 하는 화상 표시 장치의 구동 방법.
  5. 복수의 화소가 행 방향 및 열 방향으로 매트릭스 형상으로 배열된 표시부와,
    상기 화소에 표시 신호 전압을 입력하기 위한 상기 매트릭스의 열 방향으로 배선된 복수의 신호선과,
    상기 신호선에 신호 전압을 인가하는 신호선 구동 회로를 갖는 화상 표시 장치로서,
    상기 신호선 구동 회로는, 1프레임 기간의 임의의 기간에서 복수의 화소행의 입력 표시 데이터에 따른 신호 전압을 상기 신호선에 출력하고, 1프레임 기간의 다른 기간에서, 상기 복수 라인에 대응하는 임의의 주기로 증감하는 전압을 통합하여 상기 신호선마다 출력하는 것을 특징으로 하는 화상 표시 장치.
  6. 제5항에 있어서,
    상기 임의의 주기로 증감하는 전압이, 1프레임 주기로 증감하는 삼각파인 것을 특징으로 하는 화상 표시 장치.
  7. 제5항에 있어서,
    상기 복수 라인의 수가 3 이상인 것을 특징으로 하는 화상 표시 장치.
  8. 제7항에 있어서,
    상기 복수 라인의 수가 n/2(n은 열 방향의 화소수) 이하인 것을 특징으로 하는 화상 표시 장치.
  9. 복수의 화소가 행 방향 및 열 방향으로 매트릭스 형상으로 배열된 표시부와,
    상기 화소에 표시 신호를 입력하기 위한 복수의 신호선과,
    상기 신호선에 표시 데이터에 따른 상기 표시 신호를 출력하는 신호선 구동 회로를 갖는 화상 표시 장치로서,
    상기 표시부는, N행분(N은 3 이상 n/2 이외의 정수, n은 열 방향의 화소수)의 화소에 대해 상기 표시 신호를 기입한 후에, 상기 N행분의 화소에 대해 1프레임 주기로 증감하는 삼각파 신호를 기입하고, 상기 N행분의 화소의 발광을 제어하는 동작을, 상기 표시부의 복수의 화소에 대해 N행마다 반복하는 것을 특징으로 하는 화상 표시 장치.
  10. 제9항에 있어서,
    상기 표시부는, 상기 N행분의 화소에 대해 통합하여 상기 삼각파 신호를 기입하는 것을 특징으로 하는 화상 표시 장치.
  11. 제9항에 있어서,
    상기 삼각파 신호의 위상은, 인접하는 화소열에서 상이한 것을 특징으로 하는 화상 표시 장치.
KR1020080113240A 2007-11-30 2008-11-14 화상 표시 장치와 그 구동 방법 KR101078589B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-310763 2007-11-30
JP2007310763A JP5298284B2 (ja) 2007-11-30 2007-11-30 画像表示装置とその駆動方法

Publications (2)

Publication Number Publication Date
KR20090056828A true KR20090056828A (ko) 2009-06-03
KR101078589B1 KR101078589B1 (ko) 2011-11-01

Family

ID=40675226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113240A KR101078589B1 (ko) 2007-11-30 2008-11-14 화상 표시 장치와 그 구동 방법

Country Status (5)

Country Link
US (1) US8330755B2 (ko)
JP (1) JP5298284B2 (ko)
KR (1) KR101078589B1 (ko)
CN (1) CN101447168B (ko)
TW (1) TWI401654B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011039207A (ja) * 2009-08-07 2011-02-24 Hitachi Displays Ltd 表示装置及びその駆動方法
CN109272940B (zh) * 2018-11-15 2020-08-07 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板
CN113053328B (zh) * 2021-03-23 2022-07-29 高创(苏州)电子有限公司 发光器件及其驱动方法和发光基板及其驱动方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5019668B2 (ja) * 2000-09-18 2012-09-05 三洋電機株式会社 表示装置及びその制御方法
JP4982014B2 (ja) * 2001-06-21 2012-07-25 株式会社日立製作所 画像表示装置
US7161576B2 (en) * 2001-07-23 2007-01-09 Hitachi, Ltd. Matrix-type display device
JP3973471B2 (ja) 2001-12-14 2007-09-12 三洋電機株式会社 デジタル駆動型表示装置
KR100638304B1 (ko) * 2002-04-26 2006-10-26 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 패널의 드라이버 회로
JP2004157250A (ja) 2002-11-05 2004-06-03 Hitachi Ltd 表示装置
JPWO2004100118A1 (ja) * 2003-05-07 2006-07-13 東芝松下ディスプレイテクノロジー株式会社 Ｅｌ表示装置およびその駆動方法
JP2004341263A (ja) * 2003-05-16 2004-12-02 Hitachi Ltd 自発光素子表示方法および装置
JP2005234057A (ja) * 2004-02-17 2005-09-02 Sharp Corp 画像表示装置
JP5008110B2 (ja) * 2004-03-25 2012-08-22 株式会社ジャパンディスプレイイースト 表示装置
JP4742527B2 (ja) * 2004-06-25 2011-08-10 セイコーエプソン株式会社 電気光学装置および電子機器
JP5177953B2 (ja) * 2005-01-21 2013-04-10 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US7646367B2 (en) 2005-01-21 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
JP5066432B2 (ja) * 2007-11-30 2012-11-07 株式会社ジャパンディスプレイイースト 画像表示装置

Also Published As

Publication number Publication date
JP5298284B2 (ja) 2013-09-25
TWI401654B (zh) 2013-07-11
US20090141017A1 (en) 2009-06-04
JP2009134127A (ja) 2009-06-18
CN101447168A (zh) 2009-06-03
TW200935383A (en) 2009-08-16
CN101447168B (zh) 2011-11-02
KR101078589B1 (ko) 2011-11-01
US8330755B2 (en) 2012-12-11

Similar Documents

Publication Publication Date Title
KR102434381B1 (ko) 유기전계발광 표시장치 및 표시장치용 트랜지스터 구조
JP4256888B2 (ja) 表示装置
KR100636065B1 (ko) 표시 장치
US7202842B2 (en) Display apparatus
JP6089656B2 (ja) 表示装置、および、表示方法
KR100594928B1 (ko) 표시 장치
JP4203659B2 (ja) 表示装置及びその駆動制御方法
US20110032282A1 (en) Display device and driving method thereof
KR101078589B1 (ko) 화상 표시 장치와 그 구동 방법
JP5066432B2 (ja) 画像表示装置
JP2004341263A (ja) 自発光素子表示方法および装置
KR20080047922A (ko) Ｏｌｅｄ패널의 디지털 구동 장치 및 그 방법
JP3855868B2 (ja) 表示装置
US20100085349A1 (en) Display device
KR102485956B1 (ko) 표시 장치
JP2003131616A (ja) 表示装置及び表示制御装置
KR100634951B1 (ko) 표시 장치
CN117316091A (zh) 像素电路及其驱动方法、显示面板及其驱动方法
JP2009294676A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9