KR20090051494A - 도금 인입선이 없는 반도체 패키지 기판 제조 방법 - Google Patents
도금 인입선이 없는 반도체 패키지 기판 제조 방법 Download PDFInfo
- Publication number
- KR20090051494A KR20090051494A KR1020070117912A KR20070117912A KR20090051494A KR 20090051494 A KR20090051494 A KR 20090051494A KR 1020070117912 A KR1020070117912 A KR 1020070117912A KR 20070117912 A KR20070117912 A KR 20070117912A KR 20090051494 A KR20090051494 A KR 20090051494A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- copper
- dry film
- plating
- peeling
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
기판 상단에 형성한 동 적층판 상에 드릴을 이용하여 복수의 도통홀을 형성하는 제 1단계와, 상기 제 1단계에서 드릴공정으로 인해 가공된 베이스 기판의 전면에 무전해 화학 동도금층을 형성하여 동도금을 하는 제 2단계와, 상기 제 1단계에서 형성한 도통홀의 내부를 에폭시 계열의 잉크로 채우고, 평탄화하는 제 3단계와, 상기 제 2단계에서 상기 기판의 상단에 형성한 동도금된 부위에 드라이 필름으로 제 1차 포토센시티브 프린팅(Photosensitive Printing)하고, 현상한 후 식각공정에 의해 동박을 제거하고 구리 회로를 형성하여 제 1차 회로패턴을 형성한 후 상기 드라이 필름을 제 1차 박리하는 제 4단계와, 상기 제 4단계에서 상기 기판 상,하단에 금도금 마스킹한 후 드라이 필름으로 제 2차 포토센시티브 프린팅(Photosensitive Printing)하여 노광 및 현상하는 제 5단계와, 상기 제 5단계에서 형성한 패턴부위에 솔더볼 패드 및 와이어 본딩패드만 개방하여 전해 니켈·금도금공정 후 상기 드라이 필름을 제 2차 박리하는 제 6단계와, 상기 제 6단계에서 기판 상단 전체면과 상기 기판 하단에 형성한 니켈·금도금층에 드라이 필름으로 제 3차 포토센시티브 프린팅(Photose nsi tive Printing)하고, 현상한 후 식각공정에 의해 동박을 제거하여 제 2차 회로패턴을 형성한 후 상기 드라이 필름을 제 3차 박리하는 제 7단계와, 상기 7단계의 제 3차 박리 후 상기 니켈·금도금된 기판의 소정 부위에 솔더 레지스트를 도포하고, 노광,현상 및 건조시키는 제 8단계로 이루어지는 도금 인입선이 없는 반도체 패키지 기판 제조 방법.
도금 인입선, 반도체 패키지 기판, 회로패턴, 니켈·금도금 공정
Description
본 발명은 도금인입선이 없는 반도체 패키지 기판 제조방법에 관한 것으로서, 추가적인 전도층을 사용하지 않고 기판하단면의 동(Copper)이 전기적인 전도체 역할을 할 수 있도록 하며, 기판의 상단면 및 하단면을 금도금, 기판 하단면에 패턴을 형성하여 동(Copper)의 감소를 최소화 시키는 반도체 패키지 기판 제조방법에 관한 것이다.
도 1은 종래의 반도체 패키지 기판의 제조 방법을 나타내는 전체 구성도이다.
종래에는 상부면 및 하부면의 패턴을 형성한 후 추가적인 전도층을 통해 회로의 NET을 연결하고 금도금을 한 뒤 전도층을 제거하는 방식으로 도금 인입선이 없는 반도체 패키지 기판을 제조하였다.
그러나 상기 도 1에서 도시된 바와 같이 종래기술은 금도금을 위한 전도층을 라미네이트(Laminate) 하고 식각공정을 통해 제거하는 과정에서 제 2차 마스킹인 금도금 마스크와 제 1차 에칭을 위한 마스크 사이 부분에 형성한 동박이 과도하게 감소되는 문제점이 있었다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 발명한 것으로써, 그 목적은 기판 상단면에 패턴을 형성하고, 추가적인 전도층을 사용하지 않고 기판하단면의 동(Copper)이 전기적인 전도체 역할을 할 수 있도록 하며, 기판의 상단면 및 하단면을 금도금하고, 기판 하단면에 패턴을 형성하여 동(Copper)의 감소를 최소화 시킴으로써, 종래기술이 지닌 문제점을 해소시킬 수 있도록 한 도금인입선이 없는 반도체 패키지 기판 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 과제를 해결하기 위해 본 발명은 기판 상단에 형성한 동 적층판 상에 드릴을 이용하여 복수의 도통홀을 형성하는 제 1단계와, 상기 제 1단계에서 드릴공정으로 인해 가공된 베이스 기판의 전면에 무전해 화학동도금층을 형성 하는 제 2단계와, 상기 제 1단계에서 형성한 도통홀의 내부를 에폭시 계열의 잉크로 채우고, 평탄화하는 제 3단계와, 상기 제 2단계에서 상기 기 판의 상단에 형성한 동 도금된 부위에 드라이 필름으로 제 1차 포토센시티브 프린팅 (Photosensitive Printing)하고, 현상한 후 식각공정에 의해 동박을 제거하고 구리 회로를 형성하여 제 1차 회로패턴을 형성한 후 상기 드라이 필름을 제 1차 박리하는 제 4단계와, 상기 제 4단계에서 상기 기판 상,하단에 금도금 마스킹한 후 드라이 필름으로 제 2차 포토센시티브 프린팅(Photosensitive Printing)하여 노광 및 현상하는 제 5단계와, 상기 제 5단계에서 형성한 패턴부위에 솔더볼 패드 및 와이어 본딩패드만 개방하여, 전해 니켈·금도금공정 후 상기 드라이 필름을 제 2차 박리하는 제 6단계와, 상기 제 6단계에서 기판 상단 전체면과 상기 기판 하단에 형성한 니켈·금도금층에 드라이 필름으로 제 3차 포토센시티브 프린팅(Photosensitive Printing)하고, 현상한 후 식각공정에 의해 동박을 제거하여 제 2차 회로패턴을 형성한 후 상기 드라이 필름을 제 3차 박리하는 제 7단계와, 상기 7단계의 제 3차 박리 후 상기 니켈·금도금된 기판의 소정 부위에 솔더 레지스트를 도포하고, 노광,현상 및 건조시키는 제 8단계를 이용하여 상기의 과제를 해결한다.
본 발명은 상기와 같은 구성으로 이루어진 본 발명은 상부면의 패턴을 형성한 후 추가적인 전도층의 사용 없이 하부면에 형성한 동(Copper)이 전기적인 전도체 역할을 하며, 상부면 및 하부면을 금도금한 후 하부면에 패턴을 형성함으로써 동(Copper) 감소를 최소화 시킬 수 있으며, 전도층을 사용하지 않으므로 공정이 단순화되어 제조비용이 절감되는 효과가 있다.
또한, 특정부분이 과다 에칭됨으로 인하여 패턴 폭 (pattern width) 및 두께 (thickness) 가 불균일하여 지는 문제를 해결할 수 있고, 제품의 신뢰성 및 품질을 향상시킬 수 있는 효과가 있다.
기판 상단에 형성한 동 적층판 상에 드릴을 이용하여 복수의 도통홀을 형성하는 제 1단계;
상기 제 1단계에서 드릴공정으로 인해 가공된 베이스 기판의 전면에 무전해 화학 동도금층을 형성하여 동도금을 하는 제 2단계;
상기 제 1단계에서 형성한 도통홀의 내부를 에폭시 계열의 잉크로 채우고, 평탄화하는 제 3단계;
상기 제 2단계에서 상기 기 판의 상단에 형성한 동도금된 부위에 드라이 필름으로 제 1차 포토센시티브 프린팅(Photosensitive Printing)하고, 현상한 후 식각공정에 의해 동박을 제거하고 구리 회로를 형성하여 제 1차 회로패턴을 형성한 후 상기 드라이 필름을 제 1차 박리하는 제 4단계;
상기 제 4단계에서 상기 기판 상,하단에 금도금 마스킹한 후 드라이 필름으로 제 2차 포토센시티브 프린팅(Photosensitive Printing)하여 노광 및 현상하는 제 5단계;
상기 제 5단계에서 형성한 패턴부위에 솔더볼 패드 및 와이어 본딩패드만 개 방하여 전해 니켈·금도금공정 후 상기 드라이 필름을 제 2차 박리하는 제 6단계;
상기 제 6단계에서 기판 상단 전체면과 상기 기판 하단에 형성한 니켈·금도금층에 드라이 필름으로 제 3차 포토센시티브 프린팅(Photosensitive Printing)하고, 현상한 후 식각공정에 의해 동박을 제거하여 제 2차 회로패턴을 형성한 후 상기 드라이 필름을 제 3차 박리하는 제 7단계;
상기 7단계의 제 3차 박리 후 상기 니켈·금도금된 기판의 소정 부위에 솔더 레지스트를 도포하고, 노광,현상 및 건조시키는 제 8단계로 이루어지는 것을 특징으로 한다.
상기 기판의 하단에 형성한 동박은 전도체 역할을 하는 것을 특징으로 한다.
상기 제 4단계의 제 1차 회로패턴은 기판의 상단면만 패턴을 형성하고 하단면은 패턴을 형성하지 않으며, 전면에 동박이 덮인 형태가 된다.
상기 제 7단계의 제 2차 회로패턴은 기판의 하단면만 패턴을 형성하고 상단 면의 전체를 마스킹하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설 명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 2a 내지 도2h는 본 발명에 따른 도금인입선이 없는 반도체 패키지 기판 제조방법의 공정과정을 도시한 도이고, 도 3은 본 발명에 따른 도금인입선이 없는 반도체 패키지 기판 제조방법의 순서도이다.
상기 도 2a 내지 도 2h와 도 3에서 도시된 바와 같이 기판 상단에 형성한 동 적층판(1) 상에 드릴을 이용하여 복수의 도통홀(2)을 형성(S10)하고, 드릴공정으로 인해 가공된 베이스 기판의 전면에는 무전해 화학동도금층을 형성하여 동도금 (3)을 한다(S20). 상기 도통홀(2)의 내부를 에폭시 계열 잉크(4)로 채우고, 평탄화한다.(S30)
상기 기판의 상단에 형성한 동도금(3)된 부위에 드라이 필름(6)을 이용하여 제 1차 포토센시티브 프린팅(Photosensitive Printing)한 후 패턴이미지를 현상하고, 상기 기판 상단에 형성한 동박을 식각공정으로 제거하고 구리 회로(5)를 형성하여 제 1차 회로패턴을 형성한 후 상기 드라이 필름(6)을 제 1차 박리한다.(S40)
이때, 상기 제 1차 회로패턴은 기판의 상단면만 패턴을 형성하고 하단면은 패턴을 형성하지 않으며, 전면에 동박이 덮인 형태가 된다.
이후에, 상기 기판 상,하단에 형성한 금도금 마스킹 개방영역(8)에 금도금 마스킹한 후 드라이 필름(6)으로 제 2차 포토센시티브 프린팅(Photosensitive Printing)을 하여 자외선을 이용해 노광시킨 다음 상기 기판상에 남아있는 잔여분을 처리하여 패턴이미지를 현상(S50)하고, 상기 형성한 패턴부분에 솔더볼 패드 및 와이어 본딩패드만 개방하여 전해 니켈·금도금(9) 공정 후 상기 드라이 필름(6)을 제 2차 박리한다.(S60)
도 2e와 도 2f에서 도시된 바와 같이 상기 금도금 마스킹 개방영역(8)에 전해 니켈·금도금(9)을 하고, 상기 니켈·금도금(9) 층은 상기 드라이필름(6)에 의해 덮히게 되며, 도면상에 A와 B는 상기 드라이필름(6) 내부에 형성한 금도금 마스킹 영역(8)과 니켈·금도금(9)을 확대하여 나타낸 도면이다.
이후, 상기 기판의 하단을 드라이 필름(6)으로 제 3차 포토센시티브 프린팅 (Photosensitive Printing)을 하고, 기판상에 남아있는 잔여분을 처리하여 패턴이미지를 현상한 후 식각공정을 하여 동박을 제거하여 제 2차 회로패턴을 형성한 후, 상기 드라이 필름(6)을 제 3차 박리한다.(S70) 이때, 상기 2차 회로패턴은 기판의 하단면만 패턴을 형성하고 상단 면의 전체가 마스킹 되어있는 상태이다.
상기 제 3차 박리 후, 상기 금도금된 기판의 소정 부위 즉 와이어본딩 패드 및 솔더볼(Solder Ball)의 금도금된 부분을 제외한 부위에 솔더 레지스트를 도포하고, 자외선을 이용해 노광시킨 후 기판상에 남아있는 잔여분을 처리하여 패턴이미지를 현상한 후 건조 시킨다.(S80)
또한, 상기와 같은 공정은 추가적인 전도층의 사용없이 기판의 하단면에 형성한 동(Copper)이 전기적인 전도체 역할을 한다.
상술한 바와 같이 본 발명에 따른 바람직한 실시 예를 설명하였지만, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든 다양한 변경 실시가 가능한 범위까지 본 발명의 방법적 정신이 있다고 할 것이다.
도 1은 종래의 반도체 패키지 기판의 제조 방법을 나타내는 전체구성도.
도 2a 내지 도2h는 본 발명에 따른 도금인입선이 없는 반도체 패키지 기판 제조방법의 공정과정을 도시한 도.
도 3은 본 발명에 따른 도금인입선이 없는 반도체 패키지 기판 제조방법의 순서도.
** 도면의 주요 부분에 대한 부호 **
1 : 동적층판 2 : 도통홀
3 : 동도금 4 : 에폭시 계열잉크
5 : 구리회로 6 : 드라이 필름
7 : 프리프레그 8 : 금도금 마스킹 개방영역
9 : 전해 니켈·금도금
Claims (4)
- 기판 상단에 형성한 동 적층판 상에 드릴을 이용하여 복수의 도통홀을 형성하는 제 1단계;상기 제 1단계에서 드릴공정으로 인해 가공된 베이스 기판의 전면에 무전해 화학 동도금층을 형성하여 동도금을 하는 제 2단계;상기 제 1단계에서 형성한 도통홀의 내부를 에폭시 계열의 잉크로 채우고, 평탄화하는 제 3단계;상기 제 2단계에서 상기 기판의 상단에 형성한 동도금된 부위에 드라이 필름으로 제 1차 포토센시티브 프린팅(Photosensitive Printing)하고, 현상한 후 식각공정에 의해 동박을 제거하고 구리 회로를 형성하여 제 1차 회로패턴을 형성한 후 상기 드라이 필름을 제 1차 박리하는 제 4단계;상기 제 4단계에서 상기 기판 상,하단에 금도금 마스킹한 후 드라이 필름으로 제 2차 포토센시티브 프린팅(Photosensitive Printing)하여 노광 및 현상하는 제 5단계;상기 제 5단계에서 형성한 패턴부위에 솔더볼 패드 및 와이어 본딩패드만 개방하여 전해 니켈·금도금공정 후 상기 드라이 필름을 제 2차 박리하는 제 6단계;상기 제 6단계에서 기판 상단 전체면과 상기 기판 하단에 형성한 니켈·금도금층에 드라이 필름으로 제 3차 포토센시티브 프린팅(Photosensitive Printing)하고, 현상한 후 식각공정에 의해 동박을 제거하여 제 2차 회로패턴을 형성한 후 상 기 드라이 필름을 제 3차 박리하는 제 7단계;상기 7단계의 제 3차 박리 후 상기 니켈·금도금된 기판의 소정 부위에 솔더 레지스트를 도포하고, 노광,현상 및 건조시키는 제 8단계로 이루어지는 도금 인입선이 없는 반도체 패키지 기판 제조 방법.
- 제 1항에 있어서,상기 기판의 하단에 형성한 동박은 전도체 역할을 하는 것을 특징으로 하는 도금 인입선이 없는 반도체 패키지 기판 제조 방법.
- 제 1항에 있어서,상기 제 4단계의 제 1차 회로패턴은 기판의 상단면만 패턴을 형성하고 하단면은 패턴을 형성하지 않으며, 전면에 동박이 덮인 형태가 되는 것을 특징으로 하는 도금 인입선이 없는 반도체 패키지 기판 제조 방법.
- 제 1항에 있어서,상기 제 7단계의 제 2차 회로패턴은 기판의 하단면만 패턴을 형성하고 상단 면의 전체를 마스킹하는 것을 특징으로 하는 도금 인입선이 없는 반도체 패키지 기 판 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070117912A KR100942820B1 (ko) | 2007-11-19 | 2007-11-19 | 도금 인입선이 없는 반도체 패키지 기판 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070117912A KR100942820B1 (ko) | 2007-11-19 | 2007-11-19 | 도금 인입선이 없는 반도체 패키지 기판 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090051494A true KR20090051494A (ko) | 2009-05-22 |
| KR100942820B1 KR100942820B1 (ko) | 2010-02-18 |
Family
ID=40859557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070117912A KR100942820B1 (ko) | 2007-11-19 | 2007-11-19 | 도금 인입선이 없는 반도체 패키지 기판 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100942820B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101064754B1 (ko) * | 2009-08-18 | 2011-09-15 | 엘지이노텍 주식회사 | 비오씨 반도체 패키지 기판의 제조방법 및 비오씨 반도체 패키지 기판 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329950A (ja) | 2001-04-27 | 2002-11-15 | Mitsui Chemicals Inc | プリント回路基板に電解メッキを施す方法 |
| KR100548612B1 (ko) * | 2003-09-29 | 2006-01-31 | 삼성전기주식회사 | 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법 |
| KR100547349B1 (ko) | 2004-01-08 | 2006-01-26 | 삼성전기주식회사 | 반도체 패키지 기판 및 그 제조 방법 |
-
2007
- 2007-11-19 KR KR1020070117912A patent/KR100942820B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101064754B1 (ko) * | 2009-08-18 | 2011-09-15 | 엘지이노텍 주식회사 | 비오씨 반도체 패키지 기판의 제조방법 및 비오씨 반도체 패키지 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100942820B1 (ko) | 2010-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256495B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| JP2006032947A (ja) | 高密度基板の製造方法 | |
| JP2008112996A (ja) | 印刷回路基板の製造方法 | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| JP2006287034A (ja) | 電解めっきを利用した配線基板の製造方法 | |
| JPH09246719A (ja) | 基板の導体層の形成方法 | |
| JP2009158905A (ja) | 埋込型印刷回路基板の製造方法 | |
| KR100463442B1 (ko) | 볼 그리드 어레이 기판 및 이의 제조방법 | |
| TW201446084A (zh) | 電路板及其製作方法 | |
| TW201446103A (zh) | 電路板及其製作方法 | |
| KR20110025250A (ko) | 미세 피치의 구리 범프 제조 방법 | |
| US20150053457A1 (en) | Printed circuit board and method of manufacturing the same | |
| KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| CN101083214A (zh) | 封装基板的制造方法 | |
| KR100942820B1 (ko) | 도금 인입선이 없는 반도체 패키지 기판 제조 방법 | |
| KR20110097322A (ko) | 미세 피치의 인쇄회로기판 제조방법 | |
| KR101044154B1 (ko) | 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법 | |
| KR101044106B1 (ko) | 랜드리스 인쇄회로기판 및 그 제조방법 | |
| KR100630913B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR101006887B1 (ko) | 인쇄 회로 기판의 제조 방법 | |
| KR100869723B1 (ko) | 도금인입선이 없는 반도체 패키지 기판 제조방법 | |
| KR100782402B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR100582425B1 (ko) | 회로기판의 비어홀 필링방법 | |
| KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| JP2015041770A (ja) | 印刷回路基板および印刷回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130128 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140211 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160203 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180205 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20200122 Year of fee payment: 11 |