KR20090051224A - 반도체 집적 회로 장치용 연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법 - Google Patents

반도체 집적 회로 장치용 연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법 Download PDF

Info

Publication number
KR20090051224A
KR20090051224A KR1020097005253A KR20097005253A KR20090051224A KR 20090051224 A KR20090051224 A KR 20090051224A KR 1020097005253 A KR1020097005253 A KR 1020097005253A KR 20097005253 A KR20097005253 A KR 20097005253A KR 20090051224 A KR20090051224 A KR 20090051224A
Authority
KR
South Korea
Prior art keywords
polishing
abrasive
mass
integrated circuit
semiconductor integrated
Prior art date
Application number
KR1020097005253A
Other languages
English (en)
Other versions
KR101349983B1 (ko
Inventor
요시모리 곤
이오리 요시다
Original Assignee
아사히 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가라스 가부시키가이샤 filed Critical 아사히 가라스 가부시키가이샤
Publication of KR20090051224A publication Critical patent/KR20090051224A/ko
Application granted granted Critical
Publication of KR101349983B1 publication Critical patent/KR101349983B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1409Abrasive particles per se
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1454Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463Aqueous liquid suspensions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 반도체 집적 회로 장치의 제조에 있어서, 이산화규소계 재료층의 피연마면을 연마하는 경우, 분산 안정성이 우수하고, 스크래치 등의 결함이 적으며, 우수한 연마의 평탄화 특성을 갖는 반도체용 연마제를 제공하는 것을 과제로 한다. 본 발명에서는, 반도체 집적 회로 장치의 제조에 있어서, 피연마면이 이산화규소계 재료층의 피연마면인 경우에, 피연마면을 연마하기 위한 화학적 기계적 연마용 연마제로서, 산화세륨 입자와, 수용성 폴리에테르아민과, 폴리아크릴산 및 그의 염으로 이루어지는 군으로부터 선택된 하나 이상의 물질과, 물을 함유하고, 연마제의 pH가 6 내지 9의 범위에 있으며, 상기 물질이 해당 연마제의 전체 질량에 대하여 0.02 질량%를 초과하는 양으로 포함되어 있는 연마제를 사용한다.
반도체 집적 회로 장치용 연마제, 반도체 집적 회로 장치, 이산화규소계 재료층, 분산 안정성, 스크래치 특성

Description

반도체 집적 회로 장치용 연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법 {POLISHING AGENT FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, POLISHING METHOD, AND METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
본 발명은 반도체 집적 회로 장치의 제조 공정에 이용되는 연마 기술에 관한 것이다. 보다 상세하게는, 이산화규소계 재료층을 포함하는 반도체 집적 회로 장치의 제조 공정에 이용되는 연마 기술에 관한 것이다.
최근, 반도체 집적 회로 장치의 고집적화·고기능화와 함께, 미세화·고밀도화를 위한 미세 가공 기술의 개발이 요구되고 있다. 특히, 화학적 기계적 연마법(Chemical Mechanical Polishing: 이하 CMP라 함)에 의한 평탄화 기술의 중요성이 높아지고 있다.
예를 들면, 반도체 집적 회로 장치의 미세화나 배선의 다층화가 진행됨에 따라, 제조 공정에서의 각 층에서의 표면의 요철(단차)이 커지기 쉽지만, 이 단차가 포토리소그래피의 촛점 심도를 초과하여, 충분한 해상도가 얻어지지 않게 된다는 문제를 방지하기 위해서, CMP는 불가결한 기술이 되어 있다.
또한, 종래의 반도체 디바이스에서는, 트랜지스터 등의 소자 사이를 전기적 으로 분리하기 위해서, LOCOS(실리콘 국부 산화; Local Oxidation of Silicon)법이라는 실리콘 기판의 선택적 열 산화법이 이용되어 왔지만, 열 산화로 형성되는 분리 영역이 부피 팽창을 위해 표면에 요철을 발생시키는 문제가 있었다. 또한, 가로 방향으로 산화가 진행되어 소자 영역에 침식되는 문제도 있어서 미세화의 장해가 되고 있었다. 이 때문에, 최근에는 샬로 트렌치에 의한 소자 분리법(Shallow Trench Isolation: 이하 STI라 함)이 도입되어 있다. 이는 소자 영역을 전기적으로 절연하기 위해서, 실리콘 기판에 트렌치홈을 설치하고, 트렌치홈 내에 실리콘 산화막 등의 절연막을 매립하는 것이다.
도 1을 이용하여 STI 공정에 대해서 예시적으로 설명한다. 도 1(a)는, 소자 영역을 실리콘 질화막 (3) 등으로 마스크하여, 실리콘 기판 (1)에 트렌치홈 (10)을 형성한 후, 트렌치홈 (10)을 매립하도록, 이산화규소로 이루어지는 막의 일종인 실리콘 산화막 (2) 등의 절연막을 퇴적한 상태이다. 그 후 CMP에 의해서, 볼록부인 실리콘 질화막 (3) 상의 여분의 실리콘 산화막 (2)를 연마 제거하고, 오목부인 트렌치홈 (10) 내의 절연막을 남기는 방법이다. CMP일 때, 실리콘 산화막의 연마 속도와 실리콘 질화막의 연마 속도에 선택비를 갖게 하고, 도 1(b)와 같이 실리콘 질화막 (3)이 노출된 시점에서 연마가 종료하도록, 실리콘 질화막 (3)을 스토퍼로서 사용하는 것이 일반적이다.
여기서 연마가 과잉이면, 도 1(c)에 도시한 바와 같이 트렌치홈부 (10)에 매립된 실리콘 산화막이 연마되어 오목해지고, 디싱이라 불리는 오목부 (20)과 같은 구조적 결함이 발생하여 평탄화가 불충분해지거나, 전기적인 성능이 열화하는 경우 가 있었다. 디싱의 정도는 트렌치홈의 폭에 의존하고, 특히 폭이 넓은 트렌치홈에서는 디싱이 커지는 경향이 있다.
종래부터, CMP에 이용되는 연마 지립으로는 실리카 지립이 일반적이었지만, 실리콘 산화막의 연마 속도와 실리콘 질화막의 연마 속도의 선택비가 작기 때문에, STI 공정에서는 이들에 대한 연마 선택성이 우수한 산화세륨 지립이 이용되고 있다.
특허 문헌 1에는, 산화세륨 지립과, 첨가제로서 카르복실기 또는 카르복실기의 염으로 이루어지는 친수기를 포함하는 유기 화합물을 포함하는 연마제에 의해, 오목부에 대하여 볼록부를 우선적으로 연마하여 평탄화하는 기술이 개시되어 있다. 여기서 말하는 첨가제는 디싱의 트렌치홈 폭 의존성을 개선하는 것으로, 넓은 트렌치홈이어도 디싱을 감소시키기 위해서는, 상술한 첨가제 농도가 높을 필요가 있다. 그러나 첨가제 농도를 높이면, 산화세륨 지립의 응집을 촉진하기 때문에, 지립의 침전이 발생하여 연마제의 분산 안정성이 저하된다. 또한, 지립의 응집이 발생하면 스크래치가 증가하여 디바이스가 불량이 된다는 문제도 있다.
예를 들면, 특허 문헌 1에서는, 순수에 지립으로서 연마액 전체 질량의 1 %의 산화세륨과, 첨가제로서 6.0 %의 폴리카르복실산암모늄염을 포함하는 연마액의 실시예가 개시되어 있다. 그러나 첨가제가 고농도이기 때문에 지립의 응집이 현저하고, 연마액을 정치한 경우, 산화세륨 지립은 수분 이내에 완전히 침강한다. CMP의 연마 공정에서는, 연마를 행하지 않는 대기 시간이 있기 때문에, 연마제가 항상 교반이나 유동되지 않는 부분에서 지립의 침강이 발생하여, 배관 부품의 폐색의 원 인이 되는 경우가 있다.
이를 방지하기 위해서, 연마 패드 직전의 배관 내나 연마 패드 상에서 연마제에 첨가제를 혼합하는 방법도 있지만, 혼합이 불충분해지거나 농도가 불균일해지기 쉽고, 연마 특성이 불안정해지기 쉬웠다. 또한, 패드 상에 지립이 응집, 부착되기 쉬워지기 때문에, 스크래치가 증가한다는 문제도 있었다.
산화세륨 지립은, 종래의 실리카 지립에 비해 연마 특성은 우수하지만, 비중이 크기 때문에 침강하기 쉽다. 또한, 연마 특성의 개선을 위해 첨가제를 지나치게 첨가하면 응집이 촉진되어, 응집 침강이 현저하다는 큰 문제가 있다.
특허 문헌 2에는, 샬로 트렌치 분리에 적용 가능한 연마제로서, 산화세륨 입자, 물, 음이온성 계면활성제를 포함하는 연마제이며, 그의 pH 및 점도(mPa·s)를, pH를 x, 점도를 y로 하는 (x, y) 좌표로 나타내면, A점(5.5, 0.9), B점(5.5, 3.0), C점(10.0, 3.0), D점(9.0, 0.9)의 4점으로 둘러싸인 영역 범위 내에 있는 연마제가 바람직한 것으로서 개시되어 있다. 그리고, 글로벌한 평탄화를 실현하기 위해서는, 패턴 오목부의 연마 속도가 볼록부의 연마 속도에 비하여 충분히 작은 연마 특성이 얻어지는 범위에 계면활성제의 첨가량 및 pH를 조정할 필요가 있고, 연마제의 점도는 1.0 내지 2.5 mPa·s, 특히 1.0 내지 1.4 mPa·s가 바람직하다고 기재되어 있다.
또한, 계면활성제의 첨가량에 따라 점도가 증가하기 때문에, 점도를 1.0 내지 1.4 mPa·s의 범위 내로 하여 패턴 의존성이 적은 평탄화 특성을 실현하기 위해서는, 계면활성제를 첨가한 후 연마제의 pH는 5.5 내지 9, 특히 6 내지 8.5가 바람 직하고, 상기 pH 범위에서는 실리콘 산화막의 연마 속도와 실리콘 질화막의 연마 속도의 선택비를 크게 할 수 있다고 기재되어 있다. 또한, 지립에 대하여 미리 미량의 분산제를 첨가하는 것을 예시하고 있다.
그러나, 이 공개 공보의 실시예에 기초하여 연마제를 제조하면, 지립을 분산시킨 액에 계면활성제를 첨가함으로써, 평균 입경이 지립 분산액의 평균 입경의 2 내지 3배로 응집한다. 그 때문에, 연마제 중 지립의 분산성이 나쁘고, 수분 이내에 지립이 침강하여 사용이 곤란하며, 연마 속도도 불충분하였다. 또한, 계면활성제의 농도가 높은 경우는 디싱의 변동이 작아 평탄화 특성이 우수하지만, 계면활성제의 농도가 낮은 실시예에 기초하는 연마제에서는, 디싱의 변동이 커서 평탄화 특성이 양호하지 않았다.
또한, 계면활성제의 농도가 높아지면, 스크래치수가 급격히 증가하였다. 이는 계면활성제의 농도가 높으면 산화세륨 지립의 응집, 침강이 촉진되기 때문에, 연마 지립 중에 스크래치의 원인이 되는 조대 입자가 약간이라도 존재하면, 응집함으로써 연마 패드 상에서 축적되고, 스크래치 증가의 원인이 된다고 생각된다. 또한, 응집에 의해 거대화된 연마 지립 그 자체도 스크래치의 원인이 되는 경우도 있다고 생각된다.
이와 같이, 종래 기술에 있어서는, 연마제의 분산 안정성 및 우수한 스크래치 특성과, 우수한 연마의 평탄화 특성을 모두 구비하는 연마제는 얻어지지 않았으며, 충분한 특성의 반도체 디바이스를 얻는 것이 어려웠다.
특허 문헌 1: 일본 특허 제3278532호 공보(특허 청구의 범위)
특허 문헌 2: 일본 특허 공개 제2000-160137호 공보(특허 청구의 범위)
특허 문헌 3: 일본 특허 공개 (평)11-12561호 공보(특허 청구의 범위)
특허 문헌 4: 일본 특허 공개 제2001-35818호 공보(특허 청구의 범위)
<발명의 개시>
<발명이 해결하고자 하는 과제>
따라서, 본 발명은 상술한 과제를 해결하여 분산 안정성이 우수하고, 스크래치 등의 결함이 적으며, 우수한 연마의 평탄화 특성을 갖는 반도체용 연마제를 제공하는 것을 목적으로 한다.
<과제를 해결하기 위한 수단>
본 발명의 양태 1은, 반도체 집적 회로 장치의 제조에 있어서 피연마면을 연마하기 위한 화학적 기계적 연마용 연마제로서, 해당 연마제가 산화세륨 입자와, 수용성 폴리에테르아민과, 폴리아크릴산 및 그의 염으로 이루어지는 군으로부터 선택된 하나 이상의 물질과, 물을 함유하고, 해당 연마제의 pH가 6 내지 9의 범위에 있으며, 해당 물질이 해당 연마제의 전체 질량에 대하여 0.02 질량%를 초과하는 양으로 포함되어 있는 연마제를 제공한다.
양태 2는, 양태 1에 있어서, 상기 수용성 폴리에테르아민이 중량 평균 분자량이 100 내지 2,000의 범위에 있고, 상기 연마제의 전체 질량에 대하여 0.001 내지 20 질량%의 범위로 포함되어 있는 연마제를 제공한다.
양태 3은, 양태 1 또는 2에 있어서, 상기 물질의 폴리아크릴산 부분의 중량 평균 분자량이 1,000 내지 1,000,000의 범위에 있고, 상기 물질이 상기 연마제의 전체 질량에 대하여 0.02 질량%를 초과 0.5 질량% 이하의 범위로 포함되어 있는 연마제를 제공한다.
양태 4는, 양태 1 내지 3 중 어느 하나에 있어서, 상기 산화세륨 입자가 상기 연마제의 전체 질량에 대하여 0.1 내지 5 질량%의 범위로 포함되어 있는 연마제를 제공한다.
양태 5는, 연마제를 연마 패드에 공급하고, 반도체 집적 회로 장치의 피연마면과 연마 패드를 접촉시키고, 양자간의 상대 운동에 의해 연마하는 피연마면의 연마 방법으로서, 해당 피연마면이 이산화규소계 재료층의 피연마면이고, 해당 연마제가 양태 1 내지 4 중 어느 하나에 기재된 연마제인 연마 방법을 제공한다.
양태 6은, 양태 5에 있어서, 상기 이산화규소계 재료층이 붕인규산 유리(BPSG)층, 붕규산염 유리(BSG)층 또는 인규산염 유리(PSG)층인 연마 방법을 제공한다.
양태 7은, 양태 6에 있어서, 상기 이산화규소계 재료 중 인 또는 붕소 또는 인과 붕소의 농도가 각각 0.1 내지 20 질량%의 범위에 있는 연마 방법을 제공한다.
양태 8은, 양태 5에 있어서, 상기 이산화규소계 재료층이 이산화규소층인 연마 방법을 제공한다.
양태 9는, 양태 8에 기재된 연마 방법에 의해 피연마면을 연마하는 공정을 갖는 반도체 집적 회로 장치의 제조 방법을 제공한다.
<발명의 효과>
본 발명에 의해 분산 안정성이 우수하고, 스크래치 등의 결함이 적으며, 우수한 연마의 평탄화 특성을 갖는 반도체용 연마제가 얻어진다.
[도 1] 반도체 디바이스를 연마할 때의 반도체 디바이스의 모식적인 측단면도.
[도 2] 본 발명의 연마 방법에 적용 가능한 연마 장치의 일례를 도시한 도면.
[도 3] 패턴이 부착된 웨이퍼의 모식적 측단면도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
1: 실리콘 기판
2: 실리콘 산화막
3: 실리콘 질화막
10: 트렌치홈
20: 오목부
31: 반도체 디바이스
32: 연마 헤드
33: 연마 정반
34: 연마 패드
35: 연마제 공급 배관
36: 연마제
51: 실리콘 웨이퍼의 홈
<발명을 실시하기 위한 최선의 형태>
이하에 본 발명의 실시 형태를 도면, 표, 화학식, 실시예 등을 사용하여 설명한다. 또한, 이들 도면, 표, 화학식, 실시예 등 및 설명은 본 발명을 예시하는 것이고, 본 발명의 범위를 제한하는 것은 아니다. 본 발명의 취지에 합치하는 한 다른 실시 형태도 본 발명의 범주에 속할 수 있다. 도면 중, 동일한 부호는 동일한 요소를 나타낸다.
본 발명에 적용되는 연마제는, 반도체 집적 회로 장치(이하, 단순히 반도체 디바이스라고도 함)의 피연마면을 연마하기 위한 화학적 기계적 연마용 연마제로서, 산화세륨 입자와, 수용성 폴리에테르아민과, 폴리아크릴산 및 그의 염으로 이루어지는 군으로부터 선택되는 하나 이상의 물질과, 물을 함유하고, 연마제의 pH가 6 내지 9의 범위에 있으며, 상기 물질이 연마제의 전체 질량에 대하여 0.02 질량%를 초과하는 양으로 포함되어 있다. 분산제를 공존시킬 수도 있다. 또한, 본 발명에서 "피연마면"이란, 반도체 디바이스를 제조하는 과정에서 나타나는 중간 단계의 표면을 의미한다.
이 연마제를 사용하면, 이산화규소계 재료층을 포함하는 반도체 디바이스의 제조 공정에서, 이산화규소계 재료층의 피연마면을 연마하여, 스크래치 등의 결함이 적어서 평탄한 표면을 갖는 층을 단시간에 용이하게 형성할 수 있다. 이 이산화규소계 재료층은, 하나의 반도체 디바이스에 2 이상 포함되어 있을 수도 있다. 이 연마제는 분산 안정성도 우수하다.
본 발명에서는, 연마제 중 연마 지립으로는 산화세륨을 이용한다. 종래부터, 이산화규소계 재료의 연마에 있어서는, 산화세륨 지립이 특이적으로 큰 연마 속도를 나타내는 것이 알려져 있다. 이는 산화세륨과 피연마막 표면의 Si-O 부분이 접촉함으로써, 양자간에 화학적인 결합이 발생하고, 단순한 기계적 작용 이상의 연삭력이 발생하기 때문이다. 따라서, 산화세륨을 이용한 연마에 있어서는, 지립과 연마 대상물의 접촉의 제어가 중요하다.
본 발명에 있어서의 산화세륨 지립은 특별히 한정되지 않지만, 예를 들면 특허 문헌 3 또는 특허 문헌 4에 개시되는 산화세륨 지립을 바람직하게 사용할 수 있다. 즉, 질산세륨(IV)암모늄 수용액에 알칼리를 첨가하여 수산화세륨겔을 제조하고, 잔사와, 세정, 소성하여 얻은 산화세륨 분말을 바람직하게 사용할 수 있다. 또한, 고순도의 탄산세륨을 분쇄 후 소성하고, 추가로 분쇄, 분급하여 얻어지는 산화세륨 지립도 바람직하게 사용할 수 있다.
산화세륨 지립의 평균 입경(직경)은, 연마 특성과 분산 안정성의 면에서 0.01 내지 0.5 ㎛가 바람직하고, 0.02 내지 0.3 ㎛가 더욱 바람직하며, 0.05 내지 0.2 ㎛가 특히 바람직하다. 평균 입경이 지나치게 크면, 반도체 기판 표면에 스크래치 등의 연마 결함이 발생하기 쉬워질 우려가 있다. 평균 입경이 지나치게 작으면, 연마 속도가 낮아질 우려가 있다. 또한, 평균 입경이 지나치게 작으면, 단위 부피당 표면적의 비율이 크기 때문에, 표면 상태의 영향을 받기 쉽다. 그 때문에 pH나 첨가제 농도 등의 조건에 의해서는 응집하기 쉬워지는 경우가 있다. 응집이 일어나면 반도체 기판 표면에 스크래치 등의 연마 결함이 발생하기 쉬워진다.
산화세륨 지립의 연마제의 전체 질량에 대한 비율로는 0.1 내지 5 질량%의 범위가 바람직하다. 0.1 질량% 미만이면 충분한 연마 속도가 얻어지지 않는 경우 가 있을 수 있다. 5 질량%를 초과하면 연마제의 점도가 높아지고, 취급이 곤란해지는 경우가 많아진다.
본 발명에 따른 이산화규소계 재료란, 일반적으로 이산화규소 그 자체, 또는 이산화규소에 다른 원소를 함유하는 재료이다. 이 경우의 함유란 다른 원소를 균일하게 포함하고 있는 것을 의미한다. 이들 경우의 "다른 원소"로는 임의의 원소를 사용할 수 있다. 예를 들면, 붕소, 인, 탄소, 질소 및 불소를 들 수 있다.
본 발명에 따른 이산화규소계 재료가 붕소와 인의 적어도 어느 하나를 함유하는 경우, 그 함유 농도에 의해 연마 속도가 현저히 상이하기 때문에, 본 발명의 효과가 발휘되기 쉽다. 인 또는 붕소 또는 인과 붕소를 함유하는 이산화규소계 재료로는, 이산화규소계 재료 중 인 또는 붕소 또는 인과 붕소의 농도가 각각 0.1 내지 20 질량%의 범위에 있는 경우에 효과가 크다. 인 또는 붕소 또는 인과 붕소를 함유하는 이산화규소계 재료는, SiO2-CVD(화학적 기상 성장법)에 있어서, 원료 가스에 SiH4(실란), O2 이외에 B2H6(디보란), PH3(포스핀) 등의 무기 가스나 B(OCH3)3(트리메톡시보란), P(OCH3)3(트리메톡시포스핀) 등의 유기 가스를 동시에 첨가하여 성막할 수 있다.
인 또는 붕소 또는 인과 붕소를 함유하는 이산화규소계 재료로서 잘 알려져 있는 것으로, 붕인규산염 유리(BPSG), 붕규산염 유리(BSG) 및 인규산염 유리(PSG)가 있다. 적은 연마량으로 피연마면의 요철의 고평탄화를 실현할 수 있는 효과는, 산화세륨 지립과 피연마면의 표면에의 수용성 폴리에테르아민의 흡착 효과에 의한 것으로 생각된다. 즉, 수용성 폴리에테르아민의 흡착에 의해, 연마 압력이 낮은 오목부에서는 산화세륨과 피연마막 중 Si-O 부분과의 접촉에 의한 화학 반응이 저해됨으로써 연마의 진행이 억제되고, 연마 압력이 높은 볼록부에서는 흡착되어 있는 수용성 폴리에테르아민이 박리되기 쉬움으로써 우선적으로 연마가 진행되고, 그에 따라 피연마면의 고평탄화가 가능해진다고 생각된다. 수용성 폴리에테르아민을 사용한 경우, 피연마면을 적은 연마량으로 고평탄화할 수 있어도, 이러한 고평탄화를 실현하기 위한 시간이 길어지거나, 연마제 중 산화세륨 입자의 분산성이 저하된다는 문제가 발생할 우려가 있을 수 있다. 그러나, 이 문제는 본 발명에 따른 pH 영역의 선택과 폴리아크릴산 및 그의 염으로 이루어지는 군으로부터 선택된 하나 이상의 물질을 공존시킴으로써 해결할 수 있다.
또한, BPSG란, 규소와 인과 붕소와 산소를 주성분으로 하는 유리이다. 인과 붕소란, 각각 0.1 내지 20 질량%의 범위에서 변경할 수 있다. BSG란, 규소와 붕소와 산소를 주성분으로 하는 유리이다. 붕소는 0.1 내지 20 질량%의 범위에서 변경할 수 있다. 또한, PSG란, 규소와 인과 산소를 주성분으로 하는 유리이다. 인은 0.1 내지 20 질량%의 범위에서 변경할 수 있다.
연마제 중 수용성 폴리에테르아민에 대해서는 특별히 제한은 없고, 공지된 것으로부터 적절하게 선택할 수 있다. 수용성은, 연마제로서 사용하는 농도에 있어서 그 연마제액 중에 육안으로 완전히 용해되어 있는 상태가 되는 한, 어느 정도의 것일 수도 있다.
수용성 폴리에테르아민의 분자량은 수용성을 갖는 범위의 분자량인 한 한정되는 것은 아니지만, 중량 평균 분자량으로 100 내지 2,000의 범위에 있는 것이 바람직하다. 중량 평균 분자량이 100 미만인 경우는 그 효과가 작다. 2,000을 초과하면, 순수에의 용해성이 저하되는 경우가 많다. 산화세륨 지립의 분산 안정성을 높이는 관점에서는, 이 수용성 폴리에테르아민의 보다 바람직한 중량 평균 분자량은 150 내지 800이고, 보다 바람직한 중량 평균 분자량은 150 내지 400이다.
상기 폴리에테르아민이란, 2개 이상의 아미노기와 2개 이상의 에테르성 산소 원자를 갖는 화합물을 의미한다. 아미노기로는 1급 아미노기(-NH2)가 바람직하다. 아미노기로서 2급 아미노기(-NH-)나 3급 아미노기를 가질 수도 있지만, 본 발명에 있어서의 폴리에테르아민으로는 2개 이상의 1급 아미노기를 갖고 다른 아미노기를 실질적으로 갖지 않는 화합물이 바람직하며, 특히 1급 아미노기만을 2개 갖는 폴리에테르디아민이 바람직하다. 폴리에테르아민은 다가 알코올이나 폴리에테르폴리올의 수산기의 수소 원자를 아미노알킬기로 치환한 구조를 갖는 화합물이 바람직하다. 다가 알코올로는 2 내지 6가의 알코올, 특히 2가 알코올이 바람직하고, 폴리에테르폴리올로는 2 내지 6가의 폴리옥시알킬렌폴리올, 특히 폴리옥시알킬렌디올이 바람직하다. 아미노알킬기로는 2-아미노에틸기, 2-아미노프로필기, 2-아미노-1-메틸에틸기, 3-아미노프로필기, 2-아미노-1,1-디메틸에틸기, 4-아미노부틸기 등의 탄소수 2 내지 6의 아미노알킬기가 바람직하다.
상기 다가 알코올로는 에틸렌글리콜, 디에틸렌글리콜, 프로필렌글리콜, 디프로필렌글리콜 등의 에테르성 산소 원자를 가질 수도 있는 탄소수 2 내지 8의 2가 알코올이 바람직하다. 폴리에테르폴리올로는, 트리에틸렌글리콜이나 테트라에틸렌글리콜 등의 폴리에틸렌글리콜(즉, 폴리옥시에틸렌디올), 트리프로필렌글리콜이나 테트라프로필렌글리콜 등의 폴리프로필렌글리콜(즉, 폴리옥시프로필렌디올), 폴리(옥시프로필렌·옥시에틸렌)디올 등의 2종 이상의 옥시알킬렌기를 갖는 폴리옥시알킬렌디올 등의 반복 단위가 탄소수 2 내지 6의 옥시알킬렌기인 폴리에테르디올이 바람직하다.
상기 폴리에테르디아민으로는, 하기 화학식 1로 표시되는 구조를 갖는 화합물이 바람직하다.
H2N-(R-X-)k-R-NH2
단, R은 탄소수 2 내지 8의 알킬렌기를 나타내고, X는 산소 원자를 나타내며, k는 2 이상의 정수를 나타낸다. 1 분자 중 복수개의 R은 서로 상이할 수도 있다.
폴리에테르디아민으로는 하기 화학식 2로 표시되는 구조를 갖는 화합물이 특히 바람직하다.
H2N-R2-O-(R1-O-)m-R2-NH2
단, R1은 에틸렌기 또는 프로필렌기, R2는 탄소수 2 내지 6의 알킬렌기, m은 1 이상의 정수를 나타내고, R1과 R2는 동일하거나 상이할 수도 있다.
화학식 2로 표시되는 구체적인 폴리에테르디아민으로는, 예를 들면 폴리옥시프로필렌디아민(R1, R2가 프로필렌기, m이 1 이상의 화합물), 폴리옥시에틸렌디아민(R1, R2가 에틸렌기, m이 1 이상의 화합물), 4,7,10-트리옥사-트리데칸-1,13-디아민(R1이 에틸렌기, R2가 트리메틸렌기, m이 2의 화합물) 등이 있다.
연마제 중에 수용성 폴리에테르아민을 함유시키면, 이산화규소계 재료층의 연마시에 이산화규소계 재료층에 대한 연마 속도를 제어하여, 오목부의 연마 진행을 억제하면서 볼록부를 우선하여 연마할 수 있다. 그에 따라, 매우 작은 패턴 의존성으로 고평탄화하게 연마하는 것이 가능해진다.
연마제 중에서의 수용성 폴리에테르아민의 농도는, 상기한 연마 속도 제어의 충분한 효과를 얻는다는 점에서, 0.001 내지 20 질량%의 범위에서 연마 속도, 연마제 혼합물의 균일성, 수용성 폴리에테르아민의 중합 평균 분자량 등을 고려하여 적절하게 설정하는 것이 바람직하다. 연마제 중에서의 수용성 폴리에테르아민의 농도는 0.03 내지 5 질량%의 범위가 보다 바람직하고, 특히 바람직하게는 0.05 내지 3 질량%의 범위이다.
본 발명에 따른 폴리아크릴산 및 그의 염으로 이루어지는 군으로부터 선택된 하나 이상의 물질로는, 폴리아크릴산, 그의 암모늄염, 아민염, 금속염(알칼리 금속염, 알칼리 토류염 등)을 예시할 수 있다. 폴리아크릴산, 그의 암모늄염이 바람직하다. 혼합물일 수도 있다. 폴리아크릴산의 염은 산화세륨의 분산제로서도 기능할 수 있다.
어느 경우에 대해서도, 이 물질의 폴리아크릴산 부분의 중량 평균 분자량이 1,000 내지 1,000,000의 범위에 있는 것이 바람직하다. 1,000 미만이면 일반적으로 입수하기 어렵고, 1,000,000을 초과하면 점성이 높아지기 때문에 취급이 곤란해진다.
본 발명에 따른 연마제 중에서의 상기 물질의 비율은 0.02 질량%를 초과하는 것이 중요하다. 0.02 질량% 이하이면 지립의 분산성이 불충분하다. 상기 물질은, 연마제의 전체 질량에 대하여 0.2 질량% 초과 0.5 질량% 이하의 범위로 포함되어 있는 것이 바람직하다. 0.5 질량%를 초과하면 지립의 응집이 진행될 우려가 있다. 지립의 불충분한 분산성이나 응집의 진행은, 연마시에 스크래치 등의 결함이 발생하는 원인이 된다. 또한, 상기 물질은 지립의 분산제 등 다른 기능을 갖는 작용제로서도 사용할 수 있는 경우가 있지만, 이러한 경우의 "다른 기능을 갖는 작용제"의 양도 본 발명에 따른 연마제 중에서의 상기 물질의 비율 중에 가해지는 것은 물론이다. 예를 들면, 본 발명에 따른 연마제 중에, 지립의 분산제로서 폴리아크릴산암모늄이 0.005 질량% 가해지고, 또한 폴리아크릴산이 상기 물질로서의 기능을 다하기 위해서 0.02 질량%만 첨가되는 경우의 본 발명에 따른 연마제 중에 서의 상기 물질의 비율은 0.025 질량%이다.
본 발명에 따른 물에 대해서는 특별히 제한은 없지만, 다른 작용제에 대한 영향, 불순물의 혼입, pH 등에 대한 영향으로부터 순수, 초순수, 이온 교환수 등을 바람직하게 사용할 수 있다.
본 연마제는, 연마제의 연마 특성과 분산 안정성을 고려하여 pH 6 내지 9의 범위로 사용된다. pH가 6 미만인 경우, 분산성이 저하될 우려가 있고, 9를 초과하는 경우, 피연마면 전체적으로 연마 속도가 저하될 가능성이 크다.
본 발명에 따른 연마제에는, 다른 성분을 공존시킬 수도 있다. 대표적인 것으로 분산제를 들 수 있다. 분산제로는, 수용성 유기 고분자나 음이온성의 계면활성제가 있다. 수용성 유기 고분자로는 카르복실산기 또는 카르복실산암모늄염 등을 갖는 중합체가 바람직하다.
본 발명에 따른 연마제는, 반드시 구성하는 연마 재료를 미리 전부 혼합한 것으로서 연마의 장소에 공급할 필요는 없다. 즉, 연마의 장소에 공급할 때에 연마 재료가 혼합되어 연마제의 조성이 될 수도 있다. 예를 들면, 산화세륨 입자와 물과, 옵션으로 분산제를 포함하는 액 1과, 수용성 폴리에테르아민 등을 포함하는 액 2로 나누고, 연마시에 적절하게 혼합 비율을 조정하여 혼합하여 사용할 수도 있다. 이 방법은 이산화규소계 재료층 중 붕소나 인의 농도에 따라서, 연마 속도를 조정할 필요가 있을 때는 유용한 방법이다.
본 발명의 연마제를 이용하여 반도체 기판을 연마하는 경우에는, 연마제를 연마 패드에 공급하고, 반도체 디바이스의 피연마면과 연마 패드를 접촉시켜, 양자 간의 상대 운동에 의해 이산화규소계 재료층의 피연마면을 연마한다. 또한, 이산화규소계 재료에 대한 조건은, 본 발명에 따른 연마제에 관련하여 설명한 것과 마찬가지이다.
연마 장치로는, 일반적인 연마 장치를 사용할 수 있다. 예를 들면, 도 2는, 본 발명의 연마 방법에 적용 가능한 연마 장치의 일례를 도시한 도면이다. 연마제 공급 배관 (35)로부터 연마제 (36)을 공급하면서, 연마 헤드 (32)에 반도체 디바이스 (31)을 유지하고, 연마 정반 (33) 표면에 접착한 연마 패드 (34)에 접촉시키고, 또한 연마 헤드 (32)와 연마 정반 (33)을 회전시켜 상대 운동시키는 방식이다. 단, 본 발명에 따른 연마 장치는 이것으로 한정되지 않는다.
연마 헤드 (32)는 회전뿐만 아니라 직선 운동을 할 수도 있다. 연마 정반 (33) 및 연마 패드 (34)가 반도체 디바이스 (31)과 동일한 정도 또는 그 이하의 크기일 수도 있다. 그 경우는 연마 헤드 (32)와 연마 정반 (33)을 상대적으로 이동시킴으로써, 반도체 디바이스의 전체면을 연마할 수 있도록 하는 것이 바람직하다. 또한, 연마 정반 (33) 및 연마 패드 (34)는 회전식이 아닐 수도 있고, 예를 들면 벨트식으로 한 방향으로 이동하는 것일 수도 있다.
연마 장치의 연마 조건에는 특별히 제한은 없지만, 연마 헤드 (32)에 하중을 가하여 연마 패드 (34)에 가압함으로써 연마 속도를 향상시킬 수 있다. 이 때의 연마 압력은 0.5 내지 50 kPa 정도가 바람직하고, 연마 속도의 반도체 디바이스내 균일성, 평탄성, 스크래치 등의 연마 결함 방지의 관점에서 3 내지 40 kPa 정도가 특히 바람직하다. 또한, 연마 정반, 연마 헤드의 회전수는 50 내지 500 rpm 정도 가 바람직하지만, 이들로 한정되지 않는다.
연마 패드로는 일반적인 부직포, 발포 폴리우레탄, 다공질 수지, 비다공질 수지 등으로 이루어지는 것을 사용할 수 있다. 또한, 연마 패드의 표면에 연마제의 공급을 촉진시키거나, 연마제가 일정량 저장되도록 하기 위해서, 격자상, 동심원상, 나선상 등의 홈 가공이 이루어질 수도 있다.
이와 같이 하여, 본 발명의 연마제를 사용한 연마에 의해, 소량의 연마로 단시간에 이산화규소계 재료층의 피연마면의 요철의 고평탄화를 실현할 수 있게 된다. 연마 후의 표면은 매우 평탄하고, 잔류 막 두께를 두껍게 하는 것도 용이하게 할 수 있다. 연마면의 연마 결함도 적다. 이 때문에, 성막의 비용 절감과 그의 작업 처리량의 개선도 가능해진다. 따라서, 본 연마 방법을 사용한 반도체 디바이스의 제조에 있어서는, 그의 품질을 향상시킬 수 있고, 비용을 감소시킬 수 있으며, 작업 처리량을 개선할 수 있다. 본 발명은 특히 ILD, STI 및 PMD를 채용하는 반도체 디바이스에 바람직하게 사용할 수 있다.
이하, 본 발명에 따른 예를 설명한다. 예 1, 2, 3, 11이 실시예, 그 밖이 비교예이다. 실시예 및 비교예에 있어서 "%"는, 특별히 언급하지 않는 한 질량%를 의미한다. 특성값은 하기의 방법에 의해 평가하였다.
(pH)
요코가와 덴끼사 제조의 pH 81-11로 측정하였다.
(지립의 평균 입경)
레이저 산란·회절 장치(호리바 세이사꾸쇼 제조, 상품명: LA-920)를 사용하여 구하였다.
(연마제의 분산 안정성)
실시예에 있어서의 "응집 시간"은, 직경 18 mm의 유리제 시험관에 연마제를 20 ㎖ 넣어 10일간 정치하고, 2층으로 분리하여 상청액이 되기까지의 시간으로 구하였다.
(연마 특성)
(1) 연마 조건
연마는 이하의 장치 및 조건으로 행하였다.
연마기: 전자동 CMP 장치 MIRRA(어플라이드 머티리얼즈(APPLIED MATERIALS)사 제조)
연마제 공급 속도: 200 ㎖/분
연마 패드: 2층 패드 IC-1400의 K-groove 또는 단층 패드 IC-1000의 K-groove(로델(Rodel)사 제조)
연마 패드의 컨디셔닝: MEC100-PH 3.5L(미쯔비시 마테리알사 제조)
연마 정반의 회전수: 127 rpm
연마 헤드의 회전수: 129 rpm
연마압: 27.6 kPa(예 1, 2, 4, 5, 9의 연마제의 경우)
(2) 평가
연마 속도의 측정: 막 두께계 UV-1280SE(KLA-Tencor사 제조)를 사용하였다.
연마 후 결함의 측정: 결함 검사 장치 KLA-2132(KLA-Tencor사 제조)를 사용하여, 연마한 웨이퍼 면내의 스크래치 등의 결함수를 측정하였다.
(3) 피연마물
볼록부 막 두께 변동의 계측에 의한 연마에 의한 평탄화의 평가에는, 인터내쇼날 세마테크(International SEMATECH) 제조의 형번 STI864CMP000의 패턴 웨이퍼에 고밀도 플라즈마 CVD법에 의해 SiO2(HDP-SiO2막, 막 두께 0.8 ㎛)를 제막한 패턴이 부착된 웨이퍼를 사용하였다. 이 패턴이 부착된 웨이퍼는 STI의 패턴을 모방한, 패턴폭이 0.5 ㎛ 내지 500 ㎛, 패턴 간격이 100 ㎛이고 패턴 밀도가 10 내지 90 % 등인 스트라이프 패턴을 갖고, 실리콘면의 패턴홈은 전체면 피복되어 있다. 패턴이 부착된 웨이퍼의 모식적 측단면도를 도 3에 도시한다. 부호 51이 실리콘 웨이퍼의 홈을 나타낸다.
연마 후의 볼록부 막 두께 변동은, 연마가 진행되기 쉬운 패턴 밀도가 성긴 부분과 연마가 진행되기 어려운 조밀 부분과의 막 두께차이기 때문에, 볼록부 막 두께 변동이 작을수록 패턴 밀도에 의한 단차가 적은, 즉 평탄화 성능이 높은 것을 나타낸다.
또한, 패턴이 부착된 웨이퍼 표면의 단차, 즉 패턴홈 깊이(도 3의 L에 상당)는 전부 350 nm였지만, 본 발명이 이 수치로 한정되는 것은 아니다.
패턴 웨이퍼에 대해서, 하나의 칩내에서의 패턴 밀도가 20 % 내지 90 %인 각각의 부분에 대해서, 각 패턴 밀도의 패턴의 중앙부에서의 볼록부의 막 두께를 1 점씩 측정하고, 각 패턴 밀도에 있어서의 볼록부 막 두께를 구하였다. 볼록부 막 두께 변동은, 1개의 칩내에서의 각 패턴 밀도의 볼록부의 막 두께차의 최대값과 최소값의 차이다. 막 두께의 측정에는 광간섭식 전자동 막 두께 측정 장치 UV1280SE(KLA Tencor사 제조)를 이용하였다.
또한, 패턴 밀도의 수치는, 예를 들면 10 %의 경우, 패턴 웨이퍼를 그 면에 직교하는 방향에서 본 경우, 볼록부의 패턴의 폭과 오목부의 패턴의 폭과의 합계에 대한 볼록부의 패턴의 폭의 비율이 10 %인 것을 의미한다.
연마 후 결함에 대해서는, PE-TEOS막이 부착된 Si 웨이퍼{테트라-에틸-오르토-실리케이트(Tetra-Ethyl-Ortho-Silicate)(TEOS)를 원료로 한 플라즈마 CVD법에 의해 제막한 SiO2막}를 60 초간 연마 후, 세정 및 건조한 후, KLA-2132로 측정을 행하였다. 결함수는 웨이퍼 1매당 검출된 결함의 총수를 의미한다. 이 평균값을 내는 데에 각 수준에 대해서 2매의 웨이퍼를 사용하였다.
[예 1]
산화세륨 지립과, 분산제로서의 중합 평균 분자량 5000의 폴리아크릴산암모늄을 질량비로 100:0.7이 되도록 하여 탈이온수 중에서 교반하면서 혼합하고, 초음파 분산, 필터링을 실시하여 지립 농도가 10 %, 분산제 농도가 0.07 %인 혼합물을 제조하였다. 이 혼합물을 탈이온수로 5배로 희석하고, 지립 농도 2 %, 분산제 농도 0.014 %의 지립 혼합물 A를 제조하였다. 지립 혼합물 A의 pH는 7.6이고, 지립의 평균 입경은 0.19 ㎛였다.
이어서, 탈이온수 중에 수용성 폴리에테르아민으로서 중합 평균 분자량 230의 폴리옥시프로필렌디아민(BASF사 제조, 상품명 폴리에테르아민) 및 분자량 5000의 폴리아크릴산을 용해시키고, 폴리옥시프로필렌디아민 농도가 1.0 질량%, 폴리아크릴산 농도가 0.6 질량%의 첨가제액 B1을 제조하였다.
이 첨가제액 B1과 지립 혼합물 A를, 질량비 1:1로 교반하면서 혼합함으로써 하기 표 1의 조성 및 pH의 연마제를 제조하였다. 또한, 어느 예에서도 본 발명의 정의에 따르면, 본 발명에 따른 "폴리아크릴산 및 그의 염으로 이루어지는 군으로부터 선택된 하나 이상의 물질"에는, 폴리아크릴산암모늄과 폴리아크릴산이 모두 해당한다.
[예 2]
폴리옥시프로필렌디아민이 0.6 질량%, 폴리아크릴산이 0.6 질량%인 첨가제액 B2를 제조하여 사용한 것 이외에는, 예 1과 동일하게 하여 표 1의 조성 및 pH의 연마제를 제조하였다.
[예 3]
예 1과 동일하게 하여 얻은 연마제에 pH 조정제로서 암모니아수를 첨가하여 pH 9.0의 연마제를 제조하였다.
[예 4]
폴리옥시프로필렌디아민이 1.0 질량%, 폴리아크릴산을 사용하지 않은 첨가제액 B4를 제조하여 사용한 것 이외에는, 예 1과 동일하게 하여 표 1의 조성 및 pH의 연마제를 제조하였다.
[예 5]
폴리옥시프로필렌디아민은 사용하지 않고, 폴리아크릴산이 0.34 질량%인 첨가제액 B5를 제조하여 사용하고, pH 조정제로서 암모니아수를 가한 것 이외에는 예 1과 동일하게 하여 표 1의 조성 및 pH의 연마제를 제조하였다.
[예 6 내지 8]
예 4와 동일한 조건으로 제조한 연마제에 pH 조정제로서 질산을 첨가하고, pH를 표 1의 값으로 한 연마제를 제조하였다.
[예 9, 10]
예 1과 동일한 조건으로 제조한 연마제에 pH 조정제로서 각각 암모니아, 질산을 가하고, pH를 표 1의 값으로 하여 예 9, 10의 연마제를 제조하였다.
[예 11]
산화세륨 지립과, 분산제로서의 중합 평균 분자량 5000의 폴리아크릴산암모늄을 질량비로 50:0.35가 되도록 하여 탈이온수 중에서 교반하면서 혼합하고, 초음파 분산, 필터링을 실시하여 지립 농도가 5.0 질량%, 분산제 농도가 0.035 %인 혼합물을 제조하였다. 이 혼합물을 탈이온수로 5배로 희석하고, 지립 농도 1.0 질량%, 분산제 농도 0.007 질량%의 지립 혼합물 A1액을 제조하였다.
이 A1액과, 예 2와 동일한 첨가제액 B2액을, 예 1과 마찬가지로 질량비 1:1로 혼합, 교반하여 연마제를 얻었다. pH 조정제는 이용하지 않았다. 얻어진 연마제는, 지립 농도가 0.5 질량%, 폴리옥시프로필렌디아민 농도가 0.3 질량%, 폴리아크릴산산 농도가 0.3 질량%, pH가 6.1이었다.
상기 각 예에 대해서, 연마제의 조성, pH, 응집 시간, 연마 특성의 평가 결과 등을 표 1, 2에 나타낸다. 연마 시간은 일률적으로 150 초간으로 하였다. 볼록부 막 두께 변동은, 연마 후의 각 패턴 밀도의 볼록부의 막 두께차를 측정하여 구하였다. 단, 하기 표 2에 결과의 기재가 없는 항목에 대해서는 평가를 행하지 않았다.
Figure 112009015340219-PCT00001
Figure 112009015340219-PCT00002
예 1, 2, 3, 11에 대해서는 분산 안정성은 양호하였다. 예 1, 2, 11에서는 결함수도 낮게 억제할 수 있었다. 또한, 예 1, 2에서는 연마 후의 볼록부 막 두께의 변동도 패턴 밀도에 관계없이 작게 억제할 수 있었다. 즉, 단시간에 작은 패턴 의존성으로 피연마면의 요철의 고평탄화를 실현할 수 있고, 스크래치 등의 결함수도 적었다.
이에 대하여, 예 4에서는 분산 안정성은 양호하지만, 볼록부 막 두께의 변동이 커졌다. 이는 아마도 본 발명에 따른 물질량이 부족했기 때문일 것이라고 생각된다.
예 5에서는 분산 안정성은 양호하지만, 결함수가 대폭 증가하였다. 이는 수용성 폴리에테르아민이 사용되지 않았기 때문이라고 생각된다.
예 6 내지 8은 pH가 본 발명에 따른 범위 내에서의 본 발명에 따른 물질의 영향을 조사한 것이다. 이들 결과로부터, 본 발명에 따른 물질이 충분히 존재하지 않는 경우, pH를 낮추면 분산 안정성이 악화되는 것이 이해된다.
상기한 결과로부터, 본 발명의 요건을 만족시키면, 적은 연마량으로 단시간에 피연마면의 요철의 고평탄화를 실현할 수 있고, 그 결함도 적으며, 연마제의 분산성도 양호하다는 것을 알 수 있다. 한편, 수용성 폴리에테르아민이 존재하지 않으면 결함수가 증대하고, 또한 상기 물질이 존재하지 않거나 그의 양이 불충분하면, pH가 낮은 경우에는 볼록부 연마제의 분산성이 악화되며, 높은 경우에는 연마 특성(볼록부 막 두께 변동)이 불충분해지는 것이 판명되었다. 또한, 수용성 폴리에테르아민이 존재하고, 상기 물질이 충분히 존재하여도 연마제의 pH가 6 미만이면, 예 10에 나타낸 바와 같이 연마제의 분산성이 악화되고, 9를 초과하면, 예 9에 나타낸 바와 같이 연마 특성(볼록부 막 두께 변동)이 불충분해졌다.
본 발명을 상세히 또한 특정한 실시 양태를 참조하여 설명했지만, 본 발명의 정신과 범위를 일탈하지 않고 여러가지 변경이나 수정을 가할 수 있는 것은 당업자에게 있어서 분명하다.
본 출원은 2006년 9월 13일 출원의 일본 특허 출원 2006-248220에 기초하는 것으로, 그 내용은 여기에 참조로서 도입된다.
본 발명은 ILD, STI 및 PMD를 채용하는 반도체 디바이스에 바람직하게 사용할 수 있다.

Claims (9)

  1. 반도체 집적 회로 장치의 제조에 있어서 피연마면을 연마하기 위한 화학적 기계적 연마용 연마제로서, 해당 연마제가 산화세륨 입자와, 수용성 폴리에테르아민과, 폴리아크릴산 및 그의 염으로 이루어지는 군으로부터 선택된 하나 이상의 물질과, 물을 함유하고, 해당 연마제의 pH가 6 내지 9의 범위에 있으며, 해당 물질이 해당 연마제의 전체 질량에 대하여 0.02 질량%를 초과하는 양으로 포함되어 있는 연마제.
  2. 제1항에 있어서, 상기 수용성 폴리에테르아민이, 중량 평균 분자량이 100 내지 2,000의 범위에 있고, 상기 연마제의 전체 질량에 대하여 0.001 내지 20 질량%의 범위로 포함되어 있는 연마제.
  3. 제1항 또는 제2항에 있어서, 상기 물질의 폴리아크릴산 부분의 중량 평균 분자량이 1,000 내지 1,000,000의 범위에 있고, 상기 물질이 상기 연마제의 전체 질량에 대하여 0.02 질량% 초과 0.5 질량% 이하의 범위로 포함되어 있는 연마제.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 산화세륨 입자가 상기 연마제의 전체 질량에 대하여 0.1 내지 5 질량%의 범위로 포함되어 있는 연마제.
  5. 연마제를 연마 패드에 공급하고, 반도체 집적 회로 장치의 피연마면과 연마 패드를 접촉시키고, 양자간의 상대 운동에 의해 연마하는 피연마면의 연마 방법으로서, 해당 피연마면이 이산화규소계 재료층의 피연마면이고, 해당 연마제가 제1항 내지 제4항 중 어느 한 항에 기재된 연마제인 연마 방법.
  6. 제5항에 있어서, 상기 이산화규소계 재료층이 붕인규산염 유리(BPSG)층, 붕규산염 유리(BSG)층 또는 인규산염 유리(PSG)층인 연마 방법.
  7. 제6항에 있어서, 상기 이산화규소계 재료 중 인 또는 붕소 또는 인과 붕소의 농도가 각각 0.1 내지 20 질량%의 범위에 있는 연마 방법.
  8. 제5항에 있어서, 상기 이산화규소계 재료층이 이산화규소층인 연마 방법.
  9. 제8항에 기재된 연마 방법에 의해 피연마면을 연마하는 공정을 갖는 반도체 집적 회로 장치의 제조 방법.
KR1020097005253A 2006-09-13 2007-09-10 반도체 집적 회로 장치용 연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법 KR101349983B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-248220 2006-09-13
JP2006248220 2006-09-13
PCT/JP2007/067602 WO2008032681A1 (fr) 2006-09-13 2007-09-10 Agent de polissage pour dispositif à semi-conducteur en circuit intégré, procédé de polissage, et procédé de fabrication du dispositif à semi-conducteur en circuit intégré

Publications (2)

Publication Number Publication Date
KR20090051224A true KR20090051224A (ko) 2009-05-21
KR101349983B1 KR101349983B1 (ko) 2014-01-13

Family

ID=39183740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097005253A KR101349983B1 (ko) 2006-09-13 2007-09-10 반도체 집적 회로 장치용 연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법

Country Status (7)

Country Link
US (1) US20090181539A1 (ko)
EP (1) EP2063461A4 (ko)
JP (1) JP5157908B2 (ko)
KR (1) KR101349983B1 (ko)
CN (1) CN101517709B (ko)
TW (1) TWI384059B (ko)
WO (1) WO2008032681A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068068B1 (ko) * 2002-07-22 2011-09-28 아사히 가라스 가부시키가이샤 반도체용 연마제, 그 제조 방법 및 연마 방법
JPWO2010052990A1 (ja) * 2008-11-07 2012-04-05 旭硝子株式会社 研磨剤、研磨方法および半導体集積回路装置の製造方法
JP5957292B2 (ja) 2012-05-18 2016-07-27 株式会社フジミインコーポレーテッド 研磨用組成物並びにそれを用いた研磨方法及び基板の製造方法
US9358659B2 (en) 2013-03-04 2016-06-07 Cabot Microelectronics Corporation Composition and method for polishing glass
TWI517935B (zh) 2013-04-16 2016-01-21 國立台灣科技大學 氣體添加硏磨液的供應系統及其方法
CN104726028A (zh) * 2013-12-18 2015-06-24 安集微电子(上海)有限公司 一种化学机械抛光液及其使用方法
SG11201607359XA (en) 2014-03-20 2016-10-28 Fujimi Inc Polishing composition, polishing method, and method for producing substrate
CN104130714B (zh) * 2014-07-01 2015-10-28 蚌埠市高华电子有限公司 一种含有磨料的适用于金属的混合抛光液及其制备方法
JP6268069B2 (ja) * 2014-09-12 2018-01-24 信越化学工業株式会社 研磨組成物及び研磨方法
JP2018506176A (ja) * 2014-12-16 2018-03-01 ビーエーエスエフ ソシエタス・ヨーロピアBasf Se ゲルマニウムを含む基板の高効率研磨のための化学機械研磨(cmp)組成物
KR102500452B1 (ko) * 2018-03-27 2023-02-16 후지필름 가부시키가이샤 연마액, 화학적 기계적 연마 방법
JP2022545469A (ja) * 2019-08-21 2022-10-27 アプライド マテリアルズ インコーポレイテッド 研磨パッドの付加製造
CN113004799A (zh) * 2019-12-19 2021-06-22 安集微电子科技(上海)股份有限公司 一种化学机械抛光液
CN114373807A (zh) * 2021-11-26 2022-04-19 江苏科来材料科技有限公司 一种晶硅电池的钝化结构及其制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3278532B2 (ja) 1994-07-08 2002-04-30 株式会社東芝 半導体装置の製造方法
US5840623A (en) * 1995-10-04 1998-11-24 Advanced Micro Devices, Inc. Efficient and economical method of planarization of multilevel metallization structures in integrated circuits using CMP
FR2761629B1 (fr) * 1997-04-07 1999-06-18 Hoechst France Nouveau procede de polissage mecano-chimique de couches de materiaux semi-conducteurs a base de polysilicium ou d'oxyde de silicium dope
JPH1112561A (ja) 1997-04-28 1999-01-19 Seimi Chem Co Ltd 半導体用研磨剤および半導体用研磨剤の製造方法
US6099604A (en) * 1997-08-21 2000-08-08 Micron Technology, Inc. Slurry with chelating agent for chemical-mechanical polishing of a semiconductor wafer and methods related thereto
JPH11181403A (ja) * 1997-12-18 1999-07-06 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法
JP2000160137A (ja) 1998-11-30 2000-06-13 Hitachi Chem Co Ltd 研磨剤及び基板の研磨法
JP2001035818A (ja) 1999-07-16 2001-02-09 Seimi Chem Co Ltd 半導体用研磨剤
JP2001185514A (ja) * 1999-12-27 2001-07-06 Hitachi Chem Co Ltd Cmp研磨剤及び基板の研磨方法
TWI228538B (en) * 2000-10-23 2005-03-01 Kao Corp Polishing composition
JP5017574B2 (ja) 2001-05-25 2012-09-05 エア プロダクツ アンド ケミカルズ インコーポレイテッド 酸化セリウム研磨剤及び基板の製造方法
KR101068068B1 (ko) * 2002-07-22 2011-09-28 아사히 가라스 가부시키가이샤 반도체용 연마제, 그 제조 방법 및 연마 방법
JP2004247542A (ja) * 2003-02-14 2004-09-02 Kao Corp 精密部品用基板の製造方法
KR100539983B1 (ko) * 2003-05-15 2006-01-10 학교법인 한양학원 Cmp용 세리아 연마제 및 그 제조 방법
JP4718107B2 (ja) * 2003-05-20 2011-07-06 株式会社荏原製作所 基板保持装置及び研磨装置
JP2005038924A (ja) * 2003-07-16 2005-02-10 Sanyo Chem Ind Ltd Cmpプロセス用研磨液
US20050189322A1 (en) * 2004-02-27 2005-09-01 Lane Sarah J. Compositions and methods for chemical mechanical polishing silica and silicon nitride
JP2006041034A (ja) * 2004-07-23 2006-02-09 Hitachi Chem Co Ltd Cmp研磨剤及び基板の研磨方法
JP2006165142A (ja) * 2004-12-06 2006-06-22 Jsr Corp 化学機械研磨用水系分散体及び化学機械研磨方法
JP2006173411A (ja) * 2004-12-16 2006-06-29 Kao Corp 半導体基板用研磨液組成物
JP2006202968A (ja) * 2005-01-20 2006-08-03 Sharp Corp 半導体装置の製造方法
KR20070112453A (ko) * 2005-03-16 2007-11-26 아사히 가라스 가부시키가이샤 반도체 집적 회로 장치용 연마제, 연마 방법 및 반도체집적 회로 장치의 제조 방법
JP2006278522A (ja) * 2005-03-28 2006-10-12 Seimi Chem Co Ltd 半導体集積回路装置用研磨剤、研磨方法および半導体集積回路装置の製造方法
JP2006339594A (ja) * 2005-06-06 2006-12-14 Seimi Chem Co Ltd 半導体用研磨剤
US20060278614A1 (en) * 2005-06-08 2006-12-14 Cabot Microelectronics Corporation Polishing composition and method for defect improvement by reduced particle stiction on copper surface
US7265055B2 (en) * 2005-10-26 2007-09-04 Cabot Microelectronics Corporation CMP of copper/ruthenium substrates

Also Published As

Publication number Publication date
TWI384059B (zh) 2013-02-01
EP2063461A4 (en) 2010-06-02
WO2008032681A1 (fr) 2008-03-20
JPWO2008032681A1 (ja) 2010-01-28
CN101517709A (zh) 2009-08-26
JP5157908B2 (ja) 2013-03-06
TW200900488A (en) 2009-01-01
KR101349983B1 (ko) 2014-01-13
CN101517709B (zh) 2011-05-25
EP2063461A1 (en) 2009-05-27
US20090181539A1 (en) 2009-07-16

Similar Documents

Publication Publication Date Title
KR101349983B1 (ko) 반도체 집적 회로 장치용 연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법
KR101194881B1 (ko) 절연막 연마용 cmp 연마제, 연마 방법, 상기 연마 방법으로 연마된 반도체 전자 부품
KR101029929B1 (ko) 산화규소용 연마제, 첨가액 및 연마 방법
US7695345B2 (en) Polishing compound for semiconductor integrated circuit device, polishing method and method for producing semiconductor integrated circuit device
US8030213B2 (en) Polishing compound for semiconductor integrated circuit device, polishing method and method for producing semiconductor integrated circuit device
WO2010052990A1 (ja) 研磨剤、研磨方法および半導体集積回路装置の製造方法
KR20120102792A (ko) Cmp용 연마액 및 이것을 사용한 연마 방법
US20090176373A1 (en) Polishing agent for semiconductor integrated circuit device, polishing method, and method for manufacturing semiconductor integrated circuit device
US20100015806A1 (en) Cmp polishing slurry, additive liquid for cmp polishing slurry, and substrate-polishing processes using the same
JP2010272733A (ja) 研磨剤及びこの研磨剤を用いた基板の研磨方法
JP2003158101A (ja) Cmp研磨剤及び製造方法
JP4878728B2 (ja) Cmp研磨剤および基板の研磨方法
JP2022010758A (ja) 研磨剤及び研磨方法
TW202344640A (zh) 用於矽氧化物、矽氮化物及多晶矽的選擇性及非選擇性cmp之基於氧化鈰的漿料組合物
JP2011233748A (ja) 基板の研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 6