KR20090047721A - 유기전계 발광소자용 어레이 기판 및 그 제조방법 - Google Patents

유기전계 발광소자용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20090047721A
KR20090047721A KR1020070113710A KR20070113710A KR20090047721A KR 20090047721 A KR20090047721 A KR 20090047721A KR 1020070113710 A KR1020070113710 A KR 1020070113710A KR 20070113710 A KR20070113710 A KR 20070113710A KR 20090047721 A KR20090047721 A KR 20090047721A
Authority
KR
South Korea
Prior art keywords
test pad
signal wire
signal
pad
light emitting
Prior art date
Application number
KR1020070113710A
Other languages
English (en)
Other versions
KR101307963B1 (ko
Inventor
김광호
오두환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070113710A priority Critical patent/KR101307963B1/ko
Publication of KR20090047721A publication Critical patent/KR20090047721A/ko
Application granted granted Critical
Publication of KR101307963B1 publication Critical patent/KR101307963B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/846Passivation; Containers; Encapsulations comprising getter material or desiccants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기전계 발광소자에 관한 것으로, 자세하게는 전부식 및 정전기로부터의 불량을 방지할 수 있는 유기전계 발광소자에 관한 것이다.
이를 위해, 본 발명에서는 기판 상의 온/오프 패드부에 대응된 신호 배선과 저항부와 검사 패드와 쇼팅 바에 있어서, 스크라이브 라인이 지나가는 검사 패드와 쇼팅 바 사이 구간에 대응된 신호 배선을 전식 및 부식에 강한 투명한 도전성 물질로 구성하고, 상기 검사 패드의 상측과 하측에 저항이 작은 물질과 큰 물질로 신호 배선을 각각 구성하는 것을 특징으로 한다.
전술한 구성은 커팅 공정 및 어레이 소자의 형성 과정에서 발생된 정전기가 온/오프 패드부로 유입되더라도, 검사 패드 하측에 비해 상측에 대응된 신호 배선이 저항이 작은 물질로 이루어지므로 저항이 작은 신호 배선을 타고 기판의 외부로 방출되는 구조를 갖는다.
따라서, 본 발명에서는 전식 및 부식과 정전기의 유입에 따른 불량을 동시에 해결할 수 있는 장점을 갖는다.

Description

유기전계 발광소자용 어레이 기판 및 그 제조방법{An array substrate of Organic Electroluminescent Display Device and the method for fabricating thereof}
본 발명은 유기전계 발광소자에 관한 것으로, 자세하게는 전부식 및 정전기로부터의 불량을 방지할 수 있는 유기전계 발광소자에 관한 것이다.
일반적으로 유기전계 발광소자는 전자 주입전극과 정공 주입전극으로부터 각각 전자와 정공을 발광층 내부로 주입시켜, 주입된 전자와 정공이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 소자이다.
이러한 원리로 인해 종래의 박막 액정표시소자와는 달리 별도의 광원을 필요로 하지 않기 때문에, 소자의 부피와 무게를 줄일 수 있는 장점을 갖는다.
이하, 첨부한 도면을 참조하여 종래의 유기전계 발광소자에 대해 설명하도록 한다.
도 1은 종래에 따른 유기전계 발광 소자용 어레이 기판을 나타낸 평면도이 다.
도시한 바와 같이, 유기전계 발광 소자용 어레이 기판(10)은 화상을 구현하는 표시 영역(AA)과 상기 표시 영역(AA)을 제외한 비표시 영역(NAA)으로 구분된다.
도면으로 상세히 제시하지는 않았지만, 상기 기판(10) 상의 표시 영역(AA)에는 스캔 신호 및 데이터 신호를 인가받는 게이트 및 데이터 배선(미도시)과, 상기 게이트 및 데이터 배선의 교차지점에 구성된 스위칭 트랜지스터(미도시)와, 상기 스위칭 트랜지스터에 연결된 구동 트랜지스터(미도시)와, 상기 구동 트랜지스터에 연결된 애노드 전극, 유기발광층 및 캐소드 전극(미도시)이 구성된다. 이러한 표시 영역(AA)에 대응하여 구성되는 모든 전극 및 배선을 포함하여 어레이 소자라 한다.
한편, 상기 기판(10) 상의 비표시 영역(NAA)에는 게이트 및 데이터 배선(미도시)에 스캔 신호와 데이터 신호를 각각 전달하는 게이트 및 데이터 패드부(20)가 구성되고, 상기 게이트 및 데이터 패드부(20)와 이격된 양측에는 설 점등 검사로 어레이 소자의 작동 여부를 파악하기 위한 온/오프 패드부(DA)가 위치한다.
도면으로 상세히 제시하지는 않았지만, 상기 게이트 및 데이터 패드부(20)는 표시 영역(AA)의 좌측과 상측에 각각 분리하여 설계할 수도 있다.
이때, 상기 온/오프 패드부(DA)에 대응된 검사 패드(50)는 표시 영역(AA)에 대응된 게이트 및 데이터 배선(미도시)에서 각각 연장된 신호 배선(60)을 통해 전기적으로 연결된다.
도 2는 종래에 따른 유기전계 발광소자를 나타낸 평면도로, 이를 참조하여 상세히 설명하도록 한다.
도시한 바와 같이, 일반적으로 유기전계 발광소자는 대량 생산을 위한 목적으로 다수의 어레이 소자가 형성된 대형의 제 1 기판(10)과, 상기 제 1 기판(10)과 열경화성 수지로 이루어진 씰 패턴(미도시)에 의해 합착되는 대형의 제 2 기판(15)으로 이루어진다.
이러한 제 1 및 제 2 기판(10, 15)은 제 1 스크라이브 라인(scribe line: SL1)과 제 2 스크라이브 라인(SL2)을 따라 절단하여 개개의 구동 패널로 제작한 상태에서, 온/오프 패드부(DA)의 검사 패드(50)에 지그핀(미도시)을 접촉시켜 어레이 소자(미도시)의 작동 여부를 탐지하기 위한 셀 점등 검사를 진행하게 된다.
상기 온/오프 패드부(DA)는 어레이 소자의 작동 여부를 검사하기 위한 것으로, 셀 점등 검사가 완료되면 온/오프 패드부(DA)에 대응된 신호 배선(60)은 그라운딩 공정에 의해 절단된다.
이러한 온/오프 패드부(DA)는 어레이 소자(미도시)에서 연장된 신호 배선(60)과, 상기 신호 배선(60)에 연결된 검사 패드(50)와, 상기 검사 패드(50)의 상측으로 연장된 신호 배선(60)을 하나로 연결하는 쇼팅 바(80)를 더욱 포함한다.
도 3은 도 2의 A 부분을 확대한 도면으로, 이를 참조하여 상세히 설명하도록 한다.
도시한 바와 같이, 제 1 기판(10) 상의 온/오프 패드부(DA)에는 표시 영역(도 2의 AA)의 어레이 소자(미도시)에서 연장된 신호 배선(60)과, 상기 신호 배선(60)에 연결된 검사 패드(50)와, 상기 검사 패드(50) 상측으로 연장된 신호 배선(60)을 하나로 연결하는 쇼팅 바(80)가 위치한다.
상기 신호 배선(60)은 어레이 소자에서 연장되고 검사 패드(50) 하부에 위치하는 제 1 신호 배선(60a)과, 상기 검사 패드(50) 상부에서 쇼팅 바(80)에 의해 하나로 연결되는 제 2 신호 배선(60b)으로 세분화된다.
이때, 상기 제 1 및 제 2 신호 배선(60a, 60b)과 검사 패드(50)와 쇼팅 바(80)는 동일층에서 구리(Cu), 몰리브덴(Mo), 알루미늄(AL) 및 알루미늄 합금(AlNd)을 포함하는 도전성 금속 물질 그룹 중 선택된 하나로 구성되는 바, 표시 영역(도 2의 AA)에 대응된 게이트 배선 및 데이터 배선(미도시) 중 어느 한 배선에서 연장된 것이다.
상기 검사 패드(50)는 각각의 일부를 노출하는 다수의 검사 패드홀(DPH)이 구비되는 바, 이러한 검사 패드홀(DPH)은 셀 점등 검사 시 지그핀(미도시)이 콘택되는 부분이다.
그러나, 전술한 구성에서는 쇼팅 바(80) 하부에 대응된 제 1 스크라이브 라인(SL1)을 따라 커팅 공정을 진행할 경우, 제 2 신호 배선(60b)이 외부의 공기나 수분에 노출되어 전식(electrically induced corrosion) 또는 부식(corrosion)과 같은 불량이 발생되는 경우가 종종 발생하고 있다.
이때, 전술한 전식은 전기적으로 신호를 인가하여 패널을 구동할 때 산화/환원 반응에 의해 제 1 및 제 2 신호 배선(60a, 60b)이 부식되는 것을 말하며, 부식은 제 1 스크라이브 공정 후 외부로 노출된 제 2 신호 배선(60b)이 수분 및 공기에 의해 산화되는 것을 말한다.
이러한 전식 및 부식에 의해 피해를 입은 제 2 신호 배선(60b)은 시간의 경 과에 따라 검사 패드(50), 제 1 신호 배선(60a)을 타고 표시 영역(도 2의 AA)에 대응된 어레이 소자(미도시)에까지 영향을 미쳐 셀 점등 검사 시 점등 불량이 발생되는 문제를 유발한다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 전식 또는 부식에 의한 불량과 온/오프 패드부로 유입되는 정전기에 의한 피해를 방지하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자용 어레이 기판은 화상을 표현하는 표시 영역과, 온/오프 패드 영역을 포함하는 비표시 영역으로 구분된 기판과, 상기 기판 상의 온/오프 패드 영역에 대응하여 차례로 구성된 저항부, 검사 패드 및 쇼팅 바와, 상기 저항부를 사이에 두고 상측과 하측으로 분리된 제 1 및 제 2 신호 배선과, 상기 검사 패드의 상측으로 연장 구성된 제 3 신호 배선과, 상기 제 3 신호 배선과 상기 쇼팅 바의 사이 구간에 위치하며, 상기 제 3 신호 배선에 연결되어 스크라이브 라인이 지나가는 부분에 대응 구성된 제 4 신호 배선을 포함하는 신호 배선과, 상기 검사 패드의 하측과 상기 제 2 신호 배선 사이 구간에 대응된 투명 연결패턴을 포함하는 것을 특징으로 한다.
이때, 상기 투명 연결패턴은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구성되고, 상기 제 1, 제 2, 제 3 신호 배선은 구리, 몰리브덴, 알루미늄 및 알루미늄 합금을 포함하는 도전성 물질 그룹 중 선택된 하나로 구성된다.
상기 제 4 신호 배선은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구성된다.
또한, 상기 저항부는 다결정 실리콘으로 이루어진 단일층, 또는 순수 비정질 실리콘과 불순물을 포함하는 비정질 실리콘이 적층된 이중층으로 이루어진 반도체 패턴과, 상기 반도체 패턴의 일부를 각각 노출하는 제 1 및 제 2 콘택홀을 포함한다.
상기 반도체 패턴은 상기 제 1 및 제 2 콘택홀을 통해 상기 제 1 및 제 2 신호 배선을 연결한다. 상기 투명 연결패턴은 상기 검사 패드의 일부와 상기 제 2 신호 배선의 일부를 각각 노출하는 제 3 및 제 4 콘택홀을 통해 상기 검사 패드와 제 2 신호 배선을 전기적으로 연결한다.
이때, 상기 제 3 및 제 4 신호 배선은 상기 제 3 신호 배선의 일부를 노출하는 제 5 콘택홀을 통해 서로 연결되며, 상기 검사 패드는 각각의 일부를 노출하는 다수의 검사 패드홀을 더욱 포함한다.
전술한 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자용 어레이 기판의 제조 방법은 기판을 준비하는 단계와, 상기 기판 상의 온/오프 패드 영역의 일측에 대응된 저항부에 반도체 패턴을 형성하는 단계와, 상기 반도체 패턴이 형성 된 기판 상에 상기 반도체 패턴의 일부를 각각 노출하는 제 1 및 제 2 콘택홀을 포함하는 보호막을 형성하는 단계와, 상기 보호막 상에 상기 반도체 패턴과 연결된 제 1 및 제 2 신호 배선과, 상기 2 신호 배선과 이격된 검사 패드와, 상기 검사 패드의 상측으로 연장된 제 3 신호 배선을 각각 형성하는 단계와;
상기 제 1 내지 제 3 신호 배선과 검사 패드가 형성된 기판 상에 상기 제 2 신호 배선과 검사 패드와 제 3 신호 배선 각각의 일부를 노출하는 제 3, 제 4, 제 5 콘택홀과 다수의 검사 패드홀을 포함하는 게이트 절연막과 층간 절연막을 형성하는 단계와, 상기 게이트 절연막과 층간 절연막 상에 상기 제 3 및 제 4 콘택홀을 통해 상기 제 2 신호 배선과 검사 패드를 연결하는 투명 연결패턴과, 상기 제 5 콘택홀을 통해 상기 제 3 신호 배선과 연결된 제 4 신호 배선과, 상기 제 4 신호 배선에서 연장된 쇼팅 바를 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 반도체 패턴은 다결정 실리콘으로 이루어진 단일층, 또는 순수 비정질 실리콘과 불순물을 포함하는 비정질 실리콘이 차례로 적층된 이중층으로 형성된다.
상기 제 1 내지 제 3 신호 배선과 검사 패드는 구리, 몰리브덴, 알루미늄 및 알루미늄 합금을 포함하는 도전성 물질 그룹 중 선택된 하나로 형성되고, 상기 투명 연결패턴, 제 4 신호 배선 및 쇼팅 바는 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 도전성 물질 그룹 중 선택된 하나로 형성된다.
이때, 상기 다수의 검사 패드홀은 셀 점등 검사 시 지그핀이 콘택되는 부분인 것을 특징으로 한다.
본 발명에서는 첫째, 검사 패드 상측과 하측에 저항이 큰 물질과 작은 물질을 각각 신호 배선을 설계하는 것을 통해 온/오프 패드부로 유입되는 정전기를 기판의 외부로 방출할 수 있는 장점이 있다.
둘째, 스크라이브 라인에 대응된 신호 배선을 투명 도전성 물질로 구성하는 것을 통해 전식 및 부식을 방지할 수 있다.
이에 대한 해결책으로, 제 1 스크라이브 라인에 대응된 제 2 신호 배선(도 3의 60b)을 전식 및 부식에 강한 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명 도전성 물질로 구성하는 방법이 제시되고 있는 바, 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도 4는 전식 및 부식을 방지할 수 있는 유기전계 발광 소자를 나타낸 평면도로, 도 3의 구성을 일부 변형한 것이다. 또한, 도 5는 도 4의 Ⅴ-Ⅴ선을 따라 절단하여 나타낸 단면도로, 도 3과 동일한 명칭에 대해서는 도면 번호에 100을 더하여 표시하였다.
도 4와 도 5에 도시한 바와 같이, 기판(110) 상에는 온/오프 패드부(DA)에 대응하여 표시 영역(도 2의 AA)의 어레이 소자(미도시)에서 연장된 신호 배선(160)과 검사 패드(150)와 쇼팅 바(180)가 차례로 위치한다.
이때, 상기 신호 배선(160)은 어레이 소자(미도시)에서 연장되어 검사 패드(150)에 연결된 제 1 신호 배선(160a)과, 상기 검사 패드(150)의 일부를 노출하는 제 1 콘택홀(CH1)을 통해 검사 패드(150)에 연결된 제 2 신호 배선(160b)으로 세분화되며, 상기 제 2 신호 배선(160b)은 이와 동일 패턴으로 연장된 쇼팅 바(180)에 연결된다.
여기서, 상기 제 1 신호 배선(160a)과 검사 패드(150)는 구리(Cu), 몰리브덴(Mo), 알루미늄(Al) 및 알루미늄 합금(AlNd)으로 구성되고, 상기 제 2 신호 배선(160b)과 쇼팅 바(180)는 전식 및 부식에 잘 견디는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 물질로 구성된다.
또한, 상기 검사 패드(150)는 각각의 일부를 노출하는 다수의 검사 패드홀(DPH)이 구비되는 바, 이러한 검사 패드홀(DPH)은 셀 점등 검사 시 지그핀(미도시)이 콘택되는 부분이다.
전술한 구성은 제 1 스크라이브 라인(SL1)에 대응된 제 2 신호 배선(160b)을 전식 및 부식에 잘 견디는 투명한 도전성 물질로 구성함으로써, 제 1 스크라이브 라인(SL1)을 따라 절단하는 스크라이브 공정 시 제 2 신호 배선(160b)이 수분 및 공기에 노출되더라도 산화 반응이 일어나지 않으므로 전식 및 부식의 발생을 방지할 수 장점이 있다.
그러나, 전술한 투명한 도전성 물질은 저항이 크다는 문제로, 스크라이브 공정 시 또는 어레이 소자를 형성하는 과정에서 정전기가 발생할 경우, 온/오프 패드부로 유입된 정전기가 제 2 신호 배선을 통해 기판 외부로 빠져나가는 것이 아니 라, 상기 제 2 신호 배선 보다 저항이 작은 제 1 신호 배선으로 유입되어 결국에는 제 1 신호 배선에 연결된 어레이 소자를 파괴하는 결과를 초래한다.
--- 실시예 ---
본 발명에서는 전식 및 부식을 방지하면서, 온/오프 패드부로 유입되는 정전기가 기판의 외부로 빠져 나갈 수 있도록 신호 배선을 설계하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 유기전계 발광소자에 대해 설명하도록 한다.
도 6은 본 발명에 따른 유기전계 발광소자를 나타낸 평면도이다.
도시한 바와 같이, 일반적으로 유기전계 발광소자는 대량 생산을 위한 목적으로 다수의 어레이 소자가 형성된 대형의 제 1 기판(210)과, 상기 제 1 기판(210)과 열경화성 수지로 이루어진 씰 패턴(미도시)에 의해 합착되는 대형의 제 2 기판(215)으로 이루어진다.
이러한 제 1 및 제 2 기판(210, 215)은 제 1 스크라이브 라인(SL1)과 제 2 스크라이브 라인(미도시)을 따라 절단하여 구동 패널을 형성하고, 구동 패널이 완성되면 검사 패드(250)에 지그핀(미도시)을 콘택시켜 셀 점등 검사를 진행하게 된다.
상기 신호 배선(260)은 검사 패드(250)와 전기적으로 연결되어 있는 바, 상기 신호 배선(260)은 셀 점등 검사를 진행하기 위해 표시 영역(AA)에 대응된 어레 이 소자(미도시), 특히 게이트 배선 또는 데이터 배선(미도시)에 검사 신호를 인가할 수 있도록 게이트 및 데이터 배선(미도시)에서 각각 연장 설계한 배선이다.
이때, 상기 온/오프 패드부(DA)에는 신호 배선(260)과, 상기 신호 배선(260)에 연결된 검사 패드(250)와, 상기 검사 패드(250)의 상측으로 연장된 신호 배선(260)을 하나로 연결하는 쇼팅 바(280)가 구성되고, 상기 검사 패드(250)의 하부에는 저항부(RA)가 위치한다.
도 7은 도 6의 B 부분을 확대한 도면으로, 이를 참조하여 상세히 설명하도록 한다.
이하, 본 발명에서는 코플라나 구조를 일 예로 설명하고 있으나, 게이트 전극이 최하부에 위치하는 바텀 게이트 방식 또는 게이트 전극이 최 상부에 위치하는 탑 게이트 방식 등 다양한 구조에 적용할 수 있다.
도 7에 도시한 바와 같이, 기판(210) 상의 온/오프 패드부(DA)에 대응하여 표시 영역(도 6의 AA)의 어레이 소자(미도시)에서 연장된 신호 배선(260)과 저항부(RA)와 검사 패드(250)와 쇼팅 바(280)가 차례로 구성된다.
상기 신호 배선(260)은 저항부(RA)를 사이에 두고 상측과 하측으로 분리된 제 1 및 제 2 신호 배선(260a, 260b)과, 상기 검사 패드(250)의 상측으로 연장된 제 3 신호 배선(260c)과, 상기 제 3 신호 배선(260c)과 연결된 제 4 신호 배선(260d)을 포함한다.
이때, 상기 저항부(RA)는 과도한 정전기가 발생될 경우 단선되도록 유도한 것으로 표시 영역(도 6의 AA)으로 정전기가 유입되는 것을 사전에 방지하는 기능을 한다.
이러한 저항부(RA)에는 다결정 실리콘(poly-silicon)으로 이루어진 단일층, 또는 순수 비정질 실리콘(a-Si:H)과 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)이 차례로 적층된 이중층으로 구성된 반도체층(미도시)과 동일층 동일 물질로 구성된 반도체 패턴(272)과, 상기 반도체 패턴(272)의 일부를 각각 노출하는 제 1 및 제 2 콘택홀(CH1, CH2)이 위치하는 바, 이러한 반도체 패턴(272)은 제 1 및 제 2 콘택홀(CH1, CH2)을 통해 제 1 및 제 2 신호 배선(260a, 260b)을 연결하게 된다.
또한, 상기 제 2 신호 배선(260b)과 검사 패드(250)의 이격된 사이 구간에 위치하는 투명 연결패턴(262)은 제 2 신호 배선(260b)과 검사 패드(250) 각각의 일부를 노출하는 제 3 및 제 4 콘택홀(CH3, CH4)을 통해 제 2 신호 배선(260b)과 검사 패드(250)를 전기적으로 연결시키는 역할을 한다.
상기 검사 패드(250)의 상측으로 연장된 제 3 신호 배선(260c)은 이의 일부를 노출하는 제 5 콘택홀(CH5)을 통해 제 4 신호 배선(260d)과 연결된다. 이때, 상기 제 4 신호 배선(260d)과 동일 패턴으로 연장된 쇼팅 바(280)는 신호 배선(260)을 모두 연결하는 역할을 한다.
이때, 상기 제 1 내지 제 3 신호 배선(260a, 260b, 260c)과 검사 패드(250)를 저항이 작은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al) 및 알루미늄 합금(AlNd)으로 구성한 상태에서, 상기 투명 연결패턴(262)과 제 4 신호 배선(260d)은 전술한 구리, 몰리브덴, 알루미늄 및 알루미늄 합금 보다 저항이 크며 전식 및 부식에 잘 견디는 인듐-틴-옥사이드(ITO) 또는 인듐-징크 옥사이드(IZO)와 같은 투명한 도전 성 물질 그룹 중 선택된 하나로 구성하는 것을 특징으로 한다.
즉, 전술한 구성은 제 1 스크라이브 라인(SL1)이 지나가는 부분에 대응하여 투명한 도전성 물질로 제 4 신호 배선(260d)이 구성되고, 상기 검사 패드(250) 상측으로 연장된 제 3 신호 배선(260)은 상기 검사 패드(250)와 제 2 신호 배선(260b)을 연결하는 투명 연결패턴(262) 보다 저항이 작은 물질로 이루어진다.
이와 같은 구성은 스크라이브 공정 또는 어레이 소자를 형성하는 과정에서 발생된 정전기가 온/오프 패드부(DA)로 유입되더라도, 검사 패드(250) 하측에는 저항이 큰 물질로 이루어진 투명 연결패턴(262)이 위치하므로 온/오프 패드부(DA)로 유입된 정전기는 저항이 작은 제 3 신호 배선(260c)을 타고 기판(210)의 외부로 방출될 수 있는 장점이 있다.
즉, 본 발명에서는 전식 및 부식을 방지할 수 있도록 제 4 신호 배선(260d)을 투명한 도전성 물질로 구성하고, 온/오프 패드부(DA)로 유입되는 정전기 및 스크라이브 공정 시 발생하는 정전기를 제 3 신호 배선(260c)의 저항 보다 큰 투명한 도전성 물질로 투명 연결패턴(262)을 구성하여, 온/오프 패드부(DA)로 유입된 정전기가 저항이 작은 제 3 신호 배선(260c)을 타고 기판(210)의 외부로 방출되도록 설계한 것을 특징으로 한다.
따라서, 본 발명에서는 전식 및 부식과 정전기에 의한 피해를 동시에 방지할 수 있는 장점이 있다.
이하, 본 발명에 따른 유기전계 발광소자의 제조방법을 통해 상세히 설명하도록 한다.
도 8a 내지 도 8d는 도 7의 Ⅷ-Ⅷ선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도로, 온/오프 패드부에 대응된 부분을 중점적으로 나타내고 있으며 표시 영역에 형성되는 어레이 소자에 대해서는 간략하게 설명하도록 한다.
도 8a에 도시한 바와 같이, 기판(210) 상에 다결정 실리콘으로 이루어진 다결정 실리콘층(미도시)을 형성하고 이를 패턴하여, 온/오프 패드 영역(DA)의 일 측에 대응하여 반도체 패턴(272)을 형성한다. 이때, 표시 영역(도 6의 AA)에는 반도체층(미도시)이 형성된다.
도면으로 제시하지는 않았지만, 상기 반도체 패턴(272)과 반도체층(미도시)은 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(미도시)과, 불순물 비정질 실리콘층(n+ a-Si:H)으로 이루어진 오믹 콘택층(미도시)을 적층한 구조로 형성할 수 있다.
다음으로, 상기 반도체 패턴(272)이 형성된 기판(210) 상에 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기 절연물질 그룹 중 선택된 하나로 보호막(245)을 형성한다.
연속하여, 상기 반도체 패턴(272)의 양측에 대응된 보호막(245)을 패턴하여, 반도체 패턴(272)의 일부를 각각 노출하는 제 1 및 제 2 콘택홀(CH1, CH2)을 형성한다. 이때, 표시 영역(도 6의 AA)에 대응된 반도체층(미도시)에는 소스 및 드레인 홀(미도시)이 형성된다.
도 8b에 도시한 바와 같이, 제 1 및 제 2 콘택홀(CH1, CH2)을 포함하는 보호 막(245) 상에 구리(Cu), 몰리브덴(Mo), 알루미늄(Al) 및 알루미늄 합금(AlNd)을 포함하는 도전성 물질 그룹 중 선택된 하나로 소스 및 드레인 금속층(미도시)을 형성하고 이를 패턴하여, 온/오프 패드 영역(DA)에 대응하여 표시 영역(도 6의 AA)의 데이터 배선(미도시)에서 연장된 제 1 신호 배선(260a)과, 상기 제 1 신호 배선(260a)에 연결된 제 2 신호 배선(260b)과, 상기 제 2 신호 배선(260b)과 이격된 검사 패드(250)와, 상기 검사 패드(250)에서 연장된 제 3 신호 배선(260c)을 각각 형성한다.
이때, 상기 반도체 패턴(272)은 제 1 및 제 2 콘택홀(CH1, CH2)을 통해 제 1 및 제 2 신호 배선(260a, 260b)을 연결하게 된다. 상기 반도체 패턴(272)과 제 1 및 제 2 콘택홀(CH1, CH2)을 포함하여 저항부(RA)를 이룬다.
상기 저항부(RA)는 과도한 정전기가 발생될 경우 단선되도록 유도한 것으로 표시 영역(도 2의 AA)으로 정전기가 유입되는 것을 사전에 방지하는 기능을 한다.
또한, 도면으로 제시하지는 않았지만, 표시 영역(도 6의 AA)에는 일 방향으로 데이터 배선과, 상기 데이터 배선에서 연장되고 반도체층의 소스 홀을 통해 반도체층과 접촉된 소스 전극과, 드레인 홀을 통해 반도체층과 접촉된 드레인 전극이 각각 형성된다.
도 8c에 도시한 바와 같이, 상기 제 1, 제 2, 제 3 신호 배선(260a, 260b, 260c)과 검사 패드(250)가 형성된 기판(210) 상부 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나, 또는 아크릴계 수 지와 벤조사이클로부텐(benzocyclobutene: BCB)을 포함하는 유기절연물질 그룹 중 선택된 하나로 게이트 절연막(255)을 형성한다.
또한, 도면으로 제시하지는 않았지만, 상기 게이트 절연막(255) 상에는 데이터 배선(미도시)과 수직 교차하는 방향으로 게이트 배선(미도시)과, 상기 게이트 배선에서 연장된 게이트 전극(미도시)이 형성된다.
다음으로, 상기 게이트 전극 및 배선(미도시)이 형성된 기판(210) 상에 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 층간 절연막(256)을 형성하고 나서, 상기 제 2 신호 배선(260b)의 일부와 검사 패드(250)의 일 끝단에 대응된 부분과 제 3 신호 배선(260c)의 일부에 대응된 층간 절연막(256)과 게이트 절연막(255)을 패턴하여, 상기 제 2 신호 배선(260a)과 검사 패드(250)와 제 3 신호 배선(260c)의 일부를 노출하는 제 3, 제 4, 제 5 콘택홀(CH3, CH4, CH5)을 각각 형성한다.
이와 동시에, 상기 검사 패드(250)의 중앙부에 대응된 층간 절연막(256)과 게이트 절연막(255)을 패턴하여, 검사 패드(250)의 일부를 노출하는 다수의 검사 패드홀(DPH)을 형성한다. 이때, 상기 검사 패드홀(DPH)은 셀 점등 검사 시 지그핀(미도시)이 콘택되는 부분이다.
도 8d에 도시한 바와 같이, 제 3 내지 제 5 콘택홀(CH3, CH4, CH5) 및 다수의 검사 패드홀(DPH)이 형성된 기판(210) 상에 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 금속 그룹 중 선택된 하나로 투명 금속 층(미도시)을 형성하고 이를 패턴하여, 제 3 및 제 4 콘택홀(CH3, CH4)을 통해 제 2 및 제 3 신호 배선(260b, 260c)을 연결하는 투명 연결패턴(262)과, 상기 제 5 콘택홀(CH5)을 통해 제 3 신호 배선(260c)에 연결된 제 4 신호 배선(260d)과, 상기 제 4 신호 배선(260d)에서 연장된 쇼팅 바(280)를 각각 형성한다.
본 발명에서는 제 1 내지 제 3 신호 배선(260a, 260b, 260c)과 검사 패드(250)는 저항이 작은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al) 및 알루미늄 합금(AlNd)으로 구성하고, 투명 연결패턴(262)과 제 4 신호 배선(260d)은 저항이 크고, 전식 및 부식에 잘 견디는 인듐-틴-옥사이드(ITO) 또는 인듐-징크 옥사이드(IZO)와 같은 물질 그룹 중 선택된 하나로 형성하는 것을 특징으로 한다.
즉, 본 발명에서는 커팅 공정 시 제 4 신호 배선(260d)을 통해 전식 및 부식에 의한 피해를 방지할 수 있고, 온/오프 패드부(DA)로 유입되는 정전기 및 커팅 공정 시 발생된 정전기가 제 3 신호 배선(260c)의 저항 보다 큰 투명 연결패턴(262)에 의해 제 3 신호 배선(260c)을 타고 기판(210)의 외부로 방출될 수 있는 장점을 갖는다.
따라서, 본 발명에서는 전식 및 부식과 정전기에 의한 피해를 동시에 방지할 수 있는 장점이 있다.
이상으로, 본 발명에 따른 유기전계 발광소자용 어레이 기판, 특히 온/오프 패드부에 대응된 어레이 소자를 형성할 수 있다.
지금까지, 본 발명에서는 제 1 내지 제 3 신호 배선과 검사 패드가 데이터 배선과 동일층 동일 물질로 형성된 것을 일 예로 나타내고 있으나, 이에 한정되는 것은 아니며 게이트 배선 또는, 게이트 배선 및 데이터 배선이 복합적으로 설계되는 경우 등 다양하게 적용할 수 있다는 것은 당업자에게 있어 자명한 사실일 것이다.
따라서, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 사상 및 정신을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다는 것은 주지의 사실일 것이다.
도 1은 종래에 따른 유기전계 발광 소자용 어레이 기판을 나타낸 평면도.
도 2는 종래에 따른 유기전계 발광소자를 나타낸 평면도.
도 3은 도 2의 A 부분을 확대한 도면.
도 4는 전식 및 부식을 방지할 수 있는 유기전계 발광 소자를 나타낸 평면도.
도 5는 도 4의 Ⅴ-Ⅴ선을 따라 절단하여 나타낸 단면도.
도 6은 본 발명에 따른 유기전계 발광소자를 나타낸 평면도.
도 7은 도 6의 B 부분을 확대한 도면.
도 8a 내지 도 8d는 도 7의 Ⅷ-Ⅷ선을 따라 절단하여 공정 순서에 따라 나타낸 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명*
210 : 기판 250 : 검사 패드
260a 내지 260d : 제 1 내지 제 4 신호 배선 260 : 신호 배선
262 : 투명 연결패턴 272 : 반도체 패턴
280 : 쇼팅 바 DPH : 검사 패드홀
CH1 내지 CH5 : 제 1 내지 제 5 콘택홀 RA : 저항부
SL1 : 제 1 스크라이브 라인

Claims (14)

  1. 화상을 표현하는 표시 영역과, 온/오프 패드 영역을 포함하는 비표시 영역으로 구분된 기판에 있어서,
    상기 온/오프 패드 영역에 대응하여 차례로 구성된 저항부, 검사 패드 및 쇼팅 바와;
    상기 저항부를 사이에 두고 상측과 하측으로 분리된 제 1 및 제 2 신호 배선과, 상기 검사 패드의 상측으로 연장 구성된 제 3 신호 배선과, 상기 제 3 신호 배선과 상기 쇼팅 바의 사이 구간에 위치하며, 상기 제 3 신호 배선에 연결되어 스크라이브 라인이 지나가는 부분에 대응 구성된 제 4 신호 배선을 포함하는 신호 배선과;
    상기 검사 패드의 하측과 상기 제 2 신호 배선 사이 구간에 대응된 투명 연결패턴
    을 포함하는 유기전계 발광소자용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 투명 연결패턴은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
  3. 제 1 항에 있어서,
    상기 제 1, 제 2, 제 3 신호 배선은 구리, 몰리브덴, 알루미늄 및 알루미늄 합금을 포함하는 도전성 물질 그룹 중 선택된 하나로 구성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
  4. 제 1 항에 있어서,
    상기 제 4 신호 배선은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
  5. 제 1 항에 있어서,
    상기 저항부는 다결정 실리콘으로 이루어진 단일층, 또는 순수 비정질 실리콘과 불순물을 포함하는 비정질 실리콘이 적층된 이중층으로 이루어진 반도체 패턴과, 상기 반도체 패턴의 일부를 각각 노출하는 제 1 및 제 2 콘택홀을 포함하는 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
  6. 제 5 항에 있어서,
    상기 반도체 패턴은 상기 제 1 및 제 2 콘택홀을 통해 상기 제 1 및 제 2 신호 배선을 연결하는 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
  7. 제 1 항에 있어서,
    상기 투명 연결패턴은 상기 검사 패드의 일부와 상기 제 2 신호 배선의 일부를 각각 노출하는 제 3 및 제 4 콘택홀을 통해 상기 검사 패드와 제 2 신호 배선을 전기적으로 연결하는 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
  8. 제 1 항에 있어서,
    상기 제 3 및 제 4 신호 배선은 상기 제 3 신호 배선의 일부를 노출하는 제 5 콘택홀을 통해 서로 연결된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
  9. 제 1 항에 있어서,
    상기 검사 패드는 각각의 일부를 노출하는 다수의 검사 패드홀을 더욱 포함 하는 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
  10. 기판을 준비하는 단계와;
    상기 기판 상의 온/오프 패드 영역의 일측에 대응된 저항부에 반도체 패턴을 형성하는 단계와;
    상기 반도체 패턴이 형성된 기판 상에 상기 반도체 패턴의 일부를 각각 노출하는 제 1 및 제 2 콘택홀을 포함하는 보호막을 형성하는 단계와;
    상기 보호막 상에 상기 반도체 패턴과 연결된 제 1 및 제 2 신호 배선과, 상기 2 신호 배선과 이격된 검사 패드와, 상기 검사 패드의 상측으로 연장된 제 3 신호 배선을 각각 형성하는 단계와;
    상기 제 1 내지 제 3 신호 배선과 검사 패드가 형성된 기판 상에 상기 제 2 신호 배선과 검사 패드와 제 3 신호 배선 각각의 일부를 노출하는 제 3, 제 4, 제 5 콘택홀과 다수의 검사 패드홀을 포함하는 게이트 절연막과 층간 절연막을 형성하는 단계와;
    상기 게이트 절연막과 층간 절연막 상에 상기 제 3 및 제 4 콘택홀을 통해 상기 제 2 신호 배선과 검사 패드를 연결하는 투명 연결패턴과, 상기 제 5 콘택홀을 통해 상기 제 3 신호 배선과 연결된 제 4 신호 배선과, 상기 제 4 신호 배선에서 연장된 쇼팅 바를 형성하는 단계
    를 포함하는 유기전계 발광소자용 어레이 기판의 제조방법.
  11. 제 10 항에 있어서,
    상기 반도체 패턴은 다결정 실리콘으로 이루어진 단일층, 또는 순수 비정질 실리콘과 불순물을 포함하는 비정질 실리콘이 차례로 적층된 이중층으로 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판의 제조방법.
  12. 제 10 항에 있어서,
    상기 제 1 내지 제 3 신호 배선과 검사 패드는 구리, 몰리브덴, 알루미늄 및 알루미늄 합금을 포함하는 도전성 물질 그룹 중 선택된 하나로 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판의 제조방법.
  13. 제 10 항에 있어서,
    상기 투명 연결패턴, 제 4 신호 배선 및 쇼팅 바는 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 도전성 물질 그룹 중 선택된 하나로 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판의 제조방법.
  14. 제 10 항에 있어서,
    상기 다수의 검사 패드홀은 셀 점등 검사 시 지그핀이 콘택되는 부분인 것을 특징으로 하는 유기전계 발광소자용 어레이 기판의 제조방법.
KR1020070113710A 2007-11-08 2007-11-08 유기전계 발광소자용 어레이 기판 및 그 제조방법 KR101307963B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070113710A KR101307963B1 (ko) 2007-11-08 2007-11-08 유기전계 발광소자용 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113710A KR101307963B1 (ko) 2007-11-08 2007-11-08 유기전계 발광소자용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090047721A true KR20090047721A (ko) 2009-05-13
KR101307963B1 KR101307963B1 (ko) 2013-09-12

Family

ID=40857037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113710A KR101307963B1 (ko) 2007-11-08 2007-11-08 유기전계 발광소자용 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101307963B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384078B2 (en) 2009-11-27 2013-02-26 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR20140102913A (ko) * 2013-02-15 2014-08-25 삼성디스플레이 주식회사 표시기판 및 그 제조방법
KR20150074383A (ko) * 2013-12-24 2015-07-02 엘지디스플레이 주식회사 점등 패드부 및 이를 포함하는 유기발광표시장치
KR20170080225A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 부식이 방지된 표시소자
KR20180138251A (ko) * 2017-06-19 2018-12-31 삼성디스플레이 주식회사 표시 장치
KR20200039271A (ko) * 2018-10-05 2020-04-16 엘지디스플레이 주식회사 표시장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102324614B1 (ko) * 2014-05-07 2021-11-12 엘지디스플레이 주식회사 표시장치
KR20200061443A (ko) 2018-11-23 2020-06-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658525B1 (ko) * 2000-06-05 2006-12-15 엘지.필립스 엘시디 주식회사 테스트용 검사 패드 및 이를 이용한 저항차 보상방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384078B2 (en) 2009-11-27 2013-02-26 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR20140102913A (ko) * 2013-02-15 2014-08-25 삼성디스플레이 주식회사 표시기판 및 그 제조방법
KR20150074383A (ko) * 2013-12-24 2015-07-02 엘지디스플레이 주식회사 점등 패드부 및 이를 포함하는 유기발광표시장치
KR20170080225A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 부식이 방지된 표시소자
KR20180138251A (ko) * 2017-06-19 2018-12-31 삼성디스플레이 주식회사 표시 장치
KR20200039271A (ko) * 2018-10-05 2020-04-16 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
KR101307963B1 (ko) 2013-09-12

Similar Documents

Publication Publication Date Title
KR101307963B1 (ko) 유기전계 발광소자용 어레이 기판 및 그 제조방법
KR100796749B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
CN109087922B (zh) 阵列基板及其制作方法、显示面板
US9761644B2 (en) Organic electroluminescent device and repairing method thereof
US10249700B2 (en) OLED array substrate, display apparatus and method for repairing dark spot thereon
KR101433109B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100603836B1 (ko) 유기전계발광 소자 및 그의 제조방법
US7915070B2 (en) Method for fabricating organic light emitting display device
US7767490B2 (en) Organic light emitting device and method of fabricating the same
KR20140148203A (ko) 유기 발광 표시 장치
JP5028443B2 (ja) 有機電界発光表示装置
KR101232549B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
CN102934154B (zh) 显示面板及其制造方法
KR101177580B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
US7060195B2 (en) Method for forming a liquid crystal display panel
KR20070017625A (ko) 액정 표시 장치와 이의 제조방법
KR100769825B1 (ko) 유기 전계 발광 표시 장치 및 그의 제조 방법
KR102682193B1 (ko) 어레이 기판 및 이를 포함하는 표시장치
KR20080083414A (ko) 검사패턴을 포함하는 유기전계 발광 다이오드 모기판 및그의 제조방법
CN106549019B (zh) 半导体器件及其制造方法
KR100596467B1 (ko) 유기전계 발광소자와 그 제조방법
KR20160082738A (ko) 유기발광 표시장치
KR20190080611A (ko) 표시 장치
KR20210083944A (ko) 유기 발광 표시 장치
KR20220082366A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7