KR20140102913A - 표시기판 및 그 제조방법 - Google Patents

표시기판 및 그 제조방법 Download PDF

Info

Publication number
KR20140102913A
KR20140102913A KR1020130016422A KR20130016422A KR20140102913A KR 20140102913 A KR20140102913 A KR 20140102913A KR 1020130016422 A KR1020130016422 A KR 1020130016422A KR 20130016422 A KR20130016422 A KR 20130016422A KR 20140102913 A KR20140102913 A KR 20140102913A
Authority
KR
South Korea
Prior art keywords
electrode
layer
region
deposition
substrate
Prior art date
Application number
KR1020130016422A
Other languages
English (en)
Other versions
KR102023896B1 (ko
Inventor
김성민
최준호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130016422A priority Critical patent/KR102023896B1/ko
Priority to US14/017,028 priority patent/US9099413B2/en
Priority to TW102145740A priority patent/TWI584451B/zh
Priority to CN201310700625.4A priority patent/CN103996690B/zh
Publication of KR20140102913A publication Critical patent/KR20140102913A/ko
Priority to US14/750,728 priority patent/US9287503B2/en
Application granted granted Critical
Publication of KR102023896B1 publication Critical patent/KR102023896B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시기판 및 그 제조방법이 제공된다. 표시기판은 액티브영역 및 비액티브영역이 정의된 기판, 상기 기판의 액티브영역 상에 위치하는 유기발광소자부, 상기 기판의 비액티브영역 상에 위치하는 투과도 측정 패턴부 를 포함하고, 상기 투과도 측정 패턴부는, 상기 기판 상에 위치하는 증착보조층 패턴을 포함할 수 있다.

Description

표시기판 및 그 제조방법{DISPLAY SUBSTRATE ANDMETHOD OF MANUFACTURING THE SAME}
본 발명은 표시기판 및 그 제조방법에 관한 것이다.
현재 디스플레이 기술 발전에 따라 TV 및 모니터와 같은 가정용 표시 장치뿐만 아니라, 노트북, 핸드폰 및 PMP 등의 휴대용 기기에 표시 장치가 널리 사용되고 있으며, 경량화 및 박형화 추세에 따라 액정표시장치 또는 유기발광 표시장치 등이 각광받고 있다.
유기발광 표시장치는 양극과 음극 및 상기 두 전극 사이에 위치하는 유기 발광층에 전압을 인가함으로써, 전자와 정공이 유기 발광층 내에서 재결합하여 빛을 발광하는 자체 발광형의 디스플레이 장치이다.
최근 상술한 유기발광 표시장치를 이용하여 대형 디스플레이를 구현하기 위한 다양한 연구가 진행되고 있다. 그러나, 상술한 대형 디스플레이를 구현하기 위해서는 모든 화소를 덮는 전극의 배선저항이 커지는 문제점 및 이에 따라 전압강하가 발생하여 휘도가 불균일해지는 문제점, 소비전력이 증가하는 문제점이 존재하였다.
상술한 문제점을 해결하기 위하여 전극의 전압강하를 방지하기 위한 보조전극을 형성하는 방법이 제안되었다. 그러나, 보조전극 형성과정에서 유기발광 표시장치의 유기막 또는 전극이 손상되는 문제점이 존재하였다.
본 발명이 해결하고자 하는 과제는, 보조전극을 형성함으로써 전압강하 발생을 방지할 수 있는 표시기판 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 보조전극 형성과정에서 유기막 또는 전극의 손상발생을 방지할 수 있는 표시기판 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 보조전극 형성 후 투과도를 측정함으로써, 투과도 감소 불량을 사전에 감지할 수 있는 표시기판 및 그 제조방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시기판은, 액티브영역 및 비액티브영역이 정의된 기판, 상기 기판의 액티브영역 상에 위치하는 유기발광소자부, 상기 기판의 비액티브영역 상에 위치하는 투과도 측정 패턴부를 포함하고, 상기 투과도 측정 패턴부는, 상기 기판 상에 위치하는 증착보조층 패턴을 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시기판 제조방법은, 액티브영역 및 비액티브영역이 정의된 기판의 액티브 영역 상에 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터와 전기적으로 연결되고 제1전극, 유기발광층 및 제2전극을 포함하는 유기발광소자를 형성하고, 상기 제2전극의 제1영역상에 증착보조층을 형성함과 동시에, 상기 기판의 액티브영역 상에 증착보조층 패턴을 형성하고, 상기 제1영역을 제외한 상기 제2전극의 제2영역 상부에 도전성 물질을 증착하여 상기 제2전극과 전기적으로 연결되는 도전층을 형성함과 동시에, 상기 증착보조층 패턴 상에 상기 도전성 물질을 증착하여 투과율 측정 패턴부를 형성하고, 상기 투과율 측정 패턴부의 투과율을 측정하여 불량유무를 판단하는 것을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
도전층을 형성함에 따라 제2전극에서 발생하는 전압강하 현상을 방지할 수 있다.
또한, 도전층 형성과정에서 발생 가능한 유기막의 손상 또는 제2전극의 손상을 방지할 수 있으며, 보다 간단한 공정으로 도전층을 형성할 수 있는 이점 및 이에 따른 공정효율성 향상효과를 갖는다.
아울러, 도전층 형성과정에서 발생 가능한 증착불량에 따른 불량발생을 보다 용이하고 신속하게 감지할 수 있는 이점을 갖는다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시기판의 단면을 도시한 것이다.
도 2는 본 발명의 일 실시예에 따른 표시기판의 평면을 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 표시기판에서 유기발광소자부 및 투과도 측정 패턴부의 단면을 도시한 것이다.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 표시기판의 제조방법을 순차적으로 도시한 공정예시도이다.
도 10은 도 7에 도시된 공정예시에서 사용되는 마스크의 평면을 개략적으로 도시한 것이다.
도 11은 본 발명의 다른 실시예에 따른 유기발광소자부의 평면을 도시한 것이다.
도 12는 본 발명의 다른 실시예에 따른 유기발광소자부 및 투과도 측정 패턴부의 단면을 도시한 것이다.
도 13은 본 발명의 또 다른 실시예에 따른 유기발광소자부의 평면을 도시한 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시기판의 단면을 도시한 것이고, 도 2는 본 발명의 일 실시예에 따른 표시기판의 평면을 도시한 것이다.
도 1을 참조하면, 본 발명의 표시기판(1)은, 기판(10), 기판(10) 상에 형성된 유기발광소자부(21) 및 투과율 측정 패턴부(23)를 포함할 수 있다.
기판(10)은 절연성 및 광투과성을 갖는 투명재질로 이루어질 수 있다. 기판(10)은 유리, 석영, 및 세라믹 등으로 이루어진 투명한 절연성 기판으로 형성되거나, 플라스틱 등으로 이루어진 투명한 플렉서블(flexible) 기판으로 형성될 수 있다.
기판(10)에는 액티브영역(A) 및 비액티브영역(E)이 정의될 수 있다. 액티브영역(A)은 유기발광소자부(21)가 위치하는 영역일 수 있으며, 비액티브영역(E)은 액티브영역(A)을 제외한 부분일 수 있다. 예컨대 비액티브영역(E)은 액티브영역(A)을 둘러싸는 기판(10)의 가장자리에 정의될 수 있다.
유기발광소자부(21)는 광을 방출하는 화소를 하나 이상 포함하는 부분으로서, 이에 대한 설명은 후술한다.
투과율 측정 패턴부(23)는, 투과율 측정을 통해 표시기판의 투과도 불량유무를 측정하기 위한 부분으로서, 기판(10)의 비액티브영역(E)에 형성될 수 있다. 도 2에 도시된 바와 같이 투과율 측정 패턴부(23a, 23b, 23c, 23d)는, 기판(10)의 비액티브영역(E)중 각 모서리에 배치될 수 있으나, 이는 하나의 예시일 뿐이다. 즉, 투과율 측정 패턴부(도 1의 23)는, 기판(10)의 비액티브영역(E)이라면 그 형성위치에는 제한이 없으며, 그 개수에도 제한이 없다고 할 것이다.
도 3은 본 발명의 일 실시예에 따른 표시기판에서 유기발광소자부 및 투과도 측정 패턴부의 단면을 도시한 것으로서, 보다 구체적으로는 유기발광소자부에 포함된 하나의 화소 및 표시기판에 형성된 하나의 투과도 측정 패턴부의 단면을 예시적으로 도시한 것이다.
도 3을 참조하면, 기판(10)의 액티브영역(도 1의 A) 상에는 버퍼층(211) 및 박막 트랜지스터(TR)가 형성될 수 있다.
버퍼층(211)은 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 예컨대, 버퍼층(211)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물 또는 이들의 적층체로 형성될 수 있다. 다만, 이는 하나의 예시일 뿐이며 현재 개발되어 상용화되었거나 향후 기술발전에 따라 구현 가능한 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 할 수 있는 모든 물질을 이용하여 상술한 버퍼층(211)을 형성할 수 있다고 할 것이다. 또한 버퍼층(211)은 필수 구성요소는 아니며, 필요에 따라서는 구비되지 않을 수도 있다.
버퍼층(211) 상에는 박막 트랜지스터(TR)가 형성될 수 있으며, 박막 트랜지스터(TR)는 반도체 활성층(212), 게이트절연막(213), 게이트전극(214), 소스전극(216) 및 드레인전극(217)을 포함할 수 있다.
버퍼층(211) 상에는 반도체 활성층(212)이 형성될 수 있다. 반도체 활성층(212)은 다결정 실리콘으로 형성될 수 있는데, 반드시 이에 한정되는 것은 아니며, 산화물 반도체로 형성될 수 있다. 예를 들면 반도체 활성층(212)은 G-I-Z-O층[(In2O3)a(Ga2O3)b(ZnO)c층](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)일 수 있으나, 이에 한정되는 것은 아니다. 이와 같이 반도체 활성층(212)을 산화물 반도체로 형성하는 경우, 광투과도가 더욱 향상될 수 있다.
반도체 활성층(212)을 덮도록 게이트 절연막(213)이 버퍼막(211) 상에 형성되고, 게이트 절연막(213) 상에 게이트 전극(214)이 형성될 수 있다.
게이트 절연막(213)은 산화 규소(SiOx), 질화 규소(SiNx) 또는 산질화 규소(SiON) 등으로 형성될 수 있다. 구체적으로, 게이트 절연막(213)은 단일층 또는 다중층으로 형성될 수 있으며, 다중층으로 형성될 경우 질화 규소와 산화 규소가 적층된 구조를 가질 수 있다. 이 때, 반도체 활성층(212)과 접하는 영역에는 산화 규소 층으로 게이트 절연막(212)을 형성하고, 상기 산화 규소 층의 하부에는 산화 질소 층이 배치될 수도 있다. 반도체 활성층(212)에 산화 규소 층이 접할 경우 반도체 활성층(212)의 열화를 방지할 수 있는 이점이 존재한다. 게이트 절연막(213)을 산질화 규소 층으로 형성하는 경우, 산질화 규소 층 내에서 산소 농도 분포를 가지게 할 수도 있다. 이 경우에도 산소 농도가 반도체 활성층(212)과 인접할수록 높아지게 함으로써, 반도체 활성층(212)의 열화를 방지할 수 있다.
게이트 전극(214)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 또한, 게이트 전극(214)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 게이트 전극(214)의 신호 지연이나 전압강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 산화 아연(ZnO), ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어질 수 있다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막, 알루미늄 하부막과 몰리브덴 상부막, 및 티타늄 하부막과 구리 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 전극(214)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
게이트 절연막(213) 상에는 게이트 전극(214)을 덮도록 층간 절연막(215)이 형성되고, 이 층간 절연막(215) 상에 소스전극(216)과 드레인전극(217)이 형성되어 각각 반도체 활성층(212)과 컨택홀을 통해 컨택될 수 있다.
소스전극(216) 및 드레인전극(217)은 Ni, Co, Ti, Ag, Cu, Mo, Al, Be, Nb, Au, Fe, Se, 또는 Ta 등으로 이루어진 단일막 또는 다중막 구조로 형성될 수 있다. 또한 상기 금속에 Ti, Zr, W, Ta, Nb, Pt, Hf, O, N에서 선택된 하나 이상의 원소가 포함된 합금도 적용 가능하다. 다중막 구조의 예로는 Ti/Cu, Ta/Al, Ta/Al, Ni/Al, Co/Al, Mo(Mo 합금)/Cu 등과 같은 이중막 또는 Mo/Al/Mo, Ti/Al/Ti, Ta/Al/Ta, Ti/Al/TiN, Ta/Al/TaN, Ni/Al/Ni, Co/Al/Co 등과 같은 삼중막을 들 수 있다. 다만, 이는 하나의 예시일 뿐이며, 소스전극(216) 및 드레인전극(217)이 상술한 물질 및 구조로 제한되는 것은 아니다.
상술한 바와 같은 박막 트랜지스터(TR)의 구조는 반드시 이에 한정되는 것은 아니며, 다양한 형태의 박막 트랜지스터의 구조가 적용될 수 있다. 예컨대, 상술한 박막 트랜지스터(TR)는 탑 게이트 구조로 형성된 것이나, 이는 하나의 예시일 뿐이며, 게이트 전극(214)이 반도체 활성층(212) 하부에 배치된 바텀 게이트 구조로 형성될 수도 있다. 이외에도 현재 개발되어 상용화되었거나 향후 기술발전에 따라 구현 가능한 모든 박막 트랜지스터의 구조가 본 발명의 박막 트랜지스터(TR)에 적용될 수 있다고 할 것이다.
한편, 도 3에는 하나의 박막 트랜지스터(TR)만이 도시되어 있으나, 상기 화소는 이외에도 다른 적어도 하나의 박막 트랜지스터와 커패시터(도면 미도시)를 더 구비함으로써 화소회로부(도면 미도시)를 구성할 수도 있다.
박막 트랜지스터(TR) 또는 박막 트랜지스터(TR)를 포함하는 화소회로부를 덮도록 제1절연막(218)이 형성될 수 있다. 제1절연막(218)은 상면이 평탄화된 단일 또는 복수층의 절연막으로 형성될 수 있다. 제1절연막(218)은 무기물 및/또는 유기물로 형성될 수 있다.
제1절연막(218) 상에는 박막 트랜지스터(TR)를 포함하는 화소회로부와 전기적으로 연결된 제1전극(221)이 형성될 수 있다. 제1전극(221)은 각 화소마다 서로 독립된 아일랜드 형태로 형성될 수 있다.
제1절연막(218) 상에는 제1전극(221)의 가장자리를 덮도록 제2절연막(219)이 형성될 수 있으며, 제2절연막(219)에는 개구(219a)가 형성되어 제1전극(221)의 가장자리를 제외한 중앙부를 노출시킬 수 있다.
개구(219a)를 통해 노출된 제1전극(221) 상에는 유기막(220) 및 유기막(220)을 덮는 제2전극(222)이 순차 형성되어 유기발광소자(EL)를 형성할 수 있다.
상기 유기막(220)은 저분자 또는 고분자 유기막이 사용될 수 있다. 저분자 유기막을 사용할 경우, 정공 주입층(HIL: Hole Injection Layer), 정공 수송층(HTL: Hole Transport Layer), 유기 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다. 이들 저분자 유기막은 진공증착의 방법으로 형성될 수 있다. 이 때, 상기 유기 발광층은 적, 녹, 청색의 화소마다 독립되게 형성되고, 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 등은 공통층으로서, 적, 녹, 청색의 화소에 공통으로 적용될 수 있다.
상기 정공주입층(HIL)은 구리프탈로시아닌 등의 프탈로시아닌 화합물 또는 스타버스트(Starburst)형 아민류인 TCTA, m-MTDATA, m-MTDAPB 등으로 형성할 수 있다.
상기 정공 수송층(HTL)은 N,N'-비스(3-메틸페닐)- N,N'-디페닐-[1,1-비페닐]-4,4'-디아민(TPD), N,N'-디(나프탈렌-1-일)-N,N'-디페닐 벤지딘(α-NPD)등으로 형성될 수 있다.
상기 전자 주입층(EIL)은 LiF, NaCl, CsF, Li2O, BaO, Liq 등의 물질을 이용하여 형성할 수 있다.
상기 전자 수송층(ETL)은 Alq3, TAZ(3-(4-비페닐일)-4-페닐-5-(4-tert-부틸페닐)-1,2,4-트리아졸) 등을 이용하여 형성할 수 있다.
상기 발광층(EML)은 호스트 물질과 도펀트 물질을 포함할 수 있다.
상기 호스트 물질로는 트리스(8-히드록시-퀴놀리나토)알루미늄 (Alq3), 9,10-디(나프티-2-일)안트라센 (AND), 3-Tert-부틸-9,10-디(나프티-2-일)안트라센 (TBADN), 4,4'-비스(2,2-디페닐-에텐-1-일)-4,4'-디메틸페닐 (DPVBi), 4,4'-비스Bis(2,2-디페닐-에텐-1-일)-4,4'-디메틸페닐 (p-DMDPVBi), Tert(9,9-디아릴플루오렌)s (TDAF), 2-(9,9'-스피로비플루오렌-2-일)-9,9'-스피로비플루오렌 (BSDF), 2,7-비스(9,9'-스피로비플루오렌-2-일)-9,9'-스피로비플루오렌 (TSDF), 비스(9,9-디아릴플루오렌)s (BDAF), 4,4'-비스(2,2-디페닐-에텐-1-일)-4,4'-디-(tert-부틸)페닐 (p-TDPVBi), 1,3-비스(카바졸-9-일)벤젠 (mCP), 1,3,5-트리스(카바졸-9-일)벤젠 (tCP), 4,4',4"-트리스(카바졸-9-일)트리페닐아민 (TcTa), 4,4'-비스(카바졸-9-일)비페닐 (CBP), 4,4'-비스Bis(9-카바졸일)-2,2'-디메틸-비페닐 (CBDP), 4,4'-비스(카바졸-9-일)-9,9-디메틸-플루오렌 (DMFL-CBP), 4,4'-비스(카바졸-9-일)-9,9-비스bis(9-페닐-9H-카바졸)플루오렌 (FL-4CBP), 4,4'-비스(카바졸-9-일)-9,9-디-톨일-플루오렌 (DPFL-CBP), 9,9-비스(9-페닐-9H-카바졸)플루오렌 (FL-2CBP) 등이 사용될 수 있다.
상기 도펀트 물질로는 DPAVBi (4,4'-비스[4-(디-p-톨일아미노)스티릴]비페닐), ADN (9,10-디(나프-2-틸)안트라센), TBADN (3-터트-부틸-9,10-디(나프-2-틸)안트라센) 등이 사용될 수 있다.
상기 제1전극(221)은 애노드 전극이고 상기 제2전극(222)은 캐소드 전극일 수 있다. 또는, 이들 제1전극(221)과 제2전극(222)의 극성은 서로 반대로 될 수도 있다.
본 발명의 일 실시예에 따르면, 상기 제1전극(221)은 반사전극이 될 수 있고, 상기 제2전극(222)은 투명전극이 될 수 있다. 이에 따라 본 발명의 유기발광소자부(21)에 포함된 유기발광소자(EL)는 제2전극(222)의 방향으로 화상을 구현하는 전면 발광형(top emission type)일 수 있다.
이를 위해 상기 제1전극(221)은 일함수가 높은 ITO, IZO, ZnO, In2O3 중 적어도 어느 하나를 포함할 수 있다. 그리고 상기 제1전극(221)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Yb 또는 Ca 등으로 형성된 반사막을 더 포함할 수 있다.
상기 제2전극(222)은 일함수가 작은 금속, 예컨대 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 중 선택된 어느 하나의 금속 또는 이들의 합금을 포함할 수 있다. 특히 상기 제2전극(222)은 광투과가 가능하도록 형성될 수 있으며, 예컨대 Al, Ag 및/또는 Mg를 이용하여 박막으로 형성할 수 있다. 상기 제2전극(222)은 Mg:Ag 및/또는 Ag가 단일층 또는 적층 구조로 형성될 수 있다. 다만 이는 하나의 예시일 뿐이며, 상기 제2전극(222)은 투명한 금속산화물, 예컨대 ITO, IZO, ZnO, In2O3 중 적어도 어느 하나를 포함할 수도 있다.
상기 제2전극(222)은 상기 제1전극(221)과 달리 모든 화소들에 걸쳐 공통된 전압이 인가되도록 형성되는 데, 이를 위해 화소 마다 패터닝되지 않은 공통 전극으로 형성된다. 물론 공통 전극인 상기 제2전극(222)을 발광 영역에 대응되는 영역 이외의 영역이 제거된 메쉬(Mesh) 형태로 패터닝할 수도 있다.
제2전극(222) 상의 제1영역(R1)에는 제1가장자리(224a)를 갖는 증착보조층(224)이 형성될 수 있다. 증착보조층(224)은 후술할 도전층(223) 형성공정 또는 박막봉지공정 등에서 제2전극(223)이 손상되는 것을 방지하는 역할 및 도전층(223) 형성공정을 간소화하는 역할을 할 수 있다.
도전층(223)은 제2전극(222) 상의 제2영역(R2) 에 형성되어 제2전극(222)과 전기적으로 연결될 수 있다.
상술한 바와 같이 유기발광소자(EL)가 전면 발광형일 경우, 제2전극(222)이 투명한 금속산화물 또는 박막의 금속을 포함하기 때문에, 제2전극(222)이 공통 전극으로 형성될 경우, 제2전극(222)의 면저항이 커지게 되어 전압 강하 현상이 발생되게 된다. 본 발명은 이러한 문제를 해결하기 위하여 제2전극(222)과 전기적으로 연결되도록 도전층(223)을 더 형성하였다. 즉, 본 실시예에 따르면 도전층(223)이 제2전극(222)와 전기적으로 연결되어 있는 바, 제2전극(222)의 면저항을 줄일 수 있게 되며, 이에 따라 제2전극(222)에서 발생하는 전압강하 현상을 방지할 수 있게 된다.
도전층(223) 제2가장자리(223a)를 가질 수 있으며, 증착보조층(224)의 제1가장자리(224a) 측면과 도전층(223)의 제2가장자리(223a)의 측면은 서로 맞닿을 수 있다.
제1영역(R1)은 상기 하나의 화소에서 발광이 일어나는 영역을 덮는 영역에 해당하며, 제1영역(R1)의 수평면적은 적어도 하나의 화소에서 발광이 일어나는 면적보다 넓을 수 있다. 증착보조층(224)은 제1영역(R1) 전체에 걸쳐 형성될 수 있으며, 제1영역(R1)의 가장자리는 증착보조층(224)의 제1가장자리(224a)와 일치할 수 있다. 그리고 제2영역(R2)은 제2전극(222) 중 제1영역(R1) 이외의 영역에 해당할 수 있다. 도전층(223)은 제2영역(R2) 전체에 형성될 수 있으며, 제2영역(R2)의 가장자리는 도전층(223)의 제2가장자리(223a)와 일치할 수 있다.
도전층(223)의 두께(t1)은 제2전극(222)의 면저항을 줄일 수 있도록 제2전극(222)의 두께(t2)보다 두껍게 형성될 수 있다.
도전층(223)은 Mg를 포함할 수 있다. 예컨대 도전층(223)은 Mg 또는 Al, Ag 중 선택된 적어도 어느 하나와 Mg의 합금으로 이루어질 수 있다. 또는 도전층(223)은 제2전극(222)과 동일한 물질로 형성될 수도 있다.
증착보조층(224)은 화소에서 발광이 일어나는 영역을 덮는 바, 광투과가 가능하도록 형성되는 것이 바람직하다. 증착보조층(224)은 도전층(223)보다 얇은 박막으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 일 실시예에 있어서, 도전층(223)과 증착보조층(224) 간의 접착력은 도전층(223)과 제2전극(222) 간의 접착력보다 약할 수 있다.
이를 위해, 증착보조층(224)은 8-퀴놀리나토리튬(Liq: 8-Quinolinolato Lithium), N,N-디페닐-N,N-비스(9-페닐-9H-카바졸-3-일)비페닐-4,4'-디아민(HT01: N,N-diphenyl-N,N-bis(9-phenyl-9H-carbazol-3-yl)biphenyl-4,4'-diamine), N(디페닐-4-일)9,9-디메틸-N-(4(9-페닐-9H-카바졸-3-일)페닐)-9H-플루오렌-2-아민(HT211: N(diphenyl-4-yl)9,9-dimethyl-N-(4(9-phenyl-9H-carbazol-3-yl)phenyl)-9H-fluorene-2-amine), 또는 2-(4-(9,10-디(나프탈렌-2-일)안트라센-2-일)페닐)-1-페닐-1H-벤조-[D]이미다졸(LG201: 2-(4-(9,10-di(naphthalene-2-yl)anthracene-2-yl)phenyl)-1-phenyl-1H-benzo-[D]imidazole)을 포함하는 물질로 형성될 수 있다.
그리고 도전층(223)은 Mg를 포함할 수 있다. 예컨대 도전층(223)은 Mg 또는 Al, Ag 중 선택된 적어도 어느 하나와 Mg의 합금으로 이루어질 수 있다. 또는 도전층(223)은 제2전극(222)과 동일한 물질로 형성될 수도 있다. 이하에서는 도전층(223)이 Mg로 형성된 경우를 예시로 설명하나, 이에 한정되는 것은 아니다.
Mg를 포함하는 도전층(223)과 제2전극(222)은 모두 금속을 포함하는 바, 상호간의 접착성이 좋다. 그러나, 도전층(223)에 포함되는 Mg는 상술한 증착보조층(224) 형성물질과는 접착이 잘 되지 않는 특성을 갖는다. 따라서 이러한 도전층(223)과 제2전극(222) 및 도전층(223)과 증착보조층(224) 간의 접착력 특성을 이용하여, 보다 간단한 패터닝 공정으로 도전층(223)을 형성할 수 있다.
상술한 바와 같이 도전층(223)은 제2영역(R2)에만 형성되도록 패터닝 되는 것이 바람직하다.
통상의 금속막의 패터닝에 사용되는 방법은 미세한 패턴이 형성되어 있는 증착용 마스크를 이용하여 증착하는 방법이 있다. 그러나 이 방법은 마스크의 미세한 패턴에 증착용 금속이 쌓이게 될 경우, 실제 형성되는 금속막 패턴의 형상이 형성하고자 하는 금속막 패턴의 형상과 상이하게 되는 바, 지속적으로 마스크를 세정하여야 한다.
그러나 현재까지 미세패턴 마스크의 패턴을 유지 시키면서 증착용 메탈 마스크에 쌓인 금속을 세정하는 방법이 제안되지 못한 바, 미세패턴에 금속이 증착되어 패턴모양이 변경된 경우, 신규로 제작된 마스크를 사용하여야 한다. 즉, 마스크 자체를 교체하여야 하며, 이는 제품의 원가 상승의 원인이 되었다.
본 발명의 경우, 도전층(223)과 제2전극(222) 및 도전층(223)과 증착보조층(224) 간의 접착력 특성을 이용하여, 보다 간단한 패터닝 공정으로 도전층(223)을 형성할 수 있다.
기판(10)의 비액티브영역(도 1의 E) 중 일부영역(E1) 상에는 투과도 측정 패턴부(23)가 형성될 수 있다.
도전층(223)은 후술할 바와 같이 도전성 물질을 제1영역(R1) 및 제2영역(R2)를 포함한 기판(10)의 액티브영역(도 1의 A) 전면에 성막하여 형성될 수 있다. 도전성 물질을 성막하는 경우, 도전성 물질은 증착보조층(224)과 접착력이 나쁘기 때문에, 이론적으로는 증착보조층(224) 상에는 성막되지 않고, 상대적으로 접착력이 좋은 제2전극(222) 위에만 성막되어 도전층(223)을 형성하게 된다. 그러나 도전층(223) 형성시, 도전성 물질을 제1영역(R1) 및 제2영역(R2)를 포함하는 기판(10)의 액티브영역(도 1의 A) 전면에 증착하는 바, 실질적으로 증착보조층(224) 위에 도전층 박막(223')이 얇게 물리적으로 얹혀져 형성될 수도 있다.
도전층 박막(223')의 두께(t3)는 도전층(223)의 두께(t1)보다 얇기 형성되는 바, 제1영역(R1)에서 유기 발광 소자의 휘도에 큰 영향을 미치지 않을 수 있다. 그러나, 도전층 박막(223')의 두께(t3)가 유기발광소자(EL)의 휘도에 영향을 미칠 정도로 증착되는 경우, 표시기판의 투과도가 기준 투과도보다 낮을 수 있으며, 이는 결과적으로 표시기판을 적용한 표시장치의 불량을 야기하게 된다.
본 발명의 경우, 기판(10)의 비액티브영역(도 1의 E)에 투과율 측정 패턴부(23)를 형성하여, 표시기판 제조공정 중에 투과도 불량발생유무를 확인할 수 있도록 함으로써 추가적 불량발생을 사전에 방지할 수 있는 이점 및 최종적으로 표시기판을 적용한 표시장치의 불량을 감소시킬 수 있는 이점을 갖게 된다.
상술한 투과율 측정 패턴부(23)는 기판(10) 상에 형성된 증착보조층 패턴(234)를 포함할 수 있으며, 증착보조층 패턴(234) 상에 형성된 도전층 패턴(233)을 더 포함할 수도 있다.
증착보조층 패턴(234)는 상술한 증착보조층(224)와 동일한 물질로 형성될 수 있으며, 증착보조층(224)과 동시에 형성될 수 있다.
도전층 패턴(233)은 상술한 도전층(223)과 동일한 물질로 형성될 수 있으며, 도전층(223)과 동시에 형성될 수 있다.
예컨대, 투과도 측정 패턴부(23)의 투과율을 측정한 결과가 기 설정된 값 이상이거나 기 설정된 정상범위 이내인 경우, 표시기판은 정상인 것으로 판단될 수 있으며, 후속공정을 진행할 수 있다.
그러나, 투과도 측정 패턴부(23)의 투과율을 측정한 결과가 기 설정된 값 미만이거나, 기 설정된 이상범위 이내인 경우, 표시기판에 불량이 발생한 것으로 판단될 수 있으며, 이에 대하여 후속공정을 진행하지 않거나 불량을 수리하는 공정을 진행할 수 있다. 또한 불량발생으로 판단시, 작업자가 보다 신속하게 수행할 수 있도록 시각적 또는 청각적으로 인지할 수 있는 알람신호를 발생시킬 수도 있다.
투과도 측정 패턴부(23)의 투과율은 증착보조층 패턴(234) 상에 형성될 수 있는 도전층 패턴(233)의 두께와 관련 있을 수 있다. 증착보조층 패턴(234)과 증착보조층(224)은 동일한 물질로 형성되며, 도전층(223) 형성공정에서 증착보조층 패턴(234) 및 증착보조층(224)은 동일 챔버내에 위치하는 바, 그 환경적 조건은 동일하다. 즉, 동일한 조건 하에서 증착보조층 패턴(234) 상에 도전층 패턴(233)이 형성된 경우, 증착보조층(224) 상에도 도전층 박막(223')이 형성되었을 개연성이 높으며, 도전층 패턴(233)의 두께(t4)와 도전층 박막(223')의 두께는 실질적으로 동일할 개연성이 높다.
따라서, 투과도 측정 패턴부(23)의 투과율을 측정하면, 증착보조층 패턴(234) 상에 도전층 박막(223')의 형성여부 및 도전층 박막(223')이 형성된 경우 도전층 박막(223')의 두께(t3)가 유기발광소자(EL)의 휘도에 영향을 미칠 정도로 형성되었는지 여부를 유추하여 확인할 수 있게 된다.
이에 따르면, 상대적으로 투과율 측정이 용이한 비액티브영역에 투과도 측정 패턴부(23)를 형성함에 따라 용이하게 투과도 불량발생여부를 확인할 수 있는 이점, 도전층(223) 형성공정과 연속적으로 불량발생여부를 확인함으로써 보다 용이하게 후속조치를 수행할 수 있는 이점을 갖는다.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 표시기판의 제조방법을 순차적으로 도시한 공정예시도이다.
도 4 내지 도 9를 참조하면, 우선 도 4에 도시된 바와 같이 기판(10)의 액티브영역(도 1의 A) 상에 버퍼층(211), 박막 트랜지스터(TR), 제1절연막(218), 제1전극(221), 제2절연막(219), 유기막(220) 및 제2전극(222)을 형성한다. 상술한 구성들에 대한 내용은 도 3의 설명에서 상술한 바와 동일한 바, 생략한다.
이후 도 5에 도시된 바와 같이 제2전극(222)의 제1영역 상에 증착보조층(224)을 형성할 수 있으며, 증착보조층(224)의 형성과 동시에 기판(10)의 비액티브영역 일부(E1)에 증착보조층 패턴(234)을 형성할 수 있다. 증착보조층(224) 및 증착보조층 패턴(234)은 도 3의 설명에서 상술한 유기물로 형성될 수 있으며, 마스크(3)를 이용한 열증착(thermal evaporation) 방법으로 형성될 수 있다. 마스크(3)에는 증착보조층(224)이 형성될 위치와 대응되는 개구(31) 및 증착보조층 패턴(234)이 형성될 위치와 대응되는 개구(33)가 구비될 수 있으며, 상술한 개구(31, 33)를 통해 유기물(M1)이 증착됨으로써 증착보조층(224) 및 증착보조층 패턴(234)이 동시에 형성될 수 있다.
이후 도 6에 도시된 바와 같이 도전층 형성 물질(M2)을 기판(10) 전면에 성막한다. 이때 도전층 형성 물질(M2)의 성막은 도 7에 도시된 바와 같은 마스크(4)를 이용하여 이루어질 수 있다. 도전층 형성 물질의 성막을 위한 마스크(4)는 기판(10)의 액티브영역(A)과 대응되는 개구(41) 및 기판(10)의 비액티브영역(E) 중 증착보조용 패턴(234)이 형성된 부분, 즉 추후 투과도 측정 패턴부(23)가 형성될 부분과 대응되는 개구(43)를 구비할 수 있다.
마스크(4)의 구조 및 개구(43) 형성위치에는 제한이 없다. 예컨대 도 2 및 도 10을 참조하면, 도 2에 도시된 바와 같이 기판(10)의 비액티브영역(도 2의 E) 중 각 모서리에 투과도 측정 패턴부(도 2의 23a, 23b, 23c, 23d)가 형성되는 경우, 마스크(4)는 도 10에 도시된 바와 같이 중앙부에 기판(10)의 액티브영역(도 2의 A)와 대응되는 개구(41)를 구비할 수 있으며, 또한 각 모서리에 투과도 측정 패턴부(도 2의 23a, 23b, 23c, 23d)와 대응되는 개구(43a, 43b, 43c, 43b)를 구비할 수 있다. 다만 이는 하나의 예시일 뿐이며, 마스크(4)의 형상 및 개구(43)의 위치는 투과도 측정 패턴부(23)가 형성될 위치에 따라 변경될 수 있다.
다시 도 6을 참조하면, 도전층 형성 물질(M2)은, 도 3의 설명에서 상술한 바와 같이 증착보조층(224)과의 접착력이 좋지 않기 때문에 이론적으로는 증착보조층(224) 상에 성막되지 않으며, 상대적으로 접착력이 좋은 제2전극(222) 상에만 성막되어 도전층(223)을 형성한다. 이에 따라 별도의 추가적 패터닝 공정 없이도 도전층(223)을 원하는 위치에 형성할 수 있게 된다.
한편, 도 6에 도시된 바와 같이 도전층 형성용 물질(M2)을 증착할 경우, 증착보조층(224) 이외의 영역에 도전층(223)이 형성되는 것과 더불어 증착보조층(224) 상에도 도전층 박막(223')이 형성될 수 있다. 이론적으로는 도전층 형성용 물질(M2)이 증착보조층(224)과 접착력이 나쁘기 때문에, 증착보조층(224) 상에는 성막되지 않고, 상대적으로 접착력이 좋은 제2전극(222) 위에만 성막된다. 그러나 도 6과 같은 공정은 별도의 패터닝 마스크를 이용하지 않고 액티브영역(도 7의 A)과 대응하는 개구(41)를 구비한 마스크(4)를 이용하여 이루어지는 바, 증착보조층(224) 상에 도전층 박막(223')이 얇게 물리적으로 얹혀져 형성될 수는 있기 때문이다.
도전층 박막(223')의 두께(t3)는 도전층(223)의 두께(t1)보다 얇을 수 있다.
한편, 상술한 도전층 박막(223')이 증착보조층(224) 상에 형성되는 경우, 증착보조층 패턴(234) 상에도 도전층 패턴(233)이 형성될 수도 있다. 즉, 투과도 측정 패턴부(23)는 증착보조층 패턴(234)을 포함할 수 있으며, 도전층 패턴(233)이 더 형성된 경우, 투과도 측정 패턴부는 도전층 패턴(233)을 더 포함할 수 있다.
이후 도 8에 도시된 바와 같이 불량감지센서(51, 53)을 이용하여 투과도 측정 패턴부(23)의 투과율을 측정함으로써, 표시기판의 불량유무를 판단한다. 불량감지센서(51, 53)은 표시기판의 투과도 불량유무를 감지하기 위한 것으로서, 도 9에 도시된 바와 같이 투과도 측정 패턴부(23)와 대응되는 부분에 위치한다.
불량감지센서(51, 53)는 발광부(51)와 수광부(53)가 서로 쌍을 이루는 구조로 형성될 수 있다. 발광부(51)는 투과율 측정 패턴부(23)로 일정량의 광을 조사하는 기능을 수행하며, 수광부(53)는 발광부(51)로부터 조사된 광을 수신하는 역할을 한다.
도 8 및 도 9에 도시된 바와 같이 불량감지센서(51, 53)로서 투과형 광센서가 이용될 수 있다. 투과형 광센서는 발광부와 수광부가 같은 방향에 위치하는 반사형 광센서와는 달리, 감지하여는 대상물을 사이에 두고 발광부와 수광부가 서로 마주보는 구조로 이루어질 수 있다. 따라서, 발광부(51)는 기판(10)의 하부에 위치하고, 수광부(53)는 기판의 상부에 위치하며, 발광부(51)에서 조사된 광을 수광부(53)에서 수신할 수 있도록 서로 마주보고 있다. 다만, 이는 하나의 예시일 뿐이며, 발광부(51)와 수광부(53)의 위치는 상호 변경 가능하다. 예컨대 도면에 도시된 바와는 달리, 발광부(51)가 기판의 상부에 위치할 수 있으며, 수광부(53)가 기판(10)의 하부에 위치할 수도 있다.
투과형 광센서의 원리는 발광부(51)에서 대상물을 통해 일정한 광을 조사하고, 대상물을 투과한 광을 수광부(53)에서 수신하는 것이며, 수광부(53)에서 수신한 광량을 측정함으로써 대상물의 투과율을 감지할 수 있게 된다. 본 발명의 경우, 발광부(51)에서 조사되는 광(L)은 기판(10) 및 투과도 측정 패턴부(23)를 통과하여 수광부(53)에서 수신하게 되며, 수광부(53)에서 수신한 광량 측정을 통해 불량감지를 위한 투과율 측정값을 얻을 수 있게 된다.
발광부(51)에서 투과도 측정 패턴부(23)를 향해 조사되는 광(L)은 기판(10)과 수직일 수 있으나, 이에 한정되는 것은 아니며, 필요에 따라 광(L)은 기판(10)과 일정 각도를 이루도록 조사될 수도 있다.
본 발명의 경우, 상술한 발광부(51) 및 수광부(53)를 이용하여 획득한 투과율 측정값이 기 설정된 값 미만이거나, 기 설정된 이상범위 이내인 경우, 표시기판에 불량이 발생한 것으로 판단될 수 있으며, 불량발생여부를 소정의 알람신호, 예컨대, "경고신호 발음", "경고등 점등" 등을 출력하여 작업자에게 시각적 또는 청각적으로 알릴 수도 있다. 이에 따라 작업자는 알람신호를 인지하여 불량이 발생된 기판(10)을 정상적인 공정라인에서 신속히 제외할 수 있는 등 불량발생 기판에 대한 후속적인 조치를 신속하게 할 수 있다. 보다 구체적인 내용은 도 3의 설명에서 상술한 바와 동일한 바, 생략한다.
한편, 상술한 투과율 측정과정은 도 9에 도시된 바와 같이 도전성 물질(도 7의 M2)의 증착공정 직후 증착챔버 내에서 이루어질 수 있다. 도전성 물질(도 7의 M2)에서 이용되는 마스크(4)는, 투과도 측정 패턴부(23)와 대응되는 부분에 개구(43)가 형성되어 있다. 따라서, 투과율 측정과정 중 발광부(51)에서 조사되는 광(L)은 마스크(4)의 개구(43)를 통과하여 투과도 측정 패턴부(23) 및 기판(10)을 투과할 수 있으며, 투과된 광(L)을 상술한 수광부(53)에서 수신함으로써 투과율 측정값을 획득할 수 있다.
도 9에 도시된 바와 같이 증착챔버 내에서 도전성 물질 증착공정 직후 투과율을 측정하는 경우, 도전성 물질 증착에 따른 불량발생유무를 신속하게 확인할 수 있는 이점이 존재한다. 또한, 상술한 발광부(51) 및 수광부(53)를 증착공정 이전에 기판(10)의 유무를 판단하는 센서로 전용할 수 있는 이점도 구현된다. 아울러, 발광부(51) 및 수광부(53)를 기판(10)의 유무를 판단하는 센서로 전용 가능함에 따라, 공정설비를 보다 단순화할 수 있는 이점, 공정설비 추가적인 장비를 구비하지 않아도 됨에 따라 증착챔버 내의 공간활용도를 향상시킬 수 있는 이점, 설비비용을 절감할 수 있는 이점, 증착챔버 사이즈를 감소시킬 수 있는 이점도 존재한다.
한편, 도면에는 미도시하였으나, 상술한 투과율 측정과정은 도전성 물질 증착공정 이후 기판(10)의 이송중에도 이루어질 수 있다. 예컨대 도전성 물질 증착공정 이후 버퍼챔버 내부 또는 클러스터 챔버 내부에서도 이루어질 수 있다. 즉, 상술한 투과율 측정과정이 이루어지는 위치에는 그 제한이 없다고 할 것이다.
도 11은 본 발명의 다른 실시예에 따른 표시기판에서 유기발광소자부의 평면을 도시한 것이고, 도 12는 도 11에 도시된 유기발광소자부의 일 화소를 도시한 것이다.
도 11 및 도 12를 참조하면, 본 실시예에 따른 유기발광소자부(21)는 외광이 투과되도록 구비된 투과영역(TA)과, 이 투과영역(TA)을 사이에 두고 서로 이격된 복수의 화소영역(PA)들을 포함할 수 있다.
도 11에서 도시된 바와 같이, 각 화소영역(PA) 내에는 화소회로부(PC)가 위치할 수 있으며, 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)과 같은 복수의 도전 라인들이 이 화소회로부(PC)에 전기적으로 연결될 수 있다. 도면에는 미도시되었으나, 상술한 화소회로부(PC)의 구성에 따라 상기 스캔 라인(S), 상기 데이터 라인(D) 및 구동전원인 상기 Vdd 라인(V) 외에도 더 다양한 도전 라인들이 구비되어 있을 수 있다.
도 11에 도시된 바와 같이, 화소회로부(PC)는, 스캔 라인(S)과 데이터 라인(D)에 연결된 제1박막 트랜지스터(T1)와, 제1박막 트랜지스터(T1)와 Vdd 라인(V)에 연결된 제2박막 트랜지스터(T2)와, 제1박막 트랜지스터(T1)와 제2박막 트랜지스터(T2)에 연결된 커패시터(Cst)를 포함할 수 있다. 이 때, 제1박막 트랜지스터(T1)는 스위칭 트랜지스터가 되고, 제2박막 트랜지스터(T2)는 구동 트랜지스터가 된다. 상기 제2박막 트랜지스터(T2)는 제1전극(221)과 전기적으로 연결될 수 있다. 도 11에는 제1박막 트랜지스터(T1)와 제2박막 트랜지스터(T2)는 P형으로 형성된 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니며 적어도 하나가 N형으로 형성될 수도 있다. 상기와 같은 박막 트랜지스터 및 커패시터의 개수는 반드시 도시된 실시예에 한정되는 것은 아니며, 화소회로부(PC)의 구성에 따라 2 이상의 박막 트랜지스터, 1 이상의 커패시터가 조합될 수 있다.
도 11에는, 스캔 라인(S)이 제1전극(221)과 중첩되게 배치된 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 이외에도 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)을 포함한 복수의 도전 라인들 중 적어도 어느 하나가 상기 제1전극(221)과 중첩되도록 배치시킬 수 있으며, 경우에 따라서는 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)을 포함한 복수의 도전 라인들 모두 제1전극(221)과 중첩되도록 배치되거나, 제1전극(221) 옆에 배치될 수도 있다. 즉, 제1전극(221)과 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)을 포함한 복수의 도전 라인들 간의 배치관계에는 그 제한이 없다고 할 것이다.
본 실시예에 따르면 화소영역(PA)과 투과영역(TA)을 분리함에 따라, 투과 영역(TA)을 통해 외부를 관찰할 때, 외부광의 산란에 의한 외부 이미지 왜곡 현상 발생을 방지할 수 있다.
화소영역(PA)과 투과영역(TA)의 전체 면적 대비 투과영역(TA)의 면적의 비율은 5% 내지 90% 범위일 수 있으며, 상술한 비율 범위를 만족하도록 화소 영역(PA) 및 투과영역(TA)이 형성될 수 있다.
화소영역(PA)과 투과영역(TA)의 전체 면적 대비 투과영역(TA)의 면적의 비율이 5% 보다 작으면, 유기발광소자부(21)를 투과할 수 있는 빛이 적어 사용자가 반대 측에 위치한 사물 또는 이미지를 보기 어렵다. 즉, 유기 발광소자부(21)가 투명하다고 사용자가 인식하기 어렵다. 그러나 투과영역(TA)의 면적이 화소영역(PA)과 투과영역(TA)의 전체 면적 대비 5% 정도라 하더라도 실제로는 외부광의 세기가 강하면 사용자가 디스플레이를 투과하여 반대측에 위치한 사물 또는 이미지를 충분히 인식할 수 있게되며, 결과적으로 사용자는 투명 디스플레이로 인식할 수 있게 된다. 이와 더불어, 화소회로부(PC)에 구비되는 박막 트랜지스터를 산화물 반도체와 같이 투명 박막 트랜지스터로 형성하고, 유기발광소자(EL)도 투명 소자로 형성할 경우에는, 사용자가 투명 디스플레이로 인식하는 정도는 더욱 향상될 수 있다.
화소영역(PA)과 투명영역(TA)의 전체 면적 대비 투명영역(TA)의 면적의 비율이 90% 보다 크면 유기발광소자부(21)의 화소집적도(Pixel Per Inch, PPI)가 지나치게 낮아져 화소영역(PA)에서의 발광을 통해 안정적인 화상을 구현하기 어려워진다. 즉, 화소영역(PA)의 면적이 작아질수록, 화상을 구현하기 위해서는 유기막(220)에서 발광하는 빛의 휘도가 높아져야 한다. 그러나 유기발광소자(EL)를 고휘도 상태로 작동시키면 수명이 급격히 저하되는 문제점이 생긴다.
화소영역(PA)과 투과영역(TA)의 전체 면적 대비 투과영역(TA)의 면적의 비율은 20% 내지 70%의 범위에 속하도록 하는 것이 바람직하다.
20% 미만에서는 투과영역(TA)에 비해 화소영역(PA)의 면적이 지나치게 크므로, 사용자가 투과영역(TA)을 통해 외부 이미지를 관찰하는 데에 한계가 있다. 70%를 초과할 경우 화소영역(PA) 내에 배치할 화소회로부(PC) 설계에 많은 제약이 따르게 된다.
화소영역(PA)에는 화소회로부(PC)와 전기적으로 연결된 제1전극(221)이 구비되며, 화소회로부(PC)는 제1전극(221)에 가리워지도록 상기 제1전극(221)과 중첩될 수 있다. 그리고, 상술한 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)을 포함하는 도전 라인들 중 적어도 하나가 제1전극(221)을 지나가도록 배치될 수 있다. 물론, 이들 도전 라인들은 픽셀 회로부(PC)에 비해 투과율을 저해하는 비율이 적기 때문에 설계 조건에 따라서는 모두 제1전극(221)에 인접하게 배치시킬 수 있다.
전술한 바와 같이, 만일 제1전극(221)이 반사막을 포함하는 반사전극으로 이루어진 경우, 제1전극(221)이 화소회로부(PC)를 가릴 수 있으며, 화소영역(PA)에서 화소회로부(PC)에 의해 발생하는 외부 이미지 왜곡 등을 차단할 수 있다.
이와 같이 제1전극(221)을 반사전극으로 형성하는 경우 화소에서 발광된 광이 관찰자 쪽으로만 발산되므로 관찰자의 반대 방향으로 소실되는 광량을 줄일 수 있다. 또한 제1전극(221)이 그 하부에 위치하는 화소회로부(PC)의 다양한 패턴을 가리는 역할을 하므로 관찰자가 보다 선명한 투과 이미지를 볼 수 있게 된다.
도 12를 참조하면, 제1영역(R1) 내에 픽셀 영역(PA)과 투과영역(TA)이 위치할 수 있다.
이 때, 증착보조층(224)은 제1영역(R1) 내에 위치하므로, 화소 영역(PA)과 투과영역(TA)을 모두 덮게 된다. 그리고, 도전층(223)은 제1영역(R1) 외측의 제2영역(R2)에 배치될 수 있다.
도전층(223)의 두께(t5)는 제2전극(222)의 두께(t6)보다 두꺼울 수 있음은 도 3의 설명에서 상술한 바와 같다.
증착보조층(224)은 도 3의 설명에서 상술한 바와 같이 투명한 유기물을 사용하므로 투과 영역(TA)에서의 광투과도에 영향을 미치지 않을 수 있다. 증착보조층(224) 및 도전층(223)의 재질 및 형성 방법 등에 대한 구체적인 내용은 도 3 및 도 6의 설명에서 상술한 바와 동일한 바, 생략한다.
이외 버퍼층(211), 게이트절연막(213), 층간 절연막(215), 제1절연막(218) 및 제2절연막(219)은 투명한 절연막로 형성되는 것이 바람직하다. 이때, 기판(10)은 상기 절연막들이 갖는 전체적인 투과율보다 작거나 같은 투과율을 가질 수 있다.
한편, 도면에는 미도시하였으나, 투과영역(TA)에는 적어도 제2전극(222)의 일부가 제거된 투과창이 형성됨으로써, 투과영역(TA)에서의 광투과도를 더욱 향상시킬 수 있다. 이 때, 투과창은 반드시 제2전극(222)만 제거되는 것에 그치지 않고, 제2절연막(219), 제1절연막(218), 층간 절연막(215), 게이트 절연막(213) 및 버퍼막(211) 중 적어도 하나의 막을 더 제거함으로써 형성될 수도 있다.
이외 도전층(223) 형성과정에서 증착보조층(224) 상에 도전층 박막(223')이 더 형성될 수 있으며, 도전층 박막(223')의 두께(t7)는 도전층(223)의 두께(t5)보다 얇기 형성될 수 있음은 도 3의 설명에서 상술한 바와 같다.
기판(10)의 비액티브영역(도 1의 E) 중 일부영역(E1) 상에는 투과도 측정 패턴부(23)가 형성될 수 있다. 투과율 측정 패턴부(23)는 기판(10) 상에 형성된 증착보조층 패턴(234)를 포함할 수 있으며, 증착보조층 패턴(234) 상에 형성된 도전층 패턴(233)을 더 포함할 수도 있으며, 도전층 패턴(233)의 두께(t8)로부터 도전층 박막(223')의 두께(t7)를 예측할 수 있다. 따라서, 투과도 측정 패턴부(23)의 투과율 측정값을 획득하여 표시기판에의 투과도 불량발생유무를 확인할 수 있음은 도 3의 설명에서 상술한 바와 같다.
한편, 도면에는 미도시하였으나, 투과도 측정 패턴부(23)는 증착 보조층 패턴(234)과 기판(10) 사이에 버퍼층 패턴, 게이트 절연막 패턴, 층간 절연막 패턴, 제1절연막 패턴, 제2절연막 패턴 및 제2전극 패턴을 더 포함할 수 있다. 즉, 도 12에 도시된 투과영역(TA)의 일부분(P)와 동일한 적층구조를 가질 수도 있으며, 이중 어느 하나가 생략되는 것도 가능하다.
도 13은 도 11 및 도 12에서 설명한 유기발광소자부의 또 다른 일 실시예를 도시한 것이다.
도 13의 실시예는 적색(R), 녹색(G), 청색(B)의 서브 화소로 하나의 화소 를 구현함으로써 백색 광을 낼 수 있는 경우를 나타낸다. 물론, 적, 녹, 청색 이외에도 다른 색상에 의해 백색 광을 내는 경우를 포함한다.
이러한 구조의 경우, 세 개의 서브 화소들의 제1전극들(221a, 221b, 221c) 당 하나의 투과영역(TA)이 형성될 수 있다. 제1데이터 라인(D1) 내지 제3데이터 라인(D3)은 각각 상기 세 개의 서브화소들의 제1전극들(221a, 221b, 221c)에 각각 전기적으로 연결된다. 그리고 제1Vdd라인(V1)은 첫번째 제1전극(221a) 및 두번째 제1전극(221b)에 전기적으로 연결되고, 제2Vdd라인(V2)은 세번째 제1전극(221c)에 전기적으로 연결될 수 있다.
이러한 구조의 경우 복수의 서브화소에 대하여 하나의 큰 투과 영역(TA)을 구비하고 있으므로, 전체 디스플레이의 투과율을 더욱 높일 수 있고, 광산란에 의한 이미지 왜곡 효과도 더욱 줄일 수 있다.
도 13에는 도시하지 않았지만, 상기 투과 영역(TA)에도 전술한 바와 같이 적어도 제2전극의 일부가 제거된 하나의 큰 투과창이 형성될 수 있다. 이 때, 투과창은 반드시 제2전극만 제거되는 것에 그치지 않고, 제2절연막, 제1절연막, 층간 절연막, 게이트 절연막 및 버퍼층 중 적어도 어느 하나에 더 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 기판
21: 유기발광소자부 23: 투과도 측정 패턴부
211: 버퍼층 212: 반도체 활성층
213: 게이트 절연막 214: 게이트 전극
215: 층간 절연막 216: 소스전극
217: 드레인전극 218: 제1절연막
219: 제2절연막 220: 유기막
221: 제1전극 222: 제2전극
223: 도전층 224: 증착보조층
233: 도전층 패턴 234: 증착보조층 패턴
3 : 증착보조층 형성물질 증착용 마스크
4 : 도전층 형성물질 증착용 마스크
51, 53 : 불량감지센서

Claims (35)

  1. 액티브영역 및 비액티브영역이 정의된 기판;
    상기 기판의 액티브영역 상에 위치하는 유기발광소자부;
    상기 기판의 비액티브영역 상에 위치하는 투과도 측정 패턴부; 를 포함하고,
    상기 투과도 측정 패턴부는,
    상기 기판 상에 위치하는 증착보조층 패턴을 포함하는 표시기판.
  2. 제1항에 있어서,
    상기 증착보조층 패턴은,
    8-퀴놀리나토리튬(8-Quinolinolato Lithium), N,N-디페닐-N,N-비스(9-페닐-9H-카바졸-3-일)비페닐-4,4'-디아민(N,N-diphenyl-N,N-bis(9-phenyl-9H-carbazol-3-yl)biphenyl-4,4'-diamine), N(디페닐-4-일)9,9-디메틸-N-(4(9-페닐-9H-카바졸-3-일)페닐)-9H-플루오렌-2-아민(N(diphenyl-4-yl)9,9-dimethyl-N-(4(9-phenyl-9H-carbazol-3-yl)phenyl)-9H-fluorene-2-amine), 2-(4-(9,10-디(나프탈렌-2-일)안트라센-2-일)페닐)-1-페닐-1H-벤조-[D]이미다졸(2-(4-(9,10-di(naphthalene-2-yl)anthracene-2-yl)phenyl)-1-phenyl-1H-benzo-[D]imidazole)중 적어도 어느 하나를 포함하는 표시기판.
  3. 제2항에 있어서,
    상기 투과도 측정 패턴부는,
    상기 증착보조층 패턴 상에 형성된 도전층 패턴을 더 포함하는 표시기판.
  4. 제3항에 있어서,
    상기 도전층 패턴은,
    Mg를 포함하는 표시기판.
  5. 제1항에 있어서,
    상기 유기발광소자부는,
    상기 기판 상에 위치하는 박막 트랜지스터;
    상기 박막 트랜지스터를 덮는 제1절연막;
    상기 패시베이션막 상에 형성되고, 상기 박막 트랜지스터와 전기적으로 연결된 제1전극;
    상기 제1전극을 덮도록 상기 제1절연막 상에 형성되고, 상기 제1전극의 일부를 노출시키는 개구를 구비한 제2절연막;
    상기 제2절연막 상의 일부 및 상기 개구를 통해 노출된 상기 제1전극 상에 형성된 유기발광층;
    상기 제2절연막 및 상기 유기발광층 상에 형성된 제2전극;
    상기 제2전극의 제1영역 상에 형성된 증착보조층;
    상기 제2전극 중 상기 제1영역을 제외한 제2영역 상에 형성되어 상기 제2전극과 전기적으로 연결된 도전층;
    을 포함하는 표시기판.
  6. 제5항에 있어서,
    상기 제2전극은,
    광투과가 가능하도록 박막으로 형성된 표시기판.
  7. 제5항에 있어서,
    상기 제2전극은,
    Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 중 선택된 어느 하나의 금속 또는 이들의 합금을 포함하는 표시기판.
  8. 제5항에 있어서,
    상기 도전층은,
    상기 증착보조층의 가장자리 측면과 맞닿는 표시기판.
  9. 제5항에 있어서,
    상기 도전층은,
    Mg를 포함하는 표시기판.
  10. 제5항에 있어서,
    상기 도전층의 두께는, 상기 제2전극의 두께 이상인 표시기판.
  11. 제5항에 있어서,
    상기 증착보조층은,
    광투과성 재질로 이루어진 표시기판.
  12. 제5항에 있어서,
    상기 증착보조층은,
    8-퀴놀리나토리튬(8-Quinolinolato Lithium), N,N-디페닐-N,N-비스(9-페닐-9H-카바졸-3-일)비페닐-4,4'-디아민(N,N-diphenyl-N,N-bis(9-phenyl-9H-carbazol-3-yl)biphenyl-4,4'-diamine), N(디페닐-4-일)9,9-디메틸-N-(4(9-페닐-9H-카바졸-3-일)페닐)-9H-플루오렌-2-아민(N(diphenyl-4-yl)9,9-dimethyl-N-(4(9-phenyl-9H-carbazol-3-yl)phenyl)-9H-fluorene-2-amine), 2-(4-(9,10-디(나프탈렌-2-일)안트라센-2-일)페닐)-1-페닐-1H-벤조-[D]이미다졸(2-(4-(9,10-di(naphthalene-2-yl)anthracene-2-yl)phenyl)-1-phenyl-1H-benzo-[D]imidazole) 중 적어도 어느 하나를 포함하는 표시기판.
  13. 제5항에 있어서,
    상기 도전층과 상기 증착보조층의 접착력은,
    상기 도전층과 상기 제2전극간의 접착력보다 약한 표시기판.
  14. 제5항에 있어서,
    상기 유기발광소자부는,
    외광이 투과되는 투과영역 및 상기 투과영역에 인접한 화소영역을 포함하고,
    상기 투과영역의 일부 또는 전부 및 상기 화소영역은 상기 제1영역에 위치하고,
    상기 제1전극은 상기 화소영역과 중첩되는 표시기판.
  15. 제14항에 있어서,
    상기 제1전극은 상기 박막 트랜지스터를 가릴 수 있도록 상기 박막 트랜지스터와 중첩되도록 배치된 표시기판.
  16. 제14항에 있어서,
    상기 투과영역의 면적은,
    상기 화소영역과 상기 투과영역의 면적의 합에 대하여 5% 내지 90%의 범위 내인 표시기판.
  17. 액티브영역 및 비액티브영역이 정의된 기판의 액티브 영역 상에 박막 트랜지스터를 형성하고,
    상기 박막 트랜지스터와 전기적으로 연결되고, 제1전극, 유기발광층 및 제2전극을 포함하는 유기발광소자를 형성하고,
    상기 제2전극의 제1영역상에 증착보조층을 형성함과 동시에, 상기 기판의 비액티브영역 상에 증착보조층 패턴을 형성하고,
    상기 제1영역을 제외한 상기 제2전극의 제2영역 상부에 도전성 물질을 증착하여 상기 제2전극과 전기적으로 연결되는 도전층을 형성함과 동시에, 상기 증착보조층 패턴 상에 상기 도전성 물질을 증착하여 투과율 측정 패턴부를 형성하고,
    상기 투과율 측정 패턴부의 투과율을 측정하여 불량유무를 판단하는 것을 포함하는 표시기판 제조방법.
  18. 제17항에 있어서,
    상기 증착보조층 및 상기 증착보조층 패턴을 형성하는 것은,
    상기 증착보조층 및 상기 증착보조층 패턴이 형성될 부분과 대응되는 개구를 구비한 마스크를 이용하여 이루어지는 표시기판 제조방법.
  19. 제17항에 있어서,
    상기 도전층 및 상기 투과율 측정 패턴부를 형성하는 것은,
    상기 액티브영역 및 상기 투과율 측정 패턴부와 대응되는 개구를 구비한 마스크를 이용하여 이루어지는 표시기판 제조방법.
  20. 제17항에 있어서,
    상기 투과율의 측정은,
    상기 도전층을 형성하는 것 직후에 이루어지는 표시기판 제조방법.
  21. 제17항에 있어서,
    상기 투과율의 측정은,
    상기 도전성 물질을 증착하는 증착챔버 내에서 이루어지는 표시기판 제조방법.
  22. 제17항에 있어서,
    상기 투과율의 측정은,
    상기 도전성 물질이 증착된 기판의 이송중에 이루어지는 표시기판 제조방법.
  23. 제17항에 있어서,
    상기 투과율의 측정은,
    상기 기판의 일측에 배치된 발광부가 상기 투과율 측정 패턴부로 광을 조사하고,
    상기 기판의 타측에 배치된 수광부가 상기 기판 및 상기 투과율 측정 패턴부를 투과한 광을 수신하는 것을 포함하여 이루어지는 표시기판 제조방법.
  24. 제23항에 있어서,
    상기 발광부가 상기 투과율 측정 패턴부로 조사하는 광은,
    상기 기판과 수직을 이루는 표시기판 제조방법.
  25. 제17항에 있어서,
    상기 제2전극은,
    광투과가 가능하도록 박막으로 형성되는 표시기판 제조방법.
  26. 제17항에 있어서,
    상기 제2전극은,
    Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 중 선택된 어느 하나의 금속 또는 이들의 합금을 포함하는 표시기판 제조방법.
  27. 제17항에 있어서,
    상기 도전성 물질은,
    Mg를 포함하는 표시기판 제조방법.
  28. 제17항에 있어서,
    상기 도전층의 두께는,
    상기 제2전극의 두께 이상으로 형성되는 표시기판 제조방법.
  29. 제17항에 있어서,
    상기 증착보조층 및 상기 증착보조층 패턴은,
    광투과성 재질로 형성되는 표시기판 제조방법.
  30. 제17항에 있어서,
    상기 증착보조층 및 상기 증착보조층 패턴은,
    8-퀴놀리나토리튬(8-Quinolinolato Lithium), N,N-디페닐-N,N-비스(9-페닐-9H-카바졸-3-일)비페닐-4,4'-디아민(N,N-diphenyl-N,N-bis(9-phenyl-9H-carbazol-3-yl)biphenyl-4,4'-diamine), N(디페닐-4-일)9,9-디메틸-N-(4(9-페닐-9H-카바졸-3-일)페닐)-9H-플루오렌-2-아민(N(diphenyl-4-yl)9,9-dimethyl-N-(4(9-phenyl-9H-carbazol-3-yl)phenyl)-9H-fluorene-2-amine), 2-(4-(9,10-디(나프탈렌-2-일)안트라센-2-일)페닐)-1-페닐-1H-벤조-[D]이미다졸(2-(4-(9,10-di(naphthalene-2-yl)anthracene-2-yl)phenyl)-1-phenyl-1H-benzo-[D]imidazole) 중 적어도 어느 하나를 포함하는 물질로 형성되는 표시기판 제조방법.
  31. 제17항에 있어서,
    상기 도전층과 상기 증착보조층의 접착력은,
    상기 도전층과 상기 제2전극간의 접착력보다 약한 표시기판 제조방법.
  32. 제17항에 있어서,
    상기 액티브영역은,
    외광이 투과되는 투과영역 및 상기 투과영역에 인접한 화소영역을 포함하고,
    상기 투과영역의 일부 또는 전부 및 상기 화소영역은 상기 제1영역에 위치하고,
    상기 제1전극은 상기 화소영역과 중첩하도록 형성되는 표시기판 제조방법.
  33. 제32항에 있어서,
    상기 제1전극은 상기 박막 트랜지스터를 가릴 수 있도록 상기 박막 트랜지스터와 중첩하도록 형성되는 표시기판 제조방법.
  34. 제33항에 있어서,
    상기 투과영역은,
    상기 화소영역과 상기 투과영역의 면적의 합에 대하여 5% 내지 90%의 범위 내의 면적을 갖도록 형성되는 표시기판 제조방법.
  35. 제17항에 있어서,
    상기 불량유무 판단결과 불량으로 판단시,
    알람신호를 발생시키는 것을 포함하는 표시기판 제조방법.
KR1020130016422A 2013-02-15 2013-02-15 표시기판 및 그 제조방법 KR102023896B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130016422A KR102023896B1 (ko) 2013-02-15 2013-02-15 표시기판 및 그 제조방법
US14/017,028 US9099413B2 (en) 2013-02-15 2013-09-03 Display substrate and method of manufacturing the same
TW102145740A TWI584451B (zh) 2013-02-15 2013-12-11 顯示基板與其製造方法
CN201310700625.4A CN103996690B (zh) 2013-02-15 2013-12-18 显示器衬底及其制造方法
US14/750,728 US9287503B2 (en) 2013-02-15 2015-06-25 Display substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130016422A KR102023896B1 (ko) 2013-02-15 2013-02-15 표시기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140102913A true KR20140102913A (ko) 2014-08-25
KR102023896B1 KR102023896B1 (ko) 2019-09-24

Family

ID=51310797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130016422A KR102023896B1 (ko) 2013-02-15 2013-02-15 표시기판 및 그 제조방법

Country Status (4)

Country Link
US (2) US9099413B2 (ko)
KR (1) KR102023896B1 (ko)
CN (1) CN103996690B (ko)
TW (1) TWI584451B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9412799B2 (en) 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR20160053001A (ko) 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102290785B1 (ko) * 2014-11-18 2021-08-19 삼성디스플레이 주식회사 유기 발광 표시 장치
US9780157B2 (en) * 2014-12-23 2017-10-03 Lg Display Co., Ltd. Flexible display device with gate-in-panel circuit
US9614168B2 (en) 2015-01-12 2017-04-04 Apple Inc. Flexible display panel with bent substrate
KR102393931B1 (ko) * 2015-05-01 2022-05-04 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104953044B (zh) * 2015-05-06 2017-11-07 深圳市华星光电技术有限公司 柔性oled及其制作方法
KR102417117B1 (ko) * 2015-10-22 2022-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP7016535B2 (ja) 2015-10-26 2022-02-07 オーティーアイ ルミオニクス インコーポレーテッド パターン化されたコーティングを含む表面およびデバイス上のコーティングをパターン化する方法
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
KR102485707B1 (ko) 2016-01-29 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102651858B1 (ko) 2016-07-04 2024-03-28 삼성디스플레이 주식회사 유기 발광 표시 패널
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
JP2020518107A (ja) 2017-04-26 2020-06-18 オーティーアイ ルミオニクス インコーポレーテッドＯｔｉ Ｌｕｍｉｏｎｉｃｓ Ｉｎｃ． 表面上のコーティングをパターン化する方法およびパターン化されたコーティングを含むデバイス
WO2018211460A1 (en) 2017-05-17 2018-11-22 Oti Lumionics Inc. Method for selectively depositing a conductive coating over a patterning coating and device including a conductive coating
CN108389878B (zh) * 2017-09-30 2022-01-25 昆山国显光电有限公司 显示屏及显示装置
US11751415B2 (en) 2018-02-02 2023-09-05 Oti Lumionics Inc. Materials for forming a nucleation-inhibiting coating and devices incorporating same
CN108054193B (zh) * 2018-02-09 2020-11-06 武汉华星光电半导体显示技术有限公司 柔性显示面板及柔性显示装置
JP7320851B2 (ja) 2018-05-07 2023-08-04 オーティーアイ ルミオニクス インコーポレーテッド 補助電極を提供するための方法および補助電極を含むデバイス
CN116456753A (zh) 2019-03-07 2023-07-18 Oti照明公司 一种光电子器件
KR20220046551A (ko) 2019-06-26 2022-04-14 오티아이 루미오닉스 인크. 광 회절 특성을 갖는 광 투과 영역을 포함하는 광전자 디바이스
US11832473B2 (en) 2019-06-26 2023-11-28 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
US20220278299A1 (en) 2019-08-09 2022-09-01 Oti Lumionics Inc. Opto-electronic device including an auxiliary electrode and a partition
CN112366279A (zh) * 2020-10-27 2021-02-12 合肥京东方卓印科技有限公司 显示面板、显示装置和显示面板的制作方法
US11985841B2 (en) 2020-12-07 2024-05-14 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990330A (ja) * 1995-09-20 1997-04-04 Advanced Display:Kk 液晶表示装置の製法
KR20060033237A (ko) * 2004-10-14 2006-04-19 엘지전자 주식회사 유기 전계발광 표시장치 및 그 제조방법
KR20060117481A (ko) * 2005-05-11 2006-11-17 엘지전자 주식회사 탑―이미션 방식의 유기전계발광소자 및 그 제조방법
KR20080083414A (ko) * 2007-03-12 2008-09-18 엘지디스플레이 주식회사 검사패턴을 포함하는 유기전계 발광 다이오드 모기판 및그의 제조방법
KR20090047721A (ko) * 2007-11-08 2009-05-13 엘지디스플레이 주식회사 유기전계 발광소자용 어레이 기판 및 그 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268587A (en) * 1989-03-20 1993-12-07 Hitachi, Ltd. Semiconductor integrated circuit device including a dielectric breakdown prevention circuit
US7323723B2 (en) * 2001-12-28 2008-01-29 Sanken Electric Co., Ltd. Semiconductor light-emitting device using phosphors for performing wavelength conversion
KR100713999B1 (ko) * 2005-09-30 2007-05-04 삼성에스디아이 주식회사 전도성 스페이서가 구비된 유기 발광 표시장치 및 이의제조 방법
WO2007095171A2 (en) * 2006-02-14 2007-08-23 Massachusetts Institute Of Technology Absorbing film
KR101286523B1 (ko) 2006-12-29 2013-07-16 엘지디스플레이 주식회사 평판 표시 장치의 제조 장치 및 방법
TWI423437B (zh) * 2010-04-07 2014-01-11 Au Optronics Corp 有機發光二極體顯示器之畫素結構及其製作方法
KR101188999B1 (ko) * 2010-07-05 2012-10-08 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
US8441643B2 (en) * 2010-07-13 2013-05-14 Apple Inc. Manufacturing and testing techniques for electronic displays
JP2012112034A (ja) 2010-11-04 2012-06-14 Canon Inc 真空蒸着装置
KR101288131B1 (ko) 2011-03-29 2013-07-19 주식회사 에스에프에이 기판 증착 장치
KR101406129B1 (ko) * 2012-03-28 2014-06-13 엘지디스플레이 주식회사 디스플레이 장치
US20140049721A1 (en) * 2012-08-14 2014-02-20 Apple Inc. Displays with Shielding Layers
US9209207B2 (en) * 2013-04-09 2015-12-08 Apple Inc. Flexible display with bent edge regions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990330A (ja) * 1995-09-20 1997-04-04 Advanced Display:Kk 液晶表示装置の製法
KR20060033237A (ko) * 2004-10-14 2006-04-19 엘지전자 주식회사 유기 전계발광 표시장치 및 그 제조방법
KR20060117481A (ko) * 2005-05-11 2006-11-17 엘지전자 주식회사 탑―이미션 방식의 유기전계발광소자 및 그 제조방법
KR20080083414A (ko) * 2007-03-12 2008-09-18 엘지디스플레이 주식회사 검사패턴을 포함하는 유기전계 발광 다이오드 모기판 및그의 제조방법
KR20090047721A (ko) * 2007-11-08 2009-05-13 엘지디스플레이 주식회사 유기전계 발광소자용 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
US9099413B2 (en) 2015-08-04
CN103996690A (zh) 2014-08-20
US20140231761A1 (en) 2014-08-21
US20150295177A1 (en) 2015-10-15
TWI584451B (zh) 2017-05-21
CN103996690B (zh) 2018-07-06
TW201432888A (zh) 2014-08-16
KR102023896B1 (ko) 2019-09-24
US9287503B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
KR102023896B1 (ko) 표시기판 및 그 제조방법
KR101407587B1 (ko) 유기 발광 표시장치 및 그 제조방법
US9231030B2 (en) Organic light-emitting display device and method of manufacturing the same
KR101829890B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102092705B1 (ko) 유기 발광 표시장치 및 그 제조방법
KR101900364B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US8895972B2 (en) Display device and organic light emitting display device having auxiliary electrode
KR20140146952A (ko) 유기 발광 표시 장치
KR20150031100A (ko) 유기 발광 표시장치 및 그 제조방법
KR20140140411A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US8384072B2 (en) Organic light emitting diode display
KR101587822B1 (ko) 유기전계발광 표시장치 및 그 제조 방법
KR101889020B1 (ko) 유기전계 발광소자
KR20200063123A (ko) 유기 발광 표시장치
KR20140118191A (ko) 자외선 유기발광소자 및 이를 채용한 표시장치.

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant