KR20090046098A - 번인 테스트 소켓을 이용한 반도체 테스트 장치와, 그 번인테스트 소켓의 세정방법 및 세정칩 - Google Patents

Abstract

본 발명은 번인 테스트 소켓 내에 삽입된 반도체칩과 상기 번인 테스트 소켓 내의 소켓 접촉핀과의 접촉에 의해 반도체칩을 테스트하는 반도체 테스트 장치에서, 상기 번인 테스트 소켓을 세정하는 방법을 개시한다. 개시된 세정방법은, 연마층을 갖는 세정칩을 상기 반도체 테스트 장치의 테스트 본체 내에 위치시키는 단계와, 상기 반도체칩 대신에 상기 세정칩을 상기 번인 테스트 소켓 내로 삽입하는 단계와, 상기 삽입된 세정칩이 상기 소켓 접촉핀과 접촉에 의해, 상기 소켓 접촉핀을 세정하는 단계를 포함한다. 이때, 상기 세청칩은, 프레임층, 연마층, 그리고, 그 프레임층과 연마층 사이에 개재되는 버퍼층을 포함한다. BGA 반도체칩의 번인 테스트 소켓의 세정에 이용되는 세정칩은, 해당 BGA 반도체칩 이하의 폭을 가져야 하며, SOP 반도체칩의 번인 테스트 소켓의 세정에 이용되는 세정칩은, 해당 SOP 반도체칩의 칩 자체의 폭과 리드프레임의 좌우 돌출 길이의 합 이상의 폭을 갖는다.

세정칩, 반도체칩, 번인 테스트 소켓, 번인 테스트 보드, SOP, BGA

Description

번인 테스트 소켓을 이용한 반도체 테스트 장치와, 그 번인 테스트 소켓의 세정방법 및 세정칩{SEMICONDUCTOR TEST APPARATUS USING BURN-IN TEST SOCKET AND CLEANING METHOD AND CLEANING CHIP FOR THE BURN-IN TEST SOCKET}

본 발명은 번인 테스트 소켓을 이용하여 반도체칩의 성능을 테스트하는 반도체 테스트 장치와, 그 반도체 테스트 장치 상의 번인 테스트 소켓을 온라인 방식으로 세정하는 방법과 그 세정에 이용되는 세정칩에 관한 것이다.

반도체 제조 공정에 있어 포장 공정인 패키징(packaging) 공정이 끝난 후 반도체칩의 양품 여부를 판단하기 위해 반드시 전기적 테스트 공정을 수행한다. 이를 위한 대표적인 테스트 공정이 번인 테스트(Burn-In Test) 공정이다. 번인 테스트 공정은 100℃ 이상의 고온에서 장기간 반도체칩을 노출시키며 전기적 신호를 지속적으로 가해주어 반도체칩의 내구성 불량 및 전기적 불량을 잡아내는 공정이다. 이러한 내구성 테스트 및 전기적 테스트를 거쳐 최종 합격된 반도체칩만이 양품으로 인정되어 반도체 소자 제조업체에서 출하가 이루어지게 된다.

도 1은 반도체칩 테스트에 사용되는 번인 테스트 보드를 보여주며, 도 2a 및 도 2b는 반도체칩의 타입에 따른 대표적인 두 가지 종류의 번인 테스트 소켓의 구 조를 보여주고 있다.

도 1에 도시된 것과 같이, 번인 테스트 보드(10)에는 다수의 테스트 소켓(20)이 장착되어 있다. 이는 생산되는 반도체칩 모두를 전수 검사해야 하기 때문에 테스트 시간을 절감하기 위해 여러 개의 반도체칩을 한꺼번에 테스트하기 위함이다. 보통 테스트 보드(10)는 테스트 소켓(20)의 수에 따라 분류되며, 일반적으로, 64개, 128개, 256개, 512개의 테스트 소켓(20)이 하나의 테스트 보드(10)에 장착된다.

번인 테스트 보드(10)에 장착되는 테스트 소켓(20)은 크게 두가지로 나누어지는데, 그 첫번째는, 도 2a에 도시된 것과 같이, BGA(Ball Grid Array) 타입의 반도체칩(2)을 테스트하기 위한 번인 테스트 소켓(20a)이며, 이때, 반도체칩(2)의 하부에는 전기적인 접촉단자(2a)가 볼의 형태로 붙어 있다. 이와 같은 반도체칩(2)의 테스트를 위해서는, 그 반도체칩(2)이 테스트 소켓(20a)의 내부로 삽입되어야 하는데, 이를 위해, 먼저 테스트 소켓(20a)의 상부에 기계적 압력이 가해지며, 그러한 압력에 의해, 칩 클램프(22a)가 오픈되고 테스트 소켓(20a) 하부에 있는 소켓 접촉핀(21a)이 좌우로 벌어지게 된다.

반도체칩(2)이 테스트 소켓(20a) 내에 인입된 상태로, 그 테스트 소켓(20a)에 가해진 압력이 제거되면, 도 2a에 도시된 바와 같이, 반도체칩(2)은 칩 클램프(22a)에 의해 고정되고, 좌우로 벌어졌던 소켓 접촉핀(21a)은 오므려진다. 그와 같은 상태에서, 반도체칩(2)에 구비된 볼형의 접촉 단자(2a)가 소켓 접촉핀(21a)과 좌우로 접촉함으로써 테스트가 수행된다. 보통, 볼형 접촉 단자(2a) 하나당 2 개의 이상의 소켓 접촉핀(21a)이 접촉함으로써 테스트가 수행된다.

두 번째로, SOP(Surface Online Package) 타입의 반도체칩(3)을 테스트하기 위한 번인 테스트 소켓이 있다. 도 2b에 도시된 것과 같이, SOP 타입의 반도체칩(3)은 전기적인 접촉단자(3a)가 칩 몸체(body) 외곽에 리드프레임의 형태로 돌출된 형태를 갖는다. 그와 같은 반도체칩(3)의 테스트를 위해서는, 그 반도체칩(3)이 테스트 소켓(20b)의 내부로 인입되어야 하는데, 이를 위해, 먼저 테스트 소켓(20b)의 상부에 기계적 압력이 가해지며, 그러한 압력에 의해, 클램프 기능의 소켓 접촉핀(21b)이 상측 좌우로 탄성 변형하여, 반도체칩(3)이 들어올 공간을 오픈시켜 준다.

반도체칩(3)이 테스트 소켓(20b) 내부로 인입된 상태에서, 테스트 소켓(20b)을 향해 가해진 압력이 제거되면, 도 2b에 도시된 것과 같이, 소켓 접촉핀(21b)이 리드프레임 타입의 접촉단자(21b)와 접촉되며, 그 접촉된 상태로 테스트가 진행된다. 이때 소켓 접촉핀(21b)은, 도 2a에 도시된 것과 같은, BGA 타입 테스트 소켓(20a)에서의 칩 클램프와 같이 반도체칩(3)을 고정시켜주는 기능도 한다.

상기 테스트 소켓(20a 또는 20b; 포괄하여 20)을 이용한 도 2a 및 도 2b에 도시된 것과 같은 테스트 공정시에, 반도체칩(2 또는 3)의 접촉단자(2a 또는 3a)와 소켓 접촉핀(21a 또는 21b) 사이의 접촉으로 인해, 소켓 접촉핀(21a 또는 21b)의 표면에는 오염물질(s)이 쌓인다. 그러한 오염물질(s)이 누적되면, 접촉 부위에서의 접촉 저항이 증가되어, 반도체칩이 양품임에도 불구하고 불량품으로 인식되며, 따라서 테스트 양품율인 수율(Yield)이 급격히 떨어지는 문제가 발생한다. 이러한 문 제를 해결하기 위해서는, 테스트 소켓(20a 또는 20b)의 소켓 접촉핀(21a 또는 21b)에 생긴 오염물을 제거하는 세정 공정이 매우 중요하다.

기존 테스트 세정 방법으로는 작업자가 부드러운 솔(blush)을 가지고 소켓 접촉 부위의 표면을 문질러 세정을 하거나, 테스트 소켓 보드 혹은 소켓을 테스트 장치로부터 탈착시켜 화학적 습식 세정 방법으로 오염물질을 제거하는 것이 주로 알려져 있다. 이때, 테스트 소켓의 접촉 부위에 오염된 물질은 보통 접촉되는 상대 물질, 보통 주석(Sn), 납(Pb) 등과 같은 금속 성분이다.

이러한 금속 성분들은 테스트 소켓의 접촉 부위에 지속적인 접촉에 의해 누적되어, 매우 단단히 부착된 형태를 띠므로, 작업자가 부드러운 솔을 이용하여 수동으로 세정 작업을 할 경우, 세정 효율이 크게 떨어지며, 더 나아가, 그 수동 작업에 의해 소켓 핀에 손상을 줄 우려가 매우 높다는 단점이 있다. 게다가, SOP 타입 반도체칩의 테스트에 이용되는 번인 테스트 소켓의 경우에는, 소켓 접촉핀이 아래로 향해 있으므로, 브러시가 소켓 접촉핀의 오염 부위에 접촉되기 어려워서 세정 자체가 불가능하다.

또 다른 세정 방법으로는 화학적 습식 세정 방법이 있는데, 이 방법 또한 테스트 보드 또는 테스트 소켓을 테스트 장치에서 분리한 후, 세정 처리를 해야 하므로, 세정 시간이 오래 걸리고, 세정 작업 후 테스트 보드 또는 테스트 소켓을 테스트 장치에 재부착해야하는 번거로움이 뒤따른다. 또한, 위 화학적 습식 세정의 경우, 세정 후 발생하는 오폐수의 처리가 어렵다는 문제점이 있으며, 그 오폐수의 발생에 의해 환경적으로도 좋지 못하다.

전술한 것과 같은 이유로, 번인 테스트 보드에 장착된 테스트 소켓을 반도체 테스트 장치로부터 분리하지 않고도, 그 테스트 소켓의 오염물질을 효율적으로 그리고 빠른 속도로 제거할 수 있는 세정 방법이 절실히 요구되고 있다.

위의 문제점을 해결하고자 레이저 장비를 반도체 테스트 장치 내부에 장착하여 테스트 소켓에 대해 온라인 세정을 수행하는 기술이 본 발명자에 의해 제안된 바 있으며, 그 제안된 기술은 한국 특허출원 번호 제10-2007-0049932호로 출원되었다. 그러나, 본 발명자는, 위 레이저를 이용한 세정기술의 경우, 고가의 레이저 장비를 테스트 장비마다 장착해야 하는 이유로, 세정을 위한 추가적인 비용이 너무 크다는 것을 알게 되었다.

또한, 많은 테스트 소켓들이 장착된 큰 테스트 보드의 세정을 위해서는 작은 크기의 레이저빔을 전면적으로 스캐닝하는 것이 필요한데, 그 경우, 테스트 소켓의 세정 시간이 너무 길다는 문제점도 인식하게 되었다. 특히, 번인 테스트 소켓과 같이, 소켓 접촉핀의 오염 부위가 상부로 노출이 잘 되지 않는 경우, 그 중에서도, SOP 타입의 소켓 접촉핀과 같이, 오염부위가 테스트 소켓의 하부를 향하는 경우에는, 오염 부위에 대한 레이저빔의 조사 및 그에 의한 테스트 소켓의 세정이 매우 어려웠다.

따라서, 본 발명의 하나의 기술적 과제는, 번인 테스트 소켓의 세정에 최적화된 세정칩 및 그것의 저장부를 자체 구비하고, 번인 테스트되는 반도체칩 대신에 세정칩을 번인 테스트 소켓 상에 위치시키도록 구성되어, 번인 테스트 소켓을 필요 시점에 자체 세정할 수 있는 반도체 테스트 장치를 제공하는 것이다.

본 발명의 다른 기술적 과제는, 번인 테스트 소켓을 이용하여 반도체칩의 성능을 테스트하는 반도체 테스트 장치 상에서, 번인 테스트 소켓 또는 그것이 설치된 보드의 분리 없이, 번인 테스트 소켓의 소켓 접촉핀에 생긴 오염물질을 효율적으로 제거하기 위한 방법을 제공하는 것이다.

본 발명의 또 다른 기술적 과제는, 테스트될 반도체칩 및 그 반도체칩을 테스트하는 번인 테스트 소켓의 구조, 형상, 또는 규격에 따라, 그 번인 테스트 소켓의 세정에 최적화된 번인 테스트 소켓용 세정칩을 제공하는 것이다.

본 발명의 일 측면에 따라, 번인 테스트 소켓 내에 삽입된 반도체칩과 상기 번인 테스트 소켓 내의 소켓 접촉핀과의 접촉에 의해 반도체칩을 테스트하는 반도체 테스트 장치에서, 상기 번인 테스트 소켓을 세정하는, 번인 테스트 소켓의 세정방법이 제공된다. 상기 세정방법은, 연마층을 갖는 세정칩을 상기 반도체 테스트 장치의 테스트 본체 내에 위치시키는 단계와, 상기 반도체칩 대신에 상기 세정칩을 상기 번인 테스트 소켓 내로 삽입하는 단계와, 상기 삽입된 세정칩이 상기 소켓 접촉핀과 접촉에 의해, 상기 소켓 접촉핀을 세정하는 단계를 포함한다.

바람직하게는, 상기 세정칩은 강성의 프레임층과 연성의 버퍼층을 더 포함하며, 상기 버퍼층은 상기 프레임층과 상기 연마층 사이에 개재된다.

본 발명의 일 실시예에 따라, 상기 반도체칩은 볼형의 접촉단자를 갖는 BGA 타입의 반도체칩이고, 상기 번인 테스트 소켓은, 상기 볼형의 접촉단자와 접촉하도록, 상측을 향해 있는 소켓 접촉핀들을 내부에 갖는 것일 수 있으며, 이 경우, 상기 삽입하는 단계는, 상기 연마층이 그것의 하측에 위치한 소켓 접촉핀들과 접촉하는 방향으로 상기 세정칩을 삽입하여 이루어진다. 또한, 상기 세정하는 단계는, 상기 세정칩을 상기 번인 테스트 소켓 내에서 좌우로 움직이는 것을 적어도 포함하는 것이며, 상기 세정칩은, 충분한 좌우 움직임의 거리 확보를 위해, 상기 반도체칩의 폭보다 작은 폭을 갖는 것이 바람직하다. 그리고, 상기 세정칩은 상기 반도체칩의 칩 자체 두께와 상기 접촉단자의 두께의 합 이상의 두께를 갖는 것이 바람직하다.

본 발명의 다른 실시예에 따라, 상기 반도체칩은 측면으로 돌출한 리드프레임형의 접촉단자를 갖는 SOP 타입의 반도체칩이고, 상기 번인 테스트 소켓은, 그 내측면에 상기 접촉단자와 접촉하도록 하측을 향해 있는 소켓 접촉핀들을 갖는 것이며, 상기 삽입하는 단계는, 상기 연마층이 그것의 상측에 위치한 소켓 접촉핀들과 접촉하는 방향으로 상기 세정칩을 삽입하여 이루어질 수 있다. 이때, 상기 세정칩은, 상기 반도체칩의 폭과 상기 접촉단자의 좌우 돌출길이의 합보다 큰 폭을 갖는 것이 바람직하며, 상기 세정칩의 두께는 상기 리드프레임의 두께 이하인 것이 바람직하다.

상기 세정하는 단계는, 상기 세정칩을 상기 번인 테스트 소켓 내로 로딩 및 언로딩하는 것을 반복하여 수행하는 것이 바람직하다. 또한, 상기 세정하는 단계는, 상기 세정칩을 상기 번인 테스트 소켓 내로 반복 로딩할 때, 상기 세정칩이 안착되는 위치 또는 방향을 바꾸어주는 것이 바람직하다.

본 발명의 다른 측면에 따라, 번인 테스트 소켓 내에 삽입된 반도체칩과 상기 번인 테스트 소켓 내의 소켓 접촉핀과의 접촉에 의해 반도체칩을 테스트하는 반도체 테스트 장치에서, 상기 반도체칩 대신에 상기 번인 테스트 소켓 내로 삽입되어 상기 테스트 소켓의 세정에 이용되는 번인 테스트 소켓용 세정칩이 제공되며, 상기 세정칩은, 강성의 프레임층과, 상기 소켓 접촉핀을 세정하기 위한 연마입자들을 포함하는 연마층과, 상기 연마층과 상기 프레임층 사이에 개재되어, 충격을 완화하는 버퍼층을 포함하는 3층 구조로 이루어진다.

상기 세정칩은, BGA 타입의 반도체칩을 테스트하는 번인 테스트 소켓의 세정용이되, 상기 세정칩의 폭은 상기 BGA 타입의 반도체칩의 폭보다 작은 것일 수 있다.

대안적으로, 상기 세정칩은, 좌우로 돌출한 리드프레임을 구비한 SOP 타입의 반도체칩을 테스트하는 번인 테스트 소켓의 세정용이되, 상기 세정칩의 폭은 상기 SOP 타입의 반도체칩의 자체 폭과 상기 리드프레임의 좌우 돌출 길이의 합보다 큰 것일 수 있다.

본 발명의 또 다른 측면에 따라, 반도체칩이 로딩 및 저장되는 반도체 로딩부와, 상기 반도체칩을 테스트하기 위해 복수의 번인 테스트 소켓이 마련된 번인 테스트 보드와, 상기 반도체 로딩부로부터 상기 번인 테스트 보드로 반도체칩을 이송시키기 위한 이송기구부와, 세정칩을 독립적으로 저장하도록 마련된 세정칩 저장부를 포함하되, 상기 이송기구부는, 상기 번인 테스트 소켓에 반도체칩이 없는 상태에서, 상기 세정칩을 상기 번인 테스트 소켓 내로 이송시킬 수 있도록 구성된다.

본 발명에 따르면, 기존 작업자들이 부드러운 솔(blush)로 세정을 하는 수작업 클리닝 방법과 비교하여, 반도체 테스트 소켓에 대한 세정력을 월등히 향상시킴으로써 테스트 수율 향상에 의한 막대한 생산 비용을 절감할 수 있다. 특히 테스트 공정 중 언제든지 온라인 세정이 가능하여 소켓의 세정을 위해, 테스트 장치의 운전을 정시시킬 필요 없이, 언제든지 자동으로 신속한 테스트 소켓의 세정이 가능하다는 점에서, 테스트 장치의 운전 정지에 소요되는 불필요한 시간을 없애고, 그에 의해, 테스트 장치의 가동률을 극대화시킴으로써, 반도체 소자 제작과 같은 대량 생산 공정에서 생산 효율을 크게 향상 시킬 수 있다.

또한, 레이저가 장착되어 온라인 테스트를 수행하는 종래의 기술과 비교하여, 매우 저렴한 비용으로 테스트 장치의 큰 수정 없이 테스트 소켓 세정을 매우 용이하게 수행할 수 있으며, 더 나아가, 반도체칩 및 그 반도체칩의 테스트에 이용되는 번인 테스트 소켓의 규격, 형상, 구조에 최적화된 세정칩을 편리하게 이용함으로써, 보다 효율적인 테스트 소켓의 세정이 가능하다. 특히, SOP 타입 반도체칩의 테스트 소켓과 같이 레이저빔에 의한 세정이 불가능한 경우에도 그 테스트 소켓에 대한 세정을 용이하게 할 수 있는 효과가 있다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다

도 3은 본 발명에 따른 세정칩의 구조를 설명하기 위한 도면이다. 도 3을 참조하면, 상기 세정칩(50)은, 프레임층(51)과, 버퍼층(52)과, 연마층(53)을 포함하는 3층 구조로 이루어진다. 상기 프레임층(51)은, 상기 3층 구조의 최상층을 이루며, 휨 변형과 같은 세정칩의 변형을 막도록 충분한 강도를 갖는 것이 요구된다.

상기 프레임층(51)은 버퍼층(52) 및 연마층(53)이 형성되는 면이 충분한 평탄도의 평면으로 이루어져, 궁극적으로 연마층(53)의 평탄도를 보장한다. 상기 프레임층(51)은 충분한 강도를 갖는 어떤 재질로도 가능하며, 바람직하게는, 금속, 플라스틱 또는 세라믹 재질의 판재가 이용될 수 있다.

이때, 이하 설명되는 BGA 반도체칩의 테스트 소켓의 세정에 이용되는 세정칩의 경우에는, 비용 절감을 위해 반도체 테스트 공정 중 불량으로 처리된 불량칩 혹은 공정 테스트를 위해 사용된 후 폐기된 더미(Dummy) 칩이 프레임층(51)의 재료로 이용될 수 있다. 또한, 폐기된 반도체칩을 상기 프레임층(51)의 재료로 이용하는 경우, 그 폐기된 반도체칩에서 접촉 단자가 없는 면이 버퍼층(52)과 연마층(53)이 적층 형성되는 면이 된다.

상기 버퍼층(52)은, 상기 프레임층(51)과 상기 연마층(53) 사이에 개재되는 세정칩(50)의 중간층으로서, 테스트 소켓에 대한 세정 공정 중에 발생할 수 있는 충격을 흡수하여 그 테스트 소켓에 구비된 소켓 접촉핀의 물리적 손상을 원천적으 로 차단하는 중요한 역할을 한다.

상기 버퍼층(52)은 두께 방향으로 유연성, 점탄성 또는 탄성을 갖는 재질인 것이 바람직하며, 강도가 작은 소켓 접촉핀의 세정에 이용되는 세정칩인 경우, 상대적으로 큰 두께로 형성되는 것이 바람직하다. 버퍼층(52) 없이 프레임층(51) 상에 연마층(53)을 바로 형성할 경우, 연마층(53)과 접촉되는 소켓 접촉 접촉핀의 물리적 손상이 커지며, 버퍼층(52) 없이 프레임층(51) 상에 과도하게 유연한 연마층(53)을 형성할 경우, 연마층(53)이 세정 중에 변형되는 현상이 야기되어, 세정 효율을 크게 떨어뜨리게 된다. 이때, 상기 버퍼층(52)의 재료로는, 두께 방향으로 점탄성을 갖는 양면테이프가 이용될 수 있다.

상기 연마층(53)은, 실질적으로, 상기 소켓 접촉핀 상의 오염물질을 제거하는 역할을 한다. 바람직하게는, 상기 연마층(53)은, 다이아몬드, CBN(Cubic Boron Nitride; 입방정 질화 붕소) 또는 알루미나 등의 연마입자가 골고루 분산된 연마시트가 이용된다. 상기 연마입자가 분산되어 있는 기재(substrate)는, 테프론, 폴리플라스틱, 아크릴, 비닐 등이 이용될 수 있으며, 두께 방향으로의 유연성 또는 점탄성은 상기 버퍼층(52)의 경우보다 작은 것이 바람직하다.

또한, 상기 연마층(53)은, 세정 공정 중 소켓 접촉핀과 접촉에 의한 미세 오염 입자가 테스트 소켓 내로 떨어져 그 테스트 소켓 내부를 오염시키는 것을 방지하도록, 오염입자를 트랩(trap) 시킬 수 있는 정도의 매우 미세하고 복잡한 망사 형태를 갖는 것이 바람직하다. 즉, 상기 연마층(53)의 연마 입자들 사이의 공간이 상기 오염 입자를 트랩(trap)할 수 있는 크기 및 형상을 갖는 것이 바람직하다.

도 4 및 도 5는, 각각 세정칩(이하, 'BGA 세정칩'이라 함)을 이용하여 BGA 타입 반도체칩(2; 도 2a 참조) 테스트 소켓(20a; 이하 'BGA 소켓'이라 함)을 세정하는 경우와, 다른 세정칩(이하, 'SOP 세정칩')을 이용하여 SOP 타입 반도체칩(3; 도 2b 참조)의 테스트 소켓(20b; 이하 'SOP 테스트 소켓'이라 함)을 세정하는 경우를 설명하기 위한 도면들이다. 이하에서, BGA 세정칩의 도면부호를 50a로 하고 SOP 세정칩의 도면부호를 50b로 하여 설명한다.

도 4를 참조하면, BGA 테스트 소켓(20a) 내로 BGA 세정칩(50a)이 삽입된 상태로, 그 BGA 세정칩(50a)의 연마층(53a)이 BGA 테스트 소켓(20a)의 소켓 접촉핀(21a)과 접촉하고 있다. 상기 BGA 테스트 소켓(20a) 내로의 상기 세정칩(50a)의 삽입은 도 2a에 도시된 것과 같은 BGA 반도체칩(2)의 삽입 방식과 동일하게 이루어질 수 있다. 삽입된 BGA 세정칩(50a)은, BGA 반도체칩(2)의 이송에 이용되었던 이송기구부(123; 도 8 참조)에 의해 지지된 채, 그 이송기구부에 의해 움직인다. 이때, 상기 BGA 세정칩(50a)의 움직임은 소켓 접촉핀(21a)과 접촉한 상태로 이루어지므로, 소켓 접촉핀(21a) 말단 부근의 오염 물질을 보다 효과적으로 세정할 수 있게 해준다.

BGA 반도체칩(2)을 상기 소켓 접촉핀(21a)에 가압하는 힘에 비하여, 상기 BGA 세정칩(50a)을 상기 소켓 접촉핀(21a)에 가압하는 힘의 크기가 큰 것이 세정의 효과면에서 유리하다. 또한, BGA 테스트 소켓(20a)에 대해 BGA 세정칩(50a)의 로딩 및 언로딩을 반복하는 것에 의해, 상기 BGA 테스트 소켓(20a)의 세정 효과는 더욱 커진다. 또한, 상기 로딩 및 언로딩의 반복시에, BGA 세정칩(50a)의 안착 위치나 방향을 약간씩 바꾸어주면, 로딩될 때마다 새로운 면에 대한 세정이 이루어지므로, 소켓 접촉핀(21a)의 시간 당(또는, 로딩 회수 당) 세정 면적이 크게 증가될 수 있으며, 이 또한 BGA 테스트 소켓(20a)의 세정 효율을 높이는데 기여하는 요소가 된다.

BGA 세정칩(50a)에 의한 세정의 경우, 프레임층(51a)의 두께에 대한 버퍼층(52a)과 연마층(53a)의 두께 총합을 충분히 크게 하여야, 좌우로 움직이는 BGA 세정칩(50a)이 소켓 접촉핀(21a)에 대해 효과적으로 접촉할 수 있다. 이때, 버퍼층(52a)과 연마층(53a)의 두께의 합은 BGA 세정칩(50a)의 총 두께의 2/10~6/10인 것이 바람직하고, 버퍼층(52a) 및 그것에 지지되는 연마층(53a)은 충분한 유연성을 가져야 할 것이다. 또한, BGA 세정칩(50a)은 실제 반도체칩(2; 도 2a 참조) 자체의 볼형 접촉단자(2a)의 두께를 합한 두께 이상을 가져야 효과적인 세정이 가능하다.

특히, 해당 BGA 테스트 소켓(20a) 및 BGA 반도체칩(2)에 대한 BGA 세정칩(50a)의 상대적인 폭 크기는 BGA 테스트 소켓(20a)의 세정 효율에 큰 영향을 미치는 요소이다.

도 6은 해당 BGA 테스트 소켓(20a) 및 BGA 반도체칩(2)에 대한 BGA 세정칩(50a)의 폭 관계를 설명하기 위한 도면이다. 도 6을 참조하면, BGA 테스트 소켓(20a)의 내폭은 W1이고, BGA 반도체칩(2)의 폭은 W2이며, BGA 세정칩(50a)의 폭은 W3이다. 이때, BGA 반도체칩(2)과 BGA 세정칩(50a)은 BGA 테스트 소켓(20a) 내로 삽입되어야 하는 것이므로, 그 폭들(W2, W3)은 BGA 테스트 소켓(20a)의 내폭(W1)보다 작아야 한다. 이때, 용어 "폭"은 칩의 가로 및/또는 세로 폭을 의미하 는 것이다.

특히, BGA 반도체칩(2)과 BGA 세정칩(50a)의 관계에서, BGA 세정칩(50a)이 좌우로 충분한 유격을 갖고 이동하면서 BGA 테스트 소켓(20a)의 소켓 접촉핀을 세정하여야 세정 효과가 극대화될 수 있으므로, BGA 세정칩(50a)의 폭(W3)은 BGA 반도체칩(2)의 폭(W2)보다 작아야 한다. BGA 반도체칩(2)은 정해진 규격을 가져 그 폭(W2)이 제한되어 있고, BGA 테스트 소켓(20a)의 내폭(W1)을 극단적으로 증가시킬 수 없는 조건이므로, 만일, BGA 세정칩(50a)의 폭(W3)이 BGA 반도체칩(2)의 폭(W2)보다 크거나 또는 같은 경우, BGA 세정칩(50a)의 좌 우 이동범위는 극히 제한되게 되어 BGA 테스트 소켓(20a)에 대한 효과적인 세정을 할 수 없게 된다.

따라서, 해당 BGA 테스트 소켓(20a) 및 BGA 반도체칩(2)에 대한 BGA 세정칩(50a)의 상대적인 폭 크기는 아래의 [수학식 1]로 표시될 수 있다.

W1 > W2 ≥W3 (W1: BGA 테스트 소켓의 내폭, W2: BGA 반도체칩의 폭, W3: BGA 세정칩의 폭)

이제 도 5를 참조하면, SOP 테스트 소켓(20b) 내로 SOP 세정칩(50b)이 삽입된 상태로, 그 SOP 세정칩(50b)의 연마층(53b)은 하측이 아닌 상측을 향해 있다. SOP 테스트 소켓(20b)에서 테스트되는 SOP 반도체칩(3; 도 2b 참조)은, 리드프레임 타입의 접촉단자(3a; 도 2b 참조; 이하 '리드단자'라 함)를 측면에 돌출되게 구비한 구조이며, 따라서, SOP 테스트 소켓(20b)은 하방으로 연장되어 상기 리드단 자(3a)와 접촉하는 소켓 접촉핀(21b)을 내측면에 구비한다. 상측을 향해 있는 상기 SOP 세정칩(50b)의 연마층(53b)은 그 위쪽의 소켓 접촉핀(21b)과 접촉하고 있다.

상기 SOP 테스트 소켓(20b) 내로의 상기 SOP 세정칩(50b)의 삽입은 도 2b에 도시된 것과 같은 SOP 반도체칩(3)의 삽입 방식과 동일하게 이루어질 수 있다. 삽입된 BGA 세정칩(50b)은, SOP 반도체칩(3)의 이송에 이용되었던 이송기구부(123; 도 8 참조)에 의해 지지된 채, 그 이송기구부에 의해 적어도 상하로 움직인다. 이때, 상기 SOP 세정칩(50b)의 움직임은 소켓 접촉핀(21b)과 접촉한 상태로 이루어지므로, 소켓 접촉핀(21b) 말단 부근의 오염 물질을 보다 효과적으로 세정할 수 있게 해준다.

도 7은 SOP 반도체칩(3)과 SOP 세정칩(50b) 사이의 크기에 있어서의 관계를 설명하기 위한 도면이다. 도 7을 참조하면, SOP 반도체칩(3)의 크기는 SOP 반도체칩(3)의 폭(w2)과 리드단자(3a)의 좌우 돌출길이(L1, L2)에 합에 의해 정해진다. SOP 테스트 소켓(20b)의 접촉핀(21b)은 SOP 반도체칩(3)의 몸체에 접촉하지 않고, 그 몸체로부터 좌우로 돌출된 리드단자(3a)와 접촉하므로, SOP 세정칩(50b)의 폭(w3)은 SOP 반도체칩(3)의 칩 자체의 폭(w2)과 리드단자(3a)의 좌우 돌출길이(L1, L2)의 합보다 커야 한다. 그리고, 상기 SOP 세정칩(50b)의 상기 SOP 테스트 소켓(20b) 내 삽입을 위해, 상기 SOP 세정칩(50b)의 폭은 상기 SOP 테스트 소켓(20b)의 내폭(w1)보다는 작아야 한다. 위의 크기 관계를 정리하면 아래의 [수학식 2]와 같다.

w1 > w3 ≥ (w2 + L1 + L2)

(w1: SOP 테스트 소켓의 내폭, w2: SOP 반도체칩의 폭, L1, L2: 돌출된 리드단자의 길이, W3: SOP 세정칩의 폭)

추가로, 상기 SOP 세정칩(50b)의 두께는 반도체칩의 칩 자체 두께가 아닌 리드단자의 두께 이하로 제작되어야 소켓 접촉핀의 손상을 방지하면서 효과적인 세정을 할 수 있다.

도 8은, 자체 세정 기능을 갖는, 번인 테스트 소켓을 이용한 반도체 테스트 장치를 도시한 블록 구성도이다.

도 8을 참조하면, 본 실시예의 반도체 테스트 장치(100)는, 반도체칩의 번인 테스트 용도를 갖는 것으로서, 크게 테스트 본체(120)와, 그 테스트 본체(120)에서의 번인 테스트를 제어하기 위한 번인 테스터(140)를 포함한다.

상기 테스트 본체(120)는, 반도체칩의 적재, 이송, 테스트 또는 양품과 불량품의 소팅 등의 공정이 실제로 이루어지는 부분으로, 일반적으로는 '테스트 핸들러'로 칭해진다. 또한, 번인 테스터(140)는, 상기 테스트 본체(120)에 전기적인 신호를 보내, 반도체칩의 양품 여부를 판단하는 등의 실질적인 제어를 한다.

본 실시예에서, 상기 테스트 본체(120)는, 다수의 번인 테스트 소켓이 설치되는 번인 테스트 보드(10)와, 반도체칩의 로딩 및 저장이 이루어지는 반도체 로딩 부(122)와, 반도체 로딩부(122)의 반도체칩을 번인 테스트 보드(10) 상의 번인 테스트 소켓(20)에 접촉 형태로 위치시키는 이송기구부(123)를 포함한다.

상기 이송기구부(123)는 번인 테스트 보드(10) 상에서 테스트를 마친 반도체칩을 양품 저장부(124) 또는 불량품 저장부(125)로 이송시키도록 구성된다. 이때, 테스트된 반도체칩의 불량 여부에 대한 판단은 상기 번인 테스터(140)에서 이루어지며, 상기 번인 테스터(140)의 판단에 따라, 상기 이송기구부(123)는, 불량품과 양품을 소팅(sorting)하여, 상기 양품 저장부(124)와 상기 풀량품 저장부(125)로 보낸다.

작업자는 테스트할 반도체칩을 예를 들면, 트레이(tray)의 수납칸들에 수납하여 테스트 본체(120)의 반도체 로딩부(122)에 위치시킨다. 그 다음의 모든 번인 테스트 과정은 자동으로 이루어지는 바, 그 순서를 설명하면, 이송기구부(123)는 트레이 위에 있는 반도체칩을 번인 테스트 보드의 테스트 소켓 상으로 이송시켜 그 테스트 소켓 상에 접촉 유지시킨다. 다음, 번인 테스터(124)가 전기적 신호를 보내 반도체칩의 불량 여부를 판단한다. 판단 결과를 받은 테스트 본체(120)는, 그 내부의 이송기구부(123)가 양품은 양품 저장부(124)에, 그리고, 불량품은 불량품 저장부(125)에 위치시킴으로써 테스트가 완료된다.

본 실시예의 반도체 테스트 장치(100)는, 세정칩 저장부(126)를 포함하며, 상기 세정칩 저장부(126)에는 도 3 내지 도 7을 참조로 하여 설명한 것과 같은 세정칩(50; 50a, 50b를 총괄함)이 저장된다. 상기 세정칩 저장부(126)에는 다수의 세정칩(126)이 대기되는데, 그 다수의 세정칩(126)은 종류별로 분류된 채 상기 세정 칩 저장부(126)의 여러 구획부에 나뉘어 저장될 수 있다.

본 발명의 실시예에 따르면, 반도체칩의 번인 테스트 공정 중, 특정 테스트 소켓에서 불량품이 계속적으로 발생하는 경우, 번인 테스터(140) 내 판단부(142a)는 이를 판단한다. 번인 테스터(124) 내의 핸들러 제어부(142b)는 상기의 판단 결과에 따라, 불량품이 계속적으로 발생하는 테스트 소켓에서의 번인 테스트를 중지하는 대신, 세정칩(126)을 이용하여 그 특정 번인 테스트 소켓 대한 세정을 행한다.

또한, 본 실시예의 반도체 테스트 장치(100)는, 번인 테스트 작업이 이루어지지 않는 유휴시간(Idle time)인 경우, 자동으로 반도체 테스트 보드 전체의 테스트 소켓을 다수의 세정칩을 이용하여 세정할 수도 있다. 이는 반도체 테스트 장치(100)의 내부 S/W에 상기 작업을 미리 프로그래밍 함으로써 용이하게 세정 작업을 수행할 수 있다. 또한, 세정칩 저장부를 만들기 어려운 경우, 작업자는 테스트 칩 대신에 세정칩을 담은 트레이를 반도체칩 로딩부에 인입시켜 테스트 소켓의 세정을 수행할 수도 있다.

이상, 상기 내용은 본 발명의 바람직한 일 실시예를 단지 예시한 것으로 본 발명의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정과 변경을 가할 수 있음을 인지해야 한다.

도 1은 일반적인 반도체칩의 번인 테스트 보드를 설명하기 위한 도면.

도 2a는 BGA 타입의 반도체칩의 테스트에 번인 테스트 소켓을 이용하는 과정을 설명하기 위한 도면.

도 2b는 SOP 타입의 반도체칩의 테스트에 번인 테스트 소켓을 이용하는 과정을 설명하기 위한 도면.

도 3은 테스트 번인 소켓의 세정에 이용되는 세정칩을 설명하기 위한 도면.

도 4는 BGA 타입의 반도체칩 테스트 이용되는 번인 테스트 소켓의 세정 과정을 설명하기 위한 도면.

도 5는 BGA 타입의 반도체칩 테스트 이용되는 번인 테스트 소켓의 세정 과정을 설명하기 위한 도면.

도 6은 BGA 타입의 반도체칩에 대응되는 세정칩의 상대적 크기를 설명하기 위한 도면.

도 7은 SOP 타입의 반도체칩에 대응되는 세정칩의 상대적 크기를 설명하기 위한 도면.

도 8은 세정칩을 이용한 번인 테스트 소켓의 자체 세정기술을 이용하는 반도체 테스트 장치를 도시한 블록 구성도.

Claims (16)

1. 번인 테스트 소켓 내에 삽입된 반도체칩과 상기 번인 테스트 소켓 내의 소켓 접촉핀과의 접촉에 의해 반도체칩을 테스트하는 반도체 테스트 장치에서, 상기 번인 테스트 소켓을 세정하는 방법으로,

   연마층을 갖는 세정칩을 상기 반도체 테스트 장치의 테스트 본체 내에 위치시키는 단계;

   상기 반도체칩 대신에 상기 세정칩을 상기 번인 테스트 소켓 내로 삽입하는 단계;

   상기 삽입된 세정칩의 연마층이 상기 소켓 접촉핀과 접촉에 의해 상기 소켓 접촉핀을 세정하는 단계를 포함하는 것을 특징으로 하는 번인 테스트 소켓의 세정방법.
2. 청구항 1에 있어서, 상기 세정칩은 강성의 프레임층과 연성의 버퍼층을 더 포함하며, 상기 버퍼층은 상기 프레임층과 상기 연마층 사이에 개재되는 것을 특징으로 하는 번인 테스트 소켓의 세정방법.
3. 청구항 1에 있어서, 상기 반도체칩은 볼형의 접촉단자를 갖는 BGA 타입의 반도체칩이고, 상기 번인 테스트 소켓은, 상기 볼형의 접촉단자와 접촉하도록, 상측을 향해 있는 소켓 접촉핀들을 내부에 갖는 것이되, 상기 삽입하는 단계는, 상기 연마층이 그것의 하측에 위치한 소켓 접촉핀들과 접촉하는 방향으로 상기 세정칩을 삽입하여 이루어지는 것을 특징으로 하는 번인 테스트 소켓의 세정방법.
4. 청구항 3에 있어서, 상기 세정하는 단계는, 상기 세정칩을 상기 번인 테스트 소켓 내에서 좌우로 움직이는 것을 적어도 포함하는 것이며, 상기 세정칩은, 충분한 좌우 움직임의 거리 확보를 위해, 상기 반도체칩의 폭 이하의 폭을 갖는 것을 특징으로 하는 번인 테스트 소켓의 세정방법.
5. 청구항 4에 있어서, 상기 세정칩은 상기 반도체칩의 칩 자체 두께와 상기 접촉단자의 두께의 합 이상의 두께를 갖는 것을 특징으로 하는 번인 테스트 소켓의 세정방법.
6. 청구항 1에 있어서, 상기 반도체칩은 측면으로 돌출한 리드프레임형의 접촉단자를 갖는 SOP 타입의 반도체칩이고, 상기 번인 테스트 소켓은, 그 내측면에 상기 접촉단자와 접촉하도록 하측을 향해 있는 소켓 접촉핀들을 갖는 것이며, 상기 삽입하는 단계는, 상기 연마층이 그것의 상측에 위치한 소켓 접촉핀들과 접촉하는 방향으로 상기 세정칩을 삽입하여 이루어지는 특징으로 하는 번인 테스트 소켓의 세정방법.
7. 청구항 6에 있어서, 상기 세정칩은, 상기 반도체칩의 폭과 상기 접촉단자의 좌우 돌출길이의 합 이상의 폭을 갖는 것임을 특징으로 하는 번인 테스트 소켓의 세정방법.
8. 청구항 7에 있어서, 상기 세정칩의 두께는 상기 리드프레임의 두께 이하인 것을 특징으로 하는 번인 테스트 소켓의 세정방법.
9. 청구항 1에 있어서, 상기 세정하는 단계는, 상기 세정칩을 상기 번인 테스트 소켓 내로 로딩 및 언로딩하는 것을 반복하여 수행하는 것을 특징으로 하는 번인 테스트 소켓의 세정방법.
10. 청구항 9에 있어서, 상기 세정하는 단계는, 상기 세정칩을 상기 번인 테스트 소켓 내로 반복 로딩할 때, 상기 세정칩이 안착되는 위치 또는 방향을 바꾸어주는 것을 특징으로 하는 번인 테스트 소켓의 세정방법.
11. 번인 테스트 소켓 내에 삽입된 반도체칩과 상기 번인 테스트 소켓 내의 소켓 접촉핀과의 접촉에 의해 반도체칩을 테스트하는 반도체 테스트 장치에서, 상기 반도체칩 대신에 상기 번인 테스트 소켓 내로 삽입되어 상기 테스트 소켓의 세정에 이용되는 번인 테스트 소켓용 세정칩으로,

    강성의 프레임층;

    상기 소켓 접촉핀을 세정하기 위한 연마입자들을 포함하는 연마층; 및

    상기 연마층과 상기 프레임층 사이에 개재되어, 충격을 완화하는 버퍼층을;

    포함하는 3층 구조인 것을 특징으로 하는 번인 테스트 소켓용 세정칩.
12. 청구항 11에 있어서, 상기 세정칩은, BGA 타입의 반도체칩을 테스트하는 번인 테스트 소켓의 세정용이되, 상기 세정칩의 폭은 상기 BGA 타입의 반도체칩의 폭 이하인 것을 특징으로 하는 번인 테스트 소켓용 세정칩.
13. 청구항 11에 있어서, 상기 세정칩은, 좌우로 돌출한 리드프레임을 구비한 SOP 타입의 반도체칩을 테스트하는 번인 테스트 소켓의 세정용이되, 상기 세정칩의 폭은 상기 SOP 타입의 반도체칩의 자체 폭과 상기 리드프레임의 좌우 돌출 길이의 합 이상인 것을 특징으로 하는 번인 테스트 소켓용 세정칩.
14. 반도체칩이 로딩 및 저장되는 반도체 로딩부;

    상기 반도체칩을 테스트하기 위해 복수의 번인 테스트 소켓이 마련된 번인 테스트 보드;

    상기 반도체 로딩부로부터 상기 번인 테스트 보드로 반도체칩을 이송시키기 위한 이송기구부; 및

    세정칩을 독립적으로 저장하도록 마련된 세정칩 저장부를 포함하며,

    상기 이송기구부는, 상기 번인 테스트 소켓에 반도체칩이 없는 상태에서, 상기 세정칩을 상기 번인 테스트 소켓 내로 이송시킬 수 있도록 구성된 것을 특징으 로 하는, 번인 테스트 소켓을 이용한 반도체 테스트 장치.
15. 청구항 14에 있어서, 상기 이송기구부는, 상기 세정칩을 상기 번인 테스트 소켓 내로 로딩 및 언로딩하는 것을 반복하여 수행하도록 구성된 것을 특징으로 하는, 번인 테스트 소켓을 이용한 반도체 테스트 장치.
16. 청구항 15에 있어서, 상기 이송기구부는, 상기 세정칩을 상기 번인 테스트 소켓 내로 반복 로딩할 때, 상기 세정칩이 안착되는 위치 또는 방향을 바꾸도록 구성된 것을 특징으로 하는, 번인 테스트 소켓을 이용한 반도체 테스트 장치.

Images