KR20090045739A - 반도체 소자의 스토리지 노드 형성 방법 - Google Patents
반도체 소자의 스토리지 노드 형성 방법 Download PDFInfo
- Publication number
- KR20090045739A KR20090045739A KR1020070111709A KR20070111709A KR20090045739A KR 20090045739 A KR20090045739 A KR 20090045739A KR 1020070111709 A KR1020070111709 A KR 1020070111709A KR 20070111709 A KR20070111709 A KR 20070111709A KR 20090045739 A KR20090045739 A KR 20090045739A
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- forming
- semiconductor device
- etch stop
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000003860 storage Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title description 2
- 150000004767 nitrides Chemical class 0.000 claims abstract description 18
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000005121 nitriding Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 4
- 230000008021 deposition Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 스토리지 노드 형성 방법에 관한 것으로, 본 발명의 반도체 소자의 스토리지 노드 형성 방법은, 웨이퍼의 전체 표면을 따라 인장 스트레스를 갖는 식각 정지막을 형성하는 단계; 상기 웨이퍼 뒷면의 상기 식각 정지막을 제거하는 단계; 및 상기 식각 정지막 상부에 스토리지노드 절연막 및 하드마스크용 물질막을 형성하는 단계를 포함하고, 상술한 본 발명에 의한 반도체 소자의 스토리지 노드 형성 방법은, 마스크 공정의 수행 전 하부 레이어의 스트레스를 최소화함으로써 마스크 공정시 중첩 불량을 방지할 수 있다.
스토리지노드, 인장 스트레스, 압축 스트레스, 질화막, 비정질탄소막
Description
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 반도체 소자의 스토리지 노드 형성 방법에 관한 것이다.
최근 웨이퍼(wafer)의 직경이 점차 증가하면서 웨이퍼 상에 증착되는 물질들에 의한 스트레스(stress)의 작용으로 웨이퍼 휨 현상이 심화되고 있다. 그에 따라, 웨이퍼의 중앙(center)에서 에지(edge)로 갈수록 소정 마스크 공정시 하부 레이어와의 중첩(overlay) 불량이 발생할 가능성이 증가하고 있다.
이러한 중첩 불량 문제는 특히, 스토리지노드(storage node) 형성 공정에서 매우 심각하게 나타나고 있다. 이하, 도1을 참조하여, 좀더 상세히 설명하기로 한다.
도1은 종래 기술에 따른 스토리지노드 형성 공정 및 그 문제점을 설명하기 위한 도면이다.
도1에 도시된 바와 같이, 소정의 하부 구조가 형성된 웨이퍼(10)의 전체 표면을 따라 식각 정지용 질화막(11)을 증착한다. 이때, 식각 정지용 질화막(11)은 웨이퍼(10)의 앞면 및 뒷면에 모두 증착되기 때문에, 실질적으로 웨이퍼(10)에 어떠한 스트레스도 가하고 있지 않은 상태가 된다.
이어서, 식각 정지용 질화막(11) 상부에 스토리지 노드 산화막, 하드마스크용 비정질탄소막 및 반사방지막의 적층구조(12)를 형성한다. 이때, 본 도면에 도시된 바와 같이 웨이퍼(10)가 위쪽으로 휘는 현상이 나타난다. 이는, 웨이퍼(10) 상부의 스토리지 노드 산화막, 하드마스크용 비정질 탄소막 등이 각각 압축 스트레스를 갖기 때문이며, 그 중에서도 특히, 하드마스크용 비정질탄소막은 저온에서 증착되어 매우 큰 압축 스트레스(compressive stress)를 갖기 때문이다.
따라서, 후속 공정으로 반사방지막 상에 스토리지노드 형성을 위한 포토레지스트 패턴을 형성하는 스토리지노드 마스크 공정시 하부 레이어와의 중첩 불량이 초래되는 문제점이 있다.
이러한 문제점을 해결하기 위한 방법으로, 상기의 하드마스크용 비정질탄소막이 인장 스트레스(tensile stress)를 갖게 하는 것을 고려해 볼 수 있다. 그러나, 하드마스크용 비정질탄소막이 인장 스트레스를 갖게 하기 위해서는 고온의 조건에서 비정질탄소막 증착이 수행되어야 하기 때문에, 하부의 물질 변형을 초래하고 기존의 저온 증착을 통한 비정질탄소막에 비하여 식각 선택비가 감소하는 등 또다른 문제점을 초래한다.
따라서, 스토리지노드 형성 공정에 있어서, 기존의 저온 증착 과정을 통하여 형성되는 하드마스크용 비정질탄소막을 이용하면서도 마스크 공정시 중첩 불량 문제를 해결할 수 있는 기술의 개발이 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 마스크 공정의 수행 전 하부 레이어의 스트레스를 최소화함으로써 마스크 공정시 중첩 불량을 방지할 수 있는 반도체 소자의 스토리지 노드 형성 방법을 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 반도체 소자의 스토리지 노드 형성 방법은, 웨이퍼의 전체 표면을 따라 인장 스트레스를 갖는 식각 정지막을 형성하는 단계; 상기 웨이퍼 뒷면의 상기 식각 정지막을 제거하는 단계; 및 상기 식각 정지막 상부에 스토리지노드 절연막 및 하드마스크용 물질막을 형성하는 단계를 포함한다.
상술한 본 발명에 의한 반도체 소자의 스토리지 노드 형성 방법은, 마스크 공정의 수행 전 하부 레이어의 스트레스를 최소화함으로써 마스크 공정시 중첩 불량을 방지할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 일실시예에 따른 스토리지노드 형성 방법을 설명하기 위한 도면이다.
도2에 도시된 바와 같이, 소정의 하부 구조가 형성된 웨이퍼(20)의 전체 표면을 따라 식각 정지용 질화막(21)을 증착한다. 식각 정지용 질화막(21)의 증착은 열 질화 방식으로 수행되고, 그에 따라 식각 정지용 질화막(21)은 높은 인장 스트레스(~1E10dyne/㎤)를 갖게 된다. 그러나, 식각 정지용 질화막(21)은 웨이퍼(20)의 앞/뒷면 및 그 가장자리에 모두 증착되기 때문에, 실질적으로 웨이퍼(20)에 어떠한 스트레스도 가하고 있지 않은 상태가 된다.
이어서, 웨이퍼(20) 뒷면의 식각 정지용 질화막(21)을 제거한다. 그 결과, 본 도면에 도시된 바와 같이, 웨이퍼(20)의 가장자리 및 윗면에 잔류하는 식각 정지용 질화막(21)의 인장 스트레스의 작용으로 웨이퍼(20)가 아래쪽으로 휘는 현상이 나타난다. 웨이퍼(20) 뒷면의 식각 정지용 질화막(21) 제거는, 웨이퍼(20)를 뒤집은 후, 습식 케미컬(예를 들어, 인산)을 이용하는 스핀 식각(spin etch) 방식으로 수행되거나 또는 CMP 방식으로 수행될 수 있다.
이어서, 식각 정지용 질화막(21) 상부에 스토리지 노드 산화막, 하드마스크용 비정질탄소막 및 반사방지막의 적층구조(22)를 형성한다. 이때, 상기 스토리지 노드 산화막, 하드마스크용 비정질탄소막 및 반사방지막의 적층구조(22)는 전술한 바와 같이 압축 스트레스를 갖게 된다. 따라서, 결과적으로, 웨이퍼(20) 앞면의 식각 정지용 질화막(21)에 의한 인장 스트레스의 작용이 압축 스트레스를 갖는 적층구조(22)에 의하여 완화되며, 바람직하게는 전체 스트레스가 제로(zero)가 된다. 따라서, 후속 스토리지노드 마스크 공정시 하부 레이어와의 중첩 불량이 방지될 수 있다.
이어서, 본 명세서에서는 도시되지 않았으나, 후속 공정으로 스토리지노드 마스크 공정을 수행하여 반사방지막 상부에 스토리지노드 예정 영역을 노출시키는 포토레지스트 패턴(미도시됨)을 형성한 후, 이 포토레지스트 패턴을 식각 베리어로 상기 적층구조(22) 및 식각 정지용 질화막(21)을 식각하여 스토리지노드홀(미도시됨)을 형성한다. 이 스토리지노드홀의 내벽을 따라 스토리지노드(미도시됨)가 형성된다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도1은 종래 기술에 따른 스토리지노드 형성 공정 및 그 문제점을 설명하기 위한 도면.
도2는 본 발명의 일실시예에 따른 스토리지노드 형성 방법을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명
20 : 웨이퍼 21 : 식각 정지용 질화막
22 : 적층구조
Claims (7)
- 웨이퍼의 전체 표면을 따라 인장 스트레스를 갖는 식각 정지막을 형성하는 단계;상기 웨이퍼 뒷면의 상기 식각 정지막을 제거하는 단계; 및상기 식각 정지막 상부에 스토리지노드 절연막 및 하드마스크용 물질막을 형성하는 단계를 포함하는 반도체 소자의 스토리지노드 형성 방법.
- 제1항에 있어서,상기 식각 정지막은 질화막으로 이루어지는반도체 소자의 스토리지 노드 형성 방법.
- 제2항에 있어서,상기 식각 정지막 형성 단계는,열 질화 방식에 의하여 수행되는반도체 소자의 스토리지 노드 형성 방법.
- 제1항에 있어서,상기 식각 정지막 제거 단계는,스핀 식각 방식 또는 CMP 방식에 의하여 수행되는반도체 소자의 스토리지 노드 형성 방법.
- 제1항에 있어서,상기 하드마스크용 물질막은,비정질탄소막을 포함하는반도체 소자의 스토리지 노드 형성 방법.
- 제5항에 있어서,상기 비정질탄소막은 압축 스트레스를 갖는반도체 소자의 스토리지 노드 형성 방법.
- 제1항에 있어서,상기 하드마스크용 물질막 형성 단계 후에,상기 하드마스크용 물질막 상부에 스토리지노드 예정 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 이용하여 상기 하드마스크용 물질막, 상기 스토리지 노드 절연막 및 상기 식각 정지막을 식각하는 단계를 더 포함하는 반도체 소자의 스토리지 노드 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070111709A KR20090045739A (ko) | 2007-11-02 | 2007-11-02 | 반도체 소자의 스토리지 노드 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070111709A KR20090045739A (ko) | 2007-11-02 | 2007-11-02 | 반도체 소자의 스토리지 노드 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090045739A true KR20090045739A (ko) | 2009-05-08 |
Family
ID=40855792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070111709A KR20090045739A (ko) | 2007-11-02 | 2007-11-02 | 반도체 소자의 스토리지 노드 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090045739A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8835315B2 (en) | 2011-02-28 | 2014-09-16 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor memory devices including support patterns |
-
2007
- 2007-11-02 KR KR1020070111709A patent/KR20090045739A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8835315B2 (en) | 2011-02-28 | 2014-09-16 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor memory devices including support patterns |
| US9147685B2 (en) | 2011-02-28 | 2015-09-29 | Samsung Electronics Co., Ltd. | Semiconductor memory devices including support patterns |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008283164A (ja) | フラッシュメモリ素子の製造方法 | |
| CN111524795B (zh) | 自对准双重图形化方法及其形成的半导体结构 | |
| CN102478763A (zh) | 光刻方法 | |
| KR100647001B1 (ko) | 플래쉬 메모리 소자의 플로팅 게이트 전극 형성방법 | |
| CN101197264A (zh) | L型边墙的形成方法 | |
| JP5090667B2 (ja) | フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法 | |
| JP5174328B2 (ja) | 半導体素子の製造方法 | |
| KR100824994B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20090045739A (ko) | 반도체 소자의 스토리지 노드 형성 방법 | |
| CN115410991A (zh) | 一种接触孔形成方法 | |
| CN102054672A (zh) | 在表面起伏的衬底上形成小尺寸图形的工艺方法 | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20100004705A (ko) | 반도체 장치 제조 방법 | |
| KR101002456B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| KR100832015B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| CN111430241B (zh) | 半导体结构及其形成方法 | |
| US20080124914A1 (en) | Method of fabricating flash memory device | |
| US10930545B2 (en) | Method for forming semiconductor structure | |
| KR20090067596A (ko) | 반도체 소자 제조 방법 | |
| KR20080061856A (ko) | 반도체 소자의 제조 방법 | |
| KR20080001925A (ko) | 반도체 소자의 스토리지노드홀 제조 방법 | |
| US8524603B1 (en) | Fabricating method for semiconductor device | |
| KR100765609B1 (ko) | 플래쉬 메모리의 플로팅 게이트 제조 방법 | |
| TWI533440B (zh) | Ｓｏｎｏｓ式非揮發性記憶胞及其製造方法 | |
| KR20090132299A (ko) | 스페이서를 이용한 반도체 소자의 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |