KR20090044812A - 습식 게이트 산화막 형성 방법 - Google Patents

습식 게이트 산화막 형성 방법 Download PDF

Info

Publication number
KR20090044812A
KR20090044812A KR1020070111069A KR20070111069A KR20090044812A KR 20090044812 A KR20090044812 A KR 20090044812A KR 1020070111069 A KR1020070111069 A KR 1020070111069A KR 20070111069 A KR20070111069 A KR 20070111069A KR 20090044812 A KR20090044812 A KR 20090044812A
Authority
KR
South Korea
Prior art keywords
oxide film
cleaning
semiconductor wafer
gate oxide
ozone
Prior art date
Application number
KR1020070111069A
Other languages
English (en)
Other versions
KR100914606B1 (ko
Inventor
김인정
배소익
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020070111069A priority Critical patent/KR100914606B1/ko
Publication of KR20090044812A publication Critical patent/KR20090044812A/ko
Application granted granted Critical
Publication of KR100914606B1 publication Critical patent/KR100914606B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 웨이퍼의 게이트 산화막 형성 방법에 관한 것으로서, RCA 세정약품을 이용하여 반도체 웨이퍼 표면을 세정하는 단계; 상기 반도체 웨이퍼 표면을 불산(HF) 용액으로 세정하는 단계; 및 상기 반도체 웨이퍼 표면에 오존수를 공급하여, 세정과 동시에 상기 반도체 웨이퍼 표면에 오존에 의한 게이트 산화막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 의하면 절연 내압이 우수하고 최대 주입 전하량이 크면서도 얇은 두께를 가진 반도체 게이트막을 실현할 수 있다.
게이트 산화막, RCA 세정법, 불산, 오존수, 절연 내압, 최대 주입 전하량

Description

습식 게이트 산화막 형성 방법{Method for manufacturing gate oxide film on semiconductor wafer by wet process}
본 발명은 게이트 산화막 형성 방법에 관한 것으로서, 더욱 상세하게는 세정액을 이용한 세정 공정의 진행을 통해 반도체 웨이퍼의 표면에 산화막을 형성하는 습식 게이트 산화막 형성 방법에 관한 것이다.
반도체 제조 공정 중 반도체 웨이퍼의 표면에 게이트 산화막을 형성하는 공정에서는 절연 내압 등의 전기적 특성이 우수하고 청정한 산화막을 형성하는 것이 중요하다.
게이트 산화막을 형성하기 위한 방법으로는 불산(HF) 등의 세정액을 이용해 웨이퍼 표면에 존재하는 산화막을 제거하여 표면을 활성화함으로써 공기 중의 산소나 수분에 의해 자연 산화막이 형성되도록 하는 기술을 들 수 있다. 그러나, 이에 따르면 공기중에 존재하는 미세 파티클 등의 불순물이 웨이퍼 표면에 흡착되어 웨이퍼가 오염되기 쉽다.
게이트 산화막을 형성하기 위한 다른 방안으로는 일본 특허공개 평1995-0001950호에 개시된 바와 같이 오존을 고온의 순수에 주입하여 오존수를 공급하는 방법이 있으나, 이 경우 고온 공정의 특성상 세척 효율은 향상될 수 있지만 순수에 대한 오존의 용해 농도를 충분히 확보하기가 쉽지 않은 문제가 있다.
또한 오존의 용해를 위해 오존수에 자외선을 조사하는 방법도 제시되었으나, 이 경우에는 비용과 공정이 복잡한 취약점이 있다. 이와 관련하여 일본 특허공개 평1997-0052898호에는 오존이 희석된 순수에 웨이퍼를 침지시킨 후 자외선을 조사하여 산화막을 형성하는 방법이 개시되어 있으며, 일본 특허공개 평8-238745호에는 실리콘 웨이퍼를 습식 세척하고 실리콘 웨이퍼 상에 형성되는 자연 산화막에 자외선을 조사하면서 오존을 도입하는 것을 특징으로 하는 산화막 형성 방법이 개시되어 있다.
대한민국 공개특허 제2004-0074984호에는 오존 가스를 이용해 시료의 표면에 산화막을 형성하는 방법 및 장치를 개시하고 있다. 그러나, 오존 가스는 유체 견인력이 크지 않으므로 웨이퍼 표면이 오존 가스에 노출되더라도 정전기력에 의해 미세 파티클이 실리콘 박막 상부 표면에 부착된 상태에서 실리콘 산화막이 형성된다. 또한 오존 가스가 반도체 웨이퍼의 전면으로 도입되는 공정의 특성상 웨이퍼의 배면에 부착된 미세 파티클의 제거는 실질적으로 이루어지지 않는 한계가 있다. 따라서 청정하지 못한 상태의 웨이퍼에 불균일한 표면을 갖는 게이트 산화막이 형성됨으로 인해 절연 내압이 낮고 리크(leak) 전류가 크며 최대 주입 전하량이 작은 게이트가 얻어지게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 불산(HF)과 오존수를 이용한 세정공정을 통해 고청정의 게이트 산화막을 형성함으로써 게이트의 절연 내압 등 특성을 향상시킬 수 있는 습식 게이트 산화막 형성 방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은, 반도체 웨이퍼의 게이트 산화막 형성 방법에 있어서, RCA 세정약품을 이용하여 반도체 웨이퍼 표면을 세정하는 제1단계; 상기 제1단계에 의해 세정된 반도체 웨이퍼 표면을 불산(HF) 용액으로 세정하는 제2단계; 및 상기 제2단계에 의해 세정된 반도체 웨이퍼 표면에 오존수를 공급하여, 세정과 동시에 상기 반도체 웨이퍼 표면에 오존에 의한 게이트 산화막을 형성하는 제3단계;를 포함하는 것을 특징으로 하는 습식 게이트 산화막 형성 방법을 개시한다.
상기 제3단계에서는, 상기 반도체 웨이퍼를 오존수가 담긴 약액조 내에 침지 처리하는 것이 바람직하다.
상기 오존수는 오존 농도가 1 내지 20 ppm인 것이 바람직하다.
상기 게이트 산화막은, 상기 오존수의 오존 농도를 제어하여 30Å 이하의 두께로 형성하는 것이 바람직하다.
상기 제3단계에서는, 상기 제2단계의 세정이 완료된 반도체 웨이퍼를 오존수에 10초 내지 10 분 동안 침지시키는 것이 바람직하다.
상기 오존수의 온도는 10℃ 내지 30℃로 유지하는 것이 바람직하다.
상기 제1단계는, RCA 표준세정1에 따른 SC-1 세정액으로 세정하는 단계; 및 세정된 반도체 웨이퍼 표면을 RCA 표준세정2에 따른 SC-2 세정액으로 세정하는 단계;를 포함한다.
상기 각각의 단계가 완료될 때마다 상기 반도체 웨이퍼에 대하여 린스(rinse)를 행하는 것이 바람직하다.
본 발명에 따르면, RCA 세정액, 불산 및 오존수를 최적 조건에 따라 사용함으로써 웨이퍼 표면의 불순물을 효과적으로 제거하고, 이와 동시에 절연 내압이 우수하고 최대 주입 전하량이 큰 게이트 산화막을 형성할 수 있으므로 고성능의 얇은 산화막을 필요로 하는 반도체 디바이스를 실현할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 바람직한 실시예에 따른 습식 게이트 산화막 형성 방법이 수행되는 과정을 도시한 흐름도이다.
도 1을 참조하면, 전체 공정은 크게 웨이퍼를 RCA 약품처리하여 파티클 및 금속을 제거하는 단계(S100)와, 불산(HF) 용액을 이용하여 세정하는 단계(S102)와, 오존수를 이용하여 세정과 동시에 산화막을 형성하는 단계(S104)와, 세정 및 산화막 형성이 완료된 웨이퍼를 건조시키는 단계(S106)로 구분된다. 단계 S100 내지 S106을 순차적으로 진행하면서, 각 단계를 마친 이후에는 웨이퍼 표면에 대해 초순수(DI water)를 이용하여 직전 세정 공정에서 사용된 세정액이 웨이퍼 표면에 잔류하는 것을 제거하는 린스공정을 수행한다(S101,S103,S105).
RCA 약품처리 단계(S100)는 공지의 RCA 세정법을 따르는 고온 습식 공정으로, 보통 RCA 표준세정1(Standard Clean 1, 이하 'SC-1'이라 약하기로 함)과 표준세정2 (Standard Clean 2, 이하 'SC-2'라 약하기로 함)의 두 단계로 구성된다. RCA 세정법은 현재 반도체 공정의 세정법 중 가장 널리 사용되는 습식 화학 세정법으로, 1970년대 RCA. Lab의 W.kern에 의해 제안되었으며, 과산화수소를 근간으로 하여 암모니아수, 염산 등의 약품을 사용한다.
보다 구체적으로, SC-1 세정단계에서는 암모니아수, 과산화수소 및 초순수(DI water)의 혼합액을 세정약품으로 사용하며, 과산화수소에 의한 웨이퍼 표면의 산화와 암모니아수에 의한 웨이퍼 표면의 미세 에칭을 동시 반복적으로 진행하여 웨이퍼 표면으로부터 유기 오염물과 금속 불순물(Au, Ag, Cu, Ni, Cd, Zn, Co, Cr 등)을 제거한다.
또한 SC-2 세정단계에서는 염산, 과산화수소 및 초순수의 혼합액을 사용하여, 알칼리 이온(Al3 +, Fe3 +, Mg2 +), Al(OH)3, Fe(OH)3, Mg(OH)2, Zn(OH)2 등의 수산화 물질, 그리고 SC-1 세정에서 제거되지 않은 잔존 오염물을 추가적으로 제거한다.
RCA 약품처리를 통해 웨이퍼 표면에 존재하는 구리, 금, 코발트, 아연, 칼슘 등의 금속 불순물의 일부를 제거할 수 있으나, 일부 금속 불순물이 여전히 웨이퍼 표면에 잔류할 수 있으며, 이러한 잔류 금속 불순물을 효과적으로 완전하게 제거하고, 제거된 금속 불순물이 실리콘 웨이퍼에 재부착되는 것을 방지할 수 있어야 세정 효과가 극대화될 수 있다. 이를 위해 RCA 약품처리 이후에는 추가적인 세정 공정이 진행된다.
불산(HF) 세정 단계(S102)에서, 불산(HF) 세정 용액은 웨이퍼 표면 내에 잔존하는 금속 불순물을 효과적으로 제거할 수 있다. 세정액으로 사용되는 불산(HF) 용액으로는 대략 1% 정도의 농도를 갖도록 희석된 불산(Diluted HF)액이 채용되는 것이 바람직하다.
불산(HF) 세정을 완료한 후에는 린스 후에 오존수를 이용한 세정 및 산화막 형성 단계(S104)가 수행된다. 웨이퍼에 대하여 오존수를 가하면 오존의 강한 산화력에 의해 금속 불순물의 제거가 촉진됨과 동시에, 일차로 제거된 금속 불순물이 웨이퍼에 다시 부착되는 현상이 방지된다. 즉, 오존수는 상기 RCA 약품처리 시 사용되는 과산화수소보다 높은 산화, 환원 전위를 나타내기 때문에 강산화력을 보유하고 있으며, 불순물 중 특히 금속 불순물을 강하게 이온화시키므로 실리콘 웨이퍼 표면에 금속 불순물이 부착되는 것을 방지할 수 있다. 또한 오존수에 의해 웨이퍼 표면에는 산화피막이 형성된다.
단계 S104에서는, 웨이퍼를 오존수가 담긴 용액조에 10초 내지 10분 동안 침지시켜 진행하는 것이 바람직하다. 상기 오존수의 침지 시간에 대한 수치범위와 관련하여, 상기 하한에 미달하면 충분한 세정 효과를 얻을 수 없을 뿐만 아니라 웨이퍼 표면에 충분한 산화피막을 형성하는 능력이 떨어지고, 상기 상한을 초과하면 원하는 정도의 세정이 거의 완료된 상태로서 과침지되어 스루풋(throughput)의 관점에서 바람직하지 못할 뿐만 아니라 산화막 형성효과가 더이상 높아지지 않기 때문이다.
오존수 침지 처리를 수행함에 있어서, 오존수는 산화막 형성 성능을 고려하여 오존 농도가 1 내지 20 ppm이고, 온도가 10℃ 내지 30℃인 것이 사용된다. 상기 오존수의 농도에 대한 수치범위와 관련하여, 수치범위의 하한에 미달하면, 유기 오염물을 유효하게 제거할 수 없을 뿐만 아니라 산화막 형성 능력이 부족하기 때문에 웨이퍼 표면을 충분히 친수성화 할 수 없어 웨이퍼 표면에 파티클이 부착되거나, 건조 시에 워터 마크(water mark)가 발생하여 표면 품질이 떨어진다. 또한 상기 수치범위의 상한을 초과하면, 오존 농도 증가 대비 세정 효과의 증가가 크지 않아 바람직하지 못하다. 한편, 상기 오존수의 온도에 대한 수치범위와 관련하여, 상기 하한에 미달하는 경우에는 오존의 활성도가 저하되어 세정 효과가 떨어져 바람직하지 못하며, 상기 상한을 초과하면, 오존의 용해 농도가 감소되어 세정 효과가 떨어져 바람직하지 못하다.
단계 S104의 오존수 침지 공정에 따르면 웨이퍼의 표면에 100Å 이하의 두께를 갖는 양질의 게이트 산화막을 형성할 수 있다. 특히, 상기와 같은 오존 농도, 침지 시간 등의 공정 조건을 적용하게 되면 30Å 이하의 얇은 두께를 가지면서도 절연 내압이 높은 게이트 산화막을 형성할 수 있다.
도 2는 본 발명의 일 실시예에 따른 습식 게이트 산화막 형성 방법에 의한 절연 내압 개선 효과를 나타내는 테이블이다. 도면에서, 비교예 1은 60℃의 암모니아/과산화수소/초순수(1:2:40)만을 사용하여 실리콘 웨이퍼를 세정하였고, 비교예 2는 60℃의 과산화수소/초순수(1:10)만을 사용하여 실리콘 웨이퍼를 세정하였고, 비교예 3은 1%의 불산(HF)만을 사용하여 실리콘 웨이퍼를 세정하였으며, 실시예는 SC-1/SC-2 세정액, 불산 및 오존수를 순차적으로 사용하여 실리콘 웨이퍼를 세정하여 웨이퍼 표면에 게이트 산화막을 형성하였다.
도 2를 참조하면, 각 세정 공정 종료 후 실리콘 웨이퍼에 대하여 게이트 산화막이 파괴될 때까지 게이트 전압을 증가시키면서 전류를 측정하여 절연 파괴 전압을 측정하고 그 결과를 절연내압별 비율로 나타냈을 때, 실시예의 경우 12MV/㎝를 초과하는 큰 절연 내압에서 비교예들에 비해 점유 비율이 상대적으로 높아 결과적으로 절연 내압이 높은 특성을 제공함을 확인할 수 있다.
도 3은 상기 비교예 1 내지 3과 실시예에 따른 게이트 산화막에 대하여 최대 주입 전하량을 측정한 결과를 나타내는 테이블이다. 게이트 산화막에 일정한 전류를 흘려주면서 게이트 산화막에 인가되는 전압을 측정했을 때, 이 전압이 갑자기 낮아지는 시점이 절연 파괴 시점이므로 이때까지의 시간을 측정하면 최대 주입 전 하량을 계산할 수 있다.
도 3을 참조하면, 실시예의 경우 비교예들에 비해, 큰 주입 전하량에서의 전류 페일(Current Fail) 비율이 낮아 최대 주입 전하량이 큰 산화막이 얻어지게 됨을 확인할 수 있다.
위의 결과들로부터 본 발명이 종래의 기술에 비하여 현저한 개선된 효과를 제공함을 자명하게 이해할 수 있다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 상술한 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 본 발명의 바람직한 실시예에 따른 습식 게이트 산화막 형성 방법이 수행되는 과정을 도시한 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 습식 게이트 산화막 형성 방법에 의한 절연 내압 개선 효과를 설명하기 위한 테이블이다.
도 3은 도 2의 실시예에 따른 습식 게이트 산화막 형성 방법에 의한 주입 전하량 개선 효과를 설명하기 위한 테이블이다.

Claims (8)

  1. 반도체 웨이퍼의 게이트 산화막 형성 방법에 있어서,
    RCA 세정약품을 이용하여 반도체 웨이퍼 표면을 세정하는 제1단계;
    상기 제1단계에 의해 세정된 반도체 웨이퍼 표면을 불산(HF) 용액으로 세정하는 제2단계; 및
    상기 제2단계에 의해 세정된 반도체 웨이퍼 표면에 오존수를 공급하여, 세정과 동시에 상기 반도체 웨이퍼 표면에 오존에 의한 게이트 산화막을 형성하는 제3단계;를 포함하는 것을 특징으로 하는 습식 게이트 산화막 형성 방법.
  2. 제1항에 있어서, 상기 제3단계에서,
    상기 반도체 웨이퍼를 오존수가 담긴 약액조 내에 침지 처리하는 것을 특징으로 하는 습식 게이트 산화막 형성 방법.
  3. 제2항에 있어서,
    상기 오존수는 오존 농도가 1 내지 20 ppm인 것을 특징으로 하는 습식 게이트 산화막 형성 방법.
  4. 제3항에 있어서,
    상기 오존수의 오존 농도를 제어하여 30Å 이하 두께의 산화막을 형성하는 것을 특징으로 하는 습식 게이트 산화막 형성 방법.
  5. 제3항에 있어서, 상기 제3단계에서,
    상기 침지 처리를 10초 내지 10분 동안 수행하는 것을 특징으로 하는 습식 게이트 산화막 형성 방법.
  6. 제2항에 있어서, 상기 제3단계에서,
    상기 오존수의 온도를 10℃ 내지 30℃로 유지하는 것을 특징으로 하는 습식 게이트 산화막 형성 방법.
  7. 제1항에 있어서, 상기 제1단계는,
    RCA 표준세정1에 따른 SC-1 세정액으로 세정하는 단계; 및
    세정된 반도체 웨이퍼 표면을 RCA 표준세정2에 따른 SC-2 세정액으로 세정하는 단계;를 포함하는 것을 특징으로 하는 습식 게이트 산화막 형성 방법.
  8. 제1항에 있어서,
    각각의 단계가 완료될 때마다 상기 반도체 웨이퍼에 대하여 린스(rinse)를 행하는 것을 특징으로 하는 습식 게이트 산화막 형성 방법.
KR1020070111069A 2007-11-01 2007-11-01 습식 게이트 산화막 형성 방법 KR100914606B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070111069A KR100914606B1 (ko) 2007-11-01 2007-11-01 습식 게이트 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111069A KR100914606B1 (ko) 2007-11-01 2007-11-01 습식 게이트 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR20090044812A true KR20090044812A (ko) 2009-05-07
KR100914606B1 KR100914606B1 (ko) 2009-08-31

Family

ID=40855314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111069A KR100914606B1 (ko) 2007-11-01 2007-11-01 습식 게이트 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR100914606B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782415A (zh) * 2021-08-12 2021-12-10 上海华力集成电路制造有限公司 一种栅氧预清洗方法
WO2023090009A1 (ja) * 2021-11-16 2023-05-25 信越半導体株式会社 シリコンウェーハの洗浄方法及び自然酸化膜付きシリコンウェーハの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4164324B2 (ja) * 2002-09-19 2008-10-15 スパンション エルエルシー 半導体装置の製造方法
KR20050004676A (ko) * 2003-07-03 2005-01-12 매그나칩 반도체 유한회사 반도체 소자의 트랜지스터 제조 방법
KR20070001745A (ko) * 2005-06-29 2007-01-04 주식회사 하이닉스반도체 게이트 산화막의 전처리 세정방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782415A (zh) * 2021-08-12 2021-12-10 上海华力集成电路制造有限公司 一种栅氧预清洗方法
WO2023090009A1 (ja) * 2021-11-16 2023-05-25 信越半導体株式会社 シリコンウェーハの洗浄方法及び自然酸化膜付きシリコンウェーハの製造方法

Also Published As

Publication number Publication date
KR100914606B1 (ko) 2009-08-31

Similar Documents

Publication Publication Date Title
JP2581268B2 (ja) 半導体基板の処理方法
KR100846271B1 (ko) 실리콘 웨이퍼 세정 방법
US9136104B2 (en) Method for cleaning silicon wafer and apparatus for cleaning silicon wafer
JP5072025B2 (ja) 半導体装置の製造方法
KR100931196B1 (ko) 실리콘 웨이퍼 세정 방법
JP4744228B2 (ja) 半導体基板洗浄液及び半導体基板洗浄方法
JP3679216B2 (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
Heyns et al. Cost-effective cleaning and high-quality thin gate oxides
CN109326501B (zh) 一种半导体晶圆最终抛光后的清洗方法
US6416586B1 (en) Cleaning method
US5803980A (en) De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue
KR100914606B1 (ko) 습식 게이트 산화막 형성 방법
JP2984348B2 (ja) 半導体ウェーハの処理方法
JP3528534B2 (ja) シリコンウエーハの洗浄方法
KR100841994B1 (ko) 실리콘 웨이퍼의 산화막 제조 방법
US20050045202A1 (en) Method for wafer surface cleaning using hydroxyl radicals in deionized water
JP3437716B2 (ja) 半導体基板の洗浄方法及びこれに用いられる洗浄装置
KR100830750B1 (ko) 실리콘 웨이퍼 세정방법
JP2006073747A (ja) 半導体ウェーハの処理方法およびその装置
JPH0831781A (ja) 洗浄薬液
KR100865442B1 (ko) 줄무늬 디펙트를 제거하기 위한 웨이퍼 세정방법
CN1546627A (zh) 解决湿法剥离氮化硅薄膜新的清洗溶液
JP2005210075A (ja) 半導体ウエハの洗浄方法
JPH07321080A (ja) シリコンウェハーの洗浄方法
KR100732775B1 (ko) 더미 웨이퍼 재생을 위한 세정조 및 이를 이용한 세정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 11