KR20090038244A - 디지털-아날로그 변환기의 전류셀 제어를 위한 적응제어회로 및 이를 포함한 디지털-아날로그 변환기 - Google Patents
디지털-아날로그 변환기의 전류셀 제어를 위한 적응제어회로 및 이를 포함한 디지털-아날로그 변환기 Download PDFInfo
- Publication number
- KR20090038244A KR20090038244A KR1020070103646A KR20070103646A KR20090038244A KR 20090038244 A KR20090038244 A KR 20090038244A KR 1020070103646 A KR1020070103646 A KR 1020070103646A KR 20070103646 A KR20070103646 A KR 20070103646A KR 20090038244 A KR20090038244 A KR 20090038244A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- control signal
- digital
- potential
- analog
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/70—Automatic control for modifying converter range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/668—Servo-type converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 디지털-아날로그 변환기를 개시한다.본 발명은 아날로그 전류원을 스위칭하는 신호의 변동폭을 감소시킴으로써 스위칭 신호에 의한 출력 신호의 진동 잡음을 감소시킬 수 있는 효과가 있고, 이에 따라서, 전류원의 피크 잡음도 줄일 수 있음은 물론 아날로그 전류원을 구성하는 트랜지스터의 드레인-소오스 전압의 변화를 안정적으로 제어할 수 있어, 전체 디지털-아날로그 변환기의 응답 특성을 향상시키는 효과가 있다.
Description
본 발명은 디지털-아날로그 변환기에 관한 것으로서, 보다 상세하게는 디지털-아날로그 변환기를 적응적으로 제어하는 제어 회로 및 이를 포함하는 디지털-아날로그 변환기에 관한 것이다.
일반적으로 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기는 저항, 캐패시터, 전류원 등 여러 가지의 소자들을 이용하여 구성할 수 있으며, 여러 가지의 구조로 제작된다. 이와 같이 제작된 디지털-아날로그 변환기는 사용되는 소자 및 구조에 따라 변환속도, 해상도, 전력소모 등에서 각각의 장점 및 단점을 갖게 된다.
여러가지 구조의 디지털-아날로그 변환기들 중에서 전류구동방식 디지털-아날로그 변환기는 고속 및 고해상도의 신호 변환에 가장 적합한 구조를 가지며, 고속 및 고해상도를 요구하는 장치의 디지털-아날로그 변환기는 대부분 전류구동방식으로 설계된다.
최근들어 디지털 신호처리기술이 발달됨에 따라 종래에는 아날로그 신호로 처리하던 부분을 디지털 신호로 변환하여 처리하고, 이를 다시 아날로그 신호로 변환하는 신호처리방식이 널리 이용되고 있으며, 이러한 신호처리방식이 적용되는 각종 유무선 통신 시스템에서의 처리 데이터의 양도 점차 증가하고 있는 추세이다.
이에 따라 디지털 신호를 아날로그 신호로 변환해야 하는 데이터의 양도 점차 증가하기 때문에 종래보다 성능이 향상되고 고속 및 고해상도의 특성을 갖는 디지털-아날로그 변환기가 요구된다. 또한, 각종 유무선 통신 시스템에서의 처리 데이터 양이 점차 증가함에 따라 신호가 넓은 대역을 차지하는 광대역 특성을 보임에 따라 넓은 대역을 차지하는 신호의 처리를 위해 높은 동적특성을 갖는 디지털-아날로그 변환기가 요구된다.
도 1 은 종래의 전류구동방식 디지털-아날로그 변환기의 일 예로서, N 비트(bit)의 디지털 데이터를 입력받는 디코더 및 드라이버(1)와, 출력단(+, -)에 병렬로 연결되며 상기 디코더 및 드라이버(1)로부터 출력되는 신호에 따라 각각의 전류원으로부터 제공되는 전류를 상기 출력단(+, -)으로 전달하는 다수의 전류셀(2)로 구성된다.
상기 전류셀(2)은 도 2a에 도시된 바와 같이 NMOS 트랜지스터들로 구성하거나, 도 2b에 도시된 바와 같이 PMOS 트랜지스터들로 구성할 수 있다.
도 2a를 참조하면, NMOS 트랜지스터(NM3 및 NM4)는 일정한 크기의 전류를 만들어주는 전류원으로 동작되고, NMOS 트랜지스터(NM1 및 NM2)는 상기 전류원으로부터 제공되는 전류를 선택적으로 상기 출력단(+, -)으로 전달하기 위한 전류스위치 로 동작된다.
도 2b를 참조하면, PMOS 트랜지스터(PM3 및 PM4)는 일정한 크기의 전류를 만들어주는 전류원으로 동작되고, PMOS 트랜지스터(PM1 및 PM2)는 상기 전류원으로부터 제공되는 전류를 선택적으로 상기 출력단(+, -)으로 전달하기 위한 전류스위치로 동작된다.
도 3 은 다른 종래 기술에 따른 전류셀을 이용한 디지털-아날로그 변환기를 도시한 도면이다. 도 3 에 도시된 종래의 디지털-아날로그 변환기는 복수의 셀들로 구성되는 전류셀(30)과, 각 셀의 전류가 출력단으로 출력되도록 전류셀(30)에 디지털 신호를 인가하는 행 디코더(32)와 열 디코더(34)로 구성된다. 또한, 각 전류셀(30)에 포함되는 각각의 셀은 상술한 도 2a 또는 도 2b 에 도시된 회로에 의해서 구현될 수 있다.
그러나, 종래의 방식에 따르면 전류원을 스위칭하는 스위칭 제어신호의 변동폭이 커서 스위칭 신호에 의한 진동 잡음(Fluctuation Noise)이 발생하고, 이로 인해 출력단에서 글리치가 발생하는 문제가 존재하였다.
본 발명이 해결하고자 하는 과제는 전류원의 스위칭 제어신호의 변동폭을 감소시킴으로써, 스위칭 신호에 의한 출력 신호의 진동 잡음을 감소시키고, 아날로그 전류원을 구성하는 트랜지스터의 드레인-소오스 전압의 변화를 안정적으로 제어할 수 있는 적응 제어 회로와 이를 포함하는 디지털-아날로그 변환기를 제공하는 것이다.
상술한 기술적 과제를 이루기 위한 본 발명의 디지털-아날로그 변환기는, 스위치를 턴오프시키는 제 1 임계 전압보다 낮은 제 1 전위와 스위치를 턴온시키는 제 2 임계 전압보다 높은 제 2 전위를 스윙하는 제 1 제어 신호를 출력하는 제어부; 제 1 제어 신호를 입력받아 제 1 제어 신호의 변동폭을 조절하여 제 2 제어 신호를 출력하는 적응 제어부; 및 제 2 제어 신호에 따라서 아날로그 신호를 출력하는 아날로그 신호 출력부를 포함한다.
또한, 상술한 적응 제어부는 제 1 전위의 제 1 제어 신호가 입력되면, 제 1 전위보다 높고 제 1 임계 전압보다 낮은 변경 기준 전위의 신호를 제 2 제어 신호로서 출력할 수 있다.
또한, 상술한 아날로그 신호 출력부는, 전류원; 및 제 2 제어 신호에 따라서 전류원으로부터 제공되는 전류를 출력 노드로 전달하는 스위치를 포함할 수 있다.
또한, 상술한 적응 제어부는, 제 1 제어신호가 제 1 전위인 경우에 변경 기 준 전위의 신호를 제 2 제어신호로서 출력하는 전달 스위치; 및 제 1 제어신호가 제 2 전위인 경우에 제 2 임계 전압보다 높은 전압을 제 2 제어신호로서 출력하는 모스 스위치를 포함할 수 있다.
또한, 상술한 모스 스위치는 제 2 전위와 동일한 전위의 신호를 제 2 제어신호로서 출력할 수 있다.
본 발명은 아날로그 전류원을 스위칭하는 신호의 변동폭을 감소시킴으로써 스위칭 신호에 의한 출력 신호의 진동 잡음을 감소시킬 수 있는 효과가 있고, 이에 따라서, 전류원의 피크 잡음도 줄일 수 있음은 물론 아날로그 전류원을 구성하는 트랜지스터의 드레인-소오스 전압의 변화를 안정적으로 제어할 수 있어, 전체 디지털-아날로그 변환기의 응답 특성을 향상시키는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 디지털 아날로그 변환기를 설명한다.
도 4 는 본 발명의 바람직한 실시예에 따른 디지털 아날로그 변환기의 구성을 도시하는 블록도이다. 본 발명의 디지털 아날로그 변환기는 제어부(40), 적응 제어부(50), 및 아날로그 신호 출력부(60)를 포함하여 구성되고, 적응 제어부(50)와 아날로그 신호 출력부(60)는 전류셀의 각 셀에 포함된다.
먼저, 제어부(40)는 종래기술에서 디지털 아날로그 변환기를 구성하는 MOS 트랜지스터로 스위칭 제어 신호를 출력하는 디코더(1)와 동일한 구성으로, 아날로 그 신호 출력부(60)에 포함된 MOS 트랜지스터를 스위칭하기 위한 제 1 제어 신호(Vin 및 Vinb)를 적응 제어부(50)로 출력한다.
적응 제어부(50)는 제어부(40)로부터 제 1 제어신호(Vin 및 Vinb)를 입력받고, 제 1 제어 신호의 변동폭을 조절하여 제 2 제어신호(Vin' 및 Vinb')를 생성하고, 생성된 제 2 제어 신호를 아날로그 신호 출력부(60)로 출력한다.
적응 제어부(50)는 아날로그 신호 출력부(60)에 포함된 MOS 트랜지스터를 스위칭하기 위한 게이트 전압간의 변동폭이 큼으로 인해서 발생하는 글리치를 감소시키기 위해서, 제어부(40)로부터 입력되는 제 1 제어신호의 변동폭을 감소시킨다.
도 5 는 이러한 적응 제어부(50)의 기능을 설명하는 도면이다. 도 5 를 참조하면, 도 5 의 (a)의 좌측에는 제어부(40)로부터 출력되는 제 1 제어신호(Vin 및 Vinb)를 도시하였고, 도 5 의 (a) 의 우측에는 적응 제어부(50)로부터 출력되는 제 2 제어신호(Vin' 및 Vinb')를 각각 도시하였다.
도 5 에 도시된 바와 같이, 제 1 제어신호는 제 1 전위와 제 2 전위 사이를 스윙하는 신호로서, 제 1 전위는 일반적으로 그라운드로서 아날로그 신호 출력부(60)에 포함된 MOS 트랜지스터를 턴오프시키는 전위이고, 제 2 전위는 아날로그 신호 출력부(60)에 포함된 MOS 트랜지스터를 턴온시키는 전위이며, 제 1 제어신호의 제 1 전위와 제 2 전위간의 변동폭인 Switching Amplitude 는 Vsa 로 표시한다.
한편, 적응 제어부(50)는 도시된 바와 같이 변동폭이 Vsa 인 제 1 제어신호의 변동폭을 Vsa' 으로 감소시킨 제 2 제어신호를 출력한다. 이 때, 적응 제어부(50)는 도 5 에 도시된 바와 같이, 제 1 제어 신호에서 제 2 전위에 대응되는 제 어신호가 입력되면 입력된 신호를 그대로 출력하고, 제 1 전위에 대응되는 제어신호가 입력되면, 제 1 전위보다 높고 MOS 트랜지스터를 턴오프시키기에 충분한 전압(MOS 트랜지스터를 턴오프시키는 제 1 임계 전압보다 낮은 전압)으로 변경하여 출력함으로써 아날로그 신호 출력부(60)의 MOS 스위치의 게이트에 인가되는 제어신호의 변동폭을 감소시킬 수 있다(제 1 방식). 즉, 제 1 제어신호의 제 1 전위의 신호에 대응되어 변경 기준 전위의 제 2 제어신호가 출력된다.
마찬가지로, 적응 제어부(50)는 제 1 제어 신호에서 제 1 전위에 대응되는 제어신호가 입력되면 입력된 제어신호를 그대로 출력하고, 제 2 전위에 대응되는 제어신호가 입력되면, 제 2 전위보다 낮고 MOS 트랜지스터를 턴온시키기에 충분한 전압(MOS 트랜지스터를 턴온시키는 제 2 임계 전압보다 높은 전압)으로 변경하여 출력함으로써 아날로그 신호 출력부(60)의 MOS 스위치의 게이트에 인가되는 제어신호의 변동폭을 감소시킬 수 있다(제 2 방식). 즉, 제 1 제어신호의 제 2 전위의 신호에 대응되어 변경 기준 전위의 제 2 제어신호가 출력된다.
또한, 적응 제어부(50)는 제 1 제어신호가 제 1 전위에 대응되는 전위레벨 신호인 경우에는 제 1 전위보다 높고 MOS 트랜지스터를 턴오프시키기에 충분한 전압으로 변경하여 출력하고, 제 1 제어신호가 제 2 전위에 대응되는 전위레벨 신호인 경우에는 제 2 전위보다 낮고 MOS 트랜지스터를 턴온시키기에 충분한 전압으로 변경하여 출력함으로써 제어신호의 변동폭을 감소시킬 수도 있다(제 3 방식).
상술한 바와 같이, 적응 제어부(50)는 스위칭 제어 신호의 변동폭을 감소시킴으로써 스위칭 신호에 의한 Fluctuation Noise 를 최소화 시킬 수 있고, 이로 인해, 도 5 의 (b) 에 도시된 바와 같이, 전류원을 구성하는 MOSFET의 드레인-소오스 전압(Vds)의 변화 범위를 감소시킬 수 있으며, 결과적으로 드레인-소오스 전압(Vds)에 따라서 변화하는 전류값(Ids)을 안정화시킬 수 있는 효과가 나타난다.
도 6 은 본 발명의 바람직한 실시예에 따라서 적응 제어부(50)를 구현한 일 예를 도시한 도면이다. 도 6 에 도시된 적응 제어부(50)는 상술한 제 1 방식에 따라서 제 2 제어신호를 생성하여 출력한다.
도 6 을 참조하면, 적응 제어부(50)는 2개의 전달 스위치(제 1 전달 스위치(52) 및 제 2 전달 스위치(56))와 2개의 PMOS 트랜지스터(제 1 모스 스위치(54) 및 제 2 모스 스위치(58))를 이용하여 구현된다.
제 1 전달 스위치(52) 및 제 2 전달 스위치(56)는 제 1 제어신호의 입력값에 따라서 제 1 전위를 변경할 새로운 전압인 VH 를 출력한다. 구체적으로, 도 6 에 도시된 예에서, 제어부(40)로부터 Vin 이 제 2 전위(논리값 High 에 대응됨, 이하, "H"로 표시함)이고 Vin 의 반전 신호인 Vinb 가 제 1 전위(논리값 Low 에 대응됨, 이하, "L"로 표시함)인 제 1 제어신호가 입력되면, 도 6 에 도시된 바와 같이, 제 1 전달 스위치(52)는 Vin 의 반전된 신호(L)를 입력받고, Vinb 신호(L)를 입력받으므로, 출력단으로 VH 를 출력하지 않는다.
제 1 제어신호의 Vinb (L) 은 제 1 모스 스위치(54)의 게이트 전압으로 인가되어, Vin' 신호로서 논리값 High 에 대응되는 신호가 Vin' 로서 아날로그 신호 출력부(60)로 출력된다. 이 때, Vin' 신호는 도 5 에 도시된 바와 같이 제 1 제어신호의 Vin 신호와 동일한 신호이다.
또한, 제 1 제어신호의 Vin (H)은 제 2 모스 스위치(58)의 게이트 전압으로 인가되는 한편, 제 2 전달 스위치(56)는 Vin 신호(H) 및 Vinb의 반전된 신호(H)를 입력받아 제 1 전위를 변경할 전압인 VH 를 Vinb' 신호로서 아날로그 신호 출력부(60)로 출력한다.
도 7 은 본 발명의 바람직한 실시예에 따른 아날로그 신호 출력부(60)의 구성을 도시하는 도면이다. 도 7 을 참조하면, 본 발명의 아날로그 신호 출력부(60)는 전류원(62)과, 제 2 제어 신호에 따라서 전류원(62)으로부터 제공되는 전류를 출력단(68)으로 전달하는 제 1 스위치(74) 및 제 2 스위치(76)를 포함하여 구성된다.
도 6 에 도시된 적응 제어부(50)에서 출력된 제 2 제어신호의 Vin' 은 제 1 스위치(74)의 게이트로 인가되고, 제 2 제어신호의 Vinb' 은 제 2 스위치(76)의 게이트로 인가되어 제 1 스위치(74) 및 제 2 스위치(76)를 제어한다. 제 2 제어 신호에 따라서 아날로그 신호를 출력하는 동작은 종래기술에 따라서 제 1 제어 신호에 따라서 아날로그 신호를 출력하는 동작과 동일하므로 구체적인 설명은 생략한다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위 에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1 은 종래의 전류구동방식 디지털-아날로그 변환기의 일 예를 도시한 도면이다.
도 2a 및 도 2b 는 도 1 의 전류셀에 포함되는 각 셀의 구성을 도시하는 회로도이다.
도 3 은 다른 종래 기술에 따른 전류셀을 이용한 디지털-아날로그 변환기를 도시한 도면이다.
도 4 는 본 발명의 바람직한 실시예에 따른 디지털 아날로그 변환기의 구성을 도시하는 블록도이다.
도 5 는 도 1 에 도시된 적응 제어부의 기능을 설명하는 도면이다.
도 6 은 본 발명의 바람직한 실시예에 따라서 도 4 에 도시된 적응 제어부를 구현한 회로의 일 예를 도시한 도면이다.
도 7 은 본 발명의 바람직한 실시예에 따라서 도 4 에 도시된 아날로그 신호 출력부의 구성을 도시하는 도면이다.
Claims (5)
- 스위치를 턴오프시키는 제 1 임계 전압보다 낮은 제 1 전위와 스위치를 턴온시키는 제 2 임계 전압보다 높은 제 2 전위를 스윙하는 제 1 제어 신호를 출력하는 제어부;상기 제 1 제어 신호를 입력받아 상기 제 1 제어 신호의 변동폭을 조절하여 제 2 제어 신호를 출력하는 적응 제어부; 및상기 제 2 제어 신호에 따라서 아날로그 신호를 출력하는 아날로그 신호 출력부를 포함하는 것을 특징으로 하는 디지털 아날로그 변환기.
- 제 1 항에 있어서,상기 적응 제어부는 상기 제 1 전위의 제 1 제어 신호가 입력되면, 상기 제 1 전위보다 높고 상기 제 1 임계 전압보다 낮은 변경 기준 전위의 신호를 상기 제 2 제어 신호로서 출력하는 것을 특징으로 하는 디지털 아날로그 변환기.
- 제 1 항 또는 제 2 항에 있어서, 상기 아날로그 신호 출력부는전류원; 및제 2 제어 신호에 따라서 상기 전류원으로부터 제공되는 전류를 출력 노드로 전달하는 스위치를 포함하는 것을 특징으로 하는 디지털 아날로그 변환기.
- 제 2 항에 있어서, 상기 적응 제어부는상기 제 1 제어신호가 상기 제 1 전위인 경우에 상기 변경 기준 전위의 신호를 상기 제 2 제어신호로서 출력하는 전달 스위치; 및상기 제 1 제어신호가 상기 제 2 전위인 경우에 상기 제 2 임계 전압보다 높은 전압을 상기 제 2 제어신호로서 출력하는 모스 스위치를 포함하는 것을 특징으로 하는 디지털 아날로그 변환기.
- 제 4 항에 있어서,상기 모스 스위치는 상기 제 2 전위와 동일한 전위의 신호를 상기 제 2 제어신호로서 출력하는 것을 특징으로 하는 디지털 아날로그 변환기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070103646A KR100915938B1 (ko) | 2007-10-15 | 2007-10-15 | 디지털-아날로그 변환기의 전류셀 제어를 위한 적응제어회로 및 이를 포함한 디지털-아날로그 변환기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070103646A KR100915938B1 (ko) | 2007-10-15 | 2007-10-15 | 디지털-아날로그 변환기의 전류셀 제어를 위한 적응제어회로 및 이를 포함한 디지털-아날로그 변환기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090038244A true KR20090038244A (ko) | 2009-04-20 |
| KR100915938B1 KR100915938B1 (ko) | 2009-09-07 |
Family
ID=40762519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070103646A KR100915938B1 (ko) | 2007-10-15 | 2007-10-15 | 디지털-아날로그 변환기의 전류셀 제어를 위한 적응제어회로 및 이를 포함한 디지털-아날로그 변환기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100915938B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429077B1 (ko) * | 2001-11-16 | 2004-04-29 | 한국전자통신연구원 | 디지털-아날로그 변환기 및 전압 제한기 |
| KR100506458B1 (ko) * | 2003-09-08 | 2005-08-05 | 주식회사 하이닉스반도체 | 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 |
-
2007
- 2007-10-15 KR KR1020070103646A patent/KR100915938B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100915938B1 (ko) | 2009-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927714B1 (en) | Current steering digital-to-analog (DAC) converter with improved dynamic performance | |
| JP4358450B2 (ja) | 高電圧ディジタル／アナログ変換器内の低電圧ｃｍｏｓスイッチを切り換える方法および装置 | |
| US8493251B2 (en) | Self-calibrated DAC with reduced glitch mapping | |
| CN106209098B (zh) | 一种数模转换器 | |
| JP2009164710A (ja) | Ｄ／ａ変換回路 | |
| US9634656B2 (en) | Current driver circuit | |
| CN113141164B (zh) | 声频驱动电路及其方法 | |
| US20080278200A1 (en) | Current Weighted Voltage Interpolation Buffer | |
| CN102314189B (zh) | 混合模式输入缓冲器、操作输入缓冲器的方法及集成电路 | |
| US7701370B2 (en) | Current output circuit with bias control and method thereof | |
| US7924196B2 (en) | Digital-analog converter | |
| US6844835B2 (en) | DAC cell circuit | |
| JP4537840B2 (ja) | 電流源セルおよびそれを用いたｄ／ａコンバータ | |
| KR100915938B1 (ko) | 디지털-아날로그 변환기의 전류셀 제어를 위한 적응제어회로 및 이를 포함한 디지털-아날로그 변환기 | |
| US20110267145A1 (en) | Comparison apparatus and speed-up method for comparator | |
| JP2004336772A (ja) | デジタル・アナログ・コンバータ用の素子単位のリサンプリング | |
| US20180341125A1 (en) | Driver for optical modulator | |
| JP2008219655A (ja) | レールトゥレール型増幅回路及び半導体装置 | |
| KR20060065002A (ko) | 전류셀 및 그를 이용한 디지털-아날로그 변환기 | |
| JP2017515419A (ja) | デジタル・アナログコンバータ | |
| KR100370991B1 (ko) | 위상 조정 회로 및 이를 내장한 반도체 기억장치 | |
| CN107809250B (zh) | 数模转换器电路 | |
| JP2007336540A (ja) | デジタルアナログ変換器 | |
| KR101710746B1 (ko) | 폴디드 캐스케이드 연산 증폭기 | |
| JP2007067501A (ja) | 電流出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120731 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160729 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170802 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180801 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 11 |