KR20090033383A - 비아 천공의 품질 관리 및 분석을 위한 프로세스 및 시스템 - Google Patents

비아 천공의 품질 관리 및 분석을 위한 프로세스 및 시스템 Download PDF

Info

Publication number
KR20090033383A
KR20090033383A KR1020097002627A KR20097002627A KR20090033383A KR 20090033383 A KR20090033383 A KR 20090033383A KR 1020097002627 A KR1020097002627 A KR 1020097002627A KR 20097002627 A KR20097002627 A KR 20097002627A KR 20090033383 A KR20090033383 A KR 20090033383A
Authority
KR
South Korea
Prior art keywords
capture pad
value
appearance
geometry
laser
Prior art date
Application number
KR1020097002627A
Other languages
English (en)
Other versions
KR101475530B1 (ko
Inventor
히사시 마쓰모토
마크 싱어
레오 볼드윈
제프리 이 호워톤
데이빗 브이 칠더스
Original Assignee
일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 filed Critical 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드
Publication of KR20090033383A publication Critical patent/KR20090033383A/ko
Application granted granted Critical
Publication of KR101475530B1 publication Critical patent/KR101475530B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B23K26/389—Removing material by boring or cutting by boring of fluid openings, e.g. nozzles, jets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C1/00—Processes, not specifically provided for elsewhere, for producing decorative surface effects
    • B44C1/22—Removing surface-material, e.g. by engraving, by etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L21/00—Vacuum gauges
    • G01L21/30—Vacuum gauges by making use of ionisation effects
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

가변 기하구조의 다수의 캡처 패드들을 구비한 회로 기판의 적어도 하나의 층 내에 블라인드 비아(blind via)를 레이저로 형성하기 위한 프로세스는 회로 기판의 적어도 하나의 층 내에 형성되는 적어도 하나의 블라인드에 대하여, 천공 위치(drilling location)로부터 미리 결정된 거리 내의 캡처 패드 기하구조 값(예컨대, 면적 및/또는 부피) 대 상기 천공 위치에서 형성될 블라인드 비아 기하구조 값(예컨대, 면적 및/또는 부피)을 평가하는 단계를 포함할 수 있다. 상기 프로세스는 또한 블라인드 비아 형성 이후에 원하는 캡처 패드 외관을 획득하기 위해 상기 평가의 결과에 기초하여 적어도 하나의 레이저 동작 파라미터를 세팅하는 단계를 포함할 수 있다. 상기 프로세스는 또한 회로 기판의 적어도 하나의 층 내의 블라인드 비아 천공 위치로부터 미리 결정된 거리 내의 영역으로서 정의되는 기하구조 값을 이미지화하는(imaging) 단계; 상기 이미지화된 캡처 패드 영역에 대한 적어도 하나의 외관 값을 정량화하는 단계; 및 상기 정량화된 외관 값에 기초하여 상기 이미지화된 캡처 패드 영역의 수용도(acceptability)를 판단하는 단계를 포함할 수 있다.

Description

비아 천공의 품질 관리 및 분석을 위한 프로세스 및 시스템{PROCESS AND SYSTEM FOR QUALITY MANAGEMENT AND ANALYSIS OF VIA DRILLING}
본 발명은 가변 기하구조의 다수의 캡처 패드들을 구비한 회로 기판의 적어도 하나의 층 내에 블라인드 비아들을 레이저로 형성하기 위한 프로세스 및 시스템에 관한 것이다.
다중-층 회로 보드 내에 블라인드 비아들을 레이저로 천공하기 위해 미리 에칭된(pre-eched) 윈도우를 마스크로서 사용하는 것이 일반적으로 공지되어 있다. 다중-층 회로 보드들 상의 밀집된 핀 카운트 및/또는 밀집된 컴포넌트 배치 또는 다중-칩 모듈들에 기초한 중합체는 산업계에서 "비아 결핍(starvation)"이라 지칭되는 상호연결부 밀도 문제를 야기시킬 수 있다. "비아 결핍"의 문제에 대한 한가지 해결책은 다중-층 회로 보드 또는 다중-칩 모듈 내에서 하나 이상의 층들을 상호 연결하는 블라인드 비아들을 형성하는 것이다.
블라인드 비아 형성시 한가지 품질 기준은 구리 캡처 패드 외관이다. 캡처 패드 외관은 때때로 "빛나는(shiny)", "너무 녹은(melted too much)", 또는 "어두운(dark)"으로 언급되며, 매우 주관적인 기준이 되는 경향이 있다. 일부 고객들은 상기 주관적인 측정 이외에도 산출량(throughput) 고려사항들에 의해 원하는 프로 세스 파라미터들을 규정한다. 레이저 작동 파라미터들은 구리 캡처 패드의 외관에 영향을 미치는 것으로 관찰되었다. 높은 에너지밀도(fluence) 프로세스의 경우에서, 패드는 "빛나는" 외관을 나타낼 때 용해되는 경향이 있다. 에너지밀도가 매우 낮도록 세팅될 때, 외관은 약간 "어둡게" 된다. 재료에 가해지는 펄스들의 갯수는 외관에 영향을 줄 수 있다. 추가로 펄스 폭과 같은 레이저 작동 파라미터 또는 특성에 따라 외관이 변화하는 것이 관찰된다. 또한, 동일한 레이저 처리 파라미터들이 사용될 때에도 외관이 캡처 패드 기하구조에 따라 변화하는 것이 추가로 관찰된다. 품질의 변화가 전체 패널 프로세스에서 관찰될 때, 컴퓨터 원용 설계(CAD) 시스템으로부터 산출되는 데이터는 단지 원하는 천공 위치에만 관련되기 때문에, 때때로 품질 변화의 원인을 해결하는 것은 어렵다.
자외선(UV) 레이저 및 이미지 투사 처리가 집적 회로(IC) 패키징 기판들 내에 블라인드 비아를 천공하기 위해 사용되었다. 현재 프로세스는 일반적으로 인쇄 회로 설계내에 2개의 층들 사이에 동일한 기하구조를 산출하도록 의도된 단일 세트의 레이저 작동 파라미터들을 모든 비아들 또는 홀들에 적용한다. 그러나, 가변되는 캡처 패드 기하구조로 인해, 최종 결과들은 때때로 요구에 부응하지 못할 수 있다. 고정된 세트의 레이저 작동 파라미터들을 적용하는 경우, 상기 결과들은 고체 동판 내에 천공할 때의 "어두운" 구리에서부터 110 마이크로미터(㎛)의 구리 캡처 패드들 상의 층분리된(delaminate) 구리로 변화한다.
가변 기하구조의 다수의 캡처 패드들을 구비한 회로 기판의 적어도 하나의 층 내에 블라인드 비아(blind via)를 레이저로 형성하기 위한 프로세스는 회로 기판의 적어도 하나의 층 내에 형성될 적어도 하나의 블라인드 비아에 대하여, 천공 위치(drilling location)로부터 미리 결정된 거리 내의 캡처 패드 기하구조 값(예컨대, 면적 및/또는 부피) 대 상기 천공 위치에서 형성되는 블라인드 비아 기하구조 값(예컨대, 면적 및/또는 부피)을 평가하는 단계를 포함할 수 있다. 상기 프로세스는 또한 블라인드 비아 형성 이후에 원하는 캡처 패드 외관을 획득하기 위해 상기 평가의 결과에 기초하여 적어도 하나의 레이저 동작 파라미터를 세팅하는 단계를 포함할 수 있다.
가변 기하구조의 다수의 캡처 패드들을 구비한 회로 기판의 적어도 하나의 층 내에 블라인드 비아를 레이저로 형성하기 위한 프로세스는 회로 기판의 적어도 하나의 층 내의 블라인드 비아 천공 위치로부터 미리 결정된 거리 내의 영역으로서 정의되는 캡처 패드 영역을 이미지화하는(imaging) 단계; 상기 이미지화된 캡처 패드 영역에 대한 외관 값을 정량화하는 단계; 및 상기 정량화된 외관 값에 기초하여 상기 이미지화된 캡처 패드 영역의 수용도(acceptability)를 판단하는 단계를 포함할 수 있다.
본 발명의 다른 응용들은 본 발명을 실행하기 위해 고려되는 최적 모드의 하기 설명이 첨부된 도면들과 결합하여 판독될 때 당업자에게 인식될 것이다.
본 명세서의 설명은 첨부된 도면들을 참조하며, 상기 도면들에서 동일한 도면 부호들은 몇몇 도면들에서 동일한 부분들을 지칭한다.
도 1은 가변 기하구조의 다수의 캡처 패드들을 구비한 회로 기판의 적어도 하나의 층 내에 비아들을 레이저로 형성하기 위한 시스템의 간단한 개략도이다.
도 2는 가변 기하구조의 다수의 캡처 패드들을 구비한 CAD/CAM 회로 레이아웃 패턴의 세부도이며, 상기 도면에서 블라인드 비아는 캡처 패드의 중심에 천공되고, 가상선(phantom circle)은 천공 위치로부터 미리 결정된 거리 내에 있는 캡처 패드 영역을 정의한다.
도 3은 도 2에 도시된 대로 절단하여 바라볼 때의 단면도로서, 가변 기하구조의 다수의 캡처 패드들 내에 천공된 비아들 및 적층된(stacked) 비아들을 도시한다.
도 4a 내지 4e는 서로 다른 레이저 작동 파라미터들을 사용하거나 고정된 세트의 레이저 작동 파라미터들을 가변 기하구조의 캡처 패드들에 적용할 때 천공된 블라인드 비아 내의 구리 외관의 비교를 설명하며, 도 4a는 주관적으로 "빛나는" 표면 텍스처에 해당하고, 도 4c는 주관적으로 "무광택의" 또는 "낟알 모양의" 표면 텍스처에 해당하고, 도 4e는 주관적으로 "어두운" 표면 텍스처에 해당한다.
도 5는 가변 기하구조의 다수의 캡처 패드들을 구비한 회로 기판의 적어도 하나의 층 내에 블라인드 비아를 레이저로 형성하는 프로세스의 간단하고 개략적인 흐름도를 설명한다.
이제 도 1을 참조하면, 블라인드 비아의 품질 관리 및 분석을 위한 프로세스 또는 방법은 회로 레이아웃 설계 데이터를 포함하는 CAD/CAM 시스템(10)을 포함할 수 있다. CAD 설계 데이터는 기판내에 비아들 및/또는 블라인드 비아들을 형성하기 위한 천공 위치 및 크기를 포함하여, 가변 기하구조의 다수의 캡처 패드들을 구비한 회로 기판의 적어도 하나의 층을 포함할 수 있다. CAD 설계 데이터는 화살표(12)로서 개략적으로 나타나는 바와 같이, 임의의 적절한 수단에 의해 레이저 처리 시스템(14)으로 전송될 수 있다. 천공될 비아 및/또는 블라인드 비아의 위치 및 패드 위치 및/또는 기하구조를 참조 이미지로서 사용하여, 레이저 작동 파라미터들은 회로 기판의 적어도 하나의 층 내에 비아 또는 블라인드 비아를 레이저로 형성하기 위해 CAD/CAM 시스템으로부터 수신된 CAD 설계 데이터로 세팅되거나 이와 연계될 수 있다. 그 후에 프로세스는 품질 지수(index) 또는 외관 값을 생성하도록 패드 및 비아 위치를 분석하기 위해 라인-내에(또는 라인-상에) 또는 라인-밖에 위치한 이미지화 디바이스 또는 스테이션(16)을 포함할 수 있다. 품질 지수값 정보는 레이저 작동 파라미터 확인, 조정 또는 최적화를 위해 화살표(18)로서 개략적으로 나타나는 바와 같이, 임의의 적절한 수단들을 통해 레이저 처리 시스템(14)에 다시 제공될 수 있고 및/또는 형성된 비아 및 캡처 패드들의 위치/기하구조의 확인, 조정 또는 최적화 및 각각의 위치/기하구조에 상응하여 품질 지수 또는 외관 값들을 맵핑하기 위해 화살표(20)로서 개략적으로 나타나는 바와 같이, 임의의 적절한 수단들을 통해 CAD/CAM 시스템(10)으로 다시 제공될 수 있다.
본 발명은 블라인드 비아 형성 이후에 원하는 캡처 패드 외관을 획득하도록 현재 위치, 기하구조 및/또는 동작 파라미터를 확인 및/또는 조정하기 위한 종래의 설계 및/또는 처리 시스템에 대한 품질 관리 및 분석 및/또는 피드백 신호로서 사 용될 수 있음을 알아야 한다.
이제 도 2 및 3을 참조하면, 가변 기하구조의 다수의 캡처 패드들(24)이 상기 캡처 패드와 연관된 천공 위치 내의 블라인드 비아(26)와 함께 형성될 CAD/CAM 회로 레이아웃 패턴(22)이 상세하게 설명된다. 외부 가상선(28)은 분석을 위한 반경 거리 또는 다른 미리 결정된 거리를 나타내며, 상기 경우에 구리 캡처 패드 외관은 상기 가상선(28)의 경계 밖에서는 영향을 받지 않는다. 구리 패드 기하구조 데이터는, 비아 천공 크기와 함께, 천공 위치로부터 미리 결정된 거리 내에서의 천공 위치에 관계되는 캡처 패드 기하구조 값 대 천공 위치에 형성될 블라인드 비아 기하구조 값을 평가하기 위해 사용될 수 있다. 상기 평가는 값의 비교, 및/또는 검색 테이블들 및/또는 계산 등등을 포함할 수 있다. 예를 들어(이에 제한되지 않고), 캡처 패드 기하구조 값 대 블라인드 비아 기하구조 값의 비율을 서로 다른 레이저 처리 파라미터들의 사용과 연관된 미리 결정된 범위들 내로 상기 비율들을 랭크시키기 위해 계산될 수 있다. CAD 시스템(10)은 블라인드 비아 천공 위치/기하구조 정보, 캡처 패드 위치/기하구조 정보, 및/또는 패드/비아 기하구조 비율 또는 상응하는 레이저 작동 파라미터들을 레이저 천공 시스템(14)으로 전송할 수 있다. 선택적으로, 캡처 패드 기하구조 값 대 블아인드 비아 기하구조 값의 평가가 수행될 수 있고 및/또는 이 값들은 레이저 천공 시스템에 의해 랭크될 수 있으며, 따라서 서로 다른 레이저 작동 파라미터들이 적용될 수 있다. 선택적으로, CAD 시스템은 단일-도구 천공 파일과 같은 기하구조 값을 CAD 시스템에서 평가되는 것과 같이 캡처 패드 기하구조 값(예컨대, 면적 및/또는 부피) 대 블라인드 비아 기하구조 값(예컨대, 면적 및/또는 부피)의 평가에 기초하여 다중-도구 천공 파일로 분리할 수 있다. 분석은 또한 적층된 비아들(도 3의 좌측에 도시된 것과 같이)이 존재하는지를 판단하기 위해 이전 천공 단계들과의 비교를 포함할 수 있다. 예를 들어(이에 제한되지 않고), 개별 레이저 천공 파일들은 목적지 층, 레이저 에너지밀도, 펄스들의 갯수, 펄스 폭 또는 이들의 조합과 같은, 각각의 그룹에 대해 서로 다른 레이저 작동 파라미터들을 세팅하기 위해 서로 다른 그룹들 내로 랭크된 캡처 패드 기하구조 값 대 블라인드 비아 기하구조 값 비율들에 기초하여 생성될 수 있다. 예를 들어(이에 제한되지 않고), 적층된 블라인드 비아들에는 14의 목적지 층 값이 할당될 수 있고; 1% 내지 13%의 범위 내의 비율들에는 15의 목적지 층 값이 할당될 수 있고; 13% 이상 17%까지의 범위 내의 비율들에는 16의 목적지 층 값이 할당될 수 있고; 17% 이상 20%까지의 범위 내의 비율들에는 17의 목적지 층 값이 할당될 수 있고; 20% 이상 100%까지의 범위 내의 비율들에는 18의 목적지 층 값이 할당될 수 있다. 다중 도구 천공 파일은 CAD 시스템 내 또는 레이저 처리 시스템 내, 또는 이들의 조합 내에서 평가되는 것과 같이 비아 기하구조 값(예컨대, 면적 또는 부피) 대 캡처 패드 기하구조 값(예컨대, 면적 또는 부피)의 비율에 기초하여 생성된다.
이미지화 디바이스 또는 스테이션(16)은 비아 형성 이후에 캡처 패드의 외관을 평가하여 정량화할 수 있다. 도 4a 내지 4e에 도시될 수 있는 것과 같이, 고정된 세트의 레이저 처리 파라미터들을 적용할 때, 캡처 패드의 외관은 고체 동판 내에 천공할 때의 "어두운" 구리(도 4e에 도시)에서부터 110 마이크로미터(㎛)의 구 리 패드 상의 층분리된 구리(도 4a에 도시)로 변화할 수 있다. 구리 외관은 서로 다른 레이저 파라미터들을 사용하여 천공된 블라인드 비아 내에서 변화할 수 있다. 예를 들어, 도 4a에 도시된 외관은 일반적으로 주관적 설명 용어인 "빛나는(shiny)" 표면 텍스터로서 불리어진다. 도 4c에 도시된 구리 외관은 주관적 설명 용어 "무광택의(matt)" 또는 "낟알 모양의(grainy)" 표면 텍스처로서 불리어진다. 도 4e에 도시된 구리 외관은 일반적으로 주관적 설명 용어 "어두운(dark)" 표면 텍스처로서 불리어진다. 도 4b는 "빛나는" 표면 텍스처와 "무광택의" 표면 텍스처로서 주관적으로 불리어지는 외관들 사이에 놓이는 구리 외관을 설명한다. 도 4d는 "어두운" 표면 텍스처와 "무광택의" 표면 텍스처의 주관적인 설명들 사이에 놓이는 구리 외관을 설명한다. 블라인드 비아 형성 이후의 구리 캡처 패드 외관을 설명하는데 사용되는 용어들의 주관적인 특성묘사는 품질 제어 및 처리 제어 노력들을 방해한다. 일 실시예에 따라 본 발명은 캡처 패드의 외관을 정량화하기 위해 시각 시스템(16)을 사용할 수 있다. 상기 시스템은 사용자가 구리 외관을 주관적 설명 용어로서 보다는 수치로서 참조할 수 있도록 한다. 본 발명의 일 실시예에 따른 방법 또는 프로세스는 적어도 하나의 수치 외관 값을 제공하기 위해 히스토그램 분석 및/또는 프랙탈 차원(fractal dimension) 분석을 수행하는 것을 포함할 수 있다. 예를 들어, 만약 구리 캡처 패드의 "무광택의" 또는 "낟알 모양의" 표면 텍스처가 블라인드 비아의 레이저 기계가공(machining) 동안 유지되면, 프랙탈 차원은 높을 것이며[솔트 앤 페퍼 효과(salt and pepper effect)], 히스토그램 내의 강도 분포는 각각의 강도 그룹 내에서 거의 동일한 영역을 갖는 이중모드(bimodal) 형태가 될 것이다. 캡처 패드의 이미지 특성들은 프랙탈 차원 수치 및 히스토그램 내의 2개 집단들 사이의 대칭성 수치에 의해 정량화될 수 있다. 보다 높은 프랙탈 차원 값은 구리 캡처 패드의 "무광택의" 또는 "낟알 모양의" 표면 텍스처에 상응한다. 보다 낮은 프랙탈 차원 값은 구리 캡처 패드의 "빛나는" 표면 텍스터에 상응할 수 있다. 1에 근사한 히스토그램 값은 구리 캡처 패드의 "무광택의" 또는 "낟알 모양의" 표면 텍스처에 상응할 수 있다. 1 보다 작은 히스토그램 값은 구리 캡처 패드의 "빛나는" 표면 텍스처에 상응할 수 있다. 1 보다 큰 히스토그램 값은 구리 캡처 패드의 "어두운" 표면 텍스처에 상응할 수 있다. 정량화된 수치들은 전체 회로 패턴에 걸쳐 천공 결과들에서의 품질 변동을 최소화하도록 레이저 처리 파라미터들을 확인, 조정 및/또는 최적화하기 위해 레이저 처리 시스템(14) 및/또는 CAD/CAM 시스템(10)으로 반송될 수 있다. CAD/CAM 시스템은 시각 이미지화 디바이스 또는 스테이션(16)으로부터 정량화된 수치들을 사용하여 패드 기하구조와 비아 품질 간의 관계를 분석할 수 있다. 시각 이미지화 디바이스 또는 스테이션(16)은 상부/하부 직경 및 회로 측정들과 같은 다른 측정들을 수행할 수 있다.
동작시, 가변 기하구조의 다수의 캡처 패드들을 구비한 회로 기판의 적어도 하나의 층 내에 블라인드 비아를 레이저로 형성하기 위한 프로세스는, 회로 기판의 적어도 하나의 층내에 형성될 적어도 하나의 블라인드 비아에 대하여, 천공 위치로부터 미리 결정된 거리 내의 캡처 패드 기하구조 값(예컨대, 면적 및/또는 부피) 대 상기 천공 위치에서 형성되는 블라인드 비아 기하구조 값(예컨대, 면적 및/또는 부피)을 평가하는 단계를 포함할 수 있다. 상기 프로세스는 또한 블라인드 비아 형성 이후에 원하는 캡처 패드 외관을 획득하기 위해 상기 평가의 결과에 기초하여 적어도 하나의 레이저 동작 파라미터를 세팅하는 단계를 포함할 수 있다. 세팅될 적어도 하나의 레이저 프로세스 파라미터는 레이저 에너지밀도, 레이저 펄스들의 갯수, 레이저 펄스 폭 및 이들의 임의의 조합을 포함하는 그룹으로부터 선택될 수 있다. 상기 프로세스는 블라인드 비아들이 서로 상하로 연속해서 적층되는지를 판단하기 위해 주어진 천공 층을 인접하는 천공 층과 비교하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 프로세스는 천공 층을 정의하는 단계; 상기 정의된 천공 층 내의 천공 위치와 인접한 스캔 영역을 정의하는 단계; 평가 범위들의 세트를 정의하는 단계를 포함하는데, 상기 평가 범위들은 천공 위치로부터 미리 결정된 거리 내의 캡처 패드 기하구조 값(예컨대, 면적 및/또는 부피) 대 상기 천공 위치에 형성될 블라인드 비아 기하구조 값(예컨대, 면적 및/또는 부피)으로서 정의된 계산된 비율들을 포함할 수 있고, 상기 비율 범위들의 특정 세트에 상응하는 천공 도구들을 위한 목적지 층을 선택하는 단계를 포함한다.
본 발명의 일 실시예에 따른 프로세스는 회로 기판의 적어도 하나의 층 내의 블라인드 비아 천공 위치로부터 미리 결정된 거리 내의 영역으로서 정의된 캡처 패드 영역을 이미지화하는 단계; 상기 이미지화된 캡처 패드 영역에 대한 외관 값을 정량화하는 단계; 및 상기 정량화된 외관 값에 기초하여 상기 이미지화된 캡처 패드 영역의 수용도를 판단하는 단계를 포함한다. 상기 외관 값은 상기 이미지화된 캡처 패드 영역 내의 레이저로 형성된 블라인드 비아의 품질 판단시 주관성을 최소 화하도록 상기 이미지화된 캡처 패드 영역에 대한 수치 외관 값으로서 정량화될 수 있다. 수치 외관 값은, 본 발명의 일 실시예에 따라, 프랙탈 차원(fractal dimension)의 수치 값을 획득하기 위해 상기 이미지화된 캡처 패드 영역에 대해 프랙탈 차원 분석을 수행함으로써 획득될 수 있고, 이 경우 보다 높은 값은 이미지화된 캡처 패드 영역에 대하여, 주관적인 "무광택의" 또는 "낟알 모양의" 표면 텍스처에 상응하고, 보다 낮은 값은 주관적인 "빛나는" 표면 텍스처에 상응한다. 본 발명의 일 실시예에 따라 수치 외관 값은, 히스토그램 내의 집단들 사이의 대칭성에 관한 수치 값을 획득하기 위해 상기 이미지화된 캡처 패드 영역에 히스토그램 분석을 수행함으로써 획득될 수 있고, 이 경우, 1(unity)에 근사한 값은 이미지화된 캡처 패드 영역의 주관적으로 "무광택의" 또는 "낟알 모양의" 표면 텍스처에 상응하고, 1보다 작은 값은 주관적으로 "빛나는" 표면 텍스처에 상응하고, 1보다 큰 값은 주관적으로 "어두운" 표면 텍스처에 상응한다. 본 발명의 일 실시예에 따른 수치 외관 값은 이미지화된 캡처 패드 영역에 대한 하나 이상의 수치 외관 값을 정량화하기 위해 상기 이미지화된 캡처 패드 영역에 대해 히스토그램 분석 및 프랙탈 차원 분석을 수행하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따라 이미지화된 캡처 패드 영역의 수용도는 정량화된 외관 값에 기초할 수 있다. 프로세스는, 전체 회로 패턴에 걸쳐 레이저로 형성된 블라인드 비아의 품질에서의 변동을 최소화하기 위해, 평가/비교를 위한 캡처 패드 기하구조 값(예컨대, 면적 및/또는 부피) 대 블라인드 비아 기하구조 값(예컨대, 면적 및/또는 부피)과 다수의 이미지화된 캡처 패드 영역들에 대한 적어도 하 나의 외관 값간의 관계를 분석하는 단계를 포함할 수 있다. 적어도 하나의 레이저 처리 파라미터는 캡처 패드 기하구조 값(예컨대, 면적 및/또는 부피) 대 블라인드 비아 기하구조 값(예컨대, 면적 및/또는 부피)과 이미지화된 캡처 패드 영역들 내에 위치한 레이저로 형성된 블라인드 비아를 가지는 다수의 캡처 패드 영역들에 대한 적어도 하나의 외관 값간의 분석된 관계에 기초하여 확인, 조정 및/또는 최적화될 수 있다.
본 발명은 현재 가장 실용적이고 바람직한 실시예인 것으로 간주되어 설명되지만, 본 발명은 개시된 실시예들에 제한되는 것이 아니라, 이와 대조적으로 첨부된 청구항들의 사상 및 범위 내에 포함된 다양한 수정들 및 등가의 장치들을 커버하도록 의도되며, 상기 범위는 법으로 허용되는 것과 같은 모든 상기 변경들 및 등가의 구성들을 포함하도록 하기 위해 최광의 해석을 따른다.

Claims (20)

  1. 가변 기하구조의 다수의 캡처 패드들을 구비한 회로 기판의 적어도 하나의 층 내에 블라인드 비아(blind via)를 레이저로 형성하기 위한 프로세스로서,
    회로 기판의 적어도 하나의 층 내에 형성될 적어도 하나의 블라인드 비아에 대하여, 천공 위치(drilling location)로부터 미리 결정된 거리 내의 캡처 패드 기하구조 값 대 상기 천공 위치에서 형성되는 블라인드 비아 기하구조 값을 평가하는 단계; 및
    상기 블라인드 비아 형성 이후에 원하는 캡처 패드 외관을 획득하기 위해 상기 평가의 결과에 기초하여 적어도 하나의 레이저 동작 파라미터를 세팅하는 단계를 포함하는 프로세스.
  2. 제 1항에 있어서,
    상기 블라인드 비아 형성 이후에 캡처 패드 외관을 분석하는 단계를 더 포함하는 것을 특징으로 하는 프로세스.
  3. 제 2항에 있어서, 상기 블라인드 비아 형성 이후에 캡처 패드 외관을 분석하는 단계는,
    회로 기판의 적어도 하나의 층 내의 블라인드 비아 천공 위치로부터 미리 결정된 거리 내의 영역으로서 정의된 캡처 패드 영역을 이미지화하는 단계,
    상기 이미지화된 캡처 패드 영역에 대한 외관 값을 정량화하는 단계, 및
    상기 정량화된 외관 값에 기초하여 상기 이미지화된 캡처 패드 영역의 수용도(acceptability)를 판단하는 단계를 더 포함하는 것을 특징으로 하는 프로세스.
  4. 제 2항에 있어서, 상기 적어도 하나의 레이저 파라미터를 세팅하는 단계는,
    캡처 패드 기하구조 값 대 블라인드 비아 기하구조 값의 비율과 레이저로 형성된 블라인드 비아가 위치한 다수의 캡처 패드 영역들에 대한 분석된 캡처 패드 외관간의 관계로부터의 피드백에 기초하여 적어도 하나의 레이저 프로세스 파라미터를 조정하는 단계를 더 포함하는 것을 특징으로 하는 프로세스.
  5. 가변 기하구조의 다수의 캡처 패드들을 구비한 회로 기판의 적어도 하나의 층 내에 블라인드 비아를 레이저로 형성하기 위한 프로세스로서,
    회로 기판의 적어도 하나의 층 내의 블라인드 비아 천공 위치로부터 미리 결정된 거리 내의 영역으로서 정의된 캡처 패드 영역을 이미지화하는 단계;
    상기 이미지화된 캡처 패드 영역에 대한 외관 값을 정량화하는 단계; 및
    상기 정량화된 외관 값에 기초하여 상기 이미지화된 캡처 패드 영역의 수용도를 판단하는 단계를 포함하는 프로세스.
  6. 제 5항에 있어서, 상기 캡처 패드 영역을 이미지화하는 단계는,
    레이저로 형성된 블라인드 비아가 위치한 캡처 패드 영역을 이미지화하는 단 계를 더 포함하는 것을 특징으로 하는 프로세스.
  7. 제 5항에 있어서,
    캡처 패드 기하구조 값 대 블라인드 비하 기하구조 값의 비율과 레이저로 형성된 블라인드 비아가 위치한 다수의 이미지화된 캡처 패드 영역들에 대한 외관 값간의 관계에 기초하여 적어도 하나의 레이저 프로세스 파라미터를 최적화하는 단계를 더 포함하는 것을 특징으로 하는 프로세스.
  8. 제 5항에 있어서,
    회로 기판의 적어도 하나의 층 내에 형성될 적어도 하나의 블라인드 비아에 대하여, 천공 위치로부터 미리 결정된 거리 내의 캡처 패드 기하구조 값 대 상기 천공 위치에 형성되는 블라인드 비아 기하구조 값을 평가하는 단계를 더 포함하는 것을 특징으로 하는 프로세스.
  9. 제 8항에 있어서,
    상기 블라인드 비아 형성 이후에 원하는 캡처 패드 외관을 획득하기 위해 상기 평가의 결과들에 기초하여 적어도 하나의 레이저 작동 파라미터를 세팅하는 단계를 더 포함하는 것을 특징으로 하는 프로세스.
  10. 제 5항에 있어서,
    블라인드 비아 형성 이후에 원하는 캡처 패드 외관을 획득하기 위해 상기 정량화된 외관 값에 기초하여 적어도 하나의 레이저 작동 파라미터를 세팅하는 단계를 더 포함하는 것을 특징으로 하는 프로세스.
  11. 제 1항 또는 제 7항에 있어서,
    상기 세팅되는 적어도 하나의 레이저 프로세스 파라미터는 레이저 에너지밀도(fluence), 레이저 펄스들의 갯수, 레이저 펄스 폭 및 이들의 임의의 조합을 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 프로세스.
  12. 제 1항 또는 제 7항에 있어서,
    블라인드 비아들이 층마다 적층되는지를 판단하기 위해 주어진 천공 층을 인접하는 천공 층과 비교하는 단계를 더 포함하는 것을 특징으로 하는 프로세스.
  13. 제 1항 또는 제 5항에 있어서,
    천공 층을 정의하는 단계;
    상기 정의된 천공 층 내의 천공 위치와 인접한 스캔 영역을 정의하는 단계;
    비율 범위들의 세트 - 상기 비율은 상기 천공 위치로부터 미리 결정된 거리 내의 캡처 패드 기하구조 값 대 상기 천공 위치에서 형성되는 상기 블라인드 비아 기하구조 값으로서 정의됨 - 를 정의하는 단계; 및
    상기 각각의 비율 범위 세트에 상응하는 천공 도구들에 대한 목적지 층을 선 택하는 단계를 더 포함하는 것을 특징으로 하는 프로세스.
  14. 제 3항 또는 제 5항에 있어서, 상기 외관 값을 정량화하는 단계는,
    상기 이미지화된 캡처 패드 영역 내의 레이저로 형성된 블라인드 비아의 품질 판단시 주관성을 최소화하도록 상기 이미지화된 캡처 패드 영역에 대한 수치 외관 값을 정량화하는 단계를 더 포함하는 것을 특징으로 하는 프로세스.
  15. 제 3항 또는 제 5항에 있어서, 상기 외관 값을 정량화하는 단계는,
    프랙탈 차원(fractal dimension)에 대한 수치 값을 획득하기 위해 상기 이미지화된 캡처 패드 영역에 대해 프랙탈 차원 분석을 수행하는 단계를 더 포함하며, 이 경우에서 보다 높은 값은, 상기 이미지화된 캡처 패드 영역에 대하여, 주관적으로 "무광택의" 표면 텍스처에 상응하고, 보다 낮은 값은 주관적으로 "빛나는" 표면 텍스처에 상응하는 것을 특징으로 하는 프로세스.
  16. 제 3항 또는 제 5항에 있어서, 상기 외관 값을 정량화하는 단계는,
    히스토그램 내의 집단들 간의 대칭성에 관한 수치 값을 획득하기 위해 상기 이미지화된 캡처 패드 영역에 대해 히스토그램 분석을 수행하는 단계를 더 포함하며, 상기 경우에 1(unity)에 근사한 값은 주관적으로 "무광택의" 표면 텍스처에 상응하고, 1보다 작은 값은 주관적으로 "빛나는" 표면 텍스처에 상응하고, 1보다 큰 값은 주관적으로 "어두운" 표면 텍스처에 상응하는 것을 특징으로 하는 프로세스.
  17. 제 3항 또는 제 5항에 있어서, 상기 외관 값을 정량화하는 단계는,
    상기 이미지화된 캡처 패드 영역에 대한 수치 외관 값을 정량화하기 위해 상기 이미지화된 캡처 패드 영역에 대해 히스토그램 분석 및 프랙탈 차원 분석을 수행하는 단계를 더 포함하는 것을 특징으로 하는 프로세스.
  18. 제 3항 또는 제 5항에 있어서, 상기 정량화된 외관 값에 기초하여 상기 이미지화된 캡처 패드 영역의 수용도를 판단하는 단계는,
    전체 회로 패턴에 걸쳐 형성된 블라인드 비아의 품질에서의 변동을 최소화하기 위해, 캡처 패드 기하구조 값 대 블라인드 비아 기하구조 값의 비율과 다수의 이미지화된 캡처 패드 영역들에 대하여 정량화된 외관 값간의 관계를 분석하는 단계를 더 포함하는 것을 특징으로 하는 프로세스.
  19. 제 18항에 있어서,
    캡처 패드 기하구조 값 대 블라인드 비아 기하구조 값의 비율과 레이저로 형성된 블라인드 비아가 위치한 다수의 이미지화된 캡처 패드 영역들에 대한 정량화된 외관 값간의 관계로부터의 피드백에 기초하여 적어도 하나의 레이저 프로세스 파라미터를 조정하는 단계를 더 포함하는 것을 특징으로 하는 프로세스.
  20. 제 1항 또는 제 8항에 있어서, 상기 회로 기판의 적어도 하나의 층 내에 형 성될 적어도 하나의 블라인드 비아에 대하여, 천공 위치(drilling location)로부터 미리 결정된 거리 내의 캡처 패드 기하구조 값 대 상기 천공 위치에서 형성되는 블라인드 비아 기하구조 값을 평가하는 단계는,
    상기 회로 기판의 적어도 하나의 층 내에 형성될 각각의 블라인드 비아에 대하여, 천공 위치로부터 미리 결정된 거리 내의 상기 캡처 패드 기하구조 값 대 상기 천공 위치에 형성되는 블라인드 비아 기하구조 값의 비율을 계산하는 단계를 더 포함하는 것을 특징으로 하는 프로세스.
KR1020097002627A 2006-07-11 2007-07-10 비아 천공의 품질 관리 및 분석을 위한 프로세스 및 시스템 KR101475530B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/484,531 US7544304B2 (en) 2006-07-11 2006-07-11 Process and system for quality management and analysis of via drilling
US11/484,531 2006-07-11

Publications (2)

Publication Number Publication Date
KR20090033383A true KR20090033383A (ko) 2009-04-02
KR101475530B1 KR101475530B1 (ko) 2014-12-22

Family

ID=38948195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097002627A KR101475530B1 (ko) 2006-07-11 2007-07-10 비아 천공의 품질 관리 및 분석을 위한 프로세스 및 시스템

Country Status (9)

Country Link
US (2) US7544304B2 (ko)
JP (2) JP5330991B2 (ko)
KR (1) KR101475530B1 (ko)
CN (2) CN103358031B (ko)
DE (1) DE112007001549T5 (ko)
GB (1) GB2453286A (ko)
SG (1) SG173323A1 (ko)
TW (1) TWI409007B (ko)
WO (1) WO2008011296A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544304B2 (en) * 2006-07-11 2009-06-09 Electro Scientific Industries, Inc. Process and system for quality management and analysis of via drilling
US7962232B2 (en) * 2006-10-01 2011-06-14 Dell Products L.P. Methods and media for processing a circuit board
FR2957481B1 (fr) * 2010-03-10 2012-08-31 Commissariat Energie Atomique Structure d'interconnexion comprenant des vias borgnes destines a etre metallises
CN103245312A (zh) * 2012-02-10 2013-08-14 文坦自动化有限公司 钻孔质量的分析方法
US9629313B1 (en) * 2013-01-29 2017-04-25 Victor A. Grossman System for growing plants and method of operation thereof
CN103714203B (zh) * 2013-12-20 2016-08-03 柳州腾龙煤电科技股份有限公司 基于cad模板绑定技术的钻孔柱状图自动成图方法
CN111610740B (zh) * 2020-06-03 2021-07-02 上海柏楚数控科技有限公司 加工控制方法和系统、第一和第二控制装置、存储介质

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227614A (en) * 1986-08-15 1993-07-13 Norand Corporation Core computer processor module, and peripheral shell module assembled to form a pocket size data capture unit
US5293026A (en) * 1991-01-28 1994-03-08 Eaton Corporation Hardsurfacing material for engine components and method for depositing same
US5293025A (en) 1991-08-01 1994-03-08 E. I. Du Pont De Nemours And Company Method for forming vias in multilayer circuits
US5243140A (en) * 1991-10-04 1993-09-07 International Business Machines Corporation Direct distribution repair and engineering change system
WO1994010649A1 (en) * 1992-10-30 1994-05-11 Microbilt Corporation Multi-reader transaction terminal
US5561282A (en) * 1993-04-30 1996-10-01 Microbilt Corporation Portable signature capture pad
US5448044A (en) * 1993-04-30 1995-09-05 Microbilt Corporation Signature capture pad for point of sale system
US5686790A (en) * 1993-06-22 1997-11-11 Candescent Technologies Corporation Flat panel device with ceramic backplate
US5464682A (en) * 1993-12-14 1995-11-07 International Business Machines Corporation Minimal capture pads applied to ceramic vias in ceramic substrates
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US5614114A (en) * 1994-07-18 1997-03-25 Electro Scientific Industries, Inc. Laser system and method for plating vias
ES2124023T3 (es) * 1994-10-14 1999-01-16 United Parcel Service Inc Sistema de seguimiento de paquetes multifase.
ES2227940T3 (es) * 1994-10-25 2005-04-01 United Parcel Service Of America, Inc. Camara electronica automatica para captar una imagen de etiqueta.
US5813331A (en) * 1995-09-22 1998-09-29 Motorola, Inc. Method of printing with a differential thickness stencil
US5724889A (en) * 1995-09-22 1998-03-10 Motorola, Inc. Stencil shifter
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5757079A (en) * 1995-12-21 1998-05-26 International Business Machines Corporation Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure
US6631558B2 (en) 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
WO1997046349A1 (en) * 1996-06-05 1997-12-11 Burgess Larry W Blind via laser drilling system
US5787578A (en) * 1996-07-09 1998-08-04 International Business Machines Corporation Method of selectively depositing a metallic layer on a ceramic substrate
GB9620229D0 (en) * 1996-09-27 1996-11-13 Graphers Systems Ltd Apparatus for measuring the quality of spot welds
US6541709B1 (en) * 1996-11-01 2003-04-01 International Business Machines Corporation Inherently robust repair process for thin film circuitry using uv laser
US5879787A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Method and apparatus for improving wireability in chip modules
JP4234205B2 (ja) * 1996-11-08 2009-03-04 ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティド 電子アセンブリおよび電子物品内でのヴァイアのインダクタンスを低減する方法
US5896038A (en) * 1996-11-08 1999-04-20 W. L. Gore & Associates, Inc. Method of wafer level burn-in
US7110227B2 (en) 1997-04-08 2006-09-19 X2Y Attenuators, Llc Universial energy conditioning interposer with circuit architecture
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
JP3488614B2 (ja) * 1998-01-09 2004-01-19 三菱電機株式会社 積層材料の凹設部検査装置及びレーザ加工装置
CA2252298A1 (en) * 1998-03-31 1999-09-30 Molly S. Shoichet New fluoromonomers and methods of production, and new fluoropolymers produced therefrom
GB9811328D0 (en) * 1998-05-27 1998-07-22 Exitech Ltd The use of mid-infrared lasers for drilling microvia holes in printed circuit (wiring) boards and other electrical circuit interconnection packages
US6633376B1 (en) * 1998-08-10 2003-10-14 Mitsubishi Denki Kabushiki Kaisha Apparatus for inspecting a printed circuit board
US6400018B2 (en) 1998-08-27 2002-06-04 3M Innovative Properties Company Via plug adapter
GB9901586D0 (en) * 1999-01-25 1999-03-17 Alpha Fry Ltd Process for the recovery of lead and/or tin or alloys thereof from substrate surfaces
US6444616B1 (en) * 1999-02-02 2002-09-03 Bayer Aktiengesellschaft Substituted p-trifluoromethylphenyluracils
US6235544B1 (en) * 1999-04-20 2001-05-22 International Business Machines Corporation Seed metal delete process for thin film repair solutions using direct UV laser
US6891967B2 (en) * 1999-05-04 2005-05-10 Speedline Technologies, Inc. Systems and methods for detecting defects in printed solder paste
US6534743B2 (en) * 2001-02-01 2003-03-18 Electro Scientific Industries, Inc. Resistor trimming with small uniform spot from solid-state UV laser
US6753612B2 (en) 2001-04-05 2004-06-22 International Business Machines Corporation Economical high density chip carrier
US20040146917A1 (en) * 2001-08-03 2004-07-29 Nanosphere, Inc. Nanoparticle imaging system and method
US20030066679A1 (en) 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
US6541712B1 (en) 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
TW558823B (en) * 2002-04-10 2003-10-21 Via Tech Inc Through-hole process of integrated circuit substrate
US20040112881A1 (en) 2002-04-11 2004-06-17 Bloemeke Stephen Roger Circle laser trepanning
TWI271131B (en) 2002-04-23 2007-01-11 Via Tech Inc Pattern fabrication process of circuit substrate
TW561803B (en) * 2002-10-24 2003-11-11 Advanced Semiconductor Eng Circuit substrate and manufacturing method thereof
TW587322B (en) * 2002-12-31 2004-05-11 Phoenix Prec Technology Corp Substrate with stacked via and fine circuit thereon, and method for fabricating the same
US6867121B2 (en) 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
US7848558B2 (en) * 2003-02-14 2010-12-07 The University Of Chicago Method and system for fractal-based analysis of medical image texture
US7402758B2 (en) 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core
US7018219B2 (en) 2004-02-25 2006-03-28 Rosenau Steven A Interconnect structure and method for connecting buried signal lines to electrical devices
US20050190959A1 (en) * 2004-02-26 2005-09-01 Kohler James P. Drill hole inspection method for printed circuit board fabrication
US20050189656A1 (en) 2004-02-26 2005-09-01 Chun Yee Tan Micro-vias for electronic packaging
US7755445B2 (en) * 2004-08-03 2010-07-13 Banpil Photonics, Inc. Multi-layered high-speed printed circuit boards comprised of stacked dielectric systems
US20060037192A1 (en) * 2004-08-17 2006-02-23 Nokia Corporation Printed wiring board without traces on surface layers enabling PWB's without solder resist
US20060091023A1 (en) 2004-10-28 2006-05-04 Ahsan Bukhari Assessing micro-via formation PCB substrate manufacturing process
US7544304B2 (en) * 2006-07-11 2009-06-09 Electro Scientific Industries, Inc. Process and system for quality management and analysis of via drilling
US7817685B2 (en) 2007-01-26 2010-10-19 Electro Scientific Industries, Inc. Methods and systems for generating pulse trains for material processing
US9029731B2 (en) 2007-01-26 2015-05-12 Electro Scientific Industries, Inc. Methods and systems for laser processing continuously moving sheet material

Also Published As

Publication number Publication date
US7544304B2 (en) 2009-06-09
US20080011715A1 (en) 2008-01-17
JP2009544154A (ja) 2009-12-10
CN101490826A (zh) 2009-07-22
WO2008011296A3 (en) 2008-04-24
KR101475530B1 (ko) 2014-12-22
JP2013225707A (ja) 2013-10-31
US20090179017A1 (en) 2009-07-16
TW200814876A (en) 2008-03-16
CN101490826B (zh) 2013-08-21
WO2008011296A2 (en) 2008-01-24
GB0900113D0 (en) 2009-02-11
TWI409007B (zh) 2013-09-11
CN103358031B (zh) 2016-07-06
US8501021B2 (en) 2013-08-06
JP5735589B2 (ja) 2015-06-17
SG173323A1 (en) 2011-08-29
JP5330991B2 (ja) 2013-10-30
DE112007001549T5 (de) 2009-05-20
CN103358031A (zh) 2013-10-23
GB2453286A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
KR20090033383A (ko) 비아 천공의 품질 관리 및 분석을 위한 프로세스 및 시스템
CN105074896B (zh) 图案测定装置以及半导体测量系统
CN109946319A (zh) 印刷电路板检查装置、决定丝网印刷机的缺陷类型的方法及计算机可判读记录介质
TWI467403B (zh) 區域分類裝置、基板檢查裝置及區域分類方法
JP6801843B2 (ja) アライメントマーカの縁部シャープネス評価
Yang et al. A neural network-based prediction model for fine pitch stencil-printing quality in surface mount assembly
JP5431784B2 (ja) 印刷された半田ペーストの検査方法および装置
JP2009544154A5 (ko)
De et al. Semi-automatic copper foil surface roughness detection from PCB microsection images
JPH11298200A (ja) プリント基板の部品実装プロセスにおける自動品質管理方法およびその装置
US6795186B2 (en) Adaptive tolerance reference inspection system
TW202113599A (zh) 依據標準值建立檢測模型以確認焊接狀態之系統及方法
CN109870641A (zh) 印刷电路板生产方法及其半成品阻抗检测方法
Sankaran et al. Automated inspection of solder joints-a neural network approach
US8127255B2 (en) Method to extract and apply circuit features in organic substrate for automation of warp modeling
CN112453750A (zh) 依据标准值建立检测模型以确认焊接状态的系统及方法
CN108333496A (zh) 飞针机电容法精度能力的快速测试方法
KR102328891B1 (ko) 3d 프린터의 불량 검출 방법
Terry et al. Active Monitoring of Selective Laser Melting Process by Training an Artificial Neural Net Classifier on Layer-By-Layer Surface Laser Profilometry Data
CN114173492A (zh) 检测电路板填孔能力的通盲孔设计方法
Müller et al. In-process verification of MLC substrates
CN118119101A (zh) 一种基于计算机视觉的MiniLED线路板钻孔控制系统
Sankaran A methodology for integrated inspection of printed wiring assemblies using neural networks
US20070156365A1 (en) Method and system to define multiple metrology criteria for defect screening of electrical connections
Bhuvanesh et al. Defect Classification for Leadframe Manufacturing Using Artificial Neural Networks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee