KR20090032333A - Liquid crystal display device and method of manufacturing the same - Google Patents
Liquid crystal display device and method of manufacturing the same Download PDFInfo
- Publication number
- KR20090032333A KR20090032333A KR1020070097471A KR20070097471A KR20090032333A KR 20090032333 A KR20090032333 A KR 20090032333A KR 1020070097471 A KR1020070097471 A KR 1020070097471A KR 20070097471 A KR20070097471 A KR 20070097471A KR 20090032333 A KR20090032333 A KR 20090032333A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- common electrode
- data line
- pixel
- liquid crystal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Abstract
Description
본 발명은 액정표시장치에 관한 것으로, 특히 개구율이 향상될 뿐만 아니라 휘도를 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a method of manufacturing the same, which can improve aperture ratio and improve luminance.
액정표시장치(liquid crastal display device)는 경량, 박형, 저소비 전력 구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이러한 추세에 따라, 상기 액정표시장치는 사무자동화 기기, 오디오/비디오 기기 등에 이용되고 있다.Liquid crystal display devices (liquid crastal display device) is due to the characteristics of light weight, thin, low power consumption driving, the application range is gradually increasing. In accordance with this trend, the liquid crystal display is used in office automation equipment, audio / video equipment, and the like.
액정표시장치는 인가 전압에 따라 액체와 결정의 중간 상태 불질인 액정(liquid crystal)의 광투과도가 변화하는 특성을 이용하여, 전기 신호를 시각 정보로 변화시켜 영상을 표시한다. 통상의 액정표시장치는 전극이 구비된 두 개의 기판과 두 기판 사이에 개재된 액정층으로 구성된다. 이와 같은 액정표시장치는 동일한 화면 크기를 가지는 다른 표시장치에 비하여 무게가 가볍고 부피가 작으며 작은 전력으로 동작한다.The liquid crystal display displays an image by changing an electrical signal into visual information by using a characteristic in which light transmittances of liquid crystals, which are intermediate states of liquid and crystal, vary according to an applied voltage. A typical liquid crystal display device is composed of two substrates provided with electrodes and a liquid crystal layer interposed between the two substrates. Such a liquid crystal display device is lighter in weight, smaller in volume, and operates with less power than other display devices having the same screen size.
대표적인 액정표시장치는 TFT(thin film transistor) 액정표시장치는 시야각 이 좁은 문제점이 있다. 이러한 문제점을 해결하기 위하여, 멀티 도메인 구조, OCB(optically compensated birefringence) 모드, IPS(in plane switching) 모드 등이 제안되었다. 그러나, 멀티 도메인 구조는 멀티 도메인을 형성하는 공정이 복잡하고, 시야각 개선에도 한계가 있다. OCB 모드는 시야각 특성과 응답 속도면에서 전기 광학적 성능이 우수하지만, 바이어스 전압에 의해 액정을 안정적으로 조절, 유지하기 어렵다는 단점이 있다. IPS 모드는 대면적용 액정표시장치에 적합하고, 시야각이 넓은 장점이 있으나 개구율이 낮은 문제점이 있다.Representative liquid crystal display device has a problem that the TFT (thin film transistor) liquid crystal display device has a narrow viewing angle. In order to solve this problem, a multi-domain structure, an optically compensated birefringence (OCB) mode, an in plane switching (IPS) mode, and the like have been proposed. However, the multi-domain structure has a complicated process of forming a multi-domain, and there is a limit in improving the viewing angle. The OCB mode has excellent electro-optical performance in terms of viewing angle and response speed, but has a disadvantage in that it is difficult to stably control and maintain a liquid crystal by a bias voltage. The IPS mode is suitable for a large area liquid crystal display and has a wide viewing angle, but has a low aperture ratio.
액정표시장치의 개구율 및 투과율을 개선하기 위하여, 프린지 필드 스위칭(FFS: fringe field switching) 모드 액정표시장치가 제안되고 있다.In order to improve the aperture ratio and transmittance of the liquid crystal display, a fringe field switching (FFS) mode liquid crystal display has been proposed.
FFS 모드 액정표시장치는 하나의 기판에 공통전극과 화소전극이 절연체가 개재된 상태에서 서로 중첩되게 배치된 구조를 가진다. 공통전극은 플랫(flat) 형태로 화소영역에 대응하고, 화소전극은 다수의 막대형상의 패턴이 서로 이격되게 형성된 슬릿(slit) 형태로 공통전극 위에 마련된다. FFS 모드는 IPS 모드와 다르게 수 Å 간격을 두고 횡전계가 이루어지므로 횡전계가 강력하고, 전극 상부의 액정분자까지 횡전계에 의해 배열될 수 있다. 또한, 2 ITO 구조이므로 화이트 휘도를 높여 개구율을 높일 수 있다.The FFS mode LCD has a structure in which a common electrode and a pixel electrode are overlapped with each other in a state where an insulator is interposed on one substrate. The common electrode corresponds to the pixel region in a flat form, and the pixel electrode is provided on the common electrode in a slit form in which a plurality of rod-shaped patterns are spaced apart from each other. Unlike the IPS mode, the FFS mode has a transverse electric field at several 수 intervals, so the transverse electric field is strong, and the liquid crystal molecules on the electrode can be arranged by the transverse electric field. In addition, since the 2 ITO structure, the white luminance can be increased to increase the aperture ratio.
그러나, 종래의 FFS 모드 액정표시장치는 공통전극과 화소전극의 외각 영역(컬러필터 기판의 블랙 매트릭스영역)에서 빛샘이 발생하여 화소의 외각영역에서 휘도가 저하되는 문제가 있었다. 보다 상세히 설명하면, 종래의 FFS 모드 액정표시장치는 공통전극과 화소전극의 외각 영역(데이터 라인의 주변부)에서 횡전계가 약 하기 때문에 화소의 중앙영역과 비교하여 휘도가 저하되는 문제가 발생한다.However, the conventional FFS mode liquid crystal display has a problem in that light leakage occurs in the outer region (the black matrix region of the color filter substrate) of the common electrode and the pixel electrode, thereby reducing the luminance in the outer region of the pixel. In more detail, in the conventional FFS mode liquid crystal display, since the lateral electric field is weak in the outer regions (peripherals of the data lines) of the common electrode and the pixel electrode, the luminance is lowered compared to the center region of the pixel.
또한, 화소의 외각영역(데이터 라인 주변부)의 빛샘 현상을 개선하기 위해 블랙 매트릭스의 영역을 넓게 형성하는 경우, 이에 따라 개구율이 저하되는 문제가 있었다.In addition, when a wide area of the black matrix is formed in order to improve light leakage in the outer region (data line peripheral part) of the pixel, there is a problem that the aperture ratio is lowered accordingly.
또한, 본 발명의 개구율이 상승될 뿐만 아니라 휘도를 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.It is also an object of the present invention to provide a liquid crystal display device and a method of manufacturing the same, which can increase the aperture ratio of the present invention and improve luminance.
본 발명의 일 실시예에 따른 액정표시장치는, Liquid crystal display device according to an embodiment of the present invention,
기판; 상기 기판 상에 화소영역을 정의하는 게이트 라인 및 데이터 라인;Board; A gate line and a data line defining a pixel area on the substrate;
상기 기판의 화소영역에 플랫(flat) 형태로 구비된 제1 공통전극; 보호층을 사이에 두고 상기 제1 공통전극과 대응되도록 구비된 슬릿(slit) 형태의 화소전극; 및 상기 화소전극과 일정 간격 이격되어 상기 데이터 라인과 일부분이 중첩되는 제2 공통전극을 포함하여 이루어진다.A first common electrode provided in a flat shape in the pixel area of the substrate; A slit pixel electrode provided to correspond to the first common electrode with a protective layer interposed therebetween; And a second common electrode spaced apart from the pixel electrode at a predetermined interval and overlapping a portion of the data line.
또한, 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법은,In addition, the manufacturing method of the liquid crystal display device according to another embodiment of the present invention,
기판상에 게이트 전극 및 게이트 라인을 형성하는 단계; 상기 게이트 전극을 포함하는 상기 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 제1 공통전극을 형성하는 단계; 상기 게이트 절연막 상에 반도체층, 소스/드레인 전극 및 데이터 라인을 형성하는 단계; 상기 소스/드레인 전극, 상기 제1 공통전극 및 상기 데이터 라인을 포함하는 상기 게이트 절연막 상에 보호막을 형성하는 단계; 및 상기 보호막 상에 위치하며 상기 드레인 전극과 연결된 화소전극과, 상기 화소전극과 일정 간격 이격되는 제2 공통전극을 형성하는 단계를 포함하여 이루어진다.Forming a gate electrode and a gate line on the substrate; Forming a gate insulating film on the substrate including the gate electrode; Forming a first common electrode on the gate insulating film; Forming a semiconductor layer, a source / drain electrode, and a data line on the gate insulating film; Forming a passivation layer on the gate insulating layer including the source / drain electrode, the first common electrode, and the data line; And forming a pixel electrode on the passivation layer and connected to the drain electrode, and a second common electrode spaced apart from the pixel electrode by a predetermined distance.
본 발명은 플랫 형태의 제1 공통전극과 대응되는 슬릿 형태의 화소전극과 일정거리 이격되어 데이터 라인과 일부 중첩되는 제2 공통전극이 마련됨으로써, 화소전극 중 최외각(제2 공통전극과 인접한)에 마련된 화소전극과 제2 공통전극의 횡전계에 의해 데이터 라인 주변영역의 액정을 배열하여 데이터 라인 주변영역의 휘도 저하를 개선할 수 있는 효과가 있다.According to an embodiment of the present invention, a second common electrode overlapping a data line partially spaced apart from a slit-shaped pixel electrode corresponding to a first common electrode having a flat shape is provided, and thus the outermost part of the pixel electrode (adjacent to the second common electrode) is provided. The liquid crystal of the peripheral area of the data line is arranged by the transverse electric field of the pixel electrode and the second common electrode provided in the present invention, thereby reducing the luminance of the peripheral area of the data line.
또한, 본 발명은 데이터 라인의 주변영역의 휘도 저하를 개선함으로써, 데이터 라인과 대응되는 컬러필터 기판의 블랙 매트릭스 영역을 최소화할 수 있는 구조로써, 이에 따른 액정표시장치의 개구율을 상승시킬 수 있는 효과가 있다.In addition, the present invention has a structure that can minimize the black matrix area of the color filter substrate corresponding to the data line by improving the decrease in luminance of the peripheral area of the data line, thereby increasing the aperture ratio of the liquid crystal display device. There is.
또한, 본 발명은 데이터 라인과 일부분이 중첩되게 마련되어 데이터 라인과 화소전극 간의 전기적인 간섭을 개선할 수 있는 실드 역할을 하는 제2 공통전극이 마련되어 데이터 라인과 화소전극 간의 전기적인 간섭에 의한 화질 저하를 개선할 수 있는 부가적인 효과가 있다.In addition, according to the present invention, a second common electrode is provided to partially overlap the data line and serves as a shield to improve electrical interference between the data line and the pixel electrode, thereby degrading image quality due to electrical interference between the data line and the pixel electrode. There is an additional effect to improve the.
첨부한 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 박막 트랜지스터 기판을 나타낸 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ' 라인을 따라 절단한 박막 트랜지스터 기판의 단면도이다.1 is a plan view illustrating a thin film transistor substrate of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the thin film transistor substrate cut along lines II ′ and II-II ′ of FIG. 1.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치의 박막 트랜지스터 기판은 모기판(미도시) 위에 게이트 절연막(103)을 사이에 두고 교차하는 게이트 라인(120) 및 데이터 라인(110)과, 그 교차부마다 형성된 박막 트랜지스터(TFT: thin film transistor)와, 게이트 라인(120)과 데이터 라인(110)의 교차구조로 마련된 화소영역에 프린지 필드를 형성하도록 게이트 절연막(103)을 사이에 두고 형성된 제1 공통전극(107a) 및 슬릿 형태의 화소전극(180)을 포함한다.1 and 2, the thin film transistor substrate of the liquid crystal display according to the exemplary embodiment of the present invention has a
본 발명의 박막 트랜지스터 기판은 화소전극(180)과 일정거리 이격되어 마련된 제2 공통전극(170b)을 더 포함한다.The thin film transistor substrate of the present invention further includes a second
제1 및 제2 공통전극(170a, 170b)은 공통배선에 전기적으로 접속된다.The first and second
박막 트랜지스터가 위치한 영역(Ⅰ-Ⅰ')의 모기판(미도시) 상에는 게이트 전극(101)이 형성되고, 상기 게이트 전극(101) 상에 게이트 절연막(103)이 형성된다.The
게이트 절연막(103) 상에는 상기 게이트 전극(101)과 대응되는 영역에 반도체층(130)이 배치된다. 상기 반도체층(130)은 활성층(131)과 오믹 콘택층(132)을 포함할 수 있다.The
상기 반도체층(130) 상에는 소스/드레인 전극(140, 150)이 형성된다. 상기 소스/드레인 전극(140, 150) 상에는 보호층(160)이 형성된다.Source /
보호층(160)에는 상기 드레인 적극(150)이 노출되도록 콘택홀(미도시)을 포함하고, 상기 보호층(160) 상에는 상기 콘택홀을 통해 상기 드레인 전극(150)과 전기적으로 연결된 화소전극(180)이 형성된다.The
화소 영역(Ⅱ-Ⅱ')의 모기판 상에는 게이트 절연막(103) 상에 플랫(flat) 형태의 제1 공통전극(170a)이 형성되고, 상기 제1 공통전극(170a) 상에 보호층(160) 이 형성된다.A flat common
상기 보호층(160) 상에는 상기 제1 공통전극(170a)과 대응되는 슬릿(slit) 형태의 화소전극(180)이 형성된다.The
상기 제1 공통전극(170a)의 양측에 형성된 데이터 라인(110)은 상기 게이트 절연막(103) 상에 형성된 반도체층(130) 상에 마련된다.The
데이터 라인(110) 상에는 보호층(160)을 사이에 두고 제2 공통전극(170b)이 형성된다.The second
제2 공통전극(170b)은 화소의 최외각에 위치한 화소전극(180)과의 횡전계에 의해 데이터 라인(110) 주변부의 액정을 배열하기 위해 마련된다.The second
제2 공통전극(170b)은 상기 데이터 라인(110)과 일부 중첩되고, 상기 화소전극(180)과 일정거리 이격된다. 제2 공통전극(170b)은 상기 화소전극(180)과 동일 평면 상에 형성되며, 동일한 물질로 이루어질 수 있다.The second
이상에서 설명한 본 발명의 일 실시예에 따른 액정표시장치는 데이터 라인(110)과 일부 중첩되도록 제2 공통전극(170b)을 형성함으로써, 화소전극(180) 중 화소의 최외각에 위치한 화소전극(180)과 상기 제2 공통전극(170b)의 횡전계에 의해 데이터 라인(110) 주변부의 액정을 배열하여 휘도저하를 개선할 수 있다.In the liquid crystal display according to the exemplary embodiment described above, the second
또한, 본 발명은 데이터 라인(110) 주변부의 휘도 저하를 개선함으로써, 블랙 매트릭스의 영역을 최소화할 수 있는 구조로써, 개구율을 상승시킬 수 있다.In addition, the present invention improves the luminance degradation around the
도 3a 내지 도 3f는 본 발명의 다른 실시예에 따른 액정표시장치의 박막 트랜지스터 기판의 제조공정을 도시한 도면이다.3A to 3F illustrate a manufacturing process of a thin film transistor substrate of a liquid crystal display according to another exemplary embodiment of the present invention.
도 3a를 참조하면, 모기판(미도시) 상에 스퍼터링 등의 증착방법을 통해 제1 도전물질을 형성하고 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 전극(101)을 형성한다.Referring to FIG. 3A, a first conductive material is formed on a mother substrate (not shown) by a deposition method such as sputtering, and a
게이트 전극(101)은 Al, Mo, Cu, MoW, MoTa, MoNb, Cr, W 및 AlNb으로 이루어진 군에서 적어도 어느 하나일 수 있다.The
게이트 전극(101)을 포함하는 모기판의 전면에 걸쳐 게이트 절연막(103)을 형성한다.The
여기서, 상기 게이트 절연막(103)은 화학기상증착법 또는 스퍼터링법 중 어느 하나의 방식을 통해 형성된 산화 실리콘막, 질화 실리콘막 또는 이들의 적층막 중 어느 하나일 수 있다.Here, the
도 3b를 참조하면, 화소 영역의 게이트 절연막(103) 상에 플랫(flat) 형태의 제1 공통전극(170a)을 형성한다. Referring to FIG. 3B, the first
제1 공통전극(170a)은 마스크를 이용한 포토리쏘그래피 공정 및 식각공정으로 형성할 수 있다.The first
제1 공통전극(170a)은 인듐-주석-산화막(ITO) 또는 인듐-아연-산화막(IZO)과 같은 투명한 도전 물질로 형성될 수 있다.The first
도 3c를 참조하면, 상기 게이트 전극(101)에 대응된 상기 게이트 절연막(103) 상에 반도체층(130)과 상기 반도체층(130)의 양 단부상에 분리되어 배치된 소스/드레인 전극(140, 150)을 형성한다. 이와 동시에, 상기 게이트 절연막(103) 상에 상기 게이트 라인과 교차되어 화소 영역을 정의하는 데이터 라인(110)을 형성 한다.Referring to FIG. 3C, a source /
상기 반도체층(130)과 상기 소스/드레인 전극(140, 150)은 하프톤 마스크 또는 회절 마스크를 이용하여 동시에 형성할 수 있다. 즉, 상기 게이트 절연막(103) 상에 비정질 실리콘층, 불순물의 비정질 실리콘층, 제2 도전물질을 순차적으로 형성한 뒤, 상기 하프톤 마스크 또는 회절 마스크를 통한 노광 및 현상 공정을 거쳐 감광성막 패턴을 형성한다. 이후, 상기 감광성막 패턴에 따라 상기 제2 도전물질과 상기 비정질 실리콘층을 패터닝하여, 상기 소스/드레인 전극(140, 150)과 활성층(131)을 형성한다. 그리고, 상기 감광성막 패턴에 애싱(ashing) 공정을 수행한 뒤, 상기 불순물의 비정질 실리콘층을 식각하여 오믹 콘텍층(132)을 형성한 뒤, 상기 감광성막 패턴을 제거한다.The
따라서, 하나의 마스크를 통해, 상기 반도체층(130)과, 상기 소스/드레인 전극(140, 150)을 형성할 수 있다. 이때, 상기 데이터 라인(110) 하부에도 상기 반도체층(130)이 위치할 수 있다.Therefore, the
도 3d를 참조하면, 상기 반도체층(130), 소스/드레인 전극(140, 150), 데이터 라인(110) 및 제1 공통전극(170a)을 포함한 게이트 절연막(103) 상에는 보호층(160)을 형성한다.Referring to FIG. 3D, a
보호층(160)은 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 패터닝함으로써 드레인 전극(150)을 노출시키는 컨택홀(151a)이 형성된다.The
도 3e를 참조하면, 컨택홀(151a)을 포함한 보호층(160)의 전면에 걸쳐 투명도전막을 형상하고 패터닝하여 제2 공통전극(170b) 및 화소전극(180)을 형성한다.Referring to FIG. 3E, the second
보다 상세히 설명하면, ITO 또는 IZO 등의 투명도전막을 컨택홀(151a)을 포함하는 보호층(160) 상에 형성하고, 마스크를 이용하는 포토리쏘그래피 공정 및 식각 공정으로 패터닝하여 제2 공통전극(170b) 및 화소전극(180)을 형성한다.In more detail, a transparent conductive film such as ITO or IZO is formed on the
상기 제2 공통전극(170b)은 상기 데이터 라인(110)과 적어도 일부분이 중첩되게 형성된다.The second
상기 화소전극(180)은 슬릿형태로써, 제1 공통전극(170b)과 중첩되게 형성된다.The
도 4는 본 발명에 따른 화소전극, 제1 및 제2 공통전극에 의해 배열되는 액정을 나타낸 액정표시장치의 단면도이다.4 is a cross-sectional view of a liquid crystal display device showing liquid crystals arranged by a pixel electrode, first and second common electrodes according to the present invention.
도 4에 도시된 바와 같이, 본 발명의 액정표시장치는 박막 트랜지스터 기판과 상판(컬러필터 기판, 100) 사이에서 프린지 필드를 형성하도록 제1 공통전극(170a)과 화소전극(180)이 마련되어 이들 간에 횡전계에 의해 액정의 배열이 이루어진다. 또한, 본 발명의 액정표시장치는 데이터 라인(110)이 위치한 화소의 가장자리 영역에 상기 데이터 라인(110)과 일부분이 중첩되게 마련된 제2 공통전극(170b)과 상기 화소전극(180) 간의 횡전계에 의해 데이터 라인(110) 상에 위치한 액정의 배열이 이루어진다.As shown in FIG. 4, in the liquid crystal display of the present invention, the first
따라서, 본 발명의 액정표시장치는 데이터 라인(110)과 일부 중첩되도록 제2 공통전극(170b)이 마련됨으로써, 화소전극(180) 중 화소의 최외각에 위치한 화소전극(180)과 상기 제2 공통전극(170b)의 횡전계에 의해 데이터 라인(110) 주변부의 액정을 배열하여 데이터 라인(110) 주변부의 휘도 저하를 개선할 수 있다.Accordingly, in the liquid crystal display of the present invention, the second
또한, 본 발명은 데이터 라인(110) 주변부의 휘도 저하를 개선함으로써, 블랙 매트릭스의 영역을 최소화할 수 있는 구조로써, 개구율을 상승시킬 수 있다.In addition, the present invention improves the luminance degradation around the
또한, 본 발명은 실드(shield) 기능의 제2 공통전극(170b)이 데이터 라인(110) 상에 일부 중첩되게 마련되어 화소전극(180)과 데이터 라인(110) 간에 전기적인 간섭으로 발생할 수 있는 화질 저하를 야기하는 문제를 개선할 수 있는 부가적인 효과가 있다.In addition, according to the present invention, the second
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다. Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 박막 트랜지스터 기판을 나타낸 평면도이다.1 is a plan view illustrating a thin film transistor substrate of a liquid crystal display according to an exemplary embodiment of the present invention.
도 2는 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ' 라인을 따라 절단한 박막 트랜지스터 기판의 단면도이다.FIG. 2 is a cross-sectional view of a thin film transistor substrate cut along lines II ′ and II ′ of FIG. 1.
도 4는 본 발명에 따른 화소전극, 제1 및 제2 공통전극에 의해 배열되는 액정을 나타낸 액정표시장치의 단면도이다.4 is a cross-sectional view of a liquid crystal display device showing liquid crystals arranged by a pixel electrode, first and second common electrodes according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
110 : 데이터 라인 130 : 반도체층110: data line 130: semiconductor layer
131 : 활성층 132 : 오믹 콘택층131: active layer 132: ohmic contact layer
170a : 제1 공통전극 170b : 제2 공통전극170a: first
180 : 화소전극180 pixel electrode
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070097471A KR101399154B1 (en) | 2007-09-27 | 2007-09-27 | Liquid crystal display device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070097471A KR101399154B1 (en) | 2007-09-27 | 2007-09-27 | Liquid crystal display device and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090032333A true KR20090032333A (en) | 2009-04-01 |
KR101399154B1 KR101399154B1 (en) | 2014-05-26 |
Family
ID=40759167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070097471A KR101399154B1 (en) | 2007-09-27 | 2007-09-27 | Liquid crystal display device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101399154B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111381410A (en) * | 2018-12-31 | 2020-07-07 | 乐金显示有限公司 | Liquid crystal display device having a plurality of pixel electrodes |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100658072B1 (en) * | 2001-04-18 | 2006-12-15 | 비오이 하이디스 테크놀로지 주식회사 | Fringe field switching mode lcd |
KR100919199B1 (en) * | 2002-12-31 | 2009-09-28 | 엘지디스플레이 주식회사 | In plane switching mode liquid crystal display device |
KR100630878B1 (en) * | 2003-12-12 | 2006-10-02 | 엘지.필립스 엘시디 주식회사 | Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same |
KR101255699B1 (en) * | 2005-06-30 | 2013-04-17 | 엘지디스플레이 주식회사 | Liquid crystal display of fringe field switching mode |
-
2007
- 2007-09-27 KR KR1020070097471A patent/KR101399154B1/en active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111381410A (en) * | 2018-12-31 | 2020-07-07 | 乐金显示有限公司 | Liquid crystal display device having a plurality of pixel electrodes |
JP2020109503A (en) * | 2018-12-31 | 2020-07-16 | エルジー ディスプレイ カンパニー リミテッド | Liquid crystal display device |
US10935855B2 (en) | 2018-12-31 | 2021-03-02 | Lg Display Co., Ltd. | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
KR101399154B1 (en) | 2014-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101492106B1 (en) | Liquid crystal display device and manufacturing method thereof | |
KR101905757B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
US8319928B2 (en) | Liquid crystal display device and method of manufacturing the same | |
KR101870986B1 (en) | Method for fabricating thin film transistor array substrate | |
KR101374078B1 (en) | Display substrate, method of manufacturing the same and display apparatus having the same | |
KR20140083649A (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR20110139829A (en) | Array substrate for wide-viewing angle mode liquid crystal display device and method of fabricating the same | |
KR20120115837A (en) | Fringe field switching type thin film transistor substrate and manufacturing method thereof | |
KR20120130582A (en) | An array substrate for In-Plane switching mode LCD | |
KR101423909B1 (en) | Display substrate and liquid crystal display device having the same | |
KR20040077017A (en) | liquid crystal display | |
KR20120075207A (en) | Method for fabricating array substrate for liquid crystal display device of touch panel in cell type and method for the same | |
KR20080021994A (en) | Display pannel and mehtod for manufacturing the same | |
JP2005182048A (en) | Multi-domain thin-film transistor display plate and liquid crystal display including same | |
KR101897747B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR20080073573A (en) | Liquid crystal panel and manufacturing method thereof | |
KR20140090857A (en) | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same | |
KR101971144B1 (en) | Array substrate for Fringe field switching mode liquid crystal display device | |
KR101905180B1 (en) | Fringe Horizontal Electric Field Type Liquid Crystal Display Device And Method For Manufacturing The Same | |
KR101399154B1 (en) | Liquid crystal display device and method of manufacturing the same | |
KR101950826B1 (en) | Thin film transistor substrate and method of fabricating the same | |
KR20090091250A (en) | Array substrate for liquid crystal display device | |
KR101222537B1 (en) | Liquid Crystal Display Pane And Method for Fabricating Thereof | |
KR102056687B1 (en) | Liquid Crystal Display Device and Method for Fabricating the same | |
KR20060128564A (en) | Liquid crystal display, thin film transistor panel and fabricating method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 6 |