KR20090028521A - 전기 스위칭 디바이스 및 다이아몬드 기판에 촉매 물질을 심는 방법 - Google Patents

전기 스위칭 디바이스 및 다이아몬드 기판에 촉매 물질을 심는 방법 Download PDF

Info

Publication number
KR20090028521A
KR20090028521A KR1020087030290A KR20087030290A KR20090028521A KR 20090028521 A KR20090028521 A KR 20090028521A KR 1020087030290 A KR1020087030290 A KR 1020087030290A KR 20087030290 A KR20087030290 A KR 20087030290A KR 20090028521 A KR20090028521 A KR 20090028521A
Authority
KR
South Korea
Prior art keywords
substrate
diamond
electrode
diamond material
electrical device
Prior art date
Application number
KR1020087030290A
Other languages
English (en)
Other versions
KR101371001B1 (ko
Inventor
개리쓰 앤드류 테일러
Original Assignee
에빈스 테크놀로지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에빈스 테크놀로지 리미티드 filed Critical 에빈스 테크놀로지 리미티드
Publication of KR20090028521A publication Critical patent/KR20090028521A/ko
Application granted granted Critical
Publication of KR101371001B1 publication Critical patent/KR101371001B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Catalysts (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

전기 스위칭 디바이스(30)가 개시된다. 이 디바이스는 다이아몬드 기판(24), 기판과 접촉하고 기판으로 뻗어나간 전기적 전도성 에미터들(32)을 포함하는 캐소드(34), 및 기판과 접촉하고 캐소드와 떨어져 있는 상위 전극(36)을 포함한다.

Description

전기 스위칭 디바이스 및 다이아몬드 기판에 촉매 물질을 심는 방법 {Electrical switching device and method of embedding catalytic material in a diamond substrate}
본 발명은 전기 스위칭 및 증폭 디바이스들에 관한 것으로서, 더 상세히 말해 고전력 어플리케이션들에 사용될 전기적 스위칭 디바이스들에 관한 것이나, 거기에 국한되는 것은 아니다. 본 발명은 또한 다이아몬드 기판에 촉매물질을 심는 방법과도 관련이 있다.
이 기술분야의 당업자에 의해 잘 알려져 있다시피, 실리콘은 고전력의 극단적 환경하에서의 스위칭 및 증폭 어플리케이션들을 위한 기초 전자 재료로서 사용될 때 한계를 가진다. 예를 들어, 실리콘은 허용가능한 수준의 온-스테이트 (on-state) 손실 및 이용가능한 스위칭 속도에 기반해 약 8 kV의 역 (reverse) 브레이크다운 전압 (reverse breakdown voltage)을 갖는다고 알려져 있다. 이것은, 몇몇 최종 사용 어플리케이션들에서 상당한 전압 및/또는 전류 레벨을 얻으려면 직렬 또는 병렬로 조합되어 있는 복수개의 개별 디바이스들의 사용을 요한다는 것과, 이것이 다시 디바이스들 간 듀티 (duty)가 계속해서 균형을 이루도록 보장하기 위해 다른 전자 구성요소들을 요한다는 것을 의미하므로, 그 처리가 복잡해 질 수 있다.
다이아몬드가 이러한 문제에 대한 가능한 해법을 제공하는데, 이는 다이아몬드가 일반적으로 다른 어떤 전자 재료보다는 월등히 나은 열 특성, 절연 특성 및 캐리어 이동 특성을 가지기 때문이다. 따라서 다이아몬드로 만든 다바이스들은 어플리케이션을 수행하는데 필요한 개별 디바이스들의 개수를 줄여 복잡도를 크게 감소시키는 능력을 제공한다.
대부분의 반도체 디바이스들에서, 전자적 기능 (electronic function)은 평소 도판트들 (dopants)이라고 알려진, 결정구조 안으로의 외부 엘리먼트들의 선택적 도입을 통해 기본 재료의 전자적 특성들을 변형시킴으로써 수행된다. 다이아몬드의 경우, 도판트의 선택은 비교적 작은 사이즈의 결정 격자에 의해 제한된다. 그 결과, 다이아몬드 결정 구조에 대해 최소한의 교란을 야기하는 두 개의 도판트들은 붕소 (p-타입)와 질소 (n-타입)가 된다. 붕소 도핑된 다이아몬드가 상당히 효과적인 p-타입 반도체인데 반해, 아직 효과적인 n-타입 도판트는 발견되지 못했다. 문제는, 두 도판트 종류들이, 효율적인 디바이스 동작을 실현하기 위해 각자 전하 캐리어들의 릴리스 (release)를 돕기 위한 가열 (heating) 요건에 이르게 하는 0.7 eV 및 4.5 eV의 활성화 에너지들을 갖는 딥 도너 (deep donor)들이라는 데 있다.
그러나, 가열 프로세스는 캐리어 이동성 값들 및 전기장 브레이크다운 (파열) 강도의 감소로도 이어지므로, 다이아몬드를 고전력 스위치 제조에 있어 이상적인 것으로 만드는 핵심 특성들 중 두 가지를 열화시킬 수 있다. 이렇게 제조된 디바이스들은 다이아몬드의 고유한 물리 특성들을 전자 재료로서 활용하지 못한다.
기존의 디바이스들은 그들이 항상 오프-상태 (off-state)에서 차단할 수 있는 전압과 온-상태에서 통과시킬 수 있는 전류를 열화시킨다. 또, 비 다이아몬드 재료들에서 최고 전압 및 전력 등급을 얻기 위해서는 보통 그 디바이스에 대한 양극 (bipolar) 구조를 필요로 한다. 디바이스의 스위칭 전압을 증가시키려면 정크션 (junction) 사이즈가 물리적으로 늘어나기 때문에, 디바이스를 턴 오프시키기 위해 상쇄시켜야 할 전하량 역시 늘어나고 이것은 다시 디바이스의 스위칭 주파수를 열화시키게 한다.
본 발명의 바람직한 실시예들은 다이아몬드의 충분한 물질적 잠재성이 전력 디바이스들을 위해 활용될 수 있게 하는 단극 구조를 이용해, 상기 종래 기술의 단점들의 극복을 모색한다. 본 발명은 다이아몬드와 관련하여 알려진 여러 현상들을 활용한다. 말하자면, 그것은 다음과 같다: 탄도성 (ballistic) 전자들이 매우 적은 손실과 함께 수 백 마이크로미터의 고유 다이아몬드를 통과할 수 있다; 도핑된 다이아몬드는 단일-종류 (mono-species) 플라즈마로부터 생성된 공간 전하를 제어하는데 사용될 수 있다; 전자들은 다이아몬드 기판 안에 심어진 날카로운 전도성 간섭체로부터 직접 다이아몬드 안으로 방출될 수 있다. 따라서 본 발명은 다이아몬드 안에 심은 공작된 전자 에미터 (engineered electron emitter) 구조를 활용하고 (그에 따라 다이아몬드는 알맞은 직류 바이어스가 존재할 때에만 전도성을 갖게 될 것이다), 다이아몬드의 전자 수송 특성을 이용해 재료를 통한 전도가 가능하게 되는 것을 추구한다.
본 발명의 한 양태에 따라 제공되는 전기 디바이스는,
적어도 한 다이아몬드 계층을 포함하는 기판;
상기 기판과 접촉하고, 상기 기판 안으로 뻗은 적어도 하나의 전기적으로 전도성이 있는 돌출부 (protrusion)를 포함하는 적어도 한 제1전극; 및
상기 기판과 접촉하고 상기 제1전극과 떨어져 있는 적어도 하나의 제2전극을 포함한다.
이러한 것은, 전기적으로 전도성이 있는 돌출부들의 적절한 구축에 의해 다이아몬드 재료 안에서 장조장 (field-enhanced) 전자 방출이 발생할 수 있다는 이점을 제공한다. 그로써 디바이스가 다이아몬드를 포함하는 종래의 전기 디바이스들보다 낮은 온도에서 동작할 수 있게 되고, 유리한 온-상태 전도 특성 및 오프-상태 전류 차단 특성을 가질 수 있게 될 수 있다.
상기 기판은, 적어도 하나의 상기 돌출부의 적어도 먼 말단 가까이에 다이아몬드 재료를 포함하고, 이 다이아몬드 물질은 상기 먼 말단에 인접한 상기 다이아몬드 재료의 전기적 특성을 변경하기 위한 제1불순물들을 포함한다.
이것은 전기적으로 전도성이 있는 돌출부들과 다이아몬드 계층 사이의 전위 장벽 (potential barrier)을 낮출 수 있고, 그에 따라 디바이스를 활성화하는데 필요한 전위를 낮추게 되는 이점을 제공한다.
제1불순물들은 상기 물질에 n-타입 전기적 특성들을 부여하도록 된 것일 수 있다.
이것은 온-상태에 있는 디바이스의 전도성을 향상시키는 자유 전자를 도입한다는 이점을 제공한다.
기판은, 적어도 하나의 상기 제2전극과 인접해 다이아몬드 재료를 포함할 수 있으며, 상기 다이아몬드 재료는 상기 제2전극에 인접한 상기 다이아몬드 재료의 전기적 특성을 변경하도록 된 제2불순물들을 포함한다.
이것은, 평소 디바이스의 온-상태 전류의 크기를 제한할 수 있는, 기판 재료 안에서 생성되는 공간 전하의 발생이 줄어들 수 있게 되는 이점을 제공한다.
재2불순물들은 상기 다이아몬드 물질에 p-타입 전기적 특성을 부여하도록 된 것일 수 있다.
디바이스는 상기 기판에 배치되고 상기 제1전극 및 상기 제2전극과 떨어져 있는 적어도 한 개의 제3전극을 더 포함할 수 있다.
이것은 제3전극에 적절한 전압 바이어스를 인가함으로써 돌출부들 주변의 전기장 및 그에 따른 온-상태시의 전류 흐름이 통제되게 할 수 있다는 이점을 제공한다.
적어도 한 개의 상기 제3전극은 적어도 한 개의 상기 돌출부 주변에 적어도 한 각자의 구멍 (aperture)을 규정할 수 있다.
이것은 돌출부들 주변의 전기 장에 대한 추가적인 통제를 가능하게 한다는 이점을 제공한다.
적어도 하나의 상기 제3전극은 고유 다이아몬드 재료의 계층에 정렬될 수 있다.
이것은 제3전극으로부터 제1 또는 제2전극으로의 누설 전류 (leakage current)를 줄인다는 이점을 제공하며, 이로써 디바이스의 성능을 개선한다.
적어도 한 상기 제3전극은 이식 (implantation) 기술을 이용한 다이아몬드 재료의 선택적 영역들의 변형을 통해 생성되는 비-다이아몬드 탄소 (non-diamond carbon)를 포함할 수 있다.
이것은 매립형 금속 계층들에 대한 요구를 최소화함으로써 디바이스 제조를 단순화시키는 이점을 제공한다.
적어도 하나의 상기 제3전극은 다이아몬드 재료를 포함하고, 상기 다이아모드 재료는 상기 재료의 전기적 전도성을 향상시키도록 된 불순물들을 포함한다.
이것은 반도체 다이아몬드의 높은 이동성 특성들을 활용함으로써 다이아몬드를 흑연으로 변형시켜야 (graphitise)하는 것을 피하게 하고 이식되기 보다는 호모에피택시하게 (homoepitaxially) 부착될 (grown) 수 있게 한다는 이점을 제공한다.
디바이스는 복수개의 분리된 상기 제2전극을 더 포함할 수 있다.
이것은 디바이스들 안에서 복수의 제2전극들 사이의 전류 흐름이 적절히 바이어스 된 전압 신호의 제3전극으로의 인가를 통해 통제될 수 있고 그 결과 증폭이 이뤄질 수 있는, 디바이스들이 구성될 수 있게 한다는 이점을 제공한다.
본 발명의 다른 양태에 따라 제공되는, 다이아몬드 재료의 적어도 한 계층을 포함하는 기판을 변형하는 방법은, 상기 기판의 다이아몬드 재료의 적어도 소정 영역들 위에 적어도 한 촉매 물질을 증착하는 (deposit) 단계;
상기 촉매 물질의 적어도 일부와 접촉하는 상기 다이아몬드 재료의 적어도 일부가 비-다이아몬드 탄소로 변환되게 하는 단계; 및
상기 촉매 물질의 적어도 일부가 상기 기판을 관통하도록 하는 단계를 포함한다.
이것은 작은 직경의 긴 홀들 (holes)이 기판 안에 생성될 수 있게 하는 이점을 제공한다. 그로써 전기 디바이스들이 높은 가로세로비의 전기적 전도성이 있는 돌출부들을 포함해 제조되는 것이 가능하고, 그에 따라 고성능의 디바이스들이 제조될 수 있게 된다.
상기 방법은 상기 다이아몬드 재료의 상기 소정 영역들 상의 상기 촉매 물질로 하여금, 촉매 물질의 분리 영역들을 형성하도록 하는 단계를 더 포함할 수 있다.
이것은 촉매 물질이 매우 국지화된 (localised) 방식으로 기판 위에 패턴화될 수 있게 하는 이점을 제공한다.
적어도 하나의 상기 촉매 물질이 복수의 분리 영역들을 형성하도록 하는 단계는, 적어도 한 감축 성분 (reducing component)을 포함하는 적어도 한 플라즈마 방전이 존재할 때 상기 물질을 가열하는 단계를 포함할 수 있다.
상기 상기 촉매 물질의 적어도 일부와 접촉하는 상기 다이아몬드 재료의 적어도 일부는 가열을 통해 비-다이아몬드 탄소로 전환될 수 있다.
상기 방법은 상기 기판 위에 상기 촉매 물질을 증착시키기 전에 상기 기판의 한 표면의 적어도 일부를 변형시켜 상기 기판과 상기 촉매 물질의 반응성을 낮추도록 하는 단계를 더 포함할 수 있다.
이것은 다이아몬드 기판과 촉매 물질의 반응성이 통제될 수 있게 하고, 그로써 제조 공정을 향상시킬 수 있다는 이점을 제공한다.
상기 방법은 상기 기판의 한 표면 상의 다이아몬드 물질에 대한 적어도 비-다이아몬드 탄소 손상 영역을 생성하는 단계를 더 포함할 수 있다.
이것은 기판과 촉매 물질의 반응성의 국지화 (localisation)를 돕고, 그로써 제조 공정의 정확도를 향상한다는 이점을 제공한다.
적어도 한 상기 촉매 물질은 리쏘그래피 (lithographic) 공정을 이용해 패턴화 될 수 있다.
다이아몬드의 비-다이아몬드로의 촉매 분해반응 (catalytic decomposition)을 시작하기 충분한 온도로 기판을 가열하고, 적절하고 균일하게 바이어스된 자기 및/또는 전기 장을 인가함으로써, 상기 촉매 물질의 적어도 일부가 상기 기판을 관통할 수 있다.
이것은 촉매 활동을 보장하고, 촉매 물질과 외부 전기 및/또는 자기장의 상호작용 (interaction)을 통해 방향성을 가진 움직임을 촉매 물질에 전달한다는 이점을 제공한다.
상기 촉매 물질의 적어도 일부는 적어도 한 플라즈마 방전을 이용해 기판을 통과할 수 있다.
이것은 적절한 dc 바이어스를 플라즈마 방전에 인가함으로써 전기적 전하를 촉매 물질에 전달하여 외부 전기 및/또는 자기장과의 상호작용이 촉매 물질의 기판 내로의 투과를 이끌도록 보장하게 한다는 이점을 제공한다.
상기 방법은 또한, 전하를 촉매 물질로 전달하기 위한 기본 플라즈마로서 선택적으로 사용될 수 있는 비-다이아몬드 탄소와 우선적으로 반응한다고 알려진 가스 종류를 활용함으로써 적어도 한 플라즈마 방전을 이용해 비-다이아몬드 탄소를 제거하는 단계를 더 포함할 수 있다.
이것은 제조 단계 수를 줄인다는 이점을 제공한다.
상기 방법은 라디오 또는 마이크로웨이브 주파수 서플라이 (radio or microwave frequency supply) 같은 교류 전원을 이용하여 적어도 한 상기 플라즈마 방전을 가감하는 (modulating) 단계를 더 포함할 수 있다.
이것은 다이아몬드 물질에 대한 이온 임팩트 손상을 줄이면서 비-다이아몬드 탄소의 반응 제거 (reactive removal)를 개선할 것이라는 이점을 제공한다.
본 발명의 또 다른 양태에 따라 제공되는, 전기 디바이스 제조 방법은,
위에서 규정된 방법을 이용해 기판 안에 적어도 한 개의 홀 (hole)을 형성하는 단계;
상기 기판과 접촉하는 적어도 한 제1전극을 형성하는 단계; 및
상기 기판과 접촉하고 상기 제1전극으로부터 떨어져 있는 적어도 한 제2전극을 형성하는 단계를 포함한다.
도 1a부터 도 1i는 본 발명을 구현하는 제조 방법의 단계들을 보인 것이다.
도 2는 본 발명의 제1실시예인 전기 스위칭 디바이스의 개략적 단면도이다.
도 3a는 본 발명의 제2실시예인, 도 2에 해당하는 디바이스의 개략도이다.
도 3b는 도 3a의 디바이스의 제어 전극의 평면도이다.
도 4는 본 발명의 제3실시예인, 도 2에 해당하는 디바이스의 개략도이다.
도 5는 본 발명의 제4실시예인, 도 2에 해당하는 디바이스의 개략도이다.
도 6은 제3 및 제4실시예들의 특징을 병합한 본 발명의 제5실시예인, 도 2에 해당하는 디바이스의 개략도이다.
지금부터 본 발명의 바람직한 실시예들을 첨부된 도면을 참조해 설명할 것이나, 이것은 단지 예일 뿐 발명을 제한하는 의미로 해석되어서는 안 될 것이다.
도 1a를 참조하면, 다이아몬드 기판(2)이 높은 평탄도로 연마되고, 이 분야의 당업자에게 익숙한 기술들을 사용해 기판(2) 위에 산소화, 수소화, 할로겐화 또는 수산화 지지 표면을 형성하도록 가공될 수 있다. 이 공정은 고주파수 글로 (glow) 방전을 수반할 수 있다 (미도시). 철, 코발트, 니켈 또는 백금 같은 촉매 금속(8)이 증발 (evaporation)이나 스퍼터링 (sputtering) 공정을 이용해 기판(2)의 가공된 표면 위에 2에서 50 nm 두께의 고른 계층으로서 증착되고 (deposited), 적절한 재료로 된 마스크(3)가 그 촉매 금속(8) 위에 증착된다. 도 1b를 참조하면, 마스크(3)는 리쏘그래피 공정을 이용해 원하는 패턴(31)은 남기고 촉매 금속(8)의 남은 영역들을 노출시키도록 선택적으로 제거될 수 있다.
그런 다음, 도 1c에 도시된 것과 같이, 마스크(3)로 덮히지 않은 촉매 금속(8)이 에칭 (etching) 프로세스를 통해 제거되어, 촉매 금속으로 된 개별 영역들(81)을 제공한다.
이와 달리, 도 1a부터 도 1c에서 보인 단계들은 역으로 수행되어, 개별 영역 들(81)을 얻기 위해 촉매 금속(8)을 증착하기 이전에 마스크(3)가 직접 기판(2) 위에 증착되고 리쏘그래피 처리되어 원하는 패턴(31)을 얻을 수 있다.
이제 남은 마스크(31)가 도 1d에서와 같이 제거되고, 코팅된 기판(2)은 진공 환경 또는 도 1e에 도시된 것 같이 전극들(4 및 5) 사이에 발생하는, 압력 1-10 mbar의 암모니아 등 수소가 풍부한 가스를 포함하는 ac 변조 플라즈마 방전(12)의 존재 하에서 500℃ 혹은 그 이상으로 어닐링되며 (annealed), 그 결과 촉매 금속의 개별 영역들(81)로 하여금 도 1f에 도시된 것 같이 고도로 국지화된 소구체 (globules) 또는 회전 타원체들(spheroids)(82)을 형성하게 한다.
도 1g를 참고하면, 어닐링 프로세스 완료시, 기판(2)이 600℃의 온도 이상으로 가열되고, 동시에, 기판(2)의 반대 면에 자리한 전극(51) 대비 양으로 (positively) 바이어스 되게 전극(41)에 가해지는 DC 파워 서플라이(7)를 이용하여 400 V 이상의 바이어스 전압을 가진 균일한 전기장이 기판에 인가된다. 이러한 조건 하에서, 촉매 입자들(82)은 그 입자들(82)과 접촉하는 기판(2)의 다이아몬드가 흑연이나 비결정 탄소같은 비-다이아몬드 탄소가 되게 만든다.
1-10mbar의 압력의 암모니아 같이 수소가 풍부한 가스로 된 대기를 도입함으로써, 전극(41)과 기판(2) 사이에서 플라즈마 방전(13)이 일어나게 될 것이다. 플라즈마 방전(13)은 촉매 입자들(82)로 하여금 그들의 작은 사이즈로 인해 전기적 전하를 획득하게 만들며, DC 서플라이(7)의 바이어스 전압은 촉매 입자들(82)로 하여금 전극(51)을 향한 장 (field) 방향으로, 즉, 기판(2) 안으로 비-다이아몬드 탄소의 자취를 남기면서 이동하게 만든다. 전극(41 및 51) 사이의 플라즈마 방전 양 단의 전압 강하가 400V를 초과하게 만듦으로써, 비-다이아몬드 탄소의 자취 (미도시)는 원주형으로 장 방향에 따라 지향될 것이다. 이러한 액션의 효과는, 이 분야의 당업자에 의해, 비-다이아몬드 탄소와 우선적으로 반응하고 그에 따라 촉매 입자(82)의 작용에 의해 생성된 비-다이아몬드 탄소를 에칭하여 작은 지름의 홀들(20)을 생성시킬 것이라고 알려져 있는, 추가 가스들의 방전(13)을 도입함으로써 더 강화될 수 있다. 또한 라디오 주파수 파워 서플라이(22)가 방전(13)을 가감하기 위해 도입될 수 있으며, 이로써 방전(13)을 통해 흑연을 제거하기 위해 촉매 입자들(82) 위의 흑연을 에칭하는 프로세스를 더 개선시킨다. 원하는 깊이의 홀들(20)이 만들어질 때, 기판(2)이 냉각되게 되며, 그 결과 입자들(82)의 촉매 작용이 중단되고 도 1h에 도시된 변형 기판(24)이 생성된다.
이제 변형 기판(24)은 홀들(20)의 베이스들로부터 촉매 입자들(82)을 제거하도록 적절한 산 (acid)을 사용해 청소되고, 그런 다음 옵션으로서, 용해된 질산나트륨 같은 합성물을 이용해 추가 처리됨으로써 남아있는 어떤 무결정 혹은 흑연화된 탄소를 제거하게 된다. 그런 다음 도 1i에 도시된 것과 같이 원하는 전기 및/또는 자기적 특성들을 얻기 위해, 다이아몬드의 추가 계층(14)이 기판(24)의 비에칭 면에 부착된다.
이제 도 2를 참조하면, 도 1i에 도시된 것 같은 고유, 혹은 질소 도핑된 다이아몬드 기판(24)을 이용해 다이오드-타입 전기 스위칭 디바이스(30)가 생성된다. 기판(24) 안의 홀들(20)에 적절한 전기 전도성 금속이 채워져 메인 캐소드 (main cathode)(34)와 접촉하는 금속 마이크로-에미터 (micro-emittr) 구조(32)를 형성한 다. 이와 달리, 특히 홀들(20) 가까이에 본질적으로 저항성이 있는 금속/다이아몬드 인터페이스를 만들거나 금속과 다이아몬드 사이의 작용 기능을 감소시키기 위해, 홀들(20) 안에 둘 이상의 금속이 단계별로 증착될 수 있다. 이러한 금속들을 증착하기 전에, 홀들(20)과 기판(24)은 산소 및/또는 수소의 고주파 방전 (미도시)을 통해 사전 처리되어, 금속(32)과 기판(24) 사이의 전위 장벽을 더 낮추는데 도움을 줄 수 있다. 추가 평면 전극(36)이 다이아몬드 기판(24)의 반대 평면 위에 배치되고, 고유, 혹은 약하게 붕소 도핑된 호모 에피택시 다이아몬드의 계층(14)이나 다른 도판트에 의해, 계층(14) 안에 전자 억셉터 (acceptor) 자리들을 만들도록 에미터들(32)의 말단들로부터 절연된다. 상위 전극(26)의 전위가 하위 전극(34)의 전위보다 높도록 하고, 에미터들(32)의 말단들에서의 국지 장 (local field)이 다이아몬드 계층들(24) 안으로, 그리고 이어서 14 안으로의 전자 방출을 일으키기 충분한 크기를 가지는, 한 전압이 전극들(34, 36) 사이에 인가될 때, 전극들(34, 36) 사이에 전기 전도가 일어날 수 있다. 한편 하위 전극(34)의 전위가 상위 전극(36)의 전위보다 높도록 파워 서플라이(38)의 바이어스가 역전되면, 전자들의 방출이 크게 줄게 되는데, 이는 평면 전자 방출 전극(36)의 표면 만곡도 (curvature)가 에미터들(32)의 먼 말단들에서의 만곡도보다 훨씬 낮기 때문이다.
본 발명의 제2실시예에 의한 디바이스(130)가 도 3a에 도시되며, 이 안에서 도 2의 실시예와 공통되는 부분들은 100만큼 증가된 유사 참조부호들을 써서 표시되고 있다. 도 2에 도시된 다이오드 디바이스(30)의 순방향 및 역방향 바이어스 특성은 주로 절연 계층(14)의 두께에 의해 결정된다. 전자 방전을 유지하기 위해 필요로되는 장 크기의 결과로서 도 2의 디바이스에 걸쳐 큰 전압 강하가 일어나게 되므로, 그것이 정류기로서의 디바이스 성능을 제한하게 될 것이다. 그러나, 도 3a에 도시된 실시예는 게이트 전극(140)과 에미터들(132) 사이에 만들어진 전기장을 통한 기판(124)으로의 전자 주입 통제를 이용해 그러한 문제를 경감시키게 된다. 게이트 전극(140)은 우선 도 1i에서 나타낸 단계에서 고유 다이아몬드의 추가 중간 계층(126)을 기본 기판(124) 위에 부착하고 거기에 마스크 이식 (masked implantation) 공정이 적용되어, 고 에너지 이온 빔을 사용해 다이아몬드의 부표면 (subsurface) 계층이 가공되어 추가 다이아몬드 계층(114) 부착 전에 다이아몬드에 전도성 계층이 생성된다. 전도성 계층은 도 3b에 도시된 것과 같이, 각 에미터(132)의 팁 (tip)을 중심으로 한 구멍들(127)을 포함하는데, 그 배열은 도면에서 십자로 표시되어 있고 각 에미터(132)의 팁 주위에 일반적으로 균일한 환상형 장이 만들어지도록 된다. 상위 전극(136) 및 하위 전극(134) 사이의 전류 흐름은 일반적으로 게이트 전극(140)과 에미터들(132) 사이에 인가된 전압에 비례할 것이다.
본 발명의 제3실시예에 따른 디바이스(230)가 도 4에 도시되며, 이 안에서 도 3a 및 도 3b의 실시예와 공통되는 부분들은 100 만큼 증가된 유사 참조부호들을 써서 표시되고 있다. 도 1i를 통해 나타낸 단계에서, 진하게 질소 도핑된 추가 계층(246) 혹은 다른 n-타입 도핑 계층(246)이 제3실시예에서 기술한 것과 같이 가공된 다이아몬드 계층(226) 위에 부착 또는 이식된다. 그런 다음, 고유하거나 p-타입의 다이아몬드 최종 계층(214)이 n-타입 계층(246) 위에 부착된다. n-타입 계층(246)의 목적은 에미터들(232)의 팁들에 의해 형성된 포인트 소스들로부터 전자 방출을 확산시키기 위한 것으로, 그 결과 이용가능한 벌크 (bulk) 다이아몬드를 더 잘 활용하게 된다. n-type 계층(246)은 또한 디바이스가 역방향 바이어스 될 때 에미터 팁들(232)과 게이트(240)가 보호되도록 돕는다.
본 발명의 제4실시예에 따른 디바이스(330)가 도 5a에 도시되며, 이 안에서 도 4의 실시예와 공통되는 부분들은 100 만큼 증가된 유사 참조부호들을 써서 표시된다. 도 4의 상위 전극(236)은 두 개의 개별 금속 전극들(350, 352)로 대체되고, 옵션으로서 추가 절연 계층(354)이 기판(324) 위에 부착되거나 증착되어, 전극들(350, 352)과 전극들 사이의 공간을 부분적으로나 전체적으로 커버하게 된다. 유일하게 전극들(350 및 352) 사이에만 전압이 인가되면, 전류는 파생되지 않는다. 그러나, 게이트 전극(340)과 에미터들(332)에 다른 바이어스가 인가되어, 추가 다이아몬드 계층(314)으로 전자들이 방출되게 되면, 에미터들(332)로부터 방출된 전자들에 의해 생성된 캐리어들의 이용성 덕분에 전극들(350, 352) 사이의 전도가 가능해진다. 전극들 사이의 전기적 전류 흐름의 크기는 다이아몬드 계층(314)으로 주입되는 전자들의 개수에 의해 정해지며, 그것은 다시 일반적으로 게이트 전극(340)과 하부 전극(334) 사이에 적용된 바이어스와 비례하게 된다.
본 발명의 또 다른 실시예가 도 6에 도시되는데, 이것은 본 발명에 대한 제3 및 제4실시예들의 특성들을 병합한 것으로, 이 도면에서 도 4와 5의 실시예와 공통되는 부분들은 100 만큼 증가된 유사 참조부호들을 써서 표시된다. 디바이스(430)는 도 4의 구성과 유사한 n-타입 계층(346) 및 p-타입 계층(414)을 포함한다. n-타입 계층(346)의 존재는 다이아몬드 계층(414)으로의 일반적으로 균일한 전자 주 입 밀도를 유지하도록 돕고, 에미터 전극(432)과 게이트 전극(440)으로의 누설 전류를 방지한다.
이 분야의 당업자라면 상기 실시예들이 다만 예로서 기술되었을 뿐 어떤 한정의 맥락으로 기술된 것이 아니라는 것과, 첨부된 청구항들에서 규정한 본 발명의 범주에서 벗어나지 않으면서 다양한 치환 및 변경이 가능하다는 것을 예상할 수 있을 것이다. 예를 들어, 본 발명의 기판(24)은 스위칭 전기 디바이스에 대한 기저로서가 아닌, 이를테면 파인 메쉬 필터 (fine mesh filter)나 광 도파로의 용도로도 사용될 수 있다.

Claims (23)

  1. 전기 디바이스에 있어서,
    적어도 한 다이아몬드 계층을 포함하는 기판;
    상기 기판과 접촉되어 있고, 상기 기판 안으로 뻗은 적어도 하나의 전기적 전도성 돌출부 (protrusion)를 포함하는 적어도 한 개의 제1전극; 및
    상기 기판과 접촉하고, 상기 제1전극 각각으로부터 떨어져 있는 적어도 한 개의 제2전극을 포함함을 특징으로 하는 전기 디바이스.
  2. 제1항에 있어서, 상기 기판은, 적어도 하나의 상기 돌출부의 적어도 한 먼 말단 (distal end)에 인접한 다이아몬드 재료를 포함하고, 상기 다이아몬드 재료는 상기 먼 말단에 인접한 상기 다이아몬드 재료의 전기적 특성을 변형시키도록 된 제1불순물들을 포함함을 특징으로 하는 전기 디바이스.
  3. 제2항에 있어서, 상기 제1불순물들은 상기 재료에 n-타입 전기적 특성을 부여하도록 됨을 특징으로 하는 전기 디바이스.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기판은, 적어도 하나의 상기 제2전극과 인접한 다이아몬드 재료를 포함하고, 상기 다이아몬드 재료는 상기 제2전극과 인접한 상기 다이아몬드 재료의 전기적 특성을 변형시키도록 된 제2불순 물들을 포함함을 특징으로 하는 전기 디바이스.
  5. 제4항에 있어서, 상기 제2불순물들은 상기 다이아몬드 재료에 p-타입 전기적 특성들을 부여하도록 됨을 특징으로 하는 전기 디바이스.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 기판에 배치되고 상기 제1전극 각각 및 상기 제2전극 각각과 떨어져 있는 적어도 한 개의 제3전극을 더 포함함을 특징으로 하는 전기 디바이스.
  7. 제6항에 있어서, 적어도 한 상기 제3전극은, 적어도 한 상기 돌출부와 인접하는 적어도 한 개의 개별 구멍 (aperture)을 규정함을 특징으로 하는 전기 디바이스.
  8. 제6항 또는 제7항에 잇어서, 적어도 하나의 상기 제3전극은 고유 다이아몬드 재료로 된 계층에 정렬됨을 특징으로 하는 전기 디바이스.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서, 적어도 하나의 상기 제3전극은 비-다이아몬드 탄소를 포함함을 특징으로 하는 전기 디바이스.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서, 적어도 하나의 상기 제3전극은 다이아몬드 재료를 포함하고, 상기 다이아몬드 재료는 상기 다이아몬드 재료의 전기적 전도성을 향상시키도록 된 불순물들을 포함함을 특징으로 하는 전기 디바이스.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    복수개의 분리된 상기 제2전극들을 더 포함함을 특징으로 하는 전기 디바이스.
  12. 다이아몬드 재료로 된 적어도 한 계층을 포함하는 기판을 변형시키는 방법에 있어서,
    상기 기판의 다이아몬드 재료의 적어도 소정 영역들 상에 적어도 한 촉매 물질을 증착하는 단계;
    상기 촉매 물질의 적어도 일부와 접촉된 상기 다이아몬드 재료의 적어도 일부분이 비-다이아몬드 탄소로 변환되도록 하는 단계; 및
    상기 촉매 물질의 적어도 일부가 상기 기판을 관통하게 하는 단계를 포함함을 특징으로 하는 방법.
  13. 제12항에 있어서,
    상기 다이아몬드 재료의 상기 소정 영역들 상의 상기 촉매 물질이 촉매 물질로 된 분리된 영역들을 형성하도록 하는 단계를 더 포함함을 특징으로 하는 방법.
  14. 제13항에 있어서, 적어도 한 상기 촉매 물질로 하여금 복수개의 분리된 영역들을 형성하도록 하는 단계는, 적어도 한 감축 성분 (reducing component)을 포함하는 적어도 한 플라즈마 방전의 존재 하에 상기 물질을 가열하는 단계를 포함함을 특징으로 하는 방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 촉매 물질의 적어도 일부와 접촉하는 상기 다이아몬드 재료의 적어도 일부가, 가열에 의해 비-다이아몬드 탄소로 변환됨을 특징으로 하는 방법.
  16. 제12항 내지 제15항 중 어느 한 항에 있어서,
    상기 기판에 상기 촉매 물질을 침착하기 전에 상기 기판의 한 표면의 적어도 일부를 변형하여 상기 촉매 물질과 상기 기판의 반응성을 줄이도록 하는 단계를 더 포함함을 특징으로 하는 방법.
  17. 제12항 내지 제16항 중 어느 한 항에 있어서,
    상기 기판의 한 표면 상의 다이아몬드 재료에 대한 적어도 한 비-다이아몬드 탄소 손상 영역을 형성하는 단계를 더 포함함을 특징으로 하는 방법.
  18. 제12항 내지 제17항 중 어느 한 항에 있어서, 적어도 한 상기 촉매 물질은 리쏘그래피 (lithographic) 공정을 이용해 패턴화됨을 특징으로 하는 방법.
  19. 제12항 내지 제18항 중 어느 한 항에 있어서, 상기 촉매 물질의 적어도 일부는 직류 (dc) 바이어스된 자기장 및/또는 전기장의 존재 하에, 상기 기판을 가열함에 따라 상기 기판을 관통함을 특징으로 하는 방법.
  20. 제19항에 있어서, 상기 촉매 물질의 적어도 일부는 적어도 한 플라즈마 방전을 통해 상기 기판을 관통할 수 있음을 특징으로 하는 방법.
  21. 제12항 내지 제20항 중 어느 한 항에 있어서,
    적어도 한 플라즈마 방전을 사용해 비-다이아몬드 탄소를 제거하는 단계를 더 포함함을 특징으로 하는 방법.
  22. 제20항 또는 제21항에 있어서,
    적어도 한 상기 방전을 가감하는 (modulating) 단계를 더 포함함을 특징으로 하는 방법.
  23. 전기 디바이스 제조 방법에 있어서,
    제12항 내지 제22항 중 어느 한 항에 따른 방법을 통해 기판에 적어도 하나의 홀 (hole)을 형성하는 단계;
    적어도 하나의 홀에 전기적으로 전도성이 있는 물질을 채우는 단계;
    상기 기판 및 채워진 홀과 접촉하는 적어도 한 제1전극을 형성하는 단계; 및
    상기 기판과 접촉하고 상기 제1전극 각각으로부터 떨어진 적어도 한 제2전극을 형성하는 단계를 포함함을 특징으로 하는 방법.
KR1020087030290A 2006-06-13 2007-05-16 전기 스위칭 디바이스 및 다이아몬드 기판에 촉매 물질을 심는 방법 KR101371001B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0611594.3 2006-06-13
GBGB0611594.3A GB0611594D0 (en) 2006-06-13 2006-06-13 Electrical switching device and method of embedding catalytic material in a diamond substrate
PCT/GB2007/001808 WO2007144560A1 (en) 2006-06-13 2007-05-16 Electrical switching device and method of embedding catalytic material in a diamond substrate

Publications (2)

Publication Number Publication Date
KR20090028521A true KR20090028521A (ko) 2009-03-18
KR101371001B1 KR101371001B1 (ko) 2014-03-10

Family

ID=36745732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087030290A KR101371001B1 (ko) 2006-06-13 2007-05-16 전기 스위칭 디바이스 및 다이아몬드 기판에 촉매 물질을 심는 방법

Country Status (8)

Country Link
US (2) US7781257B2 (ko)
EP (2) EP2027603B1 (ko)
JP (1) JP5315236B2 (ko)
KR (1) KR101371001B1 (ko)
CN (2) CN101467260B (ko)
GB (1) GB0611594D0 (ko)
TW (2) TWI584357B (ko)
WO (1) WO2007144560A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0611594D0 (en) 2006-06-13 2006-07-19 Taylor Gareth A Electrical switching device and method of embedding catalytic material in a diamond substrate
TWI513836B (zh) * 2013-12-27 2015-12-21 Stone & Resource Industry R&D Ct A manufacturing method of a building material including a metal film, and a building material including a metal coating
US9441940B2 (en) 2015-01-21 2016-09-13 Uchicago Argonne, Llc Piezoresistive boron doped diamond nanowire
US9484474B1 (en) 2015-07-02 2016-11-01 Uchicago Argonne, Llc Ultrananocrystalline diamond contacts for electronic devices
US9741561B2 (en) 2015-07-10 2017-08-22 Uchicago Argonne, Llc Transparent nanocrystalline diamond coatings and devices
EP3379580A1 (en) 2017-03-22 2018-09-26 Evince Technology Ltd Diamond semiconductor device
CN107287654A (zh) * 2017-07-14 2017-10-24 中国电子科技集团公司第四十六研究所 一种cvd法合成单晶金刚石降低位错密度的方法
EP3435400A1 (en) 2017-07-28 2019-01-30 Evince Technology Ltd Device for controlling electron flow and method for manufacturing said device
EP3988689A1 (en) 2020-10-22 2022-04-27 Evince Technology Limited Method of etching crystalline material

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722203B2 (ja) * 1984-05-07 1995-03-08 富士通株式会社 接合型電界トランジスタ及びその製造方法
JPS62151769U (ko) * 1986-03-18 1987-09-26
JP2667477B2 (ja) * 1988-12-02 1997-10-27 株式会社東芝 ショットキーバリアダイオード
US5262669A (en) * 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US6097046A (en) * 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
US5371383A (en) * 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
DE19530525A1 (de) * 1995-08-19 1997-02-20 Daimler Benz Ag Schaltkreis mit monolithisch integrierter PIN-/Schottky-Diodenanordnung
DE19723176C1 (de) 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
US6104062A (en) * 1998-06-30 2000-08-15 Intersil Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
US6768177B1 (en) * 1999-08-30 2004-07-27 Institute Of Biophysics, Chinese Academy Of Sciences Parallel plate diode
DE10127950B4 (de) * 2001-06-08 2007-04-12 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
JP2004342763A (ja) * 2003-05-14 2004-12-02 Sumitomo Electric Ind Ltd 整流素子
KR20060122868A (ko) * 2003-11-25 2006-11-30 스미토모덴키고교가부시키가이샤 다이아몬드 ｎ형 반도체, 그의 제조 방법, 반도체 소자 및전자 방출 소자
EP1702366A1 (fr) * 2003-12-05 2006-09-20 STMicroelectronics S.A. Composant semiconducteur actif a surface reduite
GB0611594D0 (en) 2006-06-13 2006-07-19 Taylor Gareth A Electrical switching device and method of embedding catalytic material in a diamond substrate

Also Published As

Publication number Publication date
CN102856358B (zh) 2016-01-20
TW201423852A (zh) 2014-06-16
CN102856358A (zh) 2013-01-02
WO2007144560A1 (en) 2007-12-21
EP2605282A2 (en) 2013-06-19
US20100308342A1 (en) 2010-12-09
TW200816290A (en) 2008-04-01
CN101467260B (zh) 2012-06-20
JP5315236B2 (ja) 2013-10-16
JP2009540591A (ja) 2009-11-19
TWI584357B (zh) 2017-05-21
CN101467260A (zh) 2009-06-24
EP2027603A1 (en) 2009-02-25
TWI466180B (zh) 2014-12-21
US20090184328A1 (en) 2009-07-23
EP2027603B1 (en) 2014-07-09
KR101371001B1 (ko) 2014-03-10
US7781257B2 (en) 2010-08-24
GB0611594D0 (en) 2006-07-19
EP2605282B1 (en) 2017-11-15
EP2605282A3 (en) 2013-08-14
US7872265B2 (en) 2011-01-18

Similar Documents

Publication Publication Date Title
KR101371001B1 (ko) 전기 스위칭 디바이스 및 다이아몬드 기판에 촉매 물질을 심는 방법
CN107093554B (zh) 用于碳化硅器件的扩散结终端结构及制造并入其的碳化硅器件的方法
WO2005034164A1 (ja) 電子放出素子
CN101536162B (zh) 制造碳化硅半导体装置的方法
JP2000133819A (ja) 炭化けい素ショットキーバリアダイオードおよびその製造方法
TWI782961B (zh) 電氣裝置及形成電氣裝置的方法
EP3896719A1 (en) Doping activation and ohmic contact formation in a sic electronic device, and sic electronic device
JP2008034464A (ja) 半導体装置の製造方法
CN113488560B (zh) 一种全光控SiC高压器件及其制造方法
JP3635956B2 (ja) 炭化けい素ショットキーバリアダイオードの製造方法
US11177104B2 (en) Device for controlling electron flow and method for manufacturing said device
JP2000260300A (ja) 電子放出素子及びその製造方法
CN113054041A (zh) 用于光导开关的衬底及其制作方法、光导开关

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200220

Year of fee payment: 7