JP5315236B2 - 電気スイッチングデバイス、及びダイヤモンド基板に触媒材料を埋め込む方法 - Google Patents

電気スイッチングデバイス、及びダイヤモンド基板に触媒材料を埋め込む方法 Download PDF

Info

Publication number
JP5315236B2
JP5315236B2 JP2009514870A JP2009514870A JP5315236B2 JP 5315236 B2 JP5315236 B2 JP 5315236B2 JP 2009514870 A JP2009514870 A JP 2009514870A JP 2009514870 A JP2009514870 A JP 2009514870A JP 5315236 B2 JP5315236 B2 JP 5315236B2
Authority
JP
Japan
Prior art keywords
substrate
diamond
electrode
catalyst material
diamond material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009514870A
Other languages
English (en)
Other versions
JP2009540591A (ja
Inventor
アンドリュー テイラー,ギャレス
Original Assignee
エヴィンス テクノロジー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヴィンス テクノロジー リミテッド filed Critical エヴィンス テクノロジー リミテッド
Publication of JP2009540591A publication Critical patent/JP2009540591A/ja
Application granted granted Critical
Publication of JP5315236B2 publication Critical patent/JP5315236B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425Making electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391Gated diode structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Catalysts (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、電気スイッチング・増幅デバイスに関し、他を排するものではないが、特に、大電力用途で使用される電気スイッチングデバイスに関する。本発明はまた、ダイヤモンド基板に触媒材料を埋め込む方法に関する。
当業者に周知のように、シリコンは、大電力で非常に厳しい環境におけるスイッチング及び増幅用のベース電子材料として使用されるとき、限界を有する。例えば、シリコンは、許容可能なレベルのオン状態損失及び使用可能なスイッチング速度に基づくと、約8kVという逆降伏電圧を有することが知られている。これが意味することは、最終用途において大きい電圧及び/又は電流レベルを達成するには、複数の個別デバイスを直列又は並列に組み合わせて使用する必要があり、故に、複数のデバイス間の負荷を均衡させることを確保するためにその他の電子部品を必要とし、複雑となり得るということである。
ダイヤモンドは、その他の如何なる電子材料より一般的に有意に良好な熱特性、誘電特性、及びキャリア移動度特性により、この問題に対する潜在的な解決策を提供する。故に、ダイヤモンドから成るデバイスは、用途を実現させるために必要な個別デバイスの数を削減することによって、複雑さを有意に低減する可能性を提供する。
大抵の半導体デバイスにおいて、電子的な機能は、結晶構造内にドーパントとしても知られる外的要素を選択的に導入することでベース材料の電子的特性を変化させることによって達成される。ダイヤモンドの場合、ドーパントの選択は、結晶格子の大きさが比較的小さいことによって制約される。結果として、ダイヤモンド結晶構造に与える乱れが最も小さい2つのドーパントは、ボロン(p型)及び窒素(n型)である。ボロンがドープされたダイヤモンドは、満足のいく程度に実効的なp型半導体となるが、効果的なn型ドーパントは未だ発見されていない。問題となるのは、双方のドーパント種がそれぞれ0.7eV及び4.5eVという活性化エネルギーを有する深いドナーであり、実効的なデバイス動作を実現するためには、加熱して電荷キャリアの放出を支援することが必要となることである。
しかしながら、加熱プロセスはまた、キャリア移動度の値及び電界降伏強度の低下をもたらし、故に、ダイヤモンドを大電力スイッチの製造にとって理想的なものにする主要な特性のうちの2つを損ねることになる。従って、このようにして製造されるデバイスは、電子材料としてのダイヤモンドの本来の物理特性を活用することができない。
既存のデバイスは常に、オフ状態で阻止し得る電圧とオン状態で通し得る電流とのトレードオフを有する。さらに、非ダイヤモンド材料で最大の電圧及び電力定格を達成するためには、通常、デバイスにバイポーラ構造を必要とする。デバイスのスイッチング電圧を増大させるために接合の大きさを物理的に増大させると、デバイスをターンオフさせるために中性化されなければならない電荷量も増加し、デバイスのスイッチング周波数を低下させることになる。
本発明の好適実施形態は、ダイヤモンドの材料としての完全な潜在能力がパワーデバイスに活用されることを可能にするユニポーラ構造を用いることによって、従来技術の上述の欠点を解決しようとするものである。
本発明は、ダイヤモンドに関する多数の既知の現象を活用する。とりわけ、弾道電子は数百μmの真性ダイヤモンドを非常に低い損失で進行することができ、ドープトダイヤモンドは単種(mono-species)のプラズマから構築された空間電荷を制御するために使用されることができ、また、電子は、ダイヤモンド基板内に埋め込まれた鋭い導電性侵入物からダイヤモンド内に直接的に放出されることができる。本発明は、故に、好適な直流バイアスの存在下でのみ導通するようにダイヤモンド内に埋め込まれた人工電子放出構造を用い、且つ材料中の導通を可能にするようにダイヤモンドの電子輸送特性を用いようとするものである。
本発明の一態様に従って電気デバイスが提供される。当該電気デバイスは:
少なくとも1つのダイヤモンド層を含む基板;
基板に接触した少なくとも1つの第1電極であり、基板内に延在した少なくとも1つの導電性突起部を含む第1電極;及び
基板に接触し、第1電極から空間的に隔てられた少なくとも1つの第2電極;
を有する。
これは、導電性突起部の好適な構築によって、ダイヤモンド材料内で場の強められた電子放出が起こるという利点をもたらす。これは、従って、デバイスが、ダイヤモンドを含む従来の電気デバイスより低い温度で動作すること、及び好ましいオン状態での導電性とオフ状態での電流阻止特性とを有することを可能にする。
基板は、少なくとも前記少なくとも1つの突起部の末端部に隣接して、第1の不純物を含有するダイヤモンド材料を有してもよく、第1の不純物は、前記末端部に隣接するダイヤモンド材料の電気特性を変化させるように適合されてもよい。
これは、導電性突起部とダイヤモンド層との間の電位障壁を低減し、それにより、デバイスを動作させるために必要な電位を低減するという利点をもたらす。
第1の不純物は、材料にn型の電気特性を与えるように適合されてもよい。
これは、デバイスのオン状態においてデバイスの導電率を高める自由電子を導入するという利点をもたらす。
基板は、前記少なくとも1つの第2電極に隣接して、第2の不純物を含有するダイヤモンド材料を有してもよく、第2の不純物は、第2電極に隣接するダイヤモンド材料の電気特性を変化させるように適合されてもよい。
これは、デバイスのオン状態での電流の大きさを制限することになる基板材料内に構築される空間電荷に関して、その発生を抑制することが可能になるという利点をもたらす。
第2の不純物は、ダイヤモンド材料にp型の電気特性を与えるように適合されてもよい。
当該デバイスは更に、基板内に配置され且つ第1電極及び第2電極から空間的に隔てられた少なくとも1つの第3電極を有してもよい。
これは、突起部付近の電界、ひいてはオン状態での電流を、第3電極への好適な電圧バイアスによって制御することを可能にするという利点をもたらす。
前記少なくとも1つの第3電極は、前記少なくとも1つの突起部にそれぞれ隣接する少なくとも1つの隙間(アパーチャ)を画成してもよい。
これは、突起部付近の電界の更なる制御を可能にするという利点をもたらす。
前記少なくとも1つの第3電極は、真性ダイヤモンド材料の層内に配置されてもよい。
これは、第3電極から第1電極又は第2電極へのリーク電流を抑制し、それによってデバイス性能を向上させるという利点をもたらす。
前記少なくとも1つの第3電極は、ダイヤモンド材料の選択的な領域のイオン注入技術を用いた変質化によって形成された非ダイヤモンド状炭素を含んでいてもよい。
これは、埋込金属層の要求を最小化することによってデバイスの製造を簡略化するという利点をもたらす。
前記少なくとも1つの第3電極は、不純物を含有するダイヤモンド材料を含んでいてもよく、該不純物はダイヤモンド材料の導電率を増大させるように適合されてもよい。
これは、半導体ダイヤモンドの高移動度特性を活用することによって、ダイヤモンドをグラファイト化する必要性を排除するという利点をもたらす。これはイオン注入ではなくホモエピタキシャル成長されてもよい。
当該デバイスは、複数の分離された第2電極を含んでもよい。
これは、第3電極への好適なバイアス電圧信号の適用によって複数の第2電極間の電流を制御することができ、その結果、増幅が実現されるようなデバイスを構築することを可能にするという利点をもたらす。
本発明の他の一態様に従って、少なくとも1つのダイヤモンド材料の層を含む基板を変化させる方法が提供される。当該方法は:
少なくとも基板の所定のダイヤモンド材料領域上に、少なくとも1つの触媒材料を堆積する工程;
触媒材料の少なくとも一部に接触したダイヤモンド材料の少なくとも一部を、非ダイヤモンド状炭素に変化させる工程;及び
触媒材料の少なくとも一部を基板内に侵入させる工程;
を有する。
これは、基板内に小さい直径の長い孔群を作り出すことを可能にするという利点をもたらす。これは、従って、高アスペクト比の導電性突起部を有する電気デバイスを製造すること、ひいては、高性能デバイスを製造することを可能にする。
当該方法は更に、所定のダイヤモンド材料領域上の触媒材料に、分離された複数の触媒材料領域を形成させる工程を有してもよい。
これは、基板上で触媒材料を高度に局在化させてパターニングすることを可能にするという利点をもたらす。
触媒材料に分離された複数の触媒材料領域を形成させる工程は、少なくとも1つの還元成分を含有する少なくとも1つのプラズマ放電の存在下で材料を加熱することを有してもよい。
触媒材料の少なくとも一部に接触したダイヤモンド材料の少なくとも一部は、加熱によって非ダイヤモンド状炭素に変化させられてもよい。
当該方法は更に、触媒材料を堆積する工程に先立って、基板の表面の少なくとも一部を、触媒材料の基板との反応性を低減するように変化させる工程を有してもよい。
これは、触媒材料の基板との反応を制御し、製造プロセスを改善することを可能にするという利点をもたらす。
当該方法は更に、基板の表面のダイヤモンド材料に、少なくとも1つの非ダイヤモンド状炭素損傷領域を形成する工程を有してもよい。
これは、触媒材料の基板との反応を局在化させることの助けとなり、故に、製造プロセスの精度を高めるという利点をもたらす。
前記少なくとも1つの触媒材料はリソグラフィプロセスによってパターニングされてもよい。
触媒材料の少なくとも一部は、ダイヤモンドの非ダイヤモンドへの触媒分解を開始させるのに十分な温度まで基板を加熱し、且つ均一にバイアスされた好適な磁界及び/又は電界を印加することによって、基板内に侵入させられてもよい。
これは、触媒材料及び外部からの電界及び/又は磁界の相互作用を介して触媒材料方向への移動を与え、触媒作用を確実にするという利点をもたらす。
触媒材料の少なくとも一部は少なくとも1つのプラズマ放電によって基板内に侵入させられてもよい。
これは、触媒材料に電荷を与え、プラズマ放電に好適な直流バイアスを印加することによって、外部からの電界及び/又は磁界との相互作用が触媒材料を基板に侵入するように導くことを確実にするという利点をもたらす。
当該方法は更に、触媒材料に電荷を与えるために必要に応じてベースプラズマとして使用され得る、非ダイヤモンド状炭素と優先的に反応することが知られた気体種を用いることにより、少なくとも1つのプラズマ放電によって非ダイヤモンド状炭素を除去する工程を有してもよい。
これは、製造工程数を削減するという利点をもたらす。
当該方法は更に、例えば無線周波数電源又はマイクロ波周波数電源などの交流源を用いて、前記少なくとも1つのプラズマ放電を変調する工程を有してもよい。
これは、ダイヤモンド材料へのイオン衝撃ダメージを低減するが、非ダイヤモンド状炭素の反応除去を促進させることになるという利点をもたらす。
本発明の更なる一態様に従って、電気デバイスを製造する方法が提供される。当該方法は:
上述の方法によって基板内に少なくとも1つの孔部を形成する工程;
基板に接触する少なくとも1つの第1電極を形成する工程;及び
基板に接触し且つ第1電極から空間的に隔てられた少なくとも1つの第2電極を形成する工程;
を有する。
添付の図面を参照して、単に例として、非限定的に、本発明の好適実施形態を説明する。
図1Aを参照するに、ダイヤモンド基板2は高い平坦度で研磨され、基板2上に酸化された、水素化された、ハロゲン化された、あるいは水酸基の支持表面を形成するよう、当業者によく知られた技術を用いて処理され得る。このプロセスは高周波グロー放電(図示せず)を含み得る。そして、例えば鉄、コバルト、ニッケル又は白金などの触媒金属8が、蒸着又はスパッタリングプロセスによって2nmから50nmの厚さで、基板2の処理された表面上の均一層として堆積される。その後、触媒金属8上に好適材料のマスク3が堆積される。図1Bを参照するに、マスク3はリソグラフィプロセスを用いて選択的に除去され、所望パターン31が残されるとともに触媒金属8のその他の領域が露出される。
そして、マスク3によって覆われていない触媒金属8が化学的エッチングプロセスによって除去され、図1Cに示すような分離された触媒金属領域81が得られる。
代替的に、図1A乃至1Cに示した工程は、分離領域81を実現するための触媒金属8の堆積に先立って、マスク3が基板2上に直接的に堆積され且つ所望パターン31を得るためにリソグラフィ処理されるように、逆にされてもよい。
そして、残存していたマスク31が図1Dに示すように除去され、被覆された基板2が、図1Eに示すように電極4と5との間に形成された、1−10mbarの圧力で例えばアンモニア等の水素リッチガスを含む、交流変調されたプラズマ放電12の存在下で、あるいは真空環境内で、500℃以上でアニールされる。それにより、触媒金属の分離領域81は、図1Fに示すように、高度に局在化された小球又は回転楕円体82を形成する。
図1Gを参照するに、アニール工程が終了すると、基板2は600℃以上の温度まで加熱され、同時に、電極41が基板2の反対側の面に配置された電極51に対して正バイアスされるように与えられる直流電源7によって、400V以上のバイアス電圧による均一電界が印加される。これらの条件下において、触媒粒子82により、該粒子82に接触した基板2のダイヤモンドは、例えば黒鉛(グラファイト)又は非晶質炭素などの非ダイヤモンド状炭素で覆われる。
例えばアンモニア等の水素リッチガスの雰囲気を1−10mbarの圧力で導入することにより、電極41と基板2との間にプラズマ放電13が形成される。プラズマ放電13は触媒粒子82に、その小さい大きさによる電荷を得させ、直流電源7のバイアス電圧は触媒粒子82を、電極51に向かう電界の方向へ、すなわち、一続きの非ダイヤモンド状炭素を残すように基板2内へ移動させる。電極41と51との間のプラズマ放電での電圧降下が400Vを超えないことを確保することにより、一続きの非ダイヤモンド状炭素(図示せず)は電界方向に従って方向付けられた円柱状となる。この作用の有効性は、当業者に既知の、非ダイヤモンド状炭素と優先的に反応する更なるガスを放電13に導入することによって更に高められ、それにより、触媒粒子82の作用によって生成された非ダイヤモンド状炭素がエッチングされ、小さい直径の孔群20が作り出される。放電13を変調するために無線周波数電源22を導入してもよく、それにより、放電13によってグラファイトを除去するように触媒粒子82上のグラファイトをエッチングするプロセスが更に促進される。所望深さの孔群20が作り出されると基板2は冷却され、その結果、粒子82の触媒作用は消滅し、図1Hに示すような変形基板24が形成される。
そして、変形基板24は、孔群20の底部から触媒粒子82を除去するように好適な酸で洗浄され、必要に応じて、残存する如何なる非晶質炭素又はグラファイト化炭素をも除去するように例えば溶解硝酸ナトリウム等の化合物で更に処理される。そして、図1Iに示すように、基板24のエッチングされていない面にダイヤモンドの更なる層14が成長され、所望の電気特性及び/又は機械特性が達成され得る。
次に図2を参照するに、図1Iに示したような真性あるいは窒素ドープされた基板24を用いて、ダイオード型の電気スイッチングデバイス30が形成されている。基板24の孔群20は、好適な導電性金属で充填され、主陰極34と接触した金属微小エミッタ構造32が形成されている。代替的に、金属/ダイヤモンド界面をオーミック性にするため、あるいは、特に孔群20の近傍において金属とダイヤモンドとの間の仕事関数を低減するため、孔群20内に2つ以上の金属を段階的に堆積してもよい。これらの金属の堆積に先立って、金属32と基板24との間の電位障壁を更に低減することの助けとなるよう、孔群20及び基板24を酸素及び/又は水素の高周波放電(図示せず)内で前処理してもよい。ダイヤモンド基板24の反対側の平坦面に、更なる平面電極36が配置されている。平面電極36は、真性の、あるいはボロン又は層内に電子アクセプタサイトを導入するような他のドーパントで低濃度にドープされた、ホモエピタキシャルダイヤモンドの層14によって、エミッタ32の端部から絶縁されている。上部電極36の電位が下部電極34の電位より高くなり、且つエミッタ32の端部での局所電界がダイヤモンド層24及び14への電子放出を引き起こすのに十分な大きさとなるように、電極34と36との間に電圧を印加するとき、電極34と36との間で電気導通を発生させることができる。これに対し、下部電極34の電位が上部電極36の電位より高くなるように電源38のバイアスが反転される場合、電子の放出は有意に減少される。何故なら、平面状の電子放出電極36の表面の曲率は、エミッタ32の末端部における曲率より有意に小さいからである。
図3Aは、本発明の第2実施形態に係るデバイス130を示している。図3Aにおいて、図2の実施形態と共通する部分は、100だけ増加させた同様の参照符号で示している。図2に示したダイオードデバイス30の順バイアス特性及び逆バイアス特性は、主に、絶縁層14の厚さによって決定される。電子放出を維持するために必要とされる電界の大きさの結果として、図2のデバイスを横切って大きい電圧降下が発生するため、整流器としてのデバイス性能が制約されてしまう。しかしながら、図3Aに示す実施形態はこの問題を、ゲート電極140とエミッタ132との間に形成される電界によって基板124への電子注入を制御することによって軽減する。ゲート電極140は、図1Iに示した段階にて、先ずベース基板124上に付加的な真性ダイヤモンドの中間層126を成長させ、それにマスキングしたイオン注入プロセスを適用し、それにより、高エネルギーイオンビームを用いてダイヤモンドの表面下の層を処理してダイヤモンド内に導電層を作り出し、その後、更なるダイヤモンド層114の成長を行うことによって製造される。この導電層は、各エミッタ132の先端部付近に概して均一な円形電界を生成するよう、図3Bに示すように各エミッタ132の先端部を中心とした隙間(アパーチャ)127を有するようにパターニングされている。上部電極136と下部電極134との間の電流は、ゲート電極140とエミッタ132との間の印加電圧にほぼ比例することになる。
図4は、本発明の第3実施形態に係るデバイス230を示している。図4において、図3A及び3Bの実施形態と共通する部分は、100だけ増加させた同様の参照符号で示している。図1Iに示した段階にて、第2実施形態にて説明した処理されたダイヤモンド層226の頂部に、高濃度に窒素ドープされた、あるいは他の方法でn型にドープされたダイヤモンドの更なる層246が成長あるいはイオン注入される。そして、このn型層246の頂部に、真性あるいはp型のダイヤモンドの最後の層214が成長される。n型層246の目的は、エミッタ232の先端部によって形成される点源からの電子放出を拡散させることであり、その結果、利用可能なバルクダイヤモンドが一層良好に利用される。n型層246はまた、デバイスが逆バイアスされるときに、エミッタの先端232及びゲート240を覆い隠す助けとなる。
図5は、本発明の第4実施形態に係るデバイス330を示している。図5において、図4の実施形態と共通する部分は、100だけ増加させた同様の参照符号で示している。図4の上部電極236が2つの別個の金属電極350、352で置き換えられ、必要に応じて、電極350、352とそれらの間の隙間を部分的あるいは完全に覆うように、更なる絶縁層354が基板324上に成長あるいは堆積される。電極350と352との間のみに電圧が印加される場合、電流は発生しない。しかしながら、更なるダイヤモンド層314内に電子が放出されるようにゲート電極340及びエミッタ332に別のバイアスが印加される場合、エミッタ332から放出された電子により生成されるキャリアの利用可能性によって、電極350と352との間での導通が可能になる。これら電極間の電流は、ダイヤモンド層314に注入された電子の数によって決定され、それはゲート電極340と下部電極334との間に印加されたバイアスにほぼ比例する。
図6は、本発明の第3及び第4の実施形態の特徴を組み入れた本発明の更なる一実施形態を示している。図6において、図4及び5の実施形態と共通する部分は、100だけ増加させた同様の参照符号で示している。デバイス430は、図4の構成と同様のn型層346及びp型層414を含んでいる。n型層346の存在は、ダイヤモンド層414への電子注入の概して均一な密度を維持する助けとなるとともに、エミッタ電極432及びゲート電極440へのリーク電流を阻止する。
当業者に認識されるように、上述の実施形態は、限定的なものではなく、単なる例として説明されたものであり、添付の請求項により定められる本発明の範囲を逸脱することなく、様々な改変及び改良が為され得るものである。例えば、本発明に係る基板24は、例えば、微細格子フィルタ又は光導波路など、スイッチング電気デバイスの基礎以外の目的で用いられてもよい。
本発明を具現化する製造方法の一工程を示す図である。 本発明を具現化する製造方法の一工程を示す図である。 本発明を具現化する製造方法の一工程を示す図である。 本発明を具現化する製造方法の一工程を示す図である。 本発明を具現化する製造方法の一工程を示す図である。 本発明を具現化する製造方法の一工程を示す図である。 本発明を具現化する製造方法の一工程を示す図である。 本発明を具現化する製造方法の一工程を示す図である。 本発明を具現化する製造方法の一工程を示す図である。 本発明の第1実施形態に係る電気スイッチングデバイスを概略的に示す断面図である。 本発明の第2実施形態に係るデバイスの、図2に対応した概略図である。 図3Aのデバイスの制御電極を示す平面図である。 本発明の第3実施形態に係るデバイスの、図2に対応した概略図である。 本発明の第4実施形態に係るデバイスの、図2に対応した概略図である。 第3実施形態及び第4実施形態の特徴を組み入れた本発明の第5実施形態に係るデバイスの、図2に対応した概略図である。

Claims (23)

  1. 少なくとも1つのダイヤモンド材料の層を含む基板を変化させる方法であって:
    少なくとも前記基板の所定のダイヤモンド材料領域上に、少なくとも1つの触媒材料を堆積する工程;
    前記触媒材料の少なくとも一部に接触した前記ダイヤモンド材料の少なくとも一部を、非ダイヤモンド状炭素に変化させる工程;及び
    前記触媒材料の少なくとも一部を前記基板内に侵入させて、前記基板内に複数の孔部を形成する工程;
    を有する方法。
  2. 前記所定のダイヤモンド材料領域上の前記触媒材料に、分離された複数の触媒材料領域を形成させる工程、を更に有する請求項1に記載の方法。
  3. 前記触媒材料に前記分離された複数の触媒材料領域を形成させる工程は、少なくとも1つの還元成分を含有する少なくとも1つのプラズマ放電の存在下で前記材料を加熱することを有する、請求項2に記載の方法。
  4. 前記触媒材料の少なくとも一部に接触した前記ダイヤモンド材料の少なくとも一部が、加熱によって非ダイヤモンド状炭素に変化させられる、請求項1乃至3の何れか一項に記載の方法。
  5. 前記触媒材料を堆積する工程に先立って、前記基板の表面の少なくとも一部を、前記触媒材料の前記基板との反応性を低減するように変化させる工程、を更に有する請求項1乃至4の何れか一項に記載の方法。
  6. 前記基板の表面のダイヤモンド材料に、少なくとも1つの非ダイヤモンド状炭素損傷領域を形成する工程、を更に有する請求項1乃至5の何れか一項に記載の方法。
  7. 前記少なくとも1つの触媒材料はリソグラフィプロセスによってパターニングされる、請求項1乃至6の何れか一項に記載の方法。
  8. 前記触媒材料の少なくとも一部は、直流バイアスされた磁界及び/又は電界の存在下で前記基板を加熱することによって、前記基板内に侵入させられる、請求項1乃至7の何れか一項に記載の方法。
  9. 前記触媒材料の少なくとも一部は少なくとも1つのプラズマ放電によって前記基板内に侵入させられる、請求項8に記載の方法。
  10. 少なくとも1つのプラズマ放電によって非ダイヤモンド状炭素を除去する工程、を更に有する請求項1乃至9の何れか一項に記載の方法。
  11. 前記少なくとも1つのプラズマ放電を変調する工程、を更に有する請求項9又は10に記載の方法。
  12. 電気デバイスを製造する方法であって:
    請求項1乃至11の何れか一項に記載の方法によって基板内に少なくとも1つの孔部を形成する工程;
    前記少なくとも1つの孔部を導電材料で充填する工程;
    前記基板と充填された前記孔部とに接触する少なくとも1つの第1電極を形成する工程;及び
    前記基板に接触し且つ前記第1電極から空間的に隔てられた少なくとも1つの第2電極を形成する工程;
    を有する方法。
  13. 少なくとも1つのダイヤモンド層を含む基板;
    前記基板に接触した少なくとも1つの第1電極であり、前記基板内に延在した少なくとも1つの導電性突起部を含む第1電極;及び
    前記基板に接触し、前記第1電極から空間的に隔てられた少なくとも1つの第2電極;
    を有し、
    前記少なくとも1つの突起部は、前記基板を介して前記少なくとも1つの第2電極に電子を放出するように適応される、
    電気デバイス。
  14. 前記基板は、少なくとも前記少なくとも1つの突起部の末端部に隣接して、第1の不純物を含有するダイヤモンド材料を有し、前記第1の不純物は、前記末端部に隣接する前記ダイヤモンド材料の電気特性を変化させるように適合されている、請求項13に記載のデバイス。
  15. 前記第1の不純物は、前記ダイヤモンド材料にn型の電気特性を与えるように適合されている、請求項14に記載のデバイス。
  16. 前記基板は、前記少なくとも1つの第2電極に隣接して、第2の不純物を含有するダイヤモンド材料を有し、前記第2の不純物は、前記第2電極に隣接する前記ダイヤモンド材料の電気特性を変化させるように適合されている、請求項13乃至15の何れか一項に記載のデバイス。
  17. 前記第2の不純物は、前記ダイヤモンド材料にp型の電気特性を与えるように適合されている、請求項16に記載のデバイス。
  18. 前記基板内に配置され、前記第1電極及び前記第2電極から空間的に隔てられた少なくとも1つの第3電極、を更に有する請求項13乃至17の何れか一項に記載のデバイス。
  19. 前記少なくとも1つの第3電極は、前記少なくとも1つの突起部にそれぞれ隣接する少なくとも1つの隙間を定める、請求項18に記載のデバイス。
  20. 前記少なくとも1つの第3電極は、真性ダイヤモンド材料の層内に配置されている、請求項18又は19に記載のデバイス。
  21. 前記少なくとも1つの第3電極は非ダイヤモンド状炭素を含む、請求項18乃至20の何れか一項に記載のデバイス。
  22. 前記少なくとも1つの第3電極は、不純物を含有するダイヤモンド材料を含み、該不純物は該ダイヤモンド材料の導電率を増大させるように適合されている、請求項18乃至21の何れか一項に記載のデバイス。
  23. 複数の分離された前記第2電極を含む、請求項13乃至22の何れか一項に記載のデバイス。
JP2009514870A 2006-06-13 2007-05-16 電気スイッチングデバイス、及びダイヤモンド基板に触媒材料を埋め込む方法 Expired - Fee Related JP5315236B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0611594.3 2006-06-13
GBGB0611594.3A GB0611594D0 (en) 2006-06-13 2006-06-13 Electrical switching device and method of embedding catalytic material in a diamond substrate
PCT/GB2007/001808 WO2007144560A1 (en) 2006-06-13 2007-05-16 Electrical switching device and method of embedding catalytic material in a diamond substrate

Publications (2)

Publication Number Publication Date
JP2009540591A JP2009540591A (ja) 2009-11-19
JP5315236B2 true JP5315236B2 (ja) 2013-10-16

Family

ID=36745732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009514870A Expired - Fee Related JP5315236B2 (ja) 2006-06-13 2007-05-16 電気スイッチングデバイス、及びダイヤモンド基板に触媒材料を埋め込む方法

Country Status (8)

Country Link
US (2) US7781257B2 (ja)
EP (2) EP2027603B1 (ja)
JP (1) JP5315236B2 (ja)
KR (1) KR101371001B1 (ja)
CN (2) CN102856358B (ja)
GB (1) GB0611594D0 (ja)
TW (2) TWI584357B (ja)
WO (1) WO2007144560A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0611594D0 (en) 2006-06-13 2006-07-19 Taylor Gareth A Electrical switching device and method of embedding catalytic material in a diamond substrate
TWI513836B (zh) * 2013-12-27 2015-12-21 Stone & Resource Industry R&D Ct A manufacturing method of a building material including a metal film, and a building material including a metal coating
US9441940B2 (en) 2015-01-21 2016-09-13 Uchicago Argonne, Llc Piezoresistive boron doped diamond nanowire
US9484474B1 (en) 2015-07-02 2016-11-01 Uchicago Argonne, Llc Ultrananocrystalline diamond contacts for electronic devices
US9741561B2 (en) 2015-07-10 2017-08-22 Uchicago Argonne, Llc Transparent nanocrystalline diamond coatings and devices
EP3379580A1 (en) * 2017-03-22 2018-09-26 Evince Technology Ltd Diamond semiconductor device
CN107287654A (zh) * 2017-07-14 2017-10-24 中国电子科技集团公司第四十六研究所 一种cvd法合成单晶金刚石降低位错密度的方法
EP3435400A1 (en) * 2017-07-28 2019-01-30 Evince Technology Ltd Device for controlling electron flow and method for manufacturing said device
EP3988689A1 (en) 2020-10-22 2022-04-27 Evince Technology Limited Method of etching crystalline material

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722203B2 (ja) * 1984-05-07 1995-03-08 富士通株式会社 接合型電界トランジスタ及びその製造方法
JPS62151769U (ja) * 1986-03-18 1987-09-26
JP2667477B2 (ja) * 1988-12-02 1997-10-27 株式会社東芝 ショットキーバリアダイオード
US5262669A (en) * 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US6097046A (en) * 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
US5371383A (en) * 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
DE19530525A1 (de) * 1995-08-19 1997-02-20 Daimler Benz Ag Schaltkreis mit monolithisch integrierter PIN-/Schottky-Diodenanordnung
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
US6104062A (en) * 1998-06-30 2000-08-15 Intersil Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
AU3549600A (en) * 1999-08-30 2001-03-26 Institute Of Biophysics Chinese Academy Of Sciences A parallel plate diode
DE10127950B4 (de) * 2001-06-08 2007-04-12 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
JP2004342763A (ja) * 2003-05-14 2004-12-02 Sumitomo Electric Ind Ltd 整流素子
JP4835157B2 (ja) * 2003-11-25 2011-12-14 住友電気工業株式会社 ダイヤモンドn型半導体、その製造方法、半導体素子、及び電子放出素子
EP1702366A1 (fr) * 2003-12-05 2006-09-20 STMicroelectronics S.A. Composant semiconducteur actif a surface reduite
GB0611594D0 (en) 2006-06-13 2006-07-19 Taylor Gareth A Electrical switching device and method of embedding catalytic material in a diamond substrate

Also Published As

Publication number Publication date
EP2027603A1 (en) 2009-02-25
CN101467260B (zh) 2012-06-20
CN102856358A (zh) 2013-01-02
CN101467260A (zh) 2009-06-24
US20100308342A1 (en) 2010-12-09
US7872265B2 (en) 2011-01-18
EP2027603B1 (en) 2014-07-09
KR101371001B1 (ko) 2014-03-10
KR20090028521A (ko) 2009-03-18
TW201423852A (zh) 2014-06-16
TW200816290A (en) 2008-04-01
GB0611594D0 (en) 2006-07-19
TWI584357B (zh) 2017-05-21
EP2605282A2 (en) 2013-06-19
US7781257B2 (en) 2010-08-24
JP2009540591A (ja) 2009-11-19
EP2605282B1 (en) 2017-11-15
WO2007144560A1 (en) 2007-12-21
CN102856358B (zh) 2016-01-20
EP2605282A3 (en) 2013-08-14
TWI466180B (zh) 2014-12-21
US20090184328A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
JP5315236B2 (ja) 電気スイッチングデバイス、及びダイヤモンド基板に触媒材料を埋め込む方法
TWI782961B (zh) 電氣裝置及形成電氣裝置的方法
JP2008034464A (ja) 半導体装置の製造方法
KR20020003782A (ko) 탄소나노튜브의 제작 방법
JP7145200B2 (ja) 電子流を制御するデバイス及び該デバイスを製造する方法
JP3635956B2 (ja) 炭化けい素ショットキーバリアダイオードの製造方法
JP3707811B2 (ja) 量子効果装置及びその製造方法
US6787816B1 (en) Thyristor having one or more doped layers
JPH08222122A (ja) 電界放出型陰極
JPH0737835A (ja) ダイヤモンド半導体素子およびその電極の形成方法
CN117457731B (zh) 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法
JP2000260300A (ja) 電子放出素子及びその製造方法
CN116344292A (zh) 一种真空器件及其制备方法
CN113054041A (zh) 用于光导开关的衬底及其制作方法、光导开关
JP2006060055A (ja) シリコンカーバイド・インパットダイオードの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5315236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees