KR20090027475A - Carrier for semiconductor chip - Google Patents

Carrier for semiconductor chip Download PDF

Info

Publication number
KR20090027475A
KR20090027475A KR1020070092718A KR20070092718A KR20090027475A KR 20090027475 A KR20090027475 A KR 20090027475A KR 1020070092718 A KR1020070092718 A KR 1020070092718A KR 20070092718 A KR20070092718 A KR 20070092718A KR 20090027475 A KR20090027475 A KR 20090027475A
Authority
KR
South Korea
Prior art keywords
opening
semiconductor chip
ball
seating
chip package
Prior art date
Application number
KR1020070092718A
Other languages
Korean (ko)
Other versions
KR100898411B1 (en
Inventor
전진국
박성규
Original Assignee
주식회사 오킨스전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오킨스전자 filed Critical 주식회사 오킨스전자
Priority to KR1020070092718A priority Critical patent/KR100898411B1/en
Publication of KR20090027475A publication Critical patent/KR20090027475A/en
Application granted granted Critical
Publication of KR100898411B1 publication Critical patent/KR100898411B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

A carrier for a semiconductor chip is provided to prevent the electrode of the semiconductor chip package from being sandwiched in the semiconductor chip carrier. The semiconductor chip package(30) has the BGA type including the terminal(32). The ball guide(40) is integrally combined with the seating opening of the base(10). The ball guide is formed with insulator. The ball guide is extended to the inner side of the opening and is protruded from the inner circumference of the seating opening. The ball guide forms one or more closed loop. The closed loop surrounds one or more terminal.

Description

반도체칩 캐리어 {CARRIER FOR SEMICONDUCTOR CHIP}Semiconductor Chip Carrier {CARRIER FOR SEMICONDUCTOR CHIP}

본 발명은 반도체칩캐리어에 관한 것으로, 더욱 상세하게는 BGA 타입의 반도체칩이 반도체칩 캐리어로 착탈시에 반도체칩 패키지의 전극이 반도체칩 캐리어에 끼이는 문제가 발생하지 않도록 하는 효과를 얻을 수 있으며, 볼 전극과 테스트 보드의 전극과의 정렬이 정확히 이루어지도록 하는 효과가 있으며, 이에 따라 테스트 생산성을 높이고, 불량을 줄이는 효과를 얻을 수 있는 반도체칩캐리어에 관한 것이다.The present invention relates to a semiconductor chip carrier, and more particularly, when the BGA type semiconductor chip is attached to or detached from the semiconductor chip carrier, it is possible to obtain an effect of preventing a problem of pinching the electrode of the semiconductor chip package into the semiconductor chip carrier. The present invention relates to a semiconductor chip carrier capable of accurately aligning a ball electrode with an electrode of a test board, thereby increasing test productivity and reducing defects.

본 발명에서 의미하는 반도체칩 캐리어는 인서트를 의미하는 것으로 반도체칩 또는 반도체칩 패키지의 이동 또는 테스트를 위하여 사용되는 캐리어를 의미한다.In the present invention, the semiconductor chip carrier means an insert and means a carrier used for moving or testing a semiconductor chip or a semiconductor chip package.

반도체칩은 다양한 형태로 제조되며, 이러한 반도체칩을 패키징하면 외부회로와의 전기적 연결을 위한 외부연결단자(전극)를 외부에 가지게 되며, 이러한 반도체 칩을 패키징하는 방식에 따라 리드형 또는 볼형으로 나누어진다.The semiconductor chip is manufactured in various forms, and packaging such a semiconductor chip has an external connection terminal (electrode) for electrical connection with an external circuit, and is divided into a lead type or a ball type according to the packaging method of the semiconductor chip. Lose.

본 발명에서 반도체칩이라 함은 반도체칩 및 반도체칩 패키지를 모두 의미하는 것이다. 그런데 이와 같은 반도체칩은 직접도가 높아지고, 로직 설계가 다양해 짐에 따라 하나의 칩이 가지는 외부연결단자의 수가 꾸준히 증가하고 있는 추세이고, 이에 따라서 전극들의 간격이 점점 더 좁아지고 있는 실정이다.In the present invention, the semiconductor chip means both a semiconductor chip and a semiconductor chip package. However, as the semiconductor chip has a high degree of directivity and a variety of logic designs, the number of external connection terminals of one chip is steadily increasing, and thus the gap between electrodes is getting narrower.

이에 대응하기 위하여 근래에 들어 BGA 타입의 반도체칩이 주로 생산되고 있으며, 특히 POP 타입의 반도체칩도 널리 생산되고 있는데, 이 경우에는 본 출원인이 출원한 대한민국실용신안등록 제427177호에 기재된 바와 같은 문제점이 있어서, 이러한 문제점을 해결하기 위하여 대한민국실용신안등록 제427177호와 같은 제안이 이루어졌다.In order to cope with this, in recent years, BGA type semiconductor chips are mainly produced, and POP type semiconductor chips are also widely produced. In this case, the problems described in Korean Utility Model Registration No. 427177 filed by the present applicant In order to solve this problem, a proposal such as Korean Utility Model Registration No. 427177 was made.

그러나 이 경우는 돌출부만으로 정렬을 유도하는 구성이므로 돌출부만으로 볼 단자의 정렬을 가이드 하므로 돌출부와 볼 단자 사이의 공차를 엄격하게 유지한다. 따라서 볼 단자와 돌출부 사이의 간격이 좁음에 따라 볼 전극간의 거리가 약간 큰 경우에 볼 전극이 돌출부 사이에 끼워져 반도체칩이 캐리어로부터 분리가 되지 않는 문제점이 있으며, 볼 전극간의 거리가 작은 패키지의 경우에는 볼 전극 사이에 임의적으로 IC도피부를 형성시켜야 하는 문제점도 있고, 이에 따라 미세한 크기의 돌출부를 정확하게 제작하여야 하므로 제작이 어려운 문제점이 있다.However, in this case, since the alignment guides the ball terminals only by the protrusions, the tolerance between the protrusions and the ball terminals is strictly maintained. Therefore, when the distance between the ball electrodes is slightly larger as the distance between the ball terminal and the protrusion is narrow, there is a problem that the ball electrode is sandwiched between the protrusions and the semiconductor chip is not separated from the carrier. In addition, there is a problem in that the IC cover portion must be formed arbitrarily between the ball electrodes, and thus there is a problem in that it is difficult to manufacture because the protrusions of fine size must be precisely manufactured.

따라서 이와 같은 문제를 해결하고, 보다 제작이 용이하고 신뢰성이 높은 반도체칩캐리어의 개발이 절실한 실정이다.Accordingly, there is an urgent need to solve such a problem and to develop a semiconductor chip carrier which is more easily manufactured and more reliable.

상기와 같은 종래기술의 문제점을 해결하고자, 본 발명은 BGA 타입의 반도체칩이 반도체칩 캐리어로 착탈시에 반도체칩 패키지의 전극이 반도체칩 캐리어에 끼 이는 문제가 발생하지 않도록 하는 효과를 얻을 수 있으며, 볼 전극과 테스트 보드의 전극과의 정렬이 정확히 이루어지도록 하는 효과가 있으며, 이에 따라 테스트 생산성을 높이고, 불량을 줄일 수 있는 반도체칩 캐리어를 제공하는 것을 목적으로 한다.In order to solve the problems of the prior art as described above, the present invention can obtain the effect that the electrode of the semiconductor chip package is caught in the semiconductor chip carrier when the BGA type semiconductor chip is attached to or detached from the semiconductor chip carrier. In addition, there is an effect that the alignment of the ball electrode and the electrode of the test board is precisely made, and thus an object of the present invention is to provide a semiconductor chip carrier that can increase the test productivity and reduce defects.

상기와 같은 목적을 달성하기 위하여, 본 발명은 In order to achieve the above object, the present invention

상부는 상향 개구부를 가지고, 하부로는 안착되는 반도체칩 패키지의 형상에 대응하는 안착 개구부를 가져 상기 상향 개구부와 안착 개구부가 연결되는 개구부를 내부에 가지는 베이스, 상기 개구부의 내주면에 위치하는 래치, 상기 베이스에 결합하고 상기 래치를 작동하는 조작부를 포함하는 반도체칩 캐리어에 있어서, A base having an upper opening, a lower opening having a mounting opening corresponding to a shape of a semiconductor chip package to be mounted therein, and a base having an opening connected to the upward opening and a mounting opening therein; a latch disposed on an inner circumferential surface of the opening; A semiconductor chip carrier comprising an operation unit coupled to a base and operating the latch,

상기 반도체칩 패키지는 볼 단자를 가지는 비지에이(BGA) 타입이고, The semiconductor chip package is a BGA type having a ball terminal,

상기 베이스 안착 개구부에 일체로 결합하거나 조립되어 결합하고, 상기 안착 개구부의 내주면으로부터 개구부 내측으로 연장하여 돌출하며, 상기 안착 개구부에 안착되는 반도체칩 패키지의 볼 단자 중 적어도 하나를 둘러싸는 적어도 하나의 폐루프(closed loop)를 형성하는 절연체로 이루어진 볼 가이드를 포함하는 것을 특징으로 하는 반도체칩 캐리어를 제공한다.At least one closure integrally coupled or assembled to the base seating opening, extending from the inner circumferential surface of the seating opening toward the opening, and surrounding at least one of the ball terminals of the semiconductor chip package seated in the seating opening It provides a semiconductor chip carrier comprising a ball guide made of an insulator to form a closed loop (closed loop).

본 발명의 반도체칩캐리어에 따르면, BGA 타입의 반도체칩이 반도체칩 캐리어로 착탈시에 반도체칩 패키지의 전극이 반도체칩 캐리어에 끼이는 문제가 발생하지 않도록 하는 효과를 얻을 수 있으며, 볼 전극과 테스트 보드의 전극과의 정렬이 정확히 이루어지도록 하는 효과가 있으며, 이에 따라 테스트 생산성을 높이고, 불량을 줄일 수 있는 효과를 얻을 수 있다.According to the semiconductor chip carrier of the present invention, when the BGA type semiconductor chip is attached to or detached from the semiconductor chip carrier, it is possible to obtain an effect of preventing the electrode of the semiconductor chip package from being caught in the semiconductor chip carrier. There is an effect that the alignment of the board with the electrode is accurate, thereby increasing the test productivity and can reduce the defects.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의하여 한정되는 것은 아니고, 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 해당 기술분야의 당업자가 다양하게 수정 및 변경시킨 것 또한 본 발명의 범위 내에 포함됨은 물론이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various modifications and changes made by those skilled in the art without departing from the spirit and scope of the present invention described in the claims below. Changes are also included within the scope of the invention.

이하 본 발명에 대하여 도면을 참고하여 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 반도체칩 캐리어에 관한 것으로, 상부는 상향 개구부(2)를 가지고, 하부로는 안착되는 반도체칩 패키지(30)의 형상에 대응하는 안착 개구부(4)를 가져 상기 상향 개구부(2)와 안착 개구부(4)가 연결되는 개구부(6)를 내부에 가지는 베이스(10), 상기 개구부(6)의 내주면에 위치하는 래치(20), 상기 베이스(10)에 결합하고 상기 래치(20)를 작동하는 조작부를 포함하는 반도체칩 캐리어에 있어서, 상기 반도체칩 패키지(30)는 볼 단자(32)를 가지는 비지에이(BGA) 타입이고, 상기 베이스(10) 안착 개구부(4)에 일체로 결합하거나 조립되어 결합하고, 상기 안착 개구부(4)의 내주면으로부터 개구부(6) 내측으로 연장하여 돌출하며, 상기 안착 개구부(4)에 안착되는 반도체칩 패키지(30)의 볼 단자(32) 중 적어도 하나를 둘러싸는 적어도 하나의 폐루프(42)를 형성하는 절연체로 이루어진 볼 가이드(40)를 포함하여 구성된다.The present invention relates to a semiconductor chip carrier, the upper portion having an upward opening (2), the lower portion has a mounting opening (4) corresponding to the shape of the semiconductor chip package 30 is seated in the upward opening (2) and A base 10 having an opening 6 to which the seating opening 4 is connected, a latch 20 positioned on an inner circumferential surface of the opening 6, and a latch 20 coupled to the base 10. In the semiconductor chip carrier including an operation unit for operation, the semiconductor chip package 30 is a BGA type having a ball terminal 32, and is integrally coupled to the base 10 seating opening 4, or At least one of the ball terminals 32 of the semiconductor chip package 30 which is assembled and coupled, extends from the inner circumferential surface of the seating opening 4 into the opening 6 and protrudes, and is seated in the seating opening 4. A section forming at least one closed loop 42 surrounding It is configured to include a ball guide 40 made of a soft body.

즉, 본 발명의 반도체칩 캐리어(인서트)는 볼 단자 중 적어도 하나를 둘러싸 는 폐루프의 볼 가이드를 가지는 것으로 이 경우에는 다수의 볼 단자 묶음 또는 하나의 볼 단자를 루프를 통하여 가이드하게 되므로 4방면에서 가이드가 이루어지므로 상대적으로 각각의 간격에 대해서는 보다 넓은 간격을 가질 수 있으므로 끼임을 막으며, 공차를 보다 유연하게 가져갈 수 있다.That is, the semiconductor chip carrier (insert) of the present invention has a closed loop ball guide that surrounds at least one of the ball terminals. In this case, a plurality of ball terminal bundles or one ball terminal are guided through a loop, thereby providing four directions. Since the guide is made in the relative intervals can have a wider spacing to prevent the jamming, it can take a more flexible tolerance.

상기 베이스는 공지의 다양한 개구부를 가지는 반도체칩 캐리어에 적용되는 베이스이고, 상기 래치 및 래치의 조작을 위한 조작부의 경우도 공지의 다양한 반도체칩 캐리어에 적용되는 다양한 구조를 가질 수 있다. 본 발명의 반도체칩 캐리어에 적용되는 반도체칩 패키지는 볼 단자를 가지는 BGA타입으로서, 이러한 볼 단자는 상기 기술한 볼 가이드에 의하여 가이드 되어 상기 안착 개구부에 정확하게 안착되어질 수 있다.The base may be a base applied to a semiconductor chip carrier having various known openings, and the latch and the operation unit for operating the latch may have various structures applied to various known semiconductor chip carriers. The semiconductor chip package applied to the semiconductor chip carrier of the present invention is a BGA type having a ball terminal, and the ball terminal can be guided by the above-described ball guide to be accurately seated in the seating opening.

즉, 이에 대한 구체적인 실시예는 도 1 내지 도 8에 도시한 바와 같으며, 상기 볼 가이드(40)는 도시한 바와 같이 반도체칩 패키지의 볼 단자에 대응하는 폐루프를 형성하여 볼 단자의 안착 및 반도체칩 패키지의 정확한 안착을 유도한다. 상기 볼 가이드는 반도체칩 패키지의 안착을 유도하여야 하므로 상기 베이스의 안착 개구부에 도시한 바와 같이 볼 단자와 대응되도록 개구부 내측으로 연장하여 돌출하고, 안착 개구부에 결합한다. 상기 볼 가이드는 도 1 내지 도 8에 도시한 바와 같이 안착 개구부에 조립되어 결합(착탈가능하게 결합하여 볼 단자의 배열에 따라 다른 볼 가이드를 결합하여 사용할 수 있도록 하거나, 일단 결합된 이후에는 분리가 되지 않도록 하여 전용으로 사용하도록 할 수 있음.)하거나, 베이스와 일체로 구성(제작시 일체로 구성할 수도 있음)되어 일정한 볼 단자 배열에 대한 전용 반도 체칩 캐리어로 구성할 수도 있다. 상기 볼 가이드는 볼 단자에 대응하여 이를 가이드 하도록 반도체칩 패키지(30)의 볼 단자(32) 중 적어도 하나를 둘러싸는 폐루프(42)로 이를 형성할 수 있고, 이에 대한 예로 도 3, 도 6, 및 도 7에 도시한 바와 같이 하나의 볼 단자에 대하여 하나의 폐루프로 구성할 수도 있고, 도 8에 도시한 바와 같이 4개 또는 다수의 볼 단자에 대하여 하나의 폐루프로 구성할 수도 있다. 루프의 형상은 도 4 내지 도 8에 도시한 바와 같이 사각형으로 이를 구성할 수도 있고, 도 1 내지 도 3에 도시한 바와 같이 원형으로 구성할 수도 있고, 이외에도 다양한 형상으로 구성할 수 있다. 루프의 재질은 볼 단자와의 전기적 절연을 위하여 절연체로 구성하고, 반도체칩 패키지와의 접촉의 용이성을 위하여 바람직하게는 평판에 구멍이 뚫린 루프형상인 것이 좋다.That is, specific embodiments thereof are as shown in FIGS. 1 to 8, and the ball guide 40 forms a closed loop corresponding to the ball terminal of the semiconductor chip package, as shown in FIG. Induce accurate mounting of semiconductor chip package. Since the ball guide should guide the mounting of the semiconductor chip package, the ball guide extends into the opening to correspond to the ball terminal as shown in the mounting opening of the base, and is coupled to the mounting opening. The ball guide is assembled in the seating opening as shown in Figs. 1 to 8 to be coupled (removably coupled to enable the use of other ball guides according to the arrangement of the ball terminals, or once separated It can be used as a dedicated chip), or it can be configured integrally with the base (it can be configured at the time of manufacture) and can be configured as a dedicated semiconductor chip carrier for a certain ball terminal arrangement. The ball guide may be formed of a closed loop 42 surrounding at least one of the ball terminals 32 of the semiconductor chip package 30 to guide the ball terminal corresponding thereto. 7 and one ball terminal may be configured as one closed loop, and as shown in FIG. 8, one or two ball terminals may be configured as one closed loop. . The shape of the loop may be configured as a quadrangle as shown in FIGS. 4 to 8, may be configured as a circle as illustrated in FIGS. 1 to 3, or may be configured in various shapes. The material of the loop is composed of an insulator for electrical insulation with the ball terminal, and preferably for the ease of contact with the semiconductor chip package, a loop having a hole formed in a flat plate.

이와 같은 폐루프는 하나의 폐루프만으로 구성될 수도 있고, 도 4 내지 도 7에 도시한 바와 같은 4개의 루프 또는 도 8에 도시한 바와 같은 2개 또는 하나의 루프, 또는 도 1 내지 도 3에 도시한 바와 같이 8개의 루프로 이를 구성할 수도 있으며, 이외에도 다양한 개수로 그 구성을 이룰 수 있다.Such a closed loop may be composed of only one closed loop, and may include four loops as shown in FIGS. 4 to 7 or two or one loops as shown in FIG. 8, or FIGS. 1 to 3. As shown, eight loops may be configured, and various configurations may be achieved.

바람직하게는 도 4 내지 도 7에 그 구체적인 실시예를 도시한 바와 같이, 상기 안착 개구부(4)는 사각형이고, 상기 볼 가이드(40)는 상기 안착 개구부(4)의 각 모서리에 형성되는 것이 반도체칩 패키지의 대부분이 사각형 형상이고, 이러한 반도체 칩 패키지의 안착을 4곳에서 동시에 진행하여 정확한 안착을 유도할 수 있으므로 좋다.Preferably, as shown in FIGS. 4 to 7, the seating opening 4 is a quadrangle, and the ball guide 40 is formed at each corner of the seating opening 4. Most of the chip package has a rectangular shape, and the semiconductor chip package may be seated at four locations at the same time to induce accurate seating.

또한 이와 같은 볼 가이드가 상기 기술한 바와 같이 다수의 지점에서 반도체 칩 패키지의 안착을 유도하는 것이 바람직하므로, 상기 볼 가이드(40)는 상기 안착 개구부(4)로부터 서로 분리되어 연장하여 돌출되는 폐루프(42)를 적어도 2부분에서 가지며 서로 분리되는 것이 좋고, 이와 같이 각각 분리된 폐루프는 서로 간의 간격을 일정하게 유지하고, 결합을 견고하게 하도록 하기 위하여 바람직하게는 상기 분리된 폐루프(42)들을 서로 연결하는 연결부(44)를 더 포함하는 것이 좋다. 이에 대한 구체적인 예는 도 1 내지 도 3에 도시한 바와 같은 경우를 들 수 있다. 이러한 연결부(44)는 도시한 바와 같은 경우 이외에도 도 4 내지 도 7에 도시한 바와 같이 분리된 볼 가이드를 연결하는 막대로 구성할 수 있고, 이의 연결은 안착 개구부의 내주면을 따라 연결되는 막대(전체적으로는 4각형을 이루게 되는)또는 서로 마주보는 볼 가이드를 연결하는 X자형 막대(전체적으로는 개구부를 가로지르는 X자형을 이루게 되는)로 구성할 수 있다.In addition, it is preferable that such a ball guide induces the mounting of the semiconductor chip package at a plurality of points as described above, so that the ball guide 40 is separated from each other and extends from the seating opening 4. It is preferable to have 42 in at least two parts and to be separated from each other, so that each of the closed loops separated in this way is preferably maintained in the separated closed loop 42 so as to maintain a constant gap therebetween and to secure the coupling. It is preferable to further include a connecting portion 44 for connecting them. Specific examples thereof may be as shown in FIGS. 1 to 3. The connection part 44 may be configured as a bar connecting the separated ball guide as shown in FIGS. 4 to 7 in addition to the case shown in the figure, and the connection thereof is a bar connected along the inner circumferential surface of the seating opening (totally It can be configured as an X-shaped bar (to form an X-shape across the opening) connecting the ball guides facing each other) or to each other.

더욱 바람직하게는 상기 연결부는, 구체적인 예로 도 1 내지 도 3에 도시한 바와 같이, 상기 분리된 폐루프(42)들은 안착 개구부(4)내에서 서로 대향하는 배치되고, 상기 연결부(44)는 상기 안착 개구부(4)를 가로질러 상기 분리된 폐루프(42)들을 서로 연결하며, 상기 반도체칩 패키지(30)의 볼 단자(32)가 존재하는 영역의 경계까지 확장되는 평판인 것으로 구성할 수 있다. 여기서 반도체칩 패키지(30)의 볼 단자(32)가 존재하는 영역이라 함은, 볼 단자와 그 볼 단자에 이웃하는 볼 단자와의 사이의 간격이 동일한 간격으로 균일하게 배치되는 영역을 말하는 것으로 도 3의 경우에는 반도체칩 패키지의 테두리를 따라 사각띠 형태로 볼 단자(32)가 존재하는 영역이 존재하고, 내부에 사각형의 볼 단자(32)가 존재하지 않는 영역이 존재 한다. 따라서 상기 연결부를 이와 같이 볼 단자가 존재하는 영역과 존재하지 않는 영역의 경계면에 배치하는 경우에 도 3에 도시한 바와 같이 안착 개구부와 연결부를 통하여 또 다른 볼 가이드 루프가 형성되므로 이를 통하여 올바른 정렬을 이루는데 도움이 될 수 있다.More preferably, the connecting portion, as shown in Figs. 1 to 3 as a specific example, the separated closed loops 42 are arranged opposite to each other in the seating opening 4, the connecting portion 44 is The separated closed loops 42 may be connected to each other across the seating opening 4, and may be configured to be flat plates extending to a boundary of a region where the ball terminal 32 of the semiconductor chip package 30 exists. . Here, the region where the ball terminal 32 of the semiconductor chip package 30 is present refers to an area where the spacing between the ball terminal and the ball terminal adjacent to the ball terminal is uniformly arranged at the same interval. In the case of 3, there is a region where the ball terminal 32 exists in the shape of a square band along the edge of the semiconductor chip package, and there is a region where the rectangular ball terminal 32 does not exist. Therefore, in the case where the connection part is disposed at the interface between the area where the ball terminal exists and the area that does not exist, another ball guide loop is formed through the seating opening and the connection part as shown in FIG. It can help you achieve this.

이와 같은 볼 가이드(40)는 상기 기술한 바와 같이 베이스에 일체로 결합하는 구성일 수도 있고, 착탈가능한 구성일 수도 있는데, 착탈 가능한 구성의 경우에 공지의 다양한 방식으로 착탈가능하게 구성할 수 있고, 이에는 나사결합, 억기끼움, 래치 등 다양한 구성을 적용할 수 있으며, 바람직하게는 도면에 도시한 바와 같이, 상기 개구부(6)는 내측면에 상기 내측면의 중심쪽으로 개방된 결합용 슬릿(52)을 가지고, 하단이 막힌 상부에서 하부로 수직한 개구부로 이루어진 결합요홈(50)을 가지고, 상기 볼 가이드(40)는 상기 결합요홈(50)의 단면에 대응하는 형상을 가지는 결합돌기(46)를 더 가지고, 상기 결합돌기(46)가 상기 결합요홈(50)에 삽입되어 상기 안착 개구부(4)에 결합되는 구성을 가지는 것이 착탈의 용이성 및 결합의 견고성 측면에서 좋다. 특히 일반적으로 베이스의 개구부는 상부가 넓고 아래가 좁은 테이퍼진 구성이므로 도면에 도시한 바와 같이 결합요홈을 형성하면, 그 결합요홈의 형성이 용이하고, 별도의 부가적인 구성을 필요로 하지 않으므로 단순한 구성으로 이를 구성할 수 있고, 이를 통하여 본 발명의 반도체칩 캐리어를(볼 가이드의 교환 용이성을 이용하여) 다양한 볼 단자 배치를 가지는 반도체칩 패키지에 적용하도록 할 수 있으므로 좋다.As described above, the ball guide 40 may be configured to be integrally coupled to the base, or may be a detachable configuration. In the case of a detachable configuration, the ball guide 40 may be detachably configured in various ways. Various configurations, such as screwing, clamping and latching, can be applied thereto. Preferably, as shown in the drawing, the opening 6 is a coupling slit 52 that is open toward the center of the inner side on the inner side. Has a coupling groove 50 formed of an opening vertically downward from the top of which the bottom is blocked, and the ball guide 40 has a coupling protrusion 46 having a shape corresponding to a cross section of the coupling groove 50. In addition, the coupling protrusion 46 is inserted into the coupling groove 50 has a configuration that is coupled to the seating opening 4 is good in terms of ease of attachment and detachment and solidity of the coupling. In particular, since the opening of the base is generally tapered in the upper part and narrow in the bottom, when the coupling groove is formed as shown in the drawing, the formation of the coupling groove is easy and does not require a separate additional configuration. This can be configured, and through this, it is possible to apply the semiconductor chip carrier of the present invention to a semiconductor chip package having various ball terminal arrangements (using the ease of ball guide replacement).

도 1은 본 발명의 반도체칩 캐리어에 대한 일 실시예의 사시도를 나타낸 도면이다.1 is a perspective view of an embodiment of a semiconductor chip carrier of the present invention.

도 2는 도 1에 도시한 본 발명의 반도체칩 캐리어에 대한 일 실시예의 평면도를 나타낸 도면이다.FIG. 2 is a plan view showing an embodiment of the semiconductor chip carrier of the present invention shown in FIG.

도 3은 도 1에 도시한 본 발명의 반도체칩 캐리어에 대한 일 실시예에 반도체칩 패키지를 탑재한 저면도를 나타낸 도면이다. FIG. 3 is a bottom view illustrating a semiconductor chip package mounted on an embodiment of the semiconductor chip carrier of the present invention illustrated in FIG. 1.

도 4는 본 발명의 반도체칩 캐리어에 대한 다른 실시예의 사시도를 나타낸 도면이다.4 is a perspective view showing another embodiment of the semiconductor chip carrier of the present invention.

도 5는 도 4에 도시한 본 발명의 반도체칩 캐리어에 대한 다른 실시예의 평면도를 나타낸 도면이다.FIG. 5 is a plan view showing another embodiment of the semiconductor chip carrier of the present invention shown in FIG.

도 6은 도 4에 도시한 본 발명의 반도체칩 캐리어에 대한 다른 실시예에 반도체칩 패키지를 탑재한 저면도를 나타낸 도면이다.FIG. 6 is a bottom view showing a semiconductor chip package mounted on another embodiment of the semiconductor chip carrier of the present invention shown in FIG. 4.

도 7은 도 6에 도시한 본 발명의 반도체칩캐리어에 대한 다른 실시예의 부분 확대도를 나타낸 도면이다.FIG. 7 is a partially enlarged view of another embodiment of the semiconductor chip carrier of the present invention shown in FIG.

도 8은 본 발명의 반도체칩 캐리어에 대한 또 다른 실시예에 반도체칩 패키지가 탑재되는 경우를 나타낸 저면도의 부분 확대도를 나타낸 도면이다.8 is a partially enlarged view of a bottom view showing a case where a semiconductor chip package is mounted in another embodiment of a semiconductor chip carrier of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

2: 상향 개구부 4: 안착 개구부2: upward opening 4: seating opening

6: 개구부 10: 베이스6: opening 10: base

20: 래치 30: 반도체칩 패키지20: latch 30: semiconductor chip package

32: 볼 단자 40: 볼 가이드32: ball terminal 40: ball guide

42: 폐루프 44: 연결부42: closed loop 44: connection

46: 결합돌기 50: 결합요홈46: engaging projection 50: engaging groove

52: 결합용 슬릿52: slit for mating

Claims (5)

상부는 상향 개구부를 가지고, 하부로는 안착되는 반도체칩 패키지의 형상에 대응하는 안착 개구부를 가져 상기 상향 개구부와 안착 개구부가 연결되는 개구부를 내부에 가지는 베이스, 상기 개구부의 내주면에 위치하는 래치, 상기 베이스에 결합하고 상기 래치를 작동하는 조작부를 포함하는 반도체칩 캐리어에 있어서, A base having an upper opening, a lower opening having a mounting opening corresponding to a shape of a semiconductor chip package to be mounted therein, and a base having an opening connected to the upward opening and a mounting opening therein; a latch disposed on an inner circumferential surface of the opening; A semiconductor chip carrier comprising an operation unit coupled to a base and operating the latch, 상기 반도체칩 패키지는 볼 단자를 가지는 비지에이(BGA) 타입이고, The semiconductor chip package is a BGA type having a ball terminal, 상기 베이스 안착 개구부에 일체로 결합하거나 조립되어 결합하고, 상기 안착 개구부의 내주면으로부터 개구부 내측으로 연장하여 돌출하며, 상기 안착 개구부에 안착되는 반도체칩 패키지의 볼 단자 중 적어도 하나를 둘러싸는 적어도 하나의 폐루프를 형성하는 절연체로 이루어진 볼 가이드를 포함하는 것을 특징으로 하는 반도체칩 캐리어.At least one closure integrally coupled to, or assembled to, the base seating opening, extending from the inner circumferential surface of the seating opening toward the opening, and surrounding at least one of the ball terminals of the semiconductor chip package seated in the seating opening A semiconductor chip carrier comprising a ball guide made of an insulator forming a loop. 제1항에 있어서,The method of claim 1, 상기 안착 개구부는 사각형이고, 상기 볼 가이드는 상기 안착 개구부의 각 모서리에 형성되는 것을 특징으로 하는 반도체칩 캐리어.The seating opening may have a quadrangular shape, and the ball guide may be formed at each corner of the seating opening. 제1항에 있어서,The method of claim 1, 상기 볼 가이드는 상기 안착 개구부로부터 서로 분리되어 연장하여 돌출되는 폐루프를 적어도 2부분에서 가지며 서로 분리되고, The ball guides have a closed loop in at least two parts that are separated from each other and extend from the seating opening, and are separated from each other, 상기 분리된 폐루프들을 서로 연결하는 연결부를 더 포함하는 것을 특징으로 하는 반도체칩 캐리어.The semiconductor chip carrier further comprises a connecting portion connecting the separated closed loops to each other. 제3항에 있어서, The method of claim 3, 상기 분리된 폐루프들은 안착 개구부내에서 서로 대향하는 배치되고, The separated closed loops are arranged opposite each other in the seating opening, 상기 연결부는 상기 안착 개구부를 가로질러 상기 분리된 폐루프들을 서로 연결하며, 상기 반도체칩 패키지의 볼 단자가 존재하는 영역의 경계까지 확장되는 평판인 것을 특징으로 하는 반도체칩 캐리어.And the connection part is a flat plate which connects the separated closed loops to each other across the seating opening and extends to a boundary of an area where a ball terminal of the semiconductor chip package exists. 제2항 내지 제4항 중 어느 한 항에 있어서, The method according to any one of claims 2 to 4, 상기 개구부는 내측면에 상기 내측면의 중심쪽으로 개방된 결합용 슬릿을 가지고, 하단이 막힌 상부에서 하부로 수직한 개구부로 이루어진 결합요홈을 가지고,상기 볼 가이드는 상기 결합요홈의 단면에 대응하는 형상을 가지는 결합돌기를 더 가지고, 상기 결합돌기가 상기 결합요홈에 삽입되어 상기 안착 개구부에 결합되는 것을 특징으로 하는 반도체칩 캐리어.The opening has a coupling slit open on the inner side toward the center of the inner surface, and has a coupling groove formed by an opening vertically lowered from the upper end to the lower end, wherein the ball guide has a shape corresponding to a cross section of the coupling groove. The semiconductor chip carrier further comprises a coupling protrusion having a coupling protrusion inserted into the coupling recess and coupled to the seating opening.
KR1020070092718A 2007-09-12 2007-09-12 Carrier for semiconductor chip KR100898411B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070092718A KR100898411B1 (en) 2007-09-12 2007-09-12 Carrier for semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092718A KR100898411B1 (en) 2007-09-12 2007-09-12 Carrier for semiconductor chip

Publications (2)

Publication Number Publication Date
KR20090027475A true KR20090027475A (en) 2009-03-17
KR100898411B1 KR100898411B1 (en) 2009-05-21

Family

ID=40695078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092718A KR100898411B1 (en) 2007-09-12 2007-09-12 Carrier for semiconductor chip

Country Status (1)

Country Link
KR (1) KR100898411B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106862093A (en) * 2012-10-26 2017-06-20 泰克元有限公司 Testing, sorting machine plug-in unit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070062085A (en) * 2005-12-12 2007-06-15 삼성전자주식회사 Insert for semiconductor package
KR200427177Y1 (en) * 2006-07-06 2006-09-20 주식회사 오킨스전자 Semiconductor Chip Carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106862093A (en) * 2012-10-26 2017-06-20 泰克元有限公司 Testing, sorting machine plug-in unit

Also Published As

Publication number Publication date
KR100898411B1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
US9196984B2 (en) Substrate connection structure using substrate connector
KR101169153B1 (en) Semiconductor device socket
US20120120668A1 (en) Light emitting diode
KR101827403B1 (en) Socket module for testing semiconductor package
KR100898411B1 (en) Carrier for semiconductor chip
JP2023134813A (en) probe card device
KR910009421B1 (en) Film segment having integrated circuit chip bonded there and fixture therefor
KR101255110B1 (en) Vertical probe card and manufacturing method of the same
US9455208B2 (en) Semiconductor device
KR101886205B1 (en) One touch coupling type socket assembly for testing semiconductor package
KR101493025B1 (en) Docking plate for testing semiconductor package and semiconductor package test assembly having the same
CN210982532U (en) Chip test seat capable of quickly radiating
KR101064332B1 (en) Socket for bga type package
US20090061673A1 (en) IC Socket
KR100564564B1 (en) Test socket for connecting a contact pad in both side of Chip On Board type package
KR101447017B1 (en) Carrier module for testing semiconductor package
KR102393600B1 (en) Probe card
KR200466284Y1 (en) Relay Socket With Compatible For Different Kind Of Relay
JP2986767B2 (en) IC socket
KR200232983Y1 (en) Semiconductor package
KR101469218B1 (en) Insert for loading semiconductor device
JPH09232469A (en) Package for electronic component
TWI721442B (en) Test jig for a semiconductor device
KR200456393Y1 (en) Insert pocket sheet
TWM508811U (en) Electrical connector

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140513

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150602

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160512

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 11