KR101447017B1 - Carrier module for testing semiconductor package - Google Patents
Carrier module for testing semiconductor package Download PDFInfo
- Publication number
- KR101447017B1 KR101447017B1 KR1020130023354A KR20130023354A KR101447017B1 KR 101447017 B1 KR101447017 B1 KR 101447017B1 KR 1020130023354 A KR1020130023354 A KR 1020130023354A KR 20130023354 A KR20130023354 A KR 20130023354A KR 101447017 B1 KR101447017 B1 KR 101447017B1
- Authority
- KR
- South Korea
- Prior art keywords
- alignment
- pin
- socket
- hole
- guide
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은, 반도체 패키지와 접속되도록 형성되는 전극 핀과, 상기 전극핀과 나란하게 배치되는 안내 핀을 구비하는 소켓; 상기 소켓이 안착되는 안착부와, 상기 안착부의 밖에 위치하는 정렬 핀을 구비하는 소켓 베이스; 및 상기 반도체 패키지를 수용하도록 형성되는 포켓부와, 상기 안내 핀을 수용하도록 형성되는 안내 홀과, 상기 정렬 핀을 수용하도록 형성되는 정렬 홀을 구비하는 캐리어를 포함하는, 반도체 패키지 테스트용 캐리어 모듈을 제공한다.The present invention provides a semiconductor package comprising: a socket having an electrode pin formed to be connected to a semiconductor package; and a guide pin disposed in parallel with the electrode pin; A socket base on which the socket is seated, and an alignment pin located outside the seating portion; And a carrier having a pocket portion formed to receive the semiconductor package, a guide hole formed to receive the guide pin, and an alignment hole formed to receive the alignment pin. to provide.
Description
본 발명은 반도체 패키지를 테스트하기 위해 사용되는 캐리어 모듈에 관한 것이다.
The present invention relates to a carrier module used for testing semiconductor packages.
일반적으로, 제조 공정에 의해 완성된 반도체 패키지는 테스트(검사) 공정을 통해 동작 특성들이 제대로 구현되는지에 대해 체크된 후 양품으로 분류된 경우에 출하된다. In general, a semiconductor package completed by a manufacturing process is checked if the operating characteristics are properly implemented through a test (inspection) process, and then shipped when it is classified as a good product.
이러한 테스트를 위해, 트레이에는 반도체 패키지를 수용하는 복수의 캐리어가 설치되고, 각 캐리어는 반도체 패키지를 수용한 상태로 반도체 패키지를 테스트 소켓에 삽입할 수 있도록 구성된다. For this test, a tray is provided with a plurality of carriers that accommodate semiconductor packages, each of which is configured to be able to insert a semiconductor package into a test socket while accommodating the semiconductor package.
근래에는 반도체 패키지의 전극들 사이의 간격이 미세화됨에 의해, 정확한 테스트를 위해서는 각 전극과 소켓의 전극 핀을 정확하게 정렬시키는 것이 더욱 중요해지고 있다.
In recent years, since the interval between the electrodes of the semiconductor package has become smaller, it is becoming more important to accurately align the electrode pins of each electrode and the socket for accurate testing.
본 발명의 목적은, 반도체 패키지의 전극과 소켓의 전극 핀 간의 정렬을 보다 정확하게 할 수 있는, 반도체 패키지 테스트용 캐리어 모듈을 제공하는 것이다.An object of the present invention is to provide a carrier module for semiconductor package testing, which can more accurately align the electrodes of the semiconductor package and the electrode pins of the socket.
본 발명의 또 다른 목적은, 반도체 패키지의 전극과 소켓의 전극 핀 간의 정렬이 1차 및 2차의 정렬 수단을 통해 보다 정교하게 수행될 수 있게 하는, 반도체 패키지 테스트용 캐리어 모듈을 제공하는 것이다.
It is a further object of the present invention to provide a carrier module for semiconductor package testing that allows alignment between the electrodes of the semiconductor package and the electrode pins of the socket to be more precisely performed through the primary and secondary alignment means.
상기한 과제를 실현하기 위한 본 발명의 일 실시예와 관련된 반도체 패키지 테스트용 캐리어 모듈은, 반도체 패키지와 접속되도록 형성되는 전극 핀과, 상기 전극핀과 나란하게 배치되는 안내 핀을 구비하는 소켓; 상기 소켓이 안착되도록 개구되며 상기 소켓과 유격이 있는 사이즈의 안착부와, 상기 안착부의 밖에 위치하는 정렬 핀을 구비하는 소켓 베이스; 및 하나의 부재로 형성되는 포켓부를 구비하는 캐리어를 포함하고, 상기 포켓부는, 상기 반도체 패키지를 수용하도록 형성되는 수용홀과, 상기 안내 핀을 수용하도록 형성되는 안내 홀과, 상기 정렬 핀을 수용하도록 형성되는 정렬 홀을 구비하고, 상기 정렬 핀, 상기 정렬 홀, 상기 안내 핀, 및 상기 안내 홀은, 상기 정렬 핀이 상기 정렬 홀에 1차로 삽입이 개시된 후에, 상기 안내 핀이 상기 안내 홀에 2차로 삽입이 개시되는 사이즈를 가질 수 있다.According to an aspect of the present invention, there is provided a carrier module for testing a semiconductor package, including: a socket having an electrode pin formed to be connected to a semiconductor package; and a guide pin disposed in parallel with the electrode pin; A socket base having a size that is sized to have a clearance with the socket, the socket being opened to receive the socket, and an alignment pin located outside the seating portion; And a carrier having a pocket portion formed by one member, wherein the pocket portion includes: a receiving hole formed to receive the semiconductor package; a guide hole formed to receive the guide pin; Wherein the alignment pin, the alignment hole, the guide pin, and the guide hole are formed such that after the alignment pin is first inserted into the alignment hole, the guide pin is inserted into the guide hole And may have a size in which insertion by a car is started.
여기서, 상기 소켓은, 상기 전극 핀이 설치되는 중앙 영역과, 상기 중앙 영역을 감싸도록 형성되며 상기 안내 핀이 설치되는 주변 영역을 갖는 몸체를 더 포함할 수 있다. The socket may further include a body having a central region in which the electrode pin is installed, and a peripheral region surrounding the central region, the peripheral region being provided with the guide pin.
여기서, 상기 전극 핀은 사각 링을 이루도록 배열되고, 상기 안내 핀은 상기 사각 링의 네 코너에 각각 대응하여 네 개로 구비될 수 있다. Here, the electrode pins may be arranged to form a square ring, and the guide pins may be provided corresponding to four corners of the square ring and four.
여기서, 상기 소켓 베이스는, 상기 안착부가 개구 형성되는 메인 영역; 및 상기 메인 영역의 양측에 위치하며, 상기 정렬 핀이 배치되는 날개 영역을 포함할 수 있다.Here, the socket base may include: a main region in which the seating portion is opened; And a wing region located on both sides of the main region and in which the alignment pins are disposed.
여기서, 상기 포켓부는, 상기 반도체 패키지를 수용하는 수용홀이 형성된 메인 프레임; 및 상기 메인 프레임의 양측에서 연장 형성되며, 상기 정렬 홀이 형성되는 날개 프레임을 포함할 수 있다.Here, the pocket portion may include: a main frame having a receiving hole for receiving the semiconductor package; And a wing frame extending from both sides of the main frame, wherein the alignment holes are formed.
여기서, 상기 안내 홀은, 상기 수용홀의 외측에 위치하도록 상기 메인 프레임에 형성될 수 있다. Here, the guide hole may be formed in the main frame so as to be located outside the receiving hole.
여기서, 상기 캐리어는, 상기 수용홀 내에 수용된 상기 반도체 패키지를 지지하도록 상기 메인 프레임에 형성되는 지지부를 더 포함할 수 있다.Here, the carrier may further include a support portion formed on the main frame to support the semiconductor package accommodated in the accommodation hole.
여기서, 상기 지지부는, 상기 수용홀의 윤곽 방향을 따라 이격되어 배치되는 복수의 지지판을 포함할 수 있다.Here, the support portion may include a plurality of support plates spaced apart from each other along the contour direction of the receiving hole.
여기서, 상기 수용홀은 사각형으로 형성되고, 상기 복수의 지지판은 상기 사각형의 네 코너에 각각 위치하도록 네 개로 상기 메인 프레임과 일체 형성될 수 있다. Here, the receiving hole may be formed in a rectangular shape, and the plurality of support plates may be integrally formed with the main frame at four positions so as to be respectively located at four corners of the square.
여기서, 상기 지지판은, 상기 사각형의 인접한 두 개의 변에 대응하여 형성되며, 상기 전극 핀이 삽입되도록 관통 개구된 복수의 관통홀이 형성된 관통부; 및 상기 관통부에 의해 감싸지는 두 개의 경계 변과, 상기 두 개의 경계 변을 연결하는 자유 변에 의해 정의되는 삼각형의 폐쇄부를 포함할 수 있다.
Here, the supporting plate may include a through-hole formed corresponding to two adjacent sides of the quadrangle and having a plurality of through-holes opened to insert the electrode pin therein; And a closing portion of a triangle defined by two boundary sides which are wrapped by the penetration portion and free sides connecting the two boundary sides.
상기와 같이 구성되는 본 발명에 관련된 반도체 패키지 테스트용 캐리어 모듈에 의하면, 반도체 패키지의 전극과 소켓의 전극 핀 간의 정렬을 보다 정확하게 할 수 있다.According to the carrier module for semiconductor package testing according to the present invention configured as described above, the alignment between the electrode of the semiconductor package and the electrode pin of the socket can be more accurately performed.
또한, 본 발명에 관련된 반도체 패키지 테스트용 캐리어 모듈에 의하면, 반도체 패키지의 전극과 소켓의 전극 핀 간의 정렬이 1차 및 2차의 정렬 수단을 통해 보다 정교하게 수행될 수 있게 된다.
Further, according to the carrier module for testing a semiconductor package according to the present invention, the alignment between the electrode of the semiconductor package and the electrode pin of the socket can be performed more precisely through the primary and secondary alignment means.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트용 캐리어 모듈(100)의 일부 분해 사시도이다.
도 2는 도 1의 소켓(110)에 대한 확대 사시도이다.
도 3은 도 1의 캐리어(150)의 저면을 보인 확대 사시도이다.
도 4는 도 1의 캐리어(150)의 포켓부(151)에 형성된 지지판(154)을 보인 개념적인 평면도이다.
도 5는 도 1에서 캐리어(150)가 소켓 베이스(130)에 대해 정렬된 상태의 반도체 패키지 테스트용 캐리어 모듈(100)의 절단 사시도이다.
도 6은 도 5의 캐리어(150)가 소켓(110)에 대해 추가로 강하된 상태의 반도체 패키지 테스트용 캐리어 모듈(100)의 절단 사시도이다. 1 is a partially exploded perspective view of a
2 is an enlarged perspective view of the
3 is an enlarged perspective view showing a bottom surface of the
4 is a conceptual plan view showing a
5 is a cutaway perspective view of the
6 is a cutaway perspective view of the
이하, 본 발명의 바람직한 실시예에 따른 반도체 패키지 테스트용 캐리어 모듈에 대하여 첨부한 도면을 참조하여 상세히 설명한다. 본 명세서에서는 서로 다른 실시예라도 동일·유사한 구성에 대해서는 동일·유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.Hereinafter, a carrier module for testing a semiconductor package according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings. In the present specification, the same or similar reference numerals are given to different embodiments in the same or similar configurations.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트용 캐리어 모듈(100)의 일부 분해 사시도이다.1 is a partially exploded perspective view of a
본 도면을 참조하면, 반도체 패키지 테스트용 캐리어 모듈(100)은, 소켓(110)과, 소켓 베이스(130)와, 캐리어(150)를 포함할 수 있다. Referring to this figure, the semiconductor package
소켓(110)은 전극 핀(111)과, 안내 핀(113)을 포함할 수 있다. 전극 핀(111)은 도전성 재질로 형성된다. 그에 의해, 전극 핀(111)은 회로 기판(B)과 반도체 패키지(P) 간의 전기적 연결을 매개할 수 있다. 안내 핀(113)은 전극 핀(111)과 나란하게 배치된다. 안내 핀(113)은 안내 홀(157, 도 3)과 함께 소켓(110)에 대해 캐리어(150)가 정위치에 위치되도록 안내하기 위한 구성이다. The
소켓 베이스(130)는 회로 기판(B)에 설치되며, 소켓(110)과 캐리어(150)을 지지하도록 형성된다. 구체적으로, 소켓 베이스(130)는, 안착부(131)와, 정렬 핀(133)을 포함할 수 있다. 안착부(131)는 소켓(110)이 안착되는 부분이다. 정렬 핀(133)은 안착부(131)의 밖에서 위치하며, 정렬홀(158, 도 3)과 함께 캐리어(150)가 소켓 베이스(130)에 대해 정 위치에 정렬되게 한다. 소켓 베이스(130)는, 영역의 관점에서, 메인 영역(135)과 날개 영역(137)을 포함할 수 있다. 메인 영역(135)은 소켓 베이스(130)의 중앙 부분이고, 날개 영역(137)은 메인 영역(135)의 양측으로 연장 형성되는 주변 부분일 수 있다. 이때, 메인 영역(135)에는 안착부(131)가 관통 개구되어 형성되고, 날개 영역(137)에는 정렬 핀(133)이 돌출 형성될 수 있다. 날개 영역(137)이 한 쌍의 서브 영역들로 이루어짐에 대응하여, 정렬 핀(133)은 각 서브 영역에 놓이는 한 쌍으로 구비될 수 있다. The
캐리어(150)는 소켓(110)에 전기적으로 접속되어야 할 패키지(P)를 수용하는 구성이다. 캐리어(150)는, 구체적으로, 포켓부(151)와, 지지부를 포함할 수 있다. The
포켓부(151)는, 메인 프레임(152)과, 날개 프레임(153)을 포함할 수 있다. 메인 프레임(152)은 포켓부(151)의 중앙에 위치하고, 날개 프레임(153)은 메인 프레임(152)의 양측에 위치한다. 메인 프레임(152)에는 패키지(P)를 수용하는 수용홀(152a)이 관통 개구된다. 수용홀(152a)은 캐리어(150)의 형태에 대응하여 대략 사각형의 단면으로 개구된 것일 수 있다. The
상기 지지부는 메인 프레임(152)에 설치되어 패키지(P)를 지지하기 위한 구성이다. 상기 지지부는, 구체적으로 수용홀(152a)의 내주면에 배치되는 복수의 지지판(154)을 포함할 수 있다. 이러한 지지판(154)에 대해서는 도 4를 참조하여 구체적으로 설명한다. The support part is provided on the
이상의 소켓(110)과 캐리어(150)에 대해 도 2 내지 도 4를 참조하여 보다 구체적으로 설명한다.The
먼저, 도 2는 도 1의 소켓(110)에 대한 확대 사시도이다.2 is an enlarged perspective view of the
본 도면을 참조하면, 소켓(110)은, 중앙 영역(115)과 주변 영역(117)을 갖는 몸체를 더 포함할 수 있다. 상기 몸체는 소켓 베이스(130)의 안착부(131)에 대응하는 사이즈를 가진다. 본 실시예에서 상기 몸체는 대체로 직사각형의 플레이트와 같은 형태를 가진다.Referring to the drawings, the
중앙 영역(115)은 상기 몸체의 중앙에 위치하는 영역이다. 중앙 영역(115)은 상기 몸체의 다른 부분[주변 영역(117)] 보다 돌출 형성될 수 있다. 중앙 영역(115)은 대체로 사각형의 단면으로 돌출된다. 그에 의해, 중앙 영역(115)에는 네 개의 코너부(111a 내지 111d)를 구비하게 된다. 중앙 영역(115)에는 전극 핀(111)이 사각형의 링을 이루도록 복수 개로 배치될 수 있다. 전극 핀(111)의 개수 및 배열 형태는, 전극 핀(111)과 접속되는 대상체인 패키지(P)의 전극(E, 도 6)에 대응하여 결정될 것이다. The
주변 영역(117)은 중앙 영역(115)을 감싸도록 형성되는 영역이다. 그에 의해, 주변 영역(117)은 대체로 사각형의 도넛 형태를 갖게 될 것이다. 주변 영역(117)에는 안내 핀(113)이 설치된다. 안내 핀(113)은 전극 핀(111)과 나란하게 배열될 수 있다. 나아가, 안내 핀(113)은 중앙 영역(115)의 네 개의 코너부(111a 내지 111d)에 대응하도록 네 개로 구비될 수 있다. 안내 핀(113)의 자유단은 전극 핀(111)의 자유단보다 돌출되도록 형성될 수 있다. The
다음으로, 도 3은 도 1의 캐리어(150)의 저면을 보인 확대 사시도이다.Next, Fig. 3 is an enlarged perspective view showing a bottom surface of the
본 도면을 참조하면, 캐리어(150)는, 포켓부(151)와, 지지판(154)에 더하여, 안내 홀(157)과, 정렬 홀(158)을 더 포함할 수 있다. The
안내 홀(157)은 소켓(110)의 안내 핀(113)을 수용하여 소켓(110)에 대해 캐리어(150)가 정 위치에 위치하게 하기 위한 구성이다. 안내 홀(157)은 포켓부(151)의 메인 프레임(152)에 형성될 수 있다. 구체적으로, 안내 홀(157)은 메인 프레임(152)의 수용홀(152a)의 외측에 위치하도록 메인 프레임(152)에 형성된다. 안내 홀(157)은 네 개의 안내 핀(113)에 대응하여 네 개로 형성될 수 있다. 이때, 네 개의 안내 홀(157)은 수용홀(152a)의 사각형의 네 개의 코너에 각각 대응하도록 배치될 수 있다. The
정렬 홀(158)은 소켓 베이스(130)의 정렬 핀(133)을 수용하여 소켓 베이스(130)에 대해 캐리어(150)가 정 위치에 위치하게 하기 위한 구성이다. 정렬 홀(158)은 포켓부(151)의 날개 프레임(153)에 형성될 수 있다. 구체적으로, 정렬 홀(158)은 정렬 핀(133)에 대응하여 날개 프레임(153)의 두 개의 서브 영역에 각 하나씩 형성될수 있다. The alignment holes 158 are configured to receive the alignment pins 133 of the
다음으로, 도 4는 도 1의 캐리어(150)의 포켓부(151)에 형성된 지지판(154)을 보인 개념적인 평면도이다.Next, FIG. 4 is a conceptual plan view showing a
본 도면을 참조하면, 지지판(154)은 복수 개로서, 수용홀(152a)의 윤곽 방향을 따라 이격되어 배치될 수 있다. 본 실시예에서 지지판(154)은 네 개로 구비되며, 수용홀(152a)의 네 코너부에 하나씩 배치된다. 지지판(154)은 메인 프레임(152)과 일체로 사출 성형된 것일 수 있다. Referring to this figure, a plurality of
이러한 지지판(154)은, 관통부(155)와, 폐쇄부(156)를 포함할 수 있다. 관통부(155)는 관통홀(155a)이 형성된 영역인데 반하여, 폐쇄부(156)는 관통홀(155a)이 형성되지 않고 막힌 영역이다. 관통홀(155a)에는 패키지(P)의 전극(E, 도 6) 및 소켓(110)의 전극 핀(111)이 삽입될 수 있다. 관통부(155)의 관통홀(155a)은 수용홀(152a)의 인접한 두 개의 변에 대응하여 배열된다. 폐쇄부(156)는, 관통부(155)에 의해 감싸지는 두 개의 경계 변(156a)과, 두 개의 경계 변(156a)을 연결하는 자유 변(156b)을 포함할 수 있다. 그에 의해, 폐쇄부(156)는 대체로 삼각형의 형상을 가질 수 있다. The
이상의 반도체 패키지 테스트용 캐리어 모듈(100)에 대해 도 5 및 도 6을 참조하여, 그의 예시적인 사용 방식에 대해 설명한다.An exemplary method of using the carrier module for
먼저, 도 5는 도 1에서 캐리어(150)가 소켓 베이스(130)에 대해 정렬된 상태의 반도체 패키지 테스트용 캐리어 모듈(100)의 절단 사시도이다.First, FIG. 5 is a cutaway perspective view of the
본 도면을 참조하면, 캐리어(150)가 소켓 베이스(130)에 대해 1차로 정렬되어야 한다. 이를 위해, 캐리어(150)를 소켓 베이스(130)를 향해 하강시킬 때, 소켓 베이스(130)의 정렬 핀(133)이 캐리어(150)의 정렬 홀(158)에 삽입되는 정렬 위치를 찾으면 된다.Referring to this figure, the
소켓(110)의 양측에 각각 위치하는 두 개의 정렬 핀(133)이 대응하는 두 개의 정렬 홀(158)에 각각 삽입됨에 의해, 캐리어(150)가 소켓 베이스(130)에 대해 제대로 정렬된 상태로 하강하고 있음을 확인할 수 있게 된다. The two
이러한 1차 정렬 및 하강에 의해, 소켓(110)의 안내 핀(113)은 캐리어(150)의 안내 홀(157)의 입구에 대응한 상태가 된다. By this primary alignment and descent, the
다음으로, 도 6은 도 5의 캐리어(150)가 소켓(110)에 대해 추가로 강하된 상태의 반도체 패키지 테스트용 캐리어 모듈(100)의 절단 사시도이다. 6 is a cutaway perspective view of the
본 도면을 참조하면, 캐리어(150)가 소켓(110)을 향해 추가 하강함에 의해, 소켓(110)의 안내 핀(113)은 캐리어(150)의 안내 홀(157)의 입구를 지나, 안내 홀(157) 내로 본격적으로 삽입되게 된다. The
이러한 2차 정렬 및 하강에 의해, 소켓(110)의 전극 핀(111)과 캐리어(150)의 패키지(P)의 전극(E)이 서로 대응하게 된다. 이때, 패키지(P)의 전극(E)은 지지판(154)의 관통홀(155a)에 삽입되거나, 수용홀(152a) 중 지지판(154)이 없는 부분을 통해 전극 핀(111)에 대해 노출된 상태를 이룬다. By this secondary alignment and descent, the electrode pins 111 of the
캐리어(150)가 추가로 하강함에 의해, 패키지(P)의 전극(E)은 소켓(110)의 전극 핀(111)과 물리적으로 접촉한다. 그에 의해, 전극(E)은 전극 핀(111)과 전기적으로 연결된다. As the
이때, 정렬 핀(133)은 정렬 홀(158)에 삽입되어, 캐리어(150)가 소켓 베이스(130)에 대해 정 위치에 위치하게 한다[제1 정렬]. 또한, 안내 핀(113)은 안내 홀(157)에 삽입되어, 캐리어(150)가 소켓(110)에 대해 정 위치에 위치하게 한다[제2 정렬]. 여기서, 상기 제1 정렬 만에 의해서는 소켓(110)과 소켓 베이스(130) 간의 조립 공차에 따른 전극 핀(111)과 전극(E)의 불일치를 완전히 막을 수 없으므로, 상기 제2 정렬을 통해 그러한 조립 공차까지 극복하고 전극 핀(111)과 전극(E)의 보다 완전한 일치(정렬)를 도모할 수 있게 된다. At this time, the
상기와 같은 반도체 패키지 테스트용 캐리어 모듈은 위에서 설명된 실시예들의 구성과 작동 방식에 한정되는 것이 아니다. 상기 실시예들은 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 다양한 변형이 이루어질 수 있도록 구성될 수도 있다.
The carrier module for testing semiconductor packages as described above is not limited to the configuration and operation of the embodiments described above. The embodiments may be configured so that all or some of the embodiments may be selectively combined so that various modifications may be made.
100: 반도체 패키지 테스트용 캐리어 모듈
110: 소켓 111: 전극 핀
113: 안내 핀 130: 소켓 베이스
131: 안착부 133: 정렬 핀
150: 캐리어 151: 포켓부
154: 지지판 157: 안내 홀
158: 정렬 홀100: Carrier module for semiconductor package test
110: socket 111: electrode pin
113: guide pin 130: socket base
131: seat part 133: alignment pin
150: carrier 151: pocket portion
154: support plate 157: guide hole
158: Alignment hole
Claims (10)
상기 소켓이 안착되도록 개구되며 상기 소켓과 유격이 있는 사이즈의 안착부와, 상기 안착부의 밖에 위치하는 정렬 핀을 구비하는 소켓 베이스; 및
하나의 부재로 형성되는 포켓부를 구비하는 캐리어를 포함하고,
상기 포켓부는,
상기 반도체 패키지를 수용하도록 형성되는 수용홀과, 상기 안내 핀을 수용하도록 형성되는 안내 홀과, 상기 정렬 핀을 수용하도록 형성되는 정렬 홀을 구비하고,
상기 정렬 핀, 상기 정렬 홀, 상기 안내 핀, 및 상기 안내 홀은,
상기 정렬 핀이 상기 정렬 홀에 1차로 삽입이 개시된 후에, 상기 안내 핀이 상기 안내 홀에 2차로 삽입이 개시되는 사이즈를 갖는, 반도체 패키지 테스트용 캐리어 모듈.
An electrode pin formed to be connected to the semiconductor package, and a guide pin disposed in parallel with the electrode pin;
A socket base having a size that is sized to have a clearance with the socket, the socket being opened to receive the socket, and an alignment pin located outside the seating portion; And
And a carrier having a pocket portion formed in one member,
The pocket portion
A guide hole formed to receive the guide pin; and an alignment hole formed to receive the alignment pin,
Wherein the alignment pin, the alignment hole, the guide pin,
Wherein the guide pin has a size such that insertion of the guide pin into the guide hole is initiated secondarily after the alignment pin is firstly inserted into the alignment hole.
상기 소켓은,
상기 전극 핀이 설치되는 중앙 영역과, 상기 중앙 영역을 감싸도록 형성되며 상기 안내 핀이 설치되는 주변 영역을 갖는 몸체를 더 포함하는, 반도체 패키지 테스트용 캐리어 모듈.
The method according to claim 1,
The socket includes:
Further comprising a body having a central region in which the electrode pin is installed, and a peripheral region surrounding the central region, the peripheral region being provided with the guide pin.
상기 전극 핀은 사각 링을 이루도록 배열되고,
상기 안내 핀은 상기 사각 링의 네 코너에 각각 대응하여 네 개로 구비되는, 반도체 패키지 테스트용 캐리어 모듈.
3. The method of claim 2,
The electrode pins are arranged to form a rectangular ring,
Wherein the guide pins are provided at four corners corresponding to four corners of the rectangular ring, respectively.
상기 소켓 베이스는,
상기 안착부가 개구 형성되는 메인 영역; 및
상기 메인 영역의 양측에 위치하며, 상기 정렬 핀이 배치되는 날개 영역을 포함하는, 반도체 패키지 테스트용 캐리어 모듈.
3. The method of claim 2,
The socket base includes:
A main region in which the seating portion is open; And
And a wing region located on both sides of the main region and on which the alignment pins are disposed.
상기 포켓부는,
상기 반도체 패키지를 수용하는 수용홀이 형성된 메인 프레임; 및
상기 메인 프레임의 양측에서 연장 형성되며, 상기 정렬 홀이 형성되는 날개 프레임을 포함하는, 반도체 패키지 테스트용 캐리어 모듈.
3. The method of claim 2,
The pocket portion
A main frame having a receiving hole for receiving the semiconductor package; And
And a wing frame extending from both sides of the main frame to form the alignment holes.
상기 안내 홀은, 상기 수용홀의 외측에 위치하도록 상기 메인 프레임에 형성되는, 반도체 패키지 테스트용 캐리어 모듈.
6. The method of claim 5,
And the guide hole is formed in the main frame so as to be located outside the receiving hole.
상기 캐리어는, 상기 수용홀 내에 수용된 상기 반도체 패키지를 지지하도록 상기 메인 프레임에 형성되는 지지부를 더 포함하는, 반도체 패키지 테스트용 캐리어 모듈.
The method according to claim 6,
Wherein the carrier further comprises a support formed in the main frame to support the semiconductor package housed in the receiving hole.
상기 지지부는, 상기 수용홀의 윤곽 방향을 따라 이격되어 배치되는 복수의 지지판을 포함하는, 반도체 패키지 테스트용 캐리어 모듈.
8. The method of claim 7,
Wherein the support portion includes a plurality of support plates which are disposed apart from each other along the contour direction of the accommodating hole.
상기 수용홀은 사각형으로 형성되고,
상기 복수의 지지판은 상기 사각형의 네 코너에 각각 위치하도록 네 개로 상기 메인 프레임과 일체 형성된, 반도체 패키지 테스트용 캐리어 모듈.
9. The method of claim 8,
Wherein the receiving hole is formed in a rectangular shape,
Wherein the plurality of support plates are integrally formed with the main frame at four positions so as to be respectively located at four corners of the square.
상기 지지판은,
상기 사각형의 인접한 두 개의 변에 대응하여 형성되며, 상기 전극 핀이 삽입되도록 관통 개구된 복수의 관통홀이 형성된 관통부; 및
상기 관통부에 의해 감싸지는 두 개의 경계 변과, 상기 두 개의 경계 변을 연결하는 자유 변에 의해 정의되는 삼각형의 폐쇄부를 포함하는, 반도체 패키지 테스트용 캐리어 모듈.10. The method of claim 9,
The support plate
A through-hole formed corresponding to two adjacent sides of the quadrangle and having a plurality of through-holes opened so as to insert the electrode pins; And
And a closing portion of a triangle defined by two boundary sides that are wrapped by the penetration portion and free sides connecting the two boundary sides.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130023354A KR101447017B1 (en) | 2013-03-05 | 2013-03-05 | Carrier module for testing semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130023354A KR101447017B1 (en) | 2013-03-05 | 2013-03-05 | Carrier module for testing semiconductor package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140110191A KR20140110191A (en) | 2014-09-17 |
KR101447017B1 true KR101447017B1 (en) | 2014-10-08 |
Family
ID=51756292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130023354A KR101447017B1 (en) | 2013-03-05 | 2013-03-05 | Carrier module for testing semiconductor package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101447017B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160109506A (en) * | 2015-03-11 | 2016-09-21 | (주)테크윙 | Handler for testing semiconductor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040003937A (en) * | 2002-07-05 | 2004-01-13 | (주)티에스이 | Carrier module for a semiconductor device test apparatus |
KR20070062082A (en) * | 2005-12-12 | 2007-06-15 | 삼성전자주식회사 | Combine structure of semiconductor package and test socket |
KR100843273B1 (en) * | 2007-02-05 | 2008-07-03 | 삼성전자주식회사 | Test socket for testing semiconductor chip and test apparatus including the same, method for testing the semiconductor chip |
KR20100071204A (en) * | 2008-12-19 | 2010-06-29 | 삼성전자주식회사 | Insert module for test handler and method of manufacturing the same |
-
2013
- 2013-03-05 KR KR1020130023354A patent/KR101447017B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040003937A (en) * | 2002-07-05 | 2004-01-13 | (주)티에스이 | Carrier module for a semiconductor device test apparatus |
KR20070062082A (en) * | 2005-12-12 | 2007-06-15 | 삼성전자주식회사 | Combine structure of semiconductor package and test socket |
KR100843273B1 (en) * | 2007-02-05 | 2008-07-03 | 삼성전자주식회사 | Test socket for testing semiconductor chip and test apparatus including the same, method for testing the semiconductor chip |
KR20100071204A (en) * | 2008-12-19 | 2010-06-29 | 삼성전자주식회사 | Insert module for test handler and method of manufacturing the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160109506A (en) * | 2015-03-11 | 2016-09-21 | (주)테크윙 | Handler for testing semiconductor |
KR102228819B1 (en) * | 2015-03-11 | 2021-03-18 | (주)테크윙 | Handler for testing semiconductor |
Also Published As
Publication number | Publication date |
---|---|
KR20140110191A (en) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9201093B2 (en) | Inspection apparatus for semiconductor device | |
US7108535B1 (en) | Integrated circuit test socket | |
TWI571636B (en) | Probe module with interleaved serpentine test contacts for electronic device testing | |
JPWO2006114895A1 (en) | Electrical connection device | |
KR101827403B1 (en) | Socket module for testing semiconductor package | |
US9435853B2 (en) | Socket device for an IC test | |
US7126363B2 (en) | Die carrier | |
KR101957961B1 (en) | Socket board assembly | |
KR101509485B1 (en) | Floating insert for semiconductor package | |
KR101447017B1 (en) | Carrier module for testing semiconductor package | |
KR101794775B1 (en) | Insert carrier for testing semiconductor package | |
KR101976730B1 (en) | Test socket module for semiconductor package | |
KR101955194B1 (en) | Insert for test handler | |
US5813869A (en) | IC socket and guide member | |
KR102025766B1 (en) | Test socket | |
JP5564304B2 (en) | Socket for electrical parts | |
JP6556824B2 (en) | Adsorption test equipment | |
KR20190135153A (en) | Socket board assembly | |
WO2017073599A1 (en) | Electric component socket | |
JP6400342B2 (en) | Socket for electrical parts | |
JP6445340B2 (en) | Socket for electrical parts | |
KR101469202B1 (en) | Socket module for testing semiconductor package | |
CN110783215B (en) | System and method for testing semiconductor device and method for manufacturing semiconductor device | |
JP2005180999A (en) | Ic socket and test method for semiconductor device | |
KR102372899B1 (en) | Hi-Fix socket board and Hi-Fix board having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170921 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20191028 Year of fee payment: 6 |