KR102372899B1 - Hi-Fix socket board and Hi-Fix board having the same - Google Patents

Hi-Fix socket board and Hi-Fix board having the same Download PDF

Info

Publication number
KR102372899B1
KR102372899B1 KR1020160101247A KR20160101247A KR102372899B1 KR 102372899 B1 KR102372899 B1 KR 102372899B1 KR 1020160101247 A KR1020160101247 A KR 1020160101247A KR 20160101247 A KR20160101247 A KR 20160101247A KR 102372899 B1 KR102372899 B1 KR 102372899B1
Authority
KR
South Korea
Prior art keywords
socket
guide
fix
connection terminals
contact
Prior art date
Application number
KR1020160101247A
Other languages
Korean (ko)
Other versions
KR20180017436A (en
Inventor
류정호
Original Assignee
주식회사 아이에스시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이에스시 filed Critical 주식회사 아이에스시
Priority to KR1020160101247A priority Critical patent/KR102372899B1/en
Publication of KR20180017436A publication Critical patent/KR20180017436A/en
Application granted granted Critical
Publication of KR102372899B1 publication Critical patent/KR102372899B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Abstract

반도체 소자와 접속하기 위해 복수의 접속 단자를 구비하는 테스트 소켓에 전기적으로 연결되는 하이픽스 소켓 보드가 개시된다. 하이픽스 소켓 보드는, 테스트 소켓의 접속 단자들이 배치되는 콘택 영역과 회로 패턴을 구비하고 테스트 소켓이 실장되는 베이스 기판과, 베이스 기판 상에서 콘택 영역에 어레이 형태로 형성되며 회로 패턴과 연결되는 복수의 콘택 패드를 구비할 수 있다. 콘택 패드들은 각각 사각 형상을 가지며 사선 형태로 배치되고 접속 단자들에 접속될 수 있다. 이와 같이, 하이픽스 소켓 보드는 사선으로 배치된 콘택 패드들을 구비하므로, 접속 단자들 간의 간격을 넓힐 필요없이 콘택 패드들 간의 간격을 종래 대비 현저하게 넓게 확보할 수 있다.Disclosed is a high-fix socket board electrically connected to a test socket having a plurality of connection terminals for connection with a semiconductor device. The high-fix socket board includes a base board having a contact area where connection terminals of the test socket are disposed and a circuit pattern and on which the test socket is mounted, and a plurality of contacts formed in an array form in the contact area on the base board and connected to the circuit pattern. A pad may be provided. Each of the contact pads may have a rectangular shape, may be disposed in an oblique shape, and may be connected to connection terminals. As described above, since the high-fix socket board includes the contact pads arranged in an oblique line, the spacing between the contact pads can be secured significantly wider than in the related art without the need to increase the spacing between the connection terminals.

Description

하이픽스 소켓 보드 및 이를 구비하는 하이픽스 보드{Hi-Fix socket board and Hi-Fix board having the same}Hi-Fix socket board and Hi-Fix board having the same

본 발명의 실시예들은 하이픽스 소켓 보드 및 이를 구비하는 하이픽스 보드에 관한 것이다. 보다 상세하게는 반도체 소자들의 신뢰성 검사를 위해 테스터와 반도체 소자들을 전기적으로 연결하는 하이픽스 소켓 보드 및 이를 구비하는 하이픽스 보드에 관한 것이다.Embodiments of the present invention relate to a high-fix socket board and a high-fix board having the same. More particularly, it relates to a high-fix socket board for electrically connecting a tester and semiconductor devices for reliability testing of semiconductor devices, and a high-fix board having the same.

일반적으로, 테스트 핸들러는 반도체 소자의 전기적인 특성 검사와 번-인(burn-in) 테스트 등을 수행하기 위한 장치로서, 반도체 소자들이 적재된 테스트 트레이, 그리고 반도체 소자들을 검사하는 테스터와 반도체 소자들을 전기적으로 연결하는 하이픽스 보드를 구비할 수 있다.In general, a test handler is a device for performing electrical characteristic inspection and burn-in test of semiconductor elements, and operates a test tray loaded with semiconductor elements, and a tester and semiconductor elements for inspecting semiconductor elements. A high-fix board for electrically connecting may be provided.

하이픽스 보드는 반도체 소자들에 접속되는 복수의 테스트 소켓과, 테스트 소켓들에 전기적으로 연결되는 복수의 하이픽스 소켓 보드와, 하이픽스 소켓 보드들이 실장되는 베이스 보드를 포함할 수 있다.The high-fix board may include a plurality of test sockets connected to semiconductor devices, a plurality of high-fix socket boards electrically connected to the test sockets, and a base board on which the high-fix socket boards are mounted.

하이픽스 소켓 보드는 테스트 소켓의 접속 단자들에 접속되는 콘택 패드들과, 테스트 소켓의 위치를 가이드하기 위해 테스트 소켓의 복수의 가이드 핀이 삽입되는 복수의 가이드 홀을 구비할 수 있다. 여기서, 콘택 패드들은 접속 단자들과 일대일 대응하게 접촉된다.The high-fix socket board may include contact pads connected to connection terminals of the test socket and a plurality of guide holes into which a plurality of guide pins of the test socket are inserted to guide the position of the test socket. Here, the contact pads are in one-to-one contact with the connection terminals.

이러한 하이픽스 소켓 보드와 테스트 소켓의 위치 공차는 테스트 소켓의 가이드 핀과 하이픽스 소켓 보드의 가이드 홀 간의 위치 공차에 의해 결정된다. 그러나 현재 가이드 홀과 가이드 핀간의 위치 공차는 기준 값으로부터 약 +30㎛ 내지 약 -30㎛로 관리되는 반면, 콘택 패드들 간의 간격은 기준값으로부터 약 +10㎛ 내지 약 -10㎛로 관리되고 있다. 따라서, 콘택 패드들 간의 간격이 좁아질수록 가이드 홀들과 가이드 핀들에 의해 하이픽스 소켓 보드와 테스트 소켓을 정확한 위치에 정렬시키기 어렵고, 이로 인해 쇼트가 발생될 수 있다.The position tolerance between the high-fix socket board and the test socket is determined by the position tolerance between the guide pin of the test socket and the guide hole of the high-fix socket board. However, at present, the positional tolerance between the guide hole and the guide pin is managed to be about +30 μm to about -30 μm from the reference value, while the distance between the contact pads is managed to about +10 μm to about -10 μm from the reference value. Accordingly, as the distance between the contact pads becomes narrower, it is difficult to align the high-fix socket board and the test socket at the correct positions by the guide holes and guide pins, which may cause a short circuit.

(001) 한국등록특허 제10-0688152호 (2007.2.22.)(001) Korean Patent No. 10-0688152 (2007.2.22.)

본 발명의 실시예들은 테스트 소켓의 접속 단자들에 접속되는 콘택 패드들 간의 간격을 최대한 넓게 확보할 수 있는 하이픽스 소켓 보드 및 이를 구비하는 하이픽스 보드를 제공하는데 그 목적이 있다.It is an object of the present invention to provide a high-fix socket board capable of securing as wide an interval between contact pads connected to connection terminals of a test socket as possible, and a high-fix board having the same.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 소자와 접속하기 위해 복수의 접속 단자를 구비하는 테스트 소켓에 전기적으로 연결되는 하이픽스 소켓 보드는, 상기 테스트 소켓의 접속 단자들이 배치되는 콘택 영역과 회로 패턴을 구비하고 상기 테스트 소켓이 실장되는 베이스 기판, 및 상기 베이스 기판 상에서 상기 콘택 영역에 어레이 형태로 형성되며 상기 회로 패턴과 연결되고 각각 사각 형상을 가지며 사선 형태로 배치되고 상기 접속 단자들에 접속되는 복수의 콘택 패드를 포함할 수 있다.In order to achieve the above object, a high-fix socket board electrically connected to a test socket having a plurality of connection terminals for connection with a semiconductor device according to an aspect of the present invention includes a contact region in which connection terminals of the test socket are disposed. A base substrate having a circuit pattern, a base substrate on which the test socket is mounted, and an array form in the contact region on the base substrate, connected to the circuit pattern, each having a rectangular shape and diagonally disposed on the connection terminals It may include a plurality of contact pads to be connected.

본 발명의 실시예들에 따르면, 상기 하이픽스 소켓 보드는, 상기 베이스 기판 상에서 상기 콘택 영역에 형성되고 절연 물질로 이루어지며 상기 콘택 패드들과 상기 테스트 소켓의 접속 단자들 간의 접촉 불량으로 인한 쇼트를 방지하기 위해 상기 접속 단자들의 위치를 가이드 하는 복수의 가이드 범프를 더 포함할 수 있다. 더욱이, 상기 가이드 범프들 각각은 상기 콘택 패드들 중 대각선 방향으로 서로 인접한 두 개의 콘택 패드들 사이에 위치할 수 있다.According to embodiments of the present invention, the high-fix socket board is formed in the contact region on the base substrate and made of an insulating material to prevent a short circuit due to poor contact between the contact pads and the connection terminals of the test socket. It may further include a plurality of guide bumps for guiding the positions of the connection terminals to prevent it. Furthermore, each of the guide bumps may be positioned between two contact pads adjacent to each other in a diagonal direction among the contact pads.

본 발명의 실시예들에 따르면, 상기 가이드 범프들 각각은, 상기 베이스 기판 상에 형성된 제1 잉크층, 및 상기 제1 잉크층 상에 형성되며 상기 제1 잉크층과 서로 다른 종류의 잉크로 이루어진 제2 잉크층을 포함할 수 있다.According to embodiments of the present invention, each of the guide bumps includes a first ink layer formed on the base substrate, and a first ink layer formed on the first ink layer and made of a different type of ink from the first ink layer. A second ink layer may be included.

본 발명의 실시예들에 따르면, 상기 제2 잉크층은 피에스알(PSR) 잉크로 이루어질 수 있다.According to embodiments of the present invention, the second ink layer may be formed of PSR ink.

본 발명의 실시예들에 따르면, 상기 콘택 패드들 각각은 직사각 형상을 가질 수 있다.According to embodiments of the present invention, each of the contact pads may have a rectangular shape.

본 발명의 실시예들에 따르면, 상기 가이드 범프들은 사선 형태로 배치되며 각각 사각 형상을 가질 수 있다.According to embodiments of the present invention, the guide bumps are disposed in an oblique shape and may each have a rectangular shape.

본 발명의 실시예들에 따르면, 상기 콘택 패드들은 상기 접속 단자들과 일대일 대응하게 배치될 수 있다.According to embodiments of the present invention, the contact pads may be disposed to correspond to the connection terminals one-to-one.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 하이픽스 보드는, 반도체 소자들과 접속하기 위해 각각 접속 단자들을 구비하고 어레이 형태로 배치되는 복수의 테스트 소켓, 각각 상기 테스트 소켓이 실장되며 상기 반도체 소자들을 검사하기 위한 테스터 그리고 상기 테스트 소켓들과 전기적으로 연결되는 복수의 하이픽스 소켓 보드, 및 상기 하이픽스 소켓 보드들이 실장되는 베이스 보드를 포함할 수 있다. 구체적으로, 상기 하이픽스 소켓 보드들 각각은, 상기 테스트 소켓의 접속 단자들이 배치되는 콘택 영역과 회로 패턴을 구비하고 상기 테스트 소켓이 실장되는 베이스 기판, 및 상기 베이스 기판 상에서 상기 콘택 영역에 어레이 형태로 형성되며 상기 회로 패턴과 연결되고 각각 사각 형상을 가지며 사선 형태로 배치되고 상기 접속 단자들과 접속하는 복수의 콘택 패드를 포함할 수 있다.In order to achieve the above object, a high-fix board according to an aspect of the present invention includes a plurality of test sockets each having connection terminals for connection with semiconductor devices and arranged in an array form, the test sockets are mounted therein, and the semiconductor device is mounted thereon. and a tester for testing devices, a plurality of high-fix socket boards electrically connected to the test sockets, and a base board on which the high-fix socket boards are mounted. Specifically, each of the high-fix socket boards has a contact area and a circuit pattern in which connection terminals of the test socket are disposed, a base board on which the test socket is mounted, and an array on the contact area on the base board It may include a plurality of contact pads formed and connected to the circuit pattern, each having a rectangular shape, disposed in an oblique shape, and connected to the connection terminals.

본 발명의 실시예들에 따르면, 상기 베이스 기판은, 상기 콘택 영역의 외측에 위치하며 상기 테스트 소켓의 위치를 가이드하기 위한 복수의 가이드 홀을 구하고, 상기 테스트 소켓들 각각은 상기 가이드 홀들에 삽입되는 복수의 가이드 핀을 구비할 수 있다.According to embodiments of the present invention, the base substrate is located outside the contact area and obtains a plurality of guide holes for guiding the position of the test socket, and each of the test sockets is inserted into the guide holes. A plurality of guide pins may be provided.

상술한 바와 같은 본 발명의 실시예들에 따르면, 하이픽스 소켓 보드는 사선으로 배치된 콘택 패드들을 구비함으로써, 접속 단자들 간의 간격을 넓힐 필요없이 콘택 패드들 간의 간격을 종래 대비 현저하게 넓게 확보할 수 있다. 이에 따라, 테스트 소켓의 접속 단자들과 하이픽스 소켓 보드의 콘택 패드들 간의 접촉 안정성이 확보되므로, 테스트 소켓과 하이픽스 소켓 보드의 조립 공차로 인한 테스트 소켓의 접속 단자들과 하이픽스 소켓 보드의 콘택 패드들 간의 접촉 불량을 방지하고 접촉 불량으로 인한 쇼트를 방지할 수 있다.According to the embodiments of the present invention as described above, the high-fix socket board includes the contact pads arranged in an oblique line, so that the spacing between the contact pads is significantly wider than in the prior art without the need to widen the spacing between the connection terminals. can Accordingly, since contact stability between the connection terminals of the test socket and the contact pads of the high-fix socket board is secured, the contact between the connection terminals of the test socket and the high-fix socket board due to the assembly tolerance between the test socket and the high-fix socket board It is possible to prevent poor contact between the pads and to prevent short circuit due to poor contact.

또한, 하이픽스 소켓 보드는 격벽 역할을 하는 가이드 범프를 대각선 방향으로 인접한 두 개의 콘택 패드 사이에 배치시킴으로써, 접속 단자에 대응하는 콘택 패드의 주변에 위치하는 가이드 범프들에 의해 접속 단자의 위치가 가이드될 수 있다. 이에 따라, 접속 단자가 대응하는 콘택 패드 이외에 다른 콘택 패드에 접촉되지 않도록 정위치될 수 있으므로, 접속 단자들과 콘택 패드들 간의 콘택 안정성이 더욱 향상될 수 있다.In addition, the high-fix socket board arranges a guide bump serving as a barrier rib between two diagonally adjacent contact pads, so that the position of the connection terminal is guided by the guide bumps located around the contact pad corresponding to the connection terminal. can be Accordingly, since the connection terminal may be positioned so as not to contact any contact pad other than the corresponding contact pad, contact stability between the connection terminals and the contact pads may be further improved.

더욱이, 가이드 범프는 절연성 잉크로 이루어질 수 있으므로, 실크 스크린 방식으로 베이스 기판 상에 형성될 수 있다. 이렇게 실크 스크린 방식으로 가이드 범프들을 형성할 경우 그 공정 과정이 매우 단순하고 가이드 범프들의 위치 조절이 용이하며 가이드 범프들이 베이스 기판 상에서 정확한 위치에 형성될 수 있다.Furthermore, since the guide bumps may be made of insulating ink, they may be formed on the base substrate in a silk screen manner. When the guide bumps are formed by the silk screen method in this way, the process is very simple, the position of the guide bumps can be easily controlled, and the guide bumps can be formed at precise positions on the base substrate.

도 1은 본 발명의 일 실시예에 따른 하이픽스 보드를 설명하기 위한 개략적인 사시도이다.
도 2는 도 1에 도시된 하이픽스 소켓 보드를 설명하기 위한 개략적인 평면도이다.
도 3은 도 2의 절단선 I-I에 따른 단면도이다.1 is a schematic perspective view for explaining a high-fix board according to an embodiment of the present invention.
FIG. 2 is a schematic plan view for explaining the high-fix socket board shown in FIG. 1 .
FIG. 3 is a cross-sectional view taken along line II of FIG. 2 .

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention should not be construed as being limited to the embodiments described below and may be embodied in various other forms. The following examples are provided to sufficiently convey the scope of the present invention to those skilled in the art, rather than being provided so that the present invention can be completely completed.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In embodiments of the present invention, when an element is described as being disposed or connected to another element, the element may be directly disposed or connected to the other element, and other elements may be interposed therebetween. it might be Conversely, when one element is described as being directly disposed on or connected to another element, there cannot be another element between them. Although the terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and/or portions, the items are not limited by these terms. will not

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used in the embodiments of the present invention is only used for the purpose of describing specific embodiments, and is not intended to limit the present invention. Further, unless otherwise limited, all terms including technical and scientific terms have the same meaning as understood by one of ordinary skill in the art of the present invention. The above terms, such as those defined in ordinary dictionaries, shall be interpreted as having meanings consistent with their meanings in the context of the related art and description of the present invention, ideally or excessively outwardly intuitive, unless clearly defined. will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic diagrams of ideal embodiments of the present invention. Accordingly, changes from the shapes of the diagrams, eg, changes in manufacturing methods and/or tolerances, are those that can be fully expected. Accordingly, the embodiments of the present invention are not to be described as being limited to the specific shapes of the areas described as diagrams, but rather to include deviations in the shapes, and the elements described in the drawings are purely schematic and their shapes It is not intended to describe the precise shape of the elements, nor is it intended to limit the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 하이픽스 보드를 설명하기 위한 개략적인 사시도이다.1 is a schematic perspective view for explaining a high-fix board according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 하이픽스 보드(100)는 반도체 소자들의 신뢰성을 검사하기 위하여 상기 반도체 소자들을 검사하는 테스터와 테스트 트레이에 수납된 상기 반도체 소자들을 전기적으로 연결하는데 사용될 수 있다.Referring to FIG. 1 , a high-fix board 100 according to an embodiment of the present invention electrically connects a tester that inspects the semiconductor elements and the semiconductor elements accommodated in a test tray in order to test the reliability of the semiconductor elements. can be used

구체적으로, 상기 하이픽스 보드(100)는 베이스 보드(110)와 상기 베이스 보드(110) 상에 배치된 복수의 하이픽스 소켓 보드(200)와, 상기 반도체 소자들과 전기적으로 연결되며 상기 하이픽스 소켓 보드들(200)에 실장되는 복수의 테스트 소켓(120)을 포함할 수 있다.Specifically, the high-fix board 100 is electrically connected to a base board 110 , a plurality of high-fix socket boards 200 disposed on the base board 110 , and the semiconductor devices, and is connected to the high-fix circuit board. A plurality of test sockets 120 mounted on the socket boards 200 may be included.

상기 하이픽스 소켓 보드들(200)은 상기 베이스 보드(110) 상에 어레이 형태로 배치되며, 상기 테스터와 전기적으로 연결될 수 있다. 각각의 하이픽스 소켓 보드(200)에는 상기 테스트 소켓(120)이 실장되며, 상기 하이픽스 소켓 보드(200)는 실장된 테스트 소켓(120)과 전기적으로 연결될 수 있다. 여기서, 상기 테스트 소켓들(120)은 상기 하이픽스 소켓 보드들(200) 상에 어레이 형태로 배치될 수 있다.The high-fix socket boards 200 are disposed in an array form on the base board 110 and may be electrically connected to the tester. The test socket 120 is mounted on each high-fix socket board 200 , and the high-fix socket board 200 may be electrically connected to the mounted test socket 120 . Here, the test sockets 120 may be disposed on the high-fix socket boards 200 in an array form.

본 발명의 일 례로, 도 1에 도시된 것처럼 하나의 하이픽스 소켓 보드(200)에 하나의 테스트 소켓(120)이 실장되나 상기 하이픽스 소켓 보드(200)에 두 개 이상의 테스트 소켓(120)이 실장될 수도 있다.As an example of the present invention, as shown in FIG. 1 , one test socket 120 is mounted on one high-fix socket board 200 , but two or more test sockets 120 are mounted on the high-fix socket board 200 . may be mounted.

도 2는 도 1에 도시된 하이픽스 소켓 보드를 설명하기 위한 개략적인 평면도이고, 도 3은 도 2의 절단선 I-I에 따른 단면도로서 테스트 소켓과 하이픽스 소켓 보드를 함께 도시한 단면도이다.FIG. 2 is a schematic plan view for explaining the high-fix socket board shown in FIG. 1 , and FIG. 3 is a cross-sectional view along the cut line II-I of FIG. 2 showing the test socket and the high-fix socket board together.

도 2 및 도 3을 참조하면, 상기 하이픽스 소켓 보드(200)는 회로 패턴(미도시)을 구비하고 상기 테스트 소켓(120)이 실장되는 베이스 기판(210)과, 상기 베이스 기판(210) 상에 형성되며 상기 테스트 소켓(120)에 접속되는 복수의 콘택 패드(220)를 포함할 수 있다.2 and 3 , the high-fix socket board 200 includes a base board 210 having a circuit pattern (not shown) and on which the test socket 120 is mounted, and on the base board 210 . It may include a plurality of contact pads 220 formed in the test socket (120) connected to.

도 3에 도시된 바와 같이, 상기 테스트 소켓(120)은 소켓 기판(122)과, 상기 소켓 기판(122)을 관통하여 구비된 복수의 접속 단자(124)를 포함할 수 있다. 상기 접속 단자들(124)은 상기 반도체 소자에 접속되며 상기 하이픽스 소켓 보드(100)는 상기 테스트 소켓(120)을 통해 상기 반도체 소자와 전기적으로 연결될 수 있다.As shown in FIG. 3 , the test socket 120 may include a socket substrate 122 and a plurality of connection terminals 124 provided through the socket substrate 122 . The connection terminals 124 may be connected to the semiconductor device, and the high-fix socket board 100 may be electrically connected to the semiconductor device through the test socket 120 .

도 2에 도시된 바와 같이, 상기 하이픽스 소켓 보드(200)의 베이스 기판(210)은 상기 테스트 소켓(120)의 접속 단자들(124)이 배치되는 콘택 영역(CA)을 구비할 수 있다. 상기 콘택 패드들(220)은 상기 콘택 영역(CA)에 형성되며, 어레이 형태로 배치된다. 상기 콘택 패드들(220)은 상기 회로 패턴과 연결되며, 상기 접촉 단자들(124)에 접속된다. 여기서, 상기 콘택 패드들(220)은 상기 접촉 단자들(124)과 일대일 대응하여 접속될 수 있다.As shown in FIG. 2 , the base substrate 210 of the high-fix socket board 200 may include a contact area CA in which the connection terminals 124 of the test socket 120 are disposed. The contact pads 220 are formed in the contact area CA and are arranged in an array form. The contact pads 220 are connected to the circuit pattern and are connected to the contact terminals 124 . Here, the contact pads 220 may be connected to the contact terminals 124 in a one-to-one correspondence.

특히, 각각의 콘택 패드(220)는 도 2에 도시된 바와 같이 사각 형상을 가지며 사선 형태로 배치될 수 있다. 본 발명의 일례로, 상기 각각의 콘택 패드(220)는 직사각 형상을 가질 수 있으며, 장변들이 상기 콘택 패드들(220)의 열 방향으로 연장된 임의의 가상선에 대해 약 45도로 기울어지게 배치될 수 있다.In particular, each of the contact pads 220 may have a rectangular shape and may be disposed in an oblique shape as shown in FIG. 2 . As an example of the present invention, each of the contact pads 220 may have a rectangular shape, and the long sides of the contact pads 220 may be arranged to be inclined at about 45 degrees with respect to an arbitrary virtual line extending in the column direction. can

이와 같이, 상기 콘택 패드들(220)이 사선 형태로 배치되므로, 상기 하이픽스 소켓 보드(200)는 도 2에 도시된 바와 같이 상기 콘택 패드들(220) 간의 간격을 종래 대비 현저하게 넓게 확보할 수 있다. 이에 따라, 상기 하이픽스 소켓 보드(200)는 상기 테스트 소켓(120)의 접속 단자들(124)과 상기 하이픽스 소켓 보드(200)의 콘택 패드들(220) 간의 접촉 불량과 상기 접촉 불량으로 인한 쇼트를 방지할 수 있다.As described above, since the contact pads 220 are arranged in an oblique shape, the high-fix socket board 200 can secure a significantly wider distance between the contact pads 220 as shown in FIG. 2 , compared to the prior art. can Accordingly, the high-fix socket board 200 has a contact failure between the connection terminals 124 of the test socket 120 and the contact pads 220 of the high-fix socket board 200, and Short circuit can be prevented.

더욱이, 상기 하이픽스 소켓 보드(200)는 상기 접속 단자들(124)과 상기 콘택 패드들(220) 간의 접촉 불량을 방지하기 위해 상기 테스트 소켓(120)의 접속 단자들(124)의 위치를 가이드 하기 위한 복수의 가이드 범프(230)를 더 포함할 수 있다.Furthermore, the high-fix socket board 200 guides the positions of the connection terminals 124 of the test socket 120 in order to prevent defective contact between the connection terminals 124 and the contact pads 220 . A plurality of guide bumps 230 may be further included.

상기 가이드 범프들(230)은 상기 콘택 영역에 형성되며, 절연 물질로 이루어질 수 있다. 본 발명의 일례로, 상기 가이드 범프들(230)은 사선 형태로 배치될 수 있으며 각각 사각 형상을 가질 수 있다.The guide bumps 230 are formed in the contact region and may be made of an insulating material. As an example of the present invention, the guide bumps 230 may be disposed in an oblique shape, and may each have a rectangular shape.

도 2에 도시된 바와 같이, 상기 각각의 가이드 범프(230)는 상기 콘택 패드들(220) 중 대각선 방향으로 서로 인접한 두 개의 콘택 패드 사이에 위치한다. 상기 가이드 범프들(230)은 도 3에 도시된 바와 같이 상기 인접한 두 개의 콘택 패드 사이에서 격벽과 같은 역할을 할 수 있으며, 상기 접속 단자(124)가 상기 콘택 패드(220)에 접촉될 경우 상기 접속 단자(124)에 대응하는 콘택 패드의 주변에 위치하는 가이드 범프들에 의해 상기 접속 단자(124)의 위치가 가이드될 수 있다. 이에 따라, 상기 접속 단자(124)가 상기 콘택 패드들(220) 중에서 대응하는 콘택 패드 이외에 다른 콘택 패드에 접촉되지 않도록 상기 대응하는 콘택 패드 상에 정위치될 수 있으며, 그 결과, 상기 하이픽스 소켓 보드(200)는 상기 접속 단자들(124)과 상기 콘택 패드들(220) 간의 접촉 불량으로 인한 쇼트 발생을 방지하고 상기 접속 단자들(124)과 상기 콘택 패드들(220) 간의 콘택 안정성을 더욱 향상시킬 수 있다.As shown in FIG. 2 , each of the guide bumps 230 is positioned between two contact pads adjacent to each other in a diagonal direction among the contact pads 220 . As shown in FIG. 3 , the guide bumps 230 may serve as barrier ribs between the two adjacent contact pads, and when the connection terminal 124 comes into contact with the contact pad 220 , the The position of the connection terminal 124 may be guided by guide bumps positioned around the contact pad corresponding to the connection terminal 124 . Accordingly, the connection terminal 124 may be positioned on the corresponding contact pad so as not to contact any contact pad other than the corresponding contact pad among the contact pads 220 , and as a result, the high-fix socket The board 200 prevents a short circuit due to poor contact between the connection terminals 124 and the contact pads 220 and further improves contact stability between the connection terminals 124 and the contact pads 220 . can be improved

특히, 상기 각각의 가이드 범프(230)는 절연성 잉크로 이루어질 수 있으며, 이에 따라, 상기 가이드 범프들(230)이 실크 스크린 방식으로 상기 베이스 기판(210) 상에 형성될 수 있다. 이렇게 실크 스크린 방식으로 상기 가이드 범프들(230)을 형성할 경우 그 공정 과정이 매우 단순하고 상기 가이드 범프들(230)의 위치 조절이 용이하며 상기 가이드 범프들(230)이 상기 베이스 기판(210) 상에서 정확한 위치에 형성될 수 있다.In particular, each of the guide bumps 230 may be made of insulating ink, and accordingly, the guide bumps 230 may be formed on the base substrate 210 in a silk screen manner. When the guide bumps 230 are formed by the silk screen method in this way, the process is very simple, the position of the guide bumps 230 is easy to be adjusted, and the guide bumps 230 are connected to the base substrate 210 . It can be formed in a precise position on the

또한, 상기 각각의 가이드 범프(230)는 상기 접속 단자들(124)의 위치를 가이드할 수 있는 적정 두께를 확보하기 위해 서로 다른 종류의 잉크로 이루어진 제1 및 제2 잉크층들(232, 234)로 이루어질 수 있다. 상기 제1 잉크층(232)은 상기 제1 베이스 기판(210) 상면에 형성되며, 상기 제2 잉크층(234)은 상기 제1 잉크층(232) 상에 형성될 수 있다. 이렇게 상기 가이드 범프(230)는 서로 다른 종류의 잉크로 이루어진 복수의 잉크층(232, 234)을 구비함으로써, 도 3에 도시된 바와 같이 상기 콘택 패드(220)의 두께 보다 더 두껍게 형성될 수 있으며, 상기 접속 단자들(124)의 위치를 보다 정확하게 할 수 있다.In addition, each of the guide bumps 230 includes first and second ink layers 232 and 234 made of different types of ink to secure an appropriate thickness capable of guiding the positions of the connection terminals 124 . ) can be done. The first ink layer 232 may be formed on the upper surface of the first base substrate 210 , and the second ink layer 234 may be formed on the first ink layer 232 . In this way, the guide bump 230 may be formed to be thicker than the thickness of the contact pad 220 as shown in FIG. 3 by providing a plurality of ink layers 232 and 234 made of different types of ink. , it is possible to more accurately position the connection terminals 124 .

본 발명의 일 실시예에 있어서, 상기 제1 잉크층(232)은 각인용 잉크로 이루어질 수 있으며, 상기 제2 잉크층(234)은 피에스알(PSR) 잉크로 이루어질 수 있다.In one embodiment of the present invention, the first ink layer 232 may be made of engraving ink, and the second ink layer 234 may be made of PSR ink.

한편, 상기 베이스 기판(210)은 상기 테스트 소켓(120)의 위치를 가이드 하기 위한 복수의 가이드 홀(240)을 구비할 수 있다. 상기 가이드 홀들(240)은 도 2에 도시된 것처럼 상기 콘택 영역(CA)의 외측에 위치하며, 상기 테스트 소켓(120)은 상기 가이드 홀들(240)에 삽입되는 복수의 가이드 핀(126)을 구비할 수 있다.Meanwhile, the base substrate 210 may include a plurality of guide holes 240 for guiding the position of the test socket 120 . The guide holes 240 are positioned outside the contact area CA as shown in FIG. 2 , and the test socket 120 includes a plurality of guide pins 126 inserted into the guide holes 240 . can do.

본 발명의 일 실시예에 있어서, 상기 가이드 홀(240)과 상기 가이드 핀(126)은 각각 4개씩 구비되나, 상기 가이드 홀(240)과 상기 가이드 핀(126)의 개수는 이에 한정되지 않는다.In one embodiment of the present invention, the guide hole 240 and the guide pin 126 are each provided by four, but the number of the guide hole 240 and the guide pin 126 is not limited thereto.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention within the scope without departing from the spirit and scope of the present invention as set forth in the following claims. You will understand that there is

100 : 하이픽스 보드 110 : 베이스 보드
120 : 테스트 소켓 122 : 소켓 기판
124 : 접속 단자 126 : 가이드 핀
200 : 하이픽스 소켓 보드 210 : 베이스 기판
220 : 콘택 패드 230 : 가이드 범프
240 : 가이드 홀100: high-fix board 110: base board
120: test socket 122: socket board
124: connection terminal 126: guide pin
200: high fix socket board 210: base board
220: contact pad 230: guide bump
240: guide hole

Claims (11)

반도체 소자와 접속하기 위해 소켓 기판을 관통하여 하측으로 돌출된 복수의 접속 단자와, 가장자리면에서 하측으로 돌출된 복수의 가이드 핀을 구비하는 테스트 소켓에 전기적으로 연결되는 하이픽스 소켓 보드에 있어서,
상기 테스트 소켓의 접속 단자들이 배치되는 콘택 영역과 회로 패턴을 구비하고 상기 테스트 소켓이 실장되는 베이스 기판;
상기 베이스 기판 상에서 상기 콘택 영역에 어레이 형태로 형성되며 상기 회로 패턴과 연결되고 각각 사각 형상을 가지며 사선 형태로 배치되고 상기 접속 단자들에 접속되는 복수의 콘택 패드; 및
상기 베이스 기판 상에서 상기 콘택 영역에 형성되고 절연 물질로 이루어지며 상기 콘택 패드들과 상기 테스트 소켓의 접속 단자들 간의 접촉 불량으로 인한 쇼트를 방지하기 위해 하측으로 돌출된 접속 단자들의 위치를 가이드 하도록 콘택 패드보다 상측으로 돌출된 복수의 가이드 범프를 포함하고,
상기 베이스 기판의 콘택 영역의 외측에는 테스트 소켓의 위치를 가이드 하기 위하여 상기 테스트 소켓의 가이드 핀이 삽입되는 가이드 홀을 구비하고,
상기 가이드 범프들 각각은 상기 콘택 패드들 중 대각선 방향으로 서로 인접한 두 개의 콘택 패드들 사이에 위치하는 것을 특징으로 하는 하이픽스 소켓 보드.A high-fix socket board electrically connected to a test socket having a plurality of connection terminals protruding downward through the socket substrate for connection with a semiconductor element, and a plurality of guide pins protruding downward from an edge surface, the high-fix socket board comprising:
a base substrate having a contact area on which connection terminals of the test socket are disposed and a circuit pattern and on which the test socket is mounted;
a plurality of contact pads formed in an array form in the contact area on the base substrate, connected to the circuit pattern, each having a rectangular shape, diagonally disposed and connected to the connection terminals; and
A contact pad formed in the contact region on the base substrate and made of an insulating material to guide the positions of the connection terminals protruding downward to prevent a short circuit due to poor contact between the contact pads and the connection terminals of the test socket. It includes a plurality of guide bumps protruding upward more,
A guide hole into which a guide pin of the test socket is inserted to guide a position of the test socket is provided outside the contact area of the base substrate;
Each of the guide bumps is positioned between two contact pads adjacent to each other in a diagonal direction among the contact pads. 삭제delete 제1항에 있어서,
상기 가이드 범프들 각각은,
상기 베이스 기판 상에 형성된 제1 잉크층; 및
상기 제1 잉크층 상에 형성되며 상기 제1 잉크층과 서로 다른 종류의 잉크로 이루어진 제2 잉크층을 포함하는 것을 특징으로 하는 하이픽스 소켓 보드.According to claim 1,
Each of the guide bumps,
a first ink layer formed on the base substrate; and
and a second ink layer formed on the first ink layer and made of a different type of ink from the first ink layer. 제3항에 있어서,
상기 제2 잉크층은 피에스알(PSR) 잉크로 이루어진 것을 특징으로 하는 하이픽스 소켓 보드.4. The method of claim 3,
The second ink layer is a high-fix socket board, characterized in that made of PSR (PSR) ink. 제1항에 있어서,
상기 콘택 패드들 각각은 직사각 형상을 갖는 것을 특징으로 하는 하이픽스 소켓 보드.According to claim 1,
The high-fix socket board, characterized in that each of the contact pads has a rectangular shape. 제5항에 있어서,
상기 가이드 범프들은 사선 형태로 배치되며 각각 사각 형상을 갖는 것을 특징으로 하는 하이픽스 소켓 보드.6. The method of claim 5,
The high-fix socket board, characterized in that the guide bumps are arranged in a diagonal shape and each has a rectangular shape. 제1항에 있어서,
상기 콘택 패드들은 상기 접속 단자들과 일대일 대응하는 것을 특징으로 하는 하이픽스 소켓 보드.According to claim 1,
The high-fix socket board, characterized in that the contact pads correspond to the connection terminals one-to-one. 반도체 소자들과 접속하기 위해 소켓 기판을 관통하여 각각 하측으로 돌출된 접속 단자들과, 가장자리면에서 하측으로 돌출된 복수의 가이드 핀을 구비하고 어레이 형태로 배치되는 복수의 테스트 소켓;
각각 상기 테스트 소켓이 실장되며 상기 반도체 소자들을 검사하기 위한 테스터 그리고 상기 테스트 소켓들과 전기적으로 연결되는 복수의 하이픽스 소켓 보드; 및
상기 하이픽스 소켓 보드들이 실장되는 베이스 보드를 포함하고,
상기 하이픽스 소켓 보드들 각각은,
상기 테스트 소켓의 접속 단자들이 배치되는 콘택 영역과 회로 패턴을 구비하고 상기 테스트 소켓이 실장되는 베이스 기판; 및
상기 베이스 기판 상에서 상기 콘택 영역에 어레이 형태로 형성되며 상기 회로 패턴과 연결되고 각각 사각 형상을 가지며 사선 형태로 배치되고 상기 접속 단자들에 접속되는 복수의 콘택 패드를 포함하고,
상기 베이스 기판 상에서 상기 콘택 영역에 형성되고 절연 물질로 이루어지며 상기 콘택 패드들과 상기 테스트 소켓의 접속 단자들 간의 접촉 불량으로 인한 쇼트를 방지하기 위해 하측으로 돌출된 접속 단자들의 위치를 가이드 하도록 콘택 패드보다 상측으로 돌출된 복수의 가이드 범프를 포함하고,
상기 베이스 기판의 콘택 영역의 외측에는 테스트 소켓의 위치를 가이드 하기 위하여 상기 테스트 소켓의 가이드 핀이 삽입되는 가이드 홀을 구비하고,
상기 가이드 범프들 각각은 상기 콘택 패드들 중 대각선 방향으로 서로 인접한 두 개의 콘택 패드들 사이에 위치하는 것을 특징으로 하는 것을 특징으로 하는 하이픽스 보드.a plurality of test sockets each having connection terminals protruding downward through the socket substrate for connection with semiconductor devices, and a plurality of guide pins protruding downward from an edge surface, the test sockets being arranged in an array;
a plurality of high-fix socket boards each having the test socket mounted thereon and electrically connected to a tester for testing the semiconductor devices and the test sockets; and
and a base board on which the high-fix socket boards are mounted,
Each of the high-fix socket boards,
a base substrate having a contact area on which connection terminals of the test socket are disposed and a circuit pattern and on which the test socket is mounted; and
a plurality of contact pads formed in an array form in the contact region on the base substrate, connected to the circuit pattern, each having a rectangular shape, diagonally disposed, and connected to the connection terminals;
A contact pad formed in the contact region on the base substrate and made of an insulating material to guide the positions of the connection terminals protruding downward to prevent a short circuit due to poor contact between the contact pads and the connection terminals of the test socket. It includes a plurality of guide bumps protruding upward more,
A guide hole into which a guide pin of the test socket is inserted to guide a position of the test socket is provided outside the contact area of the base substrate;
and each of the guide bumps is positioned between two contact pads adjacent to each other in a diagonal direction among the contact pads. 삭제delete 제8항에 있어서,
상기 가이드 범프들 각각은,
상기 베이스 기판 상에 형성된 제1 잉크층; 및
상기 제1 잉크층 상에 형성되며 상기 제1 잉크층과 서로 다른 종류의 잉크로 이루어진 제2 잉크층을 포함하는 것을 특징으로 하는 하이픽스 보드.9. The method of claim 8,
Each of the guide bumps,
a first ink layer formed on the base substrate; and
and a second ink layer formed on the first ink layer and made of a different type of ink from the first ink layer. 삭제delete
KR1020160101247A 2016-08-09 2016-08-09 Hi-Fix socket board and Hi-Fix board having the same KR102372899B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160101247A KR102372899B1 (en) 2016-08-09 2016-08-09 Hi-Fix socket board and Hi-Fix board having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160101247A KR102372899B1 (en) 2016-08-09 2016-08-09 Hi-Fix socket board and Hi-Fix board having the same

Publications (2)

Publication Number Publication Date
KR20180017436A KR20180017436A (en) 2018-02-21
KR102372899B1 true KR102372899B1 (en) 2022-03-11

Family

ID=61524552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160101247A KR102372899B1 (en) 2016-08-09 2016-08-09 Hi-Fix socket board and Hi-Fix board having the same

Country Status (1)

Country Link
KR (1) KR102372899B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001033520A (en) * 1999-07-26 2001-02-09 Advantest Corp Ic contact part of ic handler device
JP2011258364A (en) * 2010-06-08 2011-12-22 Shinko Electric Ind Co Ltd Socket

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688152B1 (en) 2005-11-17 2007-03-02 (주)티에스이 Hi-fix with combine means of site module assembly
KR101199704B1 (en) * 2011-03-28 2012-11-08 세크론 주식회사 Contacting apparatus for testing a semiconductor device
KR102037924B1 (en) * 2013-05-08 2019-10-29 세메스 주식회사 Test tray for using test handler

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001033520A (en) * 1999-07-26 2001-02-09 Advantest Corp Ic contact part of ic handler device
JP2011258364A (en) * 2010-06-08 2011-12-22 Shinko Electric Ind Co Ltd Socket

Also Published As

Publication number Publication date
KR20180017436A (en) 2018-02-21

Similar Documents

Publication Publication Date Title
JP6395936B2 (en) Test socket
KR101350606B1 (en) Insert assembly
KR101957961B1 (en) Socket board assembly
KR101120405B1 (en) Probe block assembly
KR102600623B1 (en) Probe card assembly
KR101497608B1 (en) Semiconductor test socket and method for manufacturing a vertical pitch converter
KR102372899B1 (en) Hi-Fix socket board and Hi-Fix board having the same
KR102287237B1 (en) Insert assembly for receiving semiconductor device and test tray including the same
KR101763369B1 (en) Device for test socket having the independent PCB land
US11112452B2 (en) IC tray and test jig
KR20140020627A (en) Method of manufacturing for electric inspection jig
JP4594419B2 (en) Semiconductor device and semiconductor device connection confirmation method
KR101660431B1 (en) Apparatus for Testing Semiconductor Package
KR101363368B1 (en) Examination apparatus of printed circuit board
KR102065602B1 (en) Socket of test board
TWI763007B (en) Testing fixture and testing assembly
KR101320645B1 (en) Connecting module equipped within test socket for semiconductor package and the test socket comprising the same
US11262398B2 (en) Testing fixture and testing assembly
JP2013089464A (en) Ic socket
KR20130130527A (en) Probe card
KR102568131B1 (en) Socket
KR101438715B1 (en) Contact assembly having micro pitch, contact semi assembly, and preparation method thereof
KR20120060299A (en) Test socket
TWI671956B (en) A receptacle component for pin and a socket having the receptacle component
KR20090058862A (en) Semiconductor package test board

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right