KR20090014997A - 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자정보 기기 - Google Patents

고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자정보 기기 Download PDF

Info

Publication number
KR20090014997A
KR20090014997A KR1020080077152A KR20080077152A KR20090014997A KR 20090014997 A KR20090014997 A KR 20090014997A KR 1020080077152 A KR1020080077152 A KR 1020080077152A KR 20080077152 A KR20080077152 A KR 20080077152A KR 20090014997 A KR20090014997 A KR 20090014997A
Authority
KR
South Korea
Prior art keywords
transistor
semiconductor region
pixel
ion implantation
conductivity type
Prior art date
Application number
KR1020080077152A
Other languages
English (en)
Other versions
KR101017906B1 (ko
Inventor
타케후미 코니시
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20090014997A publication Critical patent/KR20090014997A/ko
Application granted granted Critical
Publication of KR101017906B1 publication Critical patent/KR101017906B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

각 화소가 입사광을 광전 변환에 의해 신호 전하로 변환하는 화소 수광부, 상기 신호 전하를 축적하여 상기 축적된 신호 전하에 따른 신호 전압을 발생시키는 전하 축적부, 및 상기 신호 전압을 증폭하여 출력하는 증폭 트랜지스터를 포함하는 고체 촬상 장치가 제공된다. 반도체 기판의 상기 증폭 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역은 상기 주변 회로를 구성하는 주변 회로 트랜지스터가 형성되어 있는 다른 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다른 불순물 농도 프로파일을 갖는다.
고체 촬상 장치, 정보 정자 기기, 화소 수광부, 전하 축적부, 증폭 트랜지스터

Description

고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 정보 기기{SOLID-STATE IMAGE CAPTURING APPARATUS, MANUFACTURING METHOD FOR THE SOLID-STATE IMAGE CAPTURING APPARATUS, AND ELECTRONIC INFORMATION DEVICE}
본 출원은 35 U.S.C. §119(a) 하에 2007년 8월 6일자로 출원된 일본 특허 출원 2007-204691호에 대한 우선권을 주장하며, 그 전체 내용은 여기에 참조 문헌으로 포함되어 있다.
본 발명은 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 정보 기기 에 관한 것이다. 보다 구체적으로는, 본 발명은 화소를 구성하는 증폭 트랜지스터의 형성 영역의 농도 프로파일을 화소 주변의 회로를 구성하는 트랜지스터의 형성 영역의 농도 프로파일과 독립적으로 설정할 수 있는 고체 촬상 장치, 상기 고체 촬상 장치의 제조 방법, 및 상기 고체 촬상 장치를 갖는 디지털 스틸 카메라, 디지털 비디오 카메라 및 카메라 장착 휴대 전화 장치 등의 전자 정보 기기에 관한 것이다.
최근, 증폭형 MOS 트랜지스터를 구비한 고체 촬상 장치(이하, MOS형 고체 촬상 장치로서 칭함)는 그 고감도 등의 점에서 주목되고 있다. MOS형 고체 촬상 장치 는 각 화소를 위한 포토다이오드 및 MOS 트랜지스터를 포함하고, 상기 MOS 트랜지스터는 포토다이오드에 의해 검출된 신호를 증폭한다.
종래의 MOS형 고체 촬상 장치는 도 11 ~ 도 15를 참조하여 설명될 것이다. 도 11(a)는 종래의 MOS형 고체 촬상 장치의 개략적인 구조를 나타내는 평면도이다. 도 11(a)에 나타낸 바와 같이, MOS형 고체 촬상 장치(200)는 반도체 기판(100) 상에 형성된 화소부(200a), 및 상기 반도체 기판의 화소부(200a) 주변에 형성된 주변 회로부(201 및 202)를 포함한다. 상기 화소부(200a)는 복수의 화소[도 11(b) 참조]를 포함하고, 주변 회로부(201 및 202)는 화소를 구동하기 위한 주변 회로를 포함한다.
도 11(b)는 종래의 MOS형 고체 촬상 장치의 회로 구조의 일례를 나타내는 회로도이다. 도 11(b)에 나타낸 바와 같이, 복수의 화소(1)가 MOS형 고체 촬상 장치(200)의 화소부(200a)에서 매트릭스 형상으로 배열된다.
각 화소(1)는 포토다이오드(3), 전송 트랜지스터(4), 증폭 트랜지스터(14), 리셋 트랜지스터(15), 및 수직 선택 트랜지스터(16)를 포함한다. 포토다이오드(3)는 입사광을 신호 전하로 변환하고, 신호 전하를 축적한다. 전송 트랜지스터(4)는 포토다이오드(3)에 축적된 신호 전하를 판독한다. 증폭 트랜지스터(14)는 전송 트랜지스터(4)에 의해 판독된 신호 전하를 증폭하여 신호 전압으로 변환하고, 그 다음에 신호 전압을 출력한다. 리셋 트랜지스터(15)는 포토다이오드(3)에 축적된 신호 전하를 리셋한다.
게다가, MOS형 고체 촬상 장치(200)의 주변 회로부(201 및 202)는 수직 구동 회로(12), 수평 구동 회로(13), 부하 트랜지스터 그룹(17), 및 행 신호 축적부(18)를 포함한다. 수직 구동 회로(12)는 복수의 리셋 트랜지스터 제어선(111)을 통하여 각 수평 라인의 리셋 트랜지스터(15)의 게이트에 접속된다. 리셋 트랜지스터 제어선(111)은 일정한 간격으로 수평 배치된다.
게다가, 수직 구동 회로(12)는 복수의 전송 트랜지스터 제어선(131)을 통하여 각 수평 라인의 전송 트랜지스터(4)의 게이트에 접속된다. 각 전송 트랜지스터 제어선(131)은 일정한 간격으로 수평 배치된다.
또한, 수직 구동 회로(12)는 복수의 수직 선택 트랜지스터 제어선(121)을 통하여 각 수평 라인의 수직 선택 트랜지스터(16)의 게이트에 접속된다. 수직 구동 회로(12)는 수직 선택 트랜지스터 제어선(121)을 통하여 신호를 판독하기 위해 행을 선택한다. 리셋 트랜지스터 제어선(111)과 유사하게 각 수직 선택 트랜지스터 제어선(121)은 일정한 간격으로 수평 배치된다.
수평 구동 회로(13)는 행 신호 축적부(18)에 접속된다. 행 신호 축적부(18)는 각 행으로부터 신호를 회수하기 위한 스위칭 트랜지스터를 구비하고 있다. 행 신호 축적부(18) 및 부하 트랜지스터 그룹(17)은 수직 신호선(161)을 통하여 서로 접속된다. 또한, 행 신호 축적부(18) 및 부하 트랜지스터 그룹(17)은 수직 신호선(161)을 통하여 수직 라인마다 수직 선택 트랜지스터(16)의 소스에 접속된다.
다음에, 도 11에 나타낸 고체 촬상 장치의 동작을 설명할 것이다.
우선, 소정의 수직 선택 트랜지스터 제어선(121)의 전위가 수직 구동 회로(12)에 의해 하이레벨이 되어 소정의 행을 선택하면 선택된 행의 수직 선택 트랜 지스터(16)가 온된다. 이 단계에서, 소스 팔로워 회로(source follower circuit)는 선택된 행의 증폭 트랜지스터(14) 및 부하 트랜지스터 그룹(17)에 의하여 구성된다.
다음에, 선택된 행의 수직 선택 트랜지스터(16)가 온 상태인 동안에 상기 선택된 행의 리셋 트랜지스터 제어선(111)의 전위가 하이레벨이 되면 선택된 행의 리셋 트랜지스터(15)가 온되고, 선택된 행에서의 증폭 트랜지스터(14)의 게이트에 접속된 플로팅 확산층(floating diffusion layer)의 전위가 리셋된다.
선택된 행의 리셋 트랜지스터(15)가 오프된 후, 수직 선택 트랜지스터(16)가 온 상태인 동안에 선택된 행의 전송 트랜지스터 제어선(131)의 전위가 하이레벨이 되면 전송 트랜지스터(4)가 온되고, 포토다이오드(3)에 축적된 신호 전하가 플로팅 확산층으로 전송된다.
이 단계에서, 플로팅 확산층에 접속된 증폭 트랜지스터(14)의 게이트 전압은 플로팅 확산층의 전위와 동등해지고, 수직 신호선(161)의 전압은 증폭 트랜지스터(14)의 게이트 전압과 실질적으로 동등하다. 그러므로, 포토다이오드(3)에 축적된 신호 전하에 의거하는 신호는 행 신호 축적부(18)로 전송된다.
그 후에, 수직 구동 회로(12)가 다음 행을 선택하는 동안에 수평 구동 회로(13)는 각 수직 신호선(161)의 전압 신호를 행 신호 축적부(18)로 순차적으로 출력한다. 행 신호 축적부(18)는 각 수직 신호선(161)으로부터의 전압 신호를 행마다에 출력 신호로서 출력한다.
다음에, 도 11에 나타낸 고체 촬상 장치의 구체적인 구조가 도 12 및 도 13 을 참조하여 설명될 것이다.
도 12는 도 11(b)에 나타낸 종래의 고체 촬상 장치를 구성하는 화소를 확대하여 나타내는 평면도이다. 도 13은 도 12에 나타낸 화소의 단면 구조를 나타내는 도면이고, 보다 구체적으로는, 도 13은 도 12에 나타낸 라인 A-B-C-D에 따른 단면의 도면을 나타낸다. 반도체 기판은 도 12에서 생략됨이 주목된다.
도 12에 나타낸 바와 같이, 포토다이오드(3)는 반도체 기판(100)(도 13 참조)에 형성된 n형 반도체 영역(151)을 구비하고 있다. 반도체 기판(100)에서 소자 분리부(92)는 인접한 반도체 영역(151) 사이에 형성된다. 또한, 복수의 n형 반도체 영역(5a~5c)은 소자 분리부(91)를 사이에 배치하여 포토 다이오드(3)의 반도체 영역(151)에 인접한 영역에 수평으로 형성된다. 반도체 영역(5a~5c)은 수직으로 배열된다. 또한, n형 반도체 영역(154)은 반도체 영역(151)에 수직으로 인접한 영역에 형성된다.
게다가, 게이트 전극(153a 및 153b)은 인접한 반도체 영역(5a)과 반도체 영역(5b), 및 인접한 반도체 영역(5b)과 반도체 영역(5c) 사이에 게이트 절연막(156)(도 13 참조)을 통하여 각각 형성된다. 또한, 게이트 전극(152)은 반도체 영역(151)과 반도체 영역(154) 사이에 게이트 절연막(도시되지 않음)을 통하여 수평으로 형성되어 연장된다. 또한, 게이트 전극(152)은 전송 트랜지스터 제어선(131)[도 11(b) 참조]으로서도 기능한다.
도 12 및 도 13의 예에서, 전송 트랜지스터(4)는 게이트 전극(152), 반도체 영역(154), 반도체 영역(151), 및 게이트 절연막(도시되지 않음)으로 구성된다. 전 송 트랜지스터(4)는 포토다이오드(3)의 반도체 영역(151)을 소스 영역으로서 이용한다. 게다가, 리셋 트랜지스터(15)는 게이트 전극(153a), 반도체 영역(5a 및 5b), 및 게이트 절연막(156)으로 구성된다. 증폭 트랜지스터(14)는 게이트 전극(153b), 반도체 영역(5b 및 5c), 및 게이트 절연막(156)으로 구성된다. 리셋 트랜지스터(15) 및 증폭 트랜지스터(14)는 반도체 영역(5b)을 공유한다.
도 12에서 첨부 번호 155는 배선을 지시한다. 배선(155)은 콘택트(156a)를 통하여 반도체 영역(154), 반도체 영역(5a), 및 게이트 전극(153b)에 접속된다.
도 12 및 도 13에 나타낸 바와 같이, 소자 분리부는 화소에 형성된다. 최근의 MOS형 고체 촬상 장치에서의 화소의 소형화에 따라 소자 분리부는, 많은 경우에, 반도체 기판에 홈(trench)을 형성하는 STI(Shallow Trench Isolation) 방법을 사용하여 형성된다.
그러나, STI 방법에 의해 형성된 소자 분리부(이하, "STI 소자 분리부")에 관하여 소자 분리부의 근방에 결정 결함이나 스트레스 결함을 발생시키는 문제가 있다. 보다 구체적으로는, MOS형 고체 촬상 장치에서 결정 결함이 발생하면 재생 화면 상에 백색 도트 결함, 소위 화이트 결함이 관찰된다. 도트의 수는 STI 형성 방법 및 고체 촬상 장치의 사이즈에 의거하지만, 그 수는 몇개에서 몇천개까지의 범위에 이른다. 또한, MOS형 고체 촬상 장치에서 스트레스 결함이 발생하면 STI 스트레스 결함층은 소자 분리부로부터 포토다이오드로 흐르는 리크 전류를 발생시키기 시작하므로 재생 화면 상에 작고 불균일한 일그러짐이 관찰된다.
이러한 결함 중 결정 하자로 인한 국소적인 도트 결함(백색 결함)은 최근 디 지털 기술의 진보와 함께 보정될 수 있으므로 도트 결함은 이전처럼 주요한 문제는 아니다. 그러나, STI 스트레스 결함층으로 인한 작고 불균일한 일그러짐을 디지털 처리에 의해 보정하는 것은 어렵다. 이것은 전체 화면 상에 발생하는 일그러짐을 보정하기 위해서 대용량의 메모리가 요구됨으로써 결함을 보정하기 위한 시스템의 비용이 증가하기 때문이다.
그러므로, STI 소자 분리부의 형성 영역으로 MOS 트랜지스터의 소스 드레인 영역과 반대 도전성을 갖는 불순물을 유입하여 STI 리크 스토퍼를 제공하는 것이 제안되어 있다(예를 들면, 참조 문헌 1 참조). 참조 문헌 1은 소자 분리부의 측면 및 저면을 둘러싸도록 STI 리크 스토퍼를 형성한 예를 개시한다. STI 리크 스토퍼가 제공된 경우 소자 분리부로부터 포토다이오드로 리크 전류가 흐르는 것을 방지될 수 있고, 그에 따라 표시 화면 상에 불균일한 일그러짐이 출현하는 것을 방지할 수 있다.
여기서, 참조 문헌 1에 개시된 STI 리크 스토퍼가 도 14를 참조하여 설명될 것이다.
도 14는 STI 리크 스토퍼가 형성된 종래의 MOS형 고체 촬상 장치의 제조 공정을 나타내는 부분 단면도이고, 도 14(a)~(d)는 일련의 중요 공정을 나타낸다. 도 14(a)~(d)에서 도면의 좌측 반은 화소부(A)를 나타내고, 도면의 우측 반은 주변 회로부(B)를 나타낸다.
일반적으로, MOS형 고체 촬상 장치에서 반도체 기판 상에 N채널 MOS 트랜지스터 및 P채널 MOS 트랜지스터 모두가 형성된다. 그러나, 도 14(a)~(d)에서는 N채 널 MOS 트랜지스터를 형성하는 영역(NMOS 영역)만이 나타내어진다.
먼저, 도 14(a)에 나타낸 바와 같이, 반도체 기판(100) 상의 STI 소자 분리부의 형성 영역에 STI 소자 영역을 형성하는 홈(701)이 선택적으로 형성된다. 다음에, 화소 영역(A) 상의 개구를 갖는 레지스트 막(702)이 형성되고, 레지스트 막(702)을 이온 주입 마스크로서 이용하여 불순물이 비스듬하게 주입된다. 그 결과, 홈(701)의 측면 및 저면을 따라 STI 리크 스토퍼(703)가 형성된다. 여기서, 반도체 기판(100)은 n형 실리콘 기판이다. 또한, p형 불순물이 STI 리크 스토퍼(703)로 주입되고, 그에 따라 p형 불순물은 n형 불순물에 의해 형성된 2개의 포토다이오드를 분리하는 기능도 한다.
그러나, 이러한 이온 주입 공정에 의하면, p형 불순물은 STI 소자 분리부의 형성 영역 이외의 영역, 즉 포토다이오드의 형성 영역(A1) 및 포토다이오드에 축적된 신호 전하를 판독하는 트랜지스터(판독 트랜지스터)의 형성 영역(A2)으로 주입된다. 그러므로, 형성 영역(A1) 및 형성 영역(A2)에 형성되는 웰[도 14(b) 참조]의 불순물 농도는 주변 회로부(B)에 형성되는 웰[도 14(b) 참조]의 불순물 농도보다 더 커진다.
다음에, 도 14(b)에 나타낸 바와 같이, 레지스트 막(702)이 제거된 후 상기 기판에 형성되는 홈(701)에 실리콘 산화막 등의 절연물이 매립되어 STI 소자 분리부(704)를 형성한다. 다음에, 화소부(A)의 트랜지스터 형성 영역(A2) 및 주변 회로부(B) 상의 개구를 갖는 레지스트 막(705)이 형성되고, 레지스트 막(705)을 이온 주입 마스크로서 이용하여 p형 불순물이 비스듬하게 주입된다. 그 결과, p형 웰(706)이 화소부(A)의 트랜지스터 형성 영역(A2) 및 주변 회로부(B)에 형성된다.
다음에, 레지스트 막(705)을 마스크로서 이용하여 p형 불순물이 더 이온 주입된다. 그 결과, 트랜지스터 형성 영역(A2) 및 주변 회로부(B)에 트랜지스터의 채널 영역(707)이 형성된다. 게다가, 채널 영역(707)에서의 불순물 농도를 조정함으로써 트랜지스터의 역치 전압(Vth)이 제어될 수 있다.
다음에, 도 14(c)에 나타낸 바와 같이, 레지스트 막(705)이 제거된 후 트랜지스터 형성 영역(A1) 상의 부분의 개구를 갖는 레지스트 막(709)(점선으로 나타냄)이 형성되고, 레지스트 막(709)을 마스크로서 이용하여 n형 불순물이 이온 주입된다. 그 결과, 포토다이오드를 구성하는 n형 반도체 영역(710)이 형성된다. 또한, 채널 영역(707)이 형성되기 전에 반도체 영역(710)이 형성될 수 있음이 주목된다.
다음에, 레지스트 막(709)이 제거된 후 트랜지스터 형성 영역(A2) 및 주변 회로부(B)에 실리콘 산화막으로 구성된 게이트 절연막(714)이 형성되고, 그 후에 절연막(704) 상에 폴리실리콘으로 구성된 게이트 전극(708)이 형성된다.
다음에, 도 14(d)에 나타낸 바와 같이, 절연막 상에 형성 및 에칭이 행하여지고, 게이트 절연막(714) 및 게이트 전극(708)의 측면에 사이드 웰 절연막(사이드 웰 스페이서)(711)이 형성된다. 다음에, 트랜지스터 형성 영역(A2) 및 주변 회로부(B) 상의 부분의 개구를 갖는 레지스트 패턴(712)이 형성되고, 레지스트 패턴(712)을 마스크로서 이용하여 n형 불순물이 주입되다. 그 결과, 트랜지스터의 소스 드레인 영역(713)이 형성된다. 그 후에, 층간 절연막, 각종 배선, 마이크로렌즈 등이 형성되어 MOS형 고체 촬상 장치를 완성한다.
또한, 참고 문헌 1에 개시된 고체 촬상 장치에서 수광부를 구성하는 포토다이오드의 표면에 n형 반도체 영역이 배치되는 반면에, 종래의 고체 촬상 장치는 수광부에 매립된 포토다이오드가 형성되도록 n형 반도체 영역의 표면 상에 형성된 p형 반도체층도 포함한다.
도 14에 나타낸 예에 의하면, STI 리크 스토퍼(703)가 형성되어 소자 분리부(704)로부터 포토다이오드[반도체 영역(710)]로 리크 전류가 흐르는 것을 방지할 수 있다. 그 결과, 표시 화면 상에 출현하는 불균일한 일그러짐이 제어될 수 있다.
그러나, 소자 분리부의 근방에 리크 스토퍼가 형성되면 화소부에 형성된 웰의 불순물 농도는 상승한다. 그 결과, 반도체 기판에 형성된 트랜지스터에서 백 바이어스 효과가 발생하는 경향이 있고, MOS형 고체 촬상 장치에서의 소스 팔로워 회로의 출력 특성은 저하한다. 이하, 이러한 문제점에 관한 설명이 기재될 것이다.
일반적으로, MOSFET에서의 가장 중요한 파라미터 중 하나는 역치 전압(VT)이다. 이상적인 역치 전압(VT)은 하기 식 (1)에 의해 주어질 수 있다. 하기 식 (1)에서 εS는 실리콘의 유전율을 나타내고, q는 1개의 전자당 전하량을 나타내며, NA는 반도체 기판의 불순물 농도를 나타내고, ψB는 페르미 준위를 나타내며, COX는 게이트 산화막 용량값을 나타낸다.
Figure 112008056576337-PAT00001
게다가, MOSFET에서 역치 전압(VT)은 기판 바이어스 전압(VBS)에 의해 영향을 받는다. 즉, 반도체 기판 및 소스 사이에 역방향으로의 전압이 인가되면 공핍층의 폭은 확대되고, 반전을 야기하기 위해 필요한 역치 전압(VT)은 증가된다. 이것을 소위 백 바이어스 효과라고 한다. 역치 전압(VT)은 기판 바이어스 전압(VBS)을 사용하여 하기 식 (2)에 의해 표현될 수 있다. VTO는 VBS가 0(제로)일 때의 역치 전압임이 주목된다.
Figure 112008056576337-PAT00002
여기서, 하기 식 (3)에 나타낸 바와 같이, γ를 설정하면 상기 식(2)은 하기 식 (4)에 의해 표현될 수 있다. 식 (4)에서 우측의 전압은 이상 출력으로부터의 오차를 표현한다.
Figure 112008056576337-PAT00003
Figure 112008056576337-PAT00004
또한, 도 15는 기본적인 소스 팔로워 회로의 회로 구조를 나타내는 회로도이다. 소스 팔로워 회로는 저전원 전압으로 사용될 수 있고, 빠른 응답 특성을 갖는다. 소스 팔로워 회로는 레벨 시프트 회로로서 일반적으로 알려져 있다. 도 15에서 트랜지스터(MA)는 접지되지 않으므로 트랜지스터(MA)의 역치 전압(VT)은 백 바이어스 효과에 의해 영향을 받기 쉽다. 도 15에 나타낸 전위(Vin, VG, VOUT)는 상기 식 (4)을 사용하여 하기 식 (5)에 의해 표현될 수 있다.
Figure 112008056576337-PAT00005
또한, 도 15에 나타낸 소스 팔로워 회로에서 전압 이득(AV)(=Vout/Vin)은 상기 식 (5)에 의거하여 식 (6)에 의해 표현될 수 있다.
Figure 112008056576337-PAT00006
상기 식 (6)으로부터, γ에 대한 값이 작으면 AV≒1이다. 게다가, 상기 식 (6)으로부터, γ의 대한 값이 클수록 소스 팔로워 회로의 선형성은 더 저하되고, 전압 이득은 작아진다. 이러한 사실에 의거하여, γ에 대한 값을 감소시킴으로써 소스 팔로워 회로의 선형성은 향상될 수 있다. 게다가, γ에 대한 값을 감소시킴으로써 전압 이득이 증가될 수 있으므로 MOS형 고체 촬상 장치에서 MOS형 고체 촬상 장치의 다이나믹 레인지가 확대될 수 있다.
상기 식 (3)으로부터, γ에 대한 값을 감소시키기 위해서 반도체 기판의 불순물 농도(NA)를 감소시킬 수 있음을 이해한다. 그러므로, 화소 영역에 형성된 웰의 농도를 묽게 함으로써 소스 팔로워 회로의 출력 특성이 향상될 수 있다.
그러나, 상술한 바와 같이 소자 분리부의 근방에 리크 스토퍼가 형성되면 화소 영역에 형성된 웰의 불순물 농도는 증가한다. 그러므로, 소스 팔로워 회로의 선형성을 향상시키거나 다이나믹 레인지를 확대시키는 것은 어려울 것이다.
이러한 문제를 해결하기 위해서 소스 팔로워 회로를 구성하는 출력 트랜지스터의 게이트의 바로 아래에 웰의 도전성과 반대 도전성을 갖는 불순물을 카운터 도핑하는 방법이 제안되어 있다(예를 들면, 참조 문헌 2 참조). 참조 문헌 2에 개시된 방법에 의하면, 반도체 기판의 불순물 농도(NA)는 감소될 수 있으므로 소스 팔로워 회로의 선형성이 향상되고 다이나믹 레인지가 확대될 수 있다. 게다가, 웰의 표면층에서 불순물 농도가 감소될 수 있으므로 역치 전압(VT)의 변동이 제어될 수 있다. 그 결과, 트랜지스터에서의 백 바이어스 효과도 제어될 수 있다.
참조 문헌 1: 일본 특허 공개 2004-253729호 공보
참조 문헌 2: 일본 특허 공개 2004-241638호 공보
그러나, 참조 문헌 2에 개시된 카운터 도핑에서 다른 도전성을 갖는 불순물 이온의 주입이 여러번 행해지고 불순물 농도의 편차는 증가되어 증가된 전체 편차는 너무 커진다. 또한, 동일한 양의 n형 불순물 및 p형 불순물을 제공하여 서로 완전히 중화시키는 것은 어려우므로 중화 정도에 따라 역치 전압(VT)이 변화되는 또 다른 문제가 생긴다. 그 결과, 참조 문헌 2에 개시된 방법에 의해 백 바이어스 효과에 대한 충분한 제어가 행해질 수 없다.
또한, 화소 영역부에서 미세 패턴으로 웰 주입을 행함으로써 동일한 구조에도 불구하고 화소 역치 전압(VT)이 증가되는 현상이 발생하고, 그것은 중대한 문제가 된다.
본 발명은 상술된 종래의 문제를 해결하기 위해 의도되었다. 본 발명의 목적은 화소를 구성하는 트랜지스터가 배치되는 웰의 농도가 주변 회로 트랜지스터 형성 공정의 영향을 받지 않고 설정될 수 있고, 소자 분리부로부터 포토다이오드로 리크 전류가 흐르는 것을 리크 스토퍼가 방지하여 불균일한 표시 일그러짐을 제어하면서 소스 플로워 회로의 출력 특성을 향상시키는 고체 촬상 장치를 제공하는 것이다. 또한, 볼 발명의 목적은 상기 고체 촬상 장치의 제조 방법, 및 상기 고체 촬상 장치를 사용한 전자 정보 기기를 제공하는 것이다.
본 발명에 의한 고체 촬상 장치는 제 1 도전형 반도체 기판, 상기 반도체 기판 상에 복수의 화소를 형성함으로써 얻어진 화소부, 및 상기 반도체 기판의 상기 화소부 주변에 위치된 영역에서 상기 화소를 구동하는 주변 회로를 형성함으로써 얻어진 주변 회로부를 포함하고, 상기 각 화소는 입사광을 광전 변환에 의해 신호 전하로 변환하는 화소 수광부, 상기 신호 전하를 축적하여 상기 축적된 신호 전하에 따른 신호 전압을 발생시키는 전하 축적부, 및 상기 신호 전압을 증폭하여 출력하는 증폭 트랜지스터를 포함하고, 상기 반도체 기판은 상기 증폭 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역을 포함하고, 상기 제 2 도전형 반도체 영역은 상기 주변 회로를 구성하는 주변 회로 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역의 불순물 농도와 다른 불순물 농도 프로파일을 갖는다.
바람직하게는, 본 발명에 의한 고체 촬상 장치에서 상기 반도체 기판의 상기 증폭 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역은 상기 주변 회로를 구성하는 주변 회로 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역의 불순물 농도보다 낮은 불순물 농도를 갖는다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치에서 상기 각 화소는 상기 전하 축적부에 축적된 신호 전하를 리셋하는 리셋 트랜지스터를 갖고, 상기 반도체 기판의 상기 리셋 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역은 상기 주변 회로를 구성하는 주변 회로 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역과 동일한 이온 주입 처리에 의해 형성된다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치에서 상기 반도체 기판은 상기 반도체 기판의 표면 상에 형성된 홈 내에 절연 재료를 매립함으로써 형성되는 소자 분리부와, 상기 소자 분리부의 측면 및 저면을 덮도록 상기 반도체 기판에 형 성되어 상기 소자 분리부로부터 그 주변 반도체 영역으로 리크 전류가 흐르는 것을 방지하는 제 2 도전형 리크 스토퍼를 포함하고, 상기 증폭 트랜지스터가 배치되어 있는 제 2 도전형 반도체 영역은 상기 제 2 도전형 리크 스토퍼와 동일한 이온 주입 처리에 의해 형성된다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치에서 상기 각 화소는 상기 화소 수광부와 상기 전하 축적부 사이에 형성되어 상기 화소 수광부에서 발생된 신호 전하를 상기 전하 축적부로 전송하는 전송 트랜지스터를 갖고, 상기 반도체 기판의 상기 전송 트랜지스터의 채널 영역을 구성하는 제 2 도전형 반도체 영역은 상기 리셋 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다른 불순물 농도 프로파일을 갖는다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치에서 상기 각 화소는 상기 전하 축적부에 축적된 신호 전하를 리셋하는 리셋 트랜지스터를 갖고, 상기 반도체 기판의 상기 리셋 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역은 상기 주변 회로를 구성하는 주변 회로 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다르고, 상기 증폭 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다른 불순물 농도 프로파일을 갖는다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치에서 상기 반도체 기판은 상기 반도체 기판의 표면 상에 형성된 홈 내에 절연 재료를 매립함으로써 형성되는 소자 분리부와, 상기 소자 분리부의 측면 및 저면을 덮도록 상기 반도체 기판에 형 성되어 상기 소자 분리부로부터 주변 반도체 영역으로 리크 전류가 흐르는 것을 방지하는 제 2 도전형 리크 스토퍼를 포함하고, 상기 증폭 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역은 상기 제 2 도전형 리크 스토퍼와 동일한 이온 주입 처리에 의해 형성된다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치에서 상기 각 화소는 상기 화소 수광부와 상기 전하 축적부 사이에 형성되어 상기 화소 수광부에서 발생된 신호 전하를 상기 전하 축적부로 전송하는 전송 트랜지스터를 갖고, 상기 전송 트랜지스터의 채널 영역은 상기 리셋 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역 내에 형성된다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치에서 상기 화소부에 있어서의 트랜지스터는 아날로그 신호 처리 회로를 구성하고, 상기 주변 회로부에 있어서의 주변 회로 트랜지스터는 디지털 신호 처리 회로를 구성한다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치에서 상기 제 1 도전형 반도체 기판은 인을 도핑한 n형 실리콘 기판이고, 상기 제 2 도전형 반도체 영역은 붕소를 주입한 p형 반도체 영역이다.
복수의 화소를 포함하는 화소부, 및 상기 화소를 구동하는 주변 회로를 포함하는 주변 회로부를 포함하고, 상기 각 화소는 입사광을 광전 변환에 의해 신호 전하로 변환하는 화소 수광부, 상기 신호 전하를 축적하여 상기 축적된 신호 전하에 따른 신호 전압을 발생시키는 전하 축적부, 및 상기 신호 전압을 증폭하여 출력하는 증폭 트랜지스터를 포함하는 고체 촬상 장치의 제조 방법으로서, 제 1 도전형 반도체 기판의 표면 영역에 제 2 도전형 불순물을 선택적으로 이온 주입해서 상기 증폭 트랜지스터가 형성될 제 1의 제 2 도전형 반도체 영역을 형성하는 제 1 이온 주입 공정; 및 상기 제 1 도전형 반도체 기판의 표면 영역에 제 2 도전형 불순물을 상기 제 1 이온 주입 공정과 다른 이온 주입 조건으로 선택적으로 이온 주입하여 상기 주변 회로를 구성하는 주변 회로 트랜지스터가 형성될 제 2의 제 2 도전형 반도체 영역을 형성하는 제 2 이온 주입 공정을 포함하는 본 발명에 의한 고체 촬상 장치의 제조 방법이 제공됨으로써 상술된 목적이 달성된다.
바람직하게는, 본 발명에 의한 고체 촬상 장치의 제조 방법에서 상기 제 1 이온 주입 공정에서 제 1 이온 주입 마스크가 사용되고, 상기 제 2 이온 주입 공정에서 상기 제 1 이온 주입 마스크의 마스크 개구 패턴과 다른 마스크 개구 패턴을 갖는 제 2 이온 주입 마스크가 사용된다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치의 제조 방법에서 상기 증폭 트랜지스터가 형성될 제 1의 제 2 도전형 반도체 영역은 상기 주변 회로 트랜지스터가 형성될 제 2의 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다른 불순물 농도 프로파일을 갖는다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치의 제조 방법에서 상기 증폭 트랜지스터가 형성될 제 1의 제 2 도전형 반도체 영역은 주변 회로 트랜지스터가 형성될 제 2의 제 2 도전형 반도체 영역의 불순물 농도 프로파일보다 낮은 불순물 농도 프로파일을 갖는다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치의 제조 방법에서 상기 각 화소는 상기 전하 축적부에 축적된 신호 전하를 리셋하는 리셋 트랜지스터를 갖고, 상기 제 2 이온 주입 공정은 상기 리셋 트랜지스터가 형성될 제 3의 제 2 도전형 반도체 영역을 상기 주변 회로 트랜지스터가 형성될 제 2의 제 2 도전형 반도체 영역과 동일한 이온 주입 조건에 의해 동일한 이온 주입 마스크를 이용하여 형성된다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치의 제조 방법은 상기 반도체 기판의 표면에 선택적으로 홈을 형성하고, 상기 홈 내에 절연 재료를 매립하여 소자 분리부를 형성하는 소자 분리 공정을 더 포함하고, 상기 제 1 이온 주입 공정은 상기 반도체 기판 내에 상기 소자 분리부의 측면 및 저면을 덮는 제 2 도전형 리크 스토퍼, 및 상기 증폭 트랜지스터가 형성될 제 1의 제 2 도전형 반도체 영역을 동일한 이온 주입 조건에 의해 동일한 이온 주입 마스크를 사용하여 형성한다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치의 제조 방법에서 상기 각 화소는 상기 화소 수광부와 상기 전하 축적부 사이에 형성되어 상기 화소 수광부에서 발생된 신호 전하를 상기 전하 축적부로 전송하는 전송 트랜지스터를 갖고, 상기 전송 트랜지스터의 채널 영역을 구성하는 제 4의 제 2 도전형 반도체 영역을 상기 제 1 및 제 2 이온 주입 공정 중 어느 하나에 사용되는 이온 주입 마스크와 다른 이온 주입 마스크를 사용하여 형성하는 제 3 이온 주입 공정을 포함한다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치의 제조 방법에서 상기 전송 트랜지스터의 채널 영역을 구성하는 제 4의 제 2 도전형 반도체 영역은 상기 리셋 트랜지스터가 형성될 상기 제 3의 제 2 도전형 반도체 영역의 불순물 농도 프로 파일과 다른 불순물 농도 프로파일을 갖는다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치의 제조 방법에서 상기 각 화소는 상기 전하 축적부에 축적된 신호 전하를 리셋하는 리셋 트랜지스터를 갖고, 상기 리셋 트랜지스터가 형성될 제 3의 제 2 도전형 반도체 영역을 상기 제 1 및 제 2 이온 주입 공정 중 어느 하나에 사용되는 이온 주입 마스크와 다른 이온 주입 마스크를 사용하여 형성하는 제 4 이온 주입 공정을 포함한다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치의 제조 방법에서 상기 리셋 트랜지스터가 형성될 상기 제 3의 제 2 도전형 반도체 영역은 상기 주변 회로 트랜지스터가 형성될 상기 제 2의 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다르고, 상기 증폭 트랜지스터가 형성될 상기 제 1의 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다른 불순물 농도 프로파일을 갖는다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치의 제조 방법은 상기 반도체 기판의 표면에 선택적으로 홈을 형성하고, 상기 홈 내에 절연 재료를 매립하여 소자 분리부를 형성하는 소자 분리 공정을 더 포함하고, 상기 제 1 이온 주입 공정은 상기 반도체 기판 내에 상기 소자 분리부의 측면 및 저면을 덮는 제 2 도전형 리크 스토퍼, 및 상기 증폭 트랜지스터가 형성될 제 1의 제 2 도전형 반도체 영역을 동일한 이온 주입 조건에 의해 동일한 이온 주입 마스크을 사용하여 형성한다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치의 제조 방법에서 상기 각 화소는 상기 화소 수광부와 상기 전하 축적부 사이에 형성되어 상기 화소 수광부로부터 발생된 신호 전하를 상기 전하 축적부로 전송하는 전송 트랜지스터를 갖고, 상기 제 4 이온 주입 공정은 상기 제 3의 제 2 도전형 반도체 영역이 상기 전송 트랜지스터의 채널 영역을 포함하도록 상기 리셋 트랜지스터가 형성될 상기 제 3의 제 2 도전형 반도체 영역을 형성한다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치의 제조 방법에서 상기 화소부에 있어서의 트랜지스터는 아날로그 신호 처리 회로를 구성하고, 상기 주변 회로부에 있어서의 주변 회로 트랜지스터는 디지털 신호 처리 회로를 구성한다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치의 제조 방법에서 상기 제 1 도전형 반도체 기판은 인을 도핑한 n형 실리콘 기판이고, 상기 제 2 도전형 반도체 영역은 붕소를 주입한 p형 반도체 영역이다.
더 바람직하게는, 본 발명에 의한 고체 촬상 장치의 제조 방법에서 상기 촬상부로서 본 발명에 의한 고체 촬상 장치가 사용된다.
이하, 상술된 구조를 갖는 본 발명의 기능이 설명될 것이다.
본 발명에 의하면, 제 1 도전형 반도체 기판 상의 화소를 구성하는 증폭 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역은 주변 회로를 구성하는 주변 회로 트랜지스터가 형성되어 있는 다른 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다른 불순물 농도 프로파일을 갖는다. 그러므로, 화소에서 아날로그 회로를 구성하는 증폭 트랜지스터와 디지털 회로를 구성하는 주변 회로 트랜지스터의 불순물 농도 프로파일을 독립적으로 설정할 수 있고, 화소의 증폭 트랜지스터가 주변 회로 트랜지스터와 다른 특성을 갖도록 할 수 있다. 그 결과, 증폭 트랜지스터에 의해 형성되는 소스 팔로워 회로의 선형성을 향상시키거나 그 다이나믹 레인지 를 확대시킬 수 있다.
게다가, 본 발명에 의한 반도체 기판은 상기 반도체 기판의 표면 상에 형성된 홈 내에 절연 재료를 매립함으로써 형성되는 소자 분리부와, 상기 소자 분리부의 측면 및 저면을 덮도록 상기 반도체 기판 내에 형성되어 상기 소자 분리부로부터 리크 전류가 주변의 반도체 영역으로 흐르는 것을 방지하는 제 2 도전형 리크 스토퍼를 포함한다. 그러므로, 소자 분리부로부터 포토다이오드로 리크 전류가 흐르는 것이 리크 스토퍼에 의해 방지되어 불균일한 표시 일그러짐이 제어될 수 있다. 또한, 증폭 트랜지스터가 배치되어 있는 제 2 도전형 반도체 영역은 상기 제 2 도전형 리크 스토퍼와 동일한 이온 주입 처리에 의해 형성되므로 이온 주입 공정이 간략화될 수 있다. 게다가, 화소부에서 웰을 주입하는 영역이 확대될 수 있다. 또한, 웰은 미세 패턴으로 화소부로 주입되어 역치 전압(VT)이 증가하는 현상이 제어될 수 있다. 이러한 경우에서, 증폭 트랜지스터가 배치되는 제 2 도전형 반도체 영역의 불순물 농도는 제 2 도전형 리크 스토퍼의 불순물 농도가 같아지고, 상기 증폭 트랜지스터가 배치되는 제 2 도전형 반도체 영역의 불순물 농도의 불필요한 증가에 의해 증폭 트랜지스터의 출력 특성의 열화를 피할 수 있다.
게다가, 리셋 트랜지스터의 배치 영역(p형 웰)과 주변 회로부의 주변 회로 트랜지스터의 배치 영역(p형 웰)이 모두 동일한 이온 주입 마스크를 사용하여 동일한 이온 주입 공정에 의해 형성되므로 본 발명에 의한 이온 주입 공정은 간략화될 수 있다.
게다가, 상기 제 3의 제 2 도전형 반도체 영역이 전송 트랜지스터의 채널 영역을 포함하도록 리셋 트랜지스터를 형성하는 제 3의 제 2 도전형 반도체 영역인 웰이 형성되므로 본 발명에 의한 이온 주입 공정은 간략화될 수 있다.
상술된 구조를 갖는 본 발명에 의하면, 화소를 구성하는 증폭 트랜지스터의 형성 영역의 불순물 농도 프로파일은 화소 주변의 회로를 구성하는 트랜지스터의 형성 영역의 불순물 농도 프로파일과 다르게 설정된다. 그 결과, 소자 분리부로부터 포토다이오드로 리크 전류가 흐르는 것이 리크 스토퍼에 의해 방지되어 불균일한 표시 일그러짐을 제어하면서 증폭 트랜지스터의 출력 특성의 열화를 피할 수 있는 효과를 얻을 수 있다.
본 발명의 상기 이점 및 다른 이점이 첨부 도면을 참조하여 아래의 상세한 설명을 판독하고 이해함으로써 당업자에게 명백해질 것이다.
이하, 본 발명의 실시형태가 설명될 것이다.
(실시형태 1)
도 1은 본 발명의 실시형태 1에 의한 고체 촬상 장치를 설명하는 도면이다. 도 1(a)는 화소의 구조를 평면도로 나타내고, 도 1(b)는 도 1(a)에서의 IA-IA'선의 단면 구조, 도 1(a)에서의 IB-IB'선의 단면 구조, 및 주변 회로부에서 주변 회로 트랜지스터의 단면 구조를 나타낸다.
종래의 고체 촬상 장치(200)와 같이, 실시형태 1에 의한 고체 촬상 장치도 매트릭스 형상으로 배열되는 화소를 갖는 화소부(X), 및 화소부(X)의 주변에 배치 되어 화소부의 각 화소를 구동하는 주변 회로부(Y)를 포함한다.
실시형태 1에 의한 화소부(X)를 구성하는 각 화소는 입사광을 수용하여 신호 전하를 발생시키는 화소 수광부(X1), 신호 전하를 전하 축적부(플로팅 확산부)(FD)로 전송하는 화소 전송부(X2), 전하 축적부(FD)의 전위를 리셋 전위로 리셋시키는 리셋 트랜지스터부(X3), 및 전하 축적부(FD)의 신호 전하를 전압 신호로 변환하고, 전압 신호를 증폭하여 출력하는 증폭 트랜지스터(X4)를 포함한다.
상기 화소 수광부(X1)는 n-형 반도체 기판(100)의 표면 영역에 형성된 n형 확산층(102), 및 n 확산층(102) 상에 형성된 p+형 확산층으로 구성된 포토다이오드이다. 여기서, n-형 반도체 기판(100)으로서 인(P)으로 도핑된 Si 기판이 사용되고, 기판은 약 1×1014~1×1015/cm-3의 불순물 농도를 갖는다. 또한, 각 화소를 구성하는 포토다이오드는 소자 분리부(105)(이하, 소자 분리 영역이라고도 함)에 의해 전기적으로 분리된다. 소자 분리부(105)는 반도체 기판(100)의 표면 상에 형성된 홈에 산화 실리콘 등의 절연 재료를 매립함으로써 형성되고, 소자 분리부(105)의 측면 및 저면은 소자 분리부(105)로부터 포토다이오드로 리크 전류가 흐르는 것을 방지하도록 리크 스토퍼로서 기능하는 p형 확산층(110a)에 의해 덮혀진다. 이 리크 스토퍼로서 기능하는 p형 확산층(110a)은 n형 확산층(102)을 완전히 공핍시키도록 반도체 기판(100)에 깊게 형성된 p형 매립 반도체층(101)까지 도달한다.
상기 화소 전송부(X2)는 게이트 절연막(106)을 사이에 두고 반도체 기판(100)의 표면 상에 형성된 전송 게이트(114), 및 전송 게이트(114)의 양측에 위 치된 소스 영역 및 드레인 영역을 갖는 전송 트랜지스터를 포함한다. 전송 트랜지스터의 소스 영역은 n형 확산층(102)의 일부로 구성되고, 전송 트랜지스터의 드레인 영역은 n+형 확산층(108)의 일부로 구성된다. 채널 영역을 포함하는 p형 웰(104)은 전송 게이트(114)의 아래에 형성되고, p형 웰은 기판 표면으로부터 상기 p형 매립 반도체층(101)까지 도달한다. 전송 트랜지스터의 드레인 영역을 구성하는 n+형 확산층(108)은 신호 전하를 축적하는 전하 축적부(FD)를 구성한다. 또한, 전송 게이트(114)는 컨택트 홀(114e)을 통하여 전송 게이트의 구동 신호선에 접속되어 전송 게이트로 구동 신호(φTX)가 인가된다.
리셋 트랜지스터(X3)는 게이트 절연막(106)을 통하여 반도체 기판(100)의 표면 상에 형성된 리셋 Tr 게이트(115), 및 리셋 Tr 게이트(115)의 양측에 위치된 소스 영역 및 드레인 영역을 포함한다. 리셋 트랜지스터(X3)의 드레인 영역은 n+형 확산층(115b)에 의해 구성되고, 리셋 트랜지스터(X3)의 소스 영역은 상기 n+형 확산층(108)의 일부에 의해 구성된다. 채널 영역을 포함하는 p형 웰(111a)은 리셋 Tr 게이트(115)의 아래에 형성되고, p형 웰(111a)은 기판 표면으로부터 상기 p형 매립 반도체층(101)까지 도달한다. 또한, 상기 리셋 트랜지스터(X3)의 소스 영역[n+형 확산층(108)]은 컨택트 홀(115c)을 통하여 배선층(119)에 접속된다. 리셋 트랜지스터(X3)의 드레인 영역[n+형 확산층(115b)]은 컨택트 홀(115d)을 통하여 전원(Vd)에 접속된다. 리셋 트랜지스터(X3)의 게이트(115)는 컨택트 홀(115e)을 통하여 구동 신호선(도시되지 않음)에 접속되어 게이트(115)로 구동 신호(φRX)가 인가된다.
증폭 트랜지스터(X4)는 게이트 절연막(106)을 통하여 반도체 기판(100)의 표 면 상에 형성된 증폭 Tr 게이트(116), 및 증폭 Tr 게이트(116)의 양측에 위치된 소스 영역(116a) 및 드레인 영역(116b)을 포함한다. 채널 영역을 포함하는 p형 웰(110b)은 증폭 Tr 게이트(116)의 아래에 형성되고, p형 웰(110b)은 리크 스토퍼로서 기능하는 p형 확산층(110a)과 동일한 공정에 의해 형성되며, p형 웰(110b)은 p형 확산층(110a)으로 통합된다. p형 웰(110b)은 기판 표면으로부터 p형 매립 반도체층(101)까지 도달한다. 그러므로, p형 웰(110b)은 p형 확산층(110a)과 실질적으로 동일한 농도 프로파일을 갖는 것은 말할 필요도 없다. 증폭 트랜지스터(X4)의 소스 영역(116a) 및 드레인 영역(116b)은 n+형 확산층에 의해 구성된다. 드레인 영역(116b)은 콘택트 홀(116d)을 통하여 전원(Vd)에 접속되고, 소스 영역(116a)는 콘택트 홀(116c)을 통하여 신호 전하를 전압 신호로 변환하여 전압 신호를 출력하는 출력 단자(Vout)에 접속된다. 증폭 트랜지스터의 출력 단자(Vout)는 선택 트랜지스터[도 11(b) 참조]를 통하여 화소 신호를 판독하는 판독 신호선(도시되지 않음)에 접속된다. 판독 신호선은 도 11(b)에 나타낸 수직 신호선(161)에 대응된다. 또한, 증폭 트랜지스터(X4)의 게이트(116)는 컨택트 홀(116e)을 통하여 상기 리셋 트랜지스터(X3)의 소스, 즉 전하 축적부(108)에 접속된 배선층(119)에 접속된다.
한편, 종래의 고체 촬상 장치와 같이, 상기 주변 회로부(Y)는 화소부에서 각 화소를 구동하는 회로 구조를 포함한다. 도 1에 도시되지 않지만, 주변 회로부(Y)는 도 11(b)에 나타낸 수직 구동 회로, 수평 구동 회로, 부하 트랜지스터 그룹, 및 행 신호 축적부를 포함한다.
주변 회로부(Y)에 배치된 주변 회로 트랜지스터(Y1)는 상기 반도체 기 판(100) 상에 형성되는 p형 매립 반도체층(101) 상의 p+형 웰(111b)에 형성된다. 즉, 주변 회로 트랜지스터(Y1)는 게이트 절연막(106)을 통하여 웰(111b)의 표면 상에 형성된 게이트(117), 및 게이트(117)의 양측 상의 p형 웰 표면 영역에 형성된 n+형 확산 영역(117a 및 117b)을 포함한다. 주변 회로 트랜지스터(Y1)의 채널을 포함하는 p형 웰(111b)은 상기 화소부(X)의 리셋 트랜지스터(X3)를 구성하는 p형 웰(111a)과 동일한 공정에 의해 형성되고, 리셋 트랜지스터(X3)의 웰(111a)과 동일한 농도 프로파일을 갖는다. 즉, 깊이 방향에서의 p형 불순물의 농도 분포는 주변 회로 트랜지스터(Y1)의 채널을 포함하는 p형 웰(111b), 및 상기 화소부(X)의 리셋 트랜지스터(X3)를 구성하는 p형 웰(111a)과 동일하다.
실시형태 1에서 상기 증폭 트랜지스터가 형성되는 p형 웰(110b)의 불순물 농도는 주변 회로 트랜지스터가 형성되는 p형 웰(111a)의 불순물 농도보다 낮게 설정된다.
다음에, 동작이 설명될 것이다.
실시형태 1에 의한 고체 촬상 장치의 동작은 종래의 고체 촬상 장치의 동작과 동일하다.
화소 수광부(X1)에서 발생된 신호 전하는 화소 전송부(X2)를 통하여 전하 축적부(플로팅 확산)(FD)로서 기능하는 n+형 확산층(108)으로 전송되고, 신호 전하는 n+형 확산층(108)에 축적된다. 전하 축적부(FD)는 축적된 신호 전하에 따른 전압 신호를 발생한다. 전압 신호는 증폭 트랜지스터(X4)의 게이트(116)로 인가되고, 증폭 트랜지스터(116)는 전압 신호를 증폭하여 출력한다. 그러한 전하 전송 기간 외 의 기간 동안에 리셋 트랜지스터(X3)가 온되면 상기 전하 축적부(FD)의 전위는 여기서 전원 전위(Vd)인 리셋 전위로 설정되고, 전원 전위가 증폭 트랜지스터(X4)에 의해 증폭되어 출력된다. 이와 같이, 증폭 트랜지스터(X4)로부터 출력된 리셋 전압 및 신호 전압은 신호처리되어 각 화소의 화소값을 결정한다.
이 단계에서, 주변 회로부(Y)의 수직 구동 회로[도 11(b) 참조]는 전송 게이트(114)의 구동 신호(φTX) 및 리셋 게이트(115)의 구동 신호(φRX)를 발생한다. 주변 회로부(Y)의 수평 구동 회로[도 11(b) 참조]는 화소 신호를 판독하기 위한 판독 신호선을 선택하고, 부하 트랜지스터 그룹은 각 판독 신호선으로 전류를 공급하며, 행 신호 축적부는 각 열의 판독 신호선으로부터 판독된 신호를 축적하여 그들을 순차적으로 출력한다.
다음에, 제조 방법이 도 2 ~ 도 5를 참조하여 설명될 것이다.
먼저, n-형 반도체 기판(100)의 표면 상에 소정 패턴의 개구(121a)를 갖는 레지스트 막(121)이 형성된다[도 2(a)]. 다음에, 에칭 마스크로서 레지스트 막(121)을 사용하여 반도체 기판의 표면이 선택적으로 에칭되어 반도체 기판(100)의 표면 상에 소자 분리 홈(100a)을 형성한다[도 2(b)]. 여기서, n-형 반도체 기판(100)으로서 인(P)으로 도핑된 Si 기판이 사용되고, 기판은 약 1×1014~1×1015/cm-3의 불순물 농도를 갖는다.
레지스트 막(121)이 제거된 후 전체 표면 상에 산화막(105a)이 축적되고[도 2(c)], 기계적인 연마 등에 의해 기판 표면이 노출되도록 산화막(105a)이 에칭된 다. 이와 같이, 기판 표면 상의 소자 분리 홈(100a)에 산화막 재료가 매립되어 소자 분리 영역(105)이 형성된다. 소자 분리 영역(105)으로 인하여 소망의 인접한 소자는 상기 화소부(X) 및 주변 회로부(Y)로 전기적으로 분리된다.
다음에, 반도체 기판(100)의 전체 표면으로 붕소(B) 등의 p형 도펀트가 주입되어 기판(100)의 깊은 영역에서 p형 매립 반도체층(101)을 형성한다[도 3(a)]. p형 반도체층(101)의 불순물 농도는 약 7×1015~2×1017/cm-3이다. 화소부(X)에서의 p형 매립 반도체층(101)은 전하를 축적하는 n형 매립 확산 영역을 둘러싸는 p형 영역의 저부가 되는 것이다. 또한, 주변 회로부(Y)에서의 p형 매립 반도체층(101)은 n-형 반도체 기판(100)과 n-형 반도체 기판(100)의 표면 상에 형성된 n-형 웰 영역을 전기적으로 분리하는 것이다. p형 매립 반도체층(101)을 제공함으로써 n-형 반도체 기판(100)과 n-형 반도체 기판(100)의 표면 상의 웰 영역은 다른 전위를 갖도록 설정될 수 있다. 예를 들면, 웰 영역은 기판보다 낮은 전위를 갖도록 설정될 수 있다.
다음에, 레지스트 막(122)이 기판(100) 상에 형성된다. 레지스트 막(122)은 기판(100) 표면의 화소부(X)에서 포토다이오드를 형성하는 영역[화소 수광부(X1)]이 노출되도록 형성된 개구(122a)를 갖는다. 이온 주입 마스크로서 레지스트 막(122)을 사용하여 비소(As) 등의 n형 도펀트가 이온 주입되어 화소 수광부(X1)에서 n형 확산 영역(102)을 형성한다[도 3(b)]. n형 확산 영역(102)은 약 1×1017~4×1017/cm-3의 농도를 갖는다.
레지스트 막(122)이 제거된 후 레지스트 막(123)이 기판(100) 상에 형성되다. 레지스트 막(123)은 기판(100) 표면 상의 화소부(X)에서 전송 트랜지스터를 배치하는 영역[화소 전송부(X2)]이 노출되도록 형성된 개구(123a)를 갖는다. 이온 주입 마스크로서 레지스트 막(123)을 사용하여 붕소(B) 등의 p형 도펀트가 주입되어 화소 전송부(X2)가 될 영역에 p형 확산 영역(p형 웰)(104)을 형성한다[도 4(a)]. p형 웰(104)은 약 3×1016~1×1017/cm-3의 농도를 갖는다.
레지스트 막(123)이 제거된 후 레지스트 막(124)이 기판(100) 상에 형성된다. 레지스트 막(124)은 기판(100) 표면 상의 화소부(X)의 소자 분리부, 및 증폭 트랜지스터(X4)를 형성하는 영역이 노출되도록 형성된 개구(124a)를 갖는다. 이온 주입 마스크로서 레지스트 막(124)을 사용하여 붕소(B) 등의 p형 도펀트가 주입되어 소자 분리부(105)의 측면 및 저면을 덮도록 p형 확산층(110a)을 형성하고, 증폭 트랜지스터(X4)의 형성 영역에 p형 웰(110b)을 형성한다[도 4(b)]. p형 확산 영역(110a) 및 p형 웰(110b)은 약 1×1017~3×1017/cm-3의 농도를 갖는다.
상기 레지스트 막(124)이 제거된 후 레지스트 막(125)이 상기 기판(100) 상에 형성된다. 레지스트 막(125)은 기판(100) 표면상의 화소부(X)의 리셋 트랜지스터(X3)를 형성하는 영역, 및 주변 회로부(Y)의 주변 회로 트랜지스터(Y1)를 형성하는 영역이 노출되도록 형성된 개구(125a)를 갖는다. 이온 주입 마스크로서 상기 레지스트 막(125)을 사용하여 붕소(B) 등의 p형 도펀트가 주입되어 리셋 트랜지스터를 형성하는 영역에 p형 확산 영역(p형 웰)(111a)을 형성하고, 주변 회로부(Y)의 주변 회로 트랜지스터(Y1)를 형성하는 영역에 p형 확산 영역(p형 웰)(111b)을 형성한다[도 5(a)]. p형 확산 영역(111a 및 111b)은 약 1×1017~3×1017/cm-3의 농도를 갖는다.
레지스트 막(125)이 제거된 후 열산화에 의해 게이트 절연막(106)이 형성된다. 그 후에, 화소 전송부(X2)에 전송 게이트(114)가 형성된다. 리셋 트랜지스터(X3)를 형성하는 영역에 리셋 Tr 게이트(115)가 형성된다. 증폭 트랜지스터(X4)를 형성하는 영역에 증폭 Tr 게이트(116)가 형성되고, 주변 회로부(Y), 즉 주변 회로 트랜지스터(Y1)를 형성하는 영역에 게이트(117)가 형성된다.
그 후에, 화소 전송부(X2), 리셋 트랜지스터(X3)를 형성하는 영역, 증폭 트랜지스터(X4)를 형성하는 영역, 및 주변 회로 트랜지스터(Y1)를 형성하는 영역이 레지스트 막(도시되지 않음)에 의해 마스크되면서 p형 도펀트(B)가 화소 수광부(X1)로 선택적으로 주입되어 화소 수광부(X1)의 n형 확산층(102)의 표면 상에 p+형 확산층(103)을 형성한다. 또한, 화소 수광부(X1)가 레지스트 막(도시되지 않음)에 의해 마스크되면서 각 트랜지스터의 게이트를 사용하여 n형 도펀트(As)가 주입되어 각 게이트의 양측에 소스 영역 및 드레인 영역으로서 기능하는 n+형 확산 영역(108,115b,116a,116b,117a,117b)을 형성한다[도 5(b)]. 각 트랜지스터의 소스 영역 및 드레인 영역은 약 5×1019~5×1020/cm-3의 농도를 갖고, 화소 수광부(X1)의 p+형 확산층(103)은 약 5×1017~5×1018/cm-3의 농도를 갖는다.
상술된 구조의 실시형태 1의 고체 촬상 장치에 의하면, 증폭 트랜지스터(X4) 를 배치하는 p형 웰(p형 확산 영역)(110b)은 주변 회로 트랜지스터(Y1)을 형성하는 p형 웰(p형 확산 영역)(111b)과 다른 이온 주입 공정으로 형성된다. 그러므로, 주변 회로 트랜지스터와 독립적으로 화소부에서의 증폭 트랜지스터의 웰 주입 프로파일을 설정할 수 있다. 그 결과, 화소부에서 아날로그 회로를 구성하는 증폭 트랜지스터(X4)의 배치 영역(p형 웰)은 디지털 회로인 주변 회로를 구성하는 트랜지스터의 배치 영역(p형 웰)과 독립한 농도 프로파일, 즉 깊이 방향에서의 불순물 농도 프로파일을 가질 수 있다.
또한, 증폭 트랜지스터(X4)를 배치하는 p형 웰(p형 확산 영역)(110b)은 STI 소자 분리부에서 리크 스토퍼로서 기능하는 p형 확산층(110a)을 형성하는 분리 이온 주입을 형성할 때 형성될 수 있다. 그러므로, 이온을 주입하는 화소부의 웰에서의 영역은 확대될 수 있다. 또한, 미세 패턴으로 화소부의 웰에서 이온을 주입함으로써 역치 전압(VT)이 증가되는 현상이 제어될 수 있다.
그 결과, 증폭 트랜지스터를 배치하는 p형 반도체 영역(p형 웰)의 저농도화로 인하여 기판 바이어스 효과는 저감되고 소스 팔로워 증폭기의 이득은 증가될 수 있고, 그로 인해 제조 공정을 더 추가하지 않고 SF 증폭기의 특성을 향상시킬 수 있다.
예를 들면, 화소부의 증폭 트랜지스터(X4)가 구성하는 소스 팔로워 증폭기의 출력 특성은 도 6에 나타낸 바와 같이 향상된다. 또한, 상기 소스 팔로워 증폭기의 이득 특성은 도 7에 나타낸 바와 같이 향상된다.
또한, 화소부(X)에서의 리셋 트랜지스터(X3)의 배치 영역(p형 웰)(111a)과 주변 회로부(Y)에서의 주변 회로 트랜지스터(Y1)의 배치 영역(p형 웰)(111b)은 동일한 이온 주입 공정에 의해 동일한 이온 주입 마스크를 사용하여 형성되고, 그러므로 이온 주입 공정은 간략화될 수 있다.
또한, 트랜지스터의 게이트, 소스 영역 및 드레인 영역에 관하여 화소부(X)를 구성하는 트랜지스터와 주변 회로부(Y)를 구성하는 트랜지스터는 동일한 조건 하에 형성된다. 즉, 게이트의 형성 재료와 소스 및 드레인 영역의 불순물 프로파일은 동일하게 설정된다. 그러므로, 이온 주입 공정은 더 간략화될 수 있다.
상술된 실시형태 1에서 특별히 설명되지는 않지만, p형 웰(104,110a,110b, 111a,111b)은 깊이 방향에서의 p형 웰의 불순물 농도 프로파일이 보다 정밀하게 소망의 프로파일로 설정될 수 있도록 이온 주입 에너지 및 불순물의 주입량을 변경하여 여러번 이온 주입을 행함으로써 형성될 수 있다.
(실시형태 2)
도 8은 본 발명의 실시형태 2에 의한 고체 촬상 장치를 설명하는 도면이다. 도 8(a)는 화소의 평면 구조를 나타내고, 도 8(b)는 도 8(a)에서의 IIA-IIA'선의 단면 구조, 도 8(a)의 IIB-IIB'선의 단면 구조, 및 주변 회로부에서 주변 회로 트랜지스터의 단면 구조를 나타낸다.
실시형태 1에 의한 고체 촬상 장치와 같이, 실시형태 2에 의한 고체 촬상 장치는 매트릭스 형상으로 배열되는 화소를 갖는 화소부(X), 및 화소부(X)의 주변에 배치되어 화소부의 각 화소를 구동하는 주변 회로부(Y)를 포함한다.
실시형태 1의 화소부(X)를 구성하는 화소와 같이, 실시형태 2에 의한 화소부(X)를 구성하는 각 화소는 입사광을 수용하여 신호 전하를 발생시키는 화소 수광부(X1), 신호 전하를 전하 축적부(플로팅 확산부)(FD)로 전송하는 화소 전송부(X2), 전하 축적부(FD)의 전위를 리셋 전위로 리셋시키는 리셋 트랜지스터부(X3), 및 전하 축적부(FD)의 신호 전하를 전압 신호로 변환하고 전압 신호를 증폭하여 출력하는 증폭 트랜지스터(X4)를 포함한다. 그러나, 실시형태 2에 의한 화소는 화소 전송부(X2) 및 리셋 트랜지스터(X3)가 동일한 p형 웰(104a)(p형 확산 영역)에서 형성되고, 화소부(X)의 리셋 트랜지스터(X3)를 배치하는 p형 웰(104a) 및 주변 회로부(Y)의 주변 회로 트랜지스터(Y1)을 배치하는 p형 웰(111)은 다른 이온 주입 공정에 의해 형성되어 깊이 방향에서의 각각의 농도 프로파일을 서로 다르게 하는 점에서 실시형태 1에 의한 화소와 다르다.
실시형태 2에 의한 고체 촬상 장치의 동작은 실시형태 1과 같은 방식으로 행해진다.
다음에, 제조 방법이 설명될 것이다.
실시형태 2에 의하면, n-형 반도체 기판(100) 상에 p형 반도체층(101)을 형성하고, 소자 분리 영역(105)을 형성한 후 포토다이오드를 형성하는 영역에 n형 확산 영역(102)을 형성할 때까지의 처리 과정은 실시형태 1에서와 같다. 그러므로, 상기 공정 다음의 공정이 여기 설명될 것이다.
상술된 바와 같이, 화소 수광부(X1)에 n형 확산 영역(102)이 형성되고[도 3(b) 참조] 레지스트 막(122)이 제거된 후 레지스트 막(223)이 기판(100) 상에 형 성된다. 레지스트 막(223)은 기판(100) 표면 상의 화소부(X)에서의 화소 전송부(X2)가 되는 영역 및 리셋 트랜지스터(X3)의 배치 영역이 노출되도록 형성된 개구(223a)를 갖는다. 이온 주입 마스크로서 레지스트 막(223)을 사용하여 붕소 등의 p형 도펀트가 이온 주입되어 화소 전송부(X2)이 되는 영역 및 리셋 트랜지스터(X3)가 되는 영역에 p형 확산 영역(104a)을 형성한다[도 9(a)]. p형 확산 영역(104a)은 약 3×1016~1×1017/cm-3의 불순물 농도를 갖는다.
상기 레지스트 막(223)이 제거된 후 레지스트 막(224)을 기판(100) 상에 형성된다. 레지스트 막(224)은 기판(100) 표면 상의 화소부(X)에서의 소자 분리부, 및 증폭 트랜지스터(X4)를 형성하는 영역이 노출되도록 형성된 개구(224a)를 갖는다. 이온 주입 마스크로서 레지스트 막(224)을 사용하여 붕소 등의 p형 도펀트가 이온 주입되어 소자 분리부(105)의 측면 및 저면을 덮도록 p형 확산층(110a)를 형성하고 증폭 트랜지스터(X4)를 형성하는 영역에 p형 웰(110b)을 형성한다[도 9(b)]. p형 확산 영역(110a 및 110b)은 약 1×1017~3×1017/cm-3의 불순물 농도를 갖는다.
상기 레지스트 막(224)이 제거된 후 레지스트 막(225)이 상기 기판(100) 상에 형성된다. 레지스트 막(225)은 기판(100) 표면 상의 주변 회로부(Y)에서의 주변 회로 트랜지스터(Y1)를 형성하는 영역이 노출되도록 형성된 개구(225a)를 갖는다.이온 주입 마스크로서 레지스트 막(225)을 사용하여 붕소 등의 p형 도펀트가 이온 주입되어 주변 회로 영역(Y)에서의 주변 회로 트랜지스터(Y1)를 형성하는 영역에 p 형 확산 영역(p형 웰)(111)을 형성한다[도 10(a)]. p형 확산 영역(111)은 약 1×1017~3×1017/cm-3의 불순물 농도를 갖는다.
상기 레지스트 막(225)이 제거된 후 실시형태 1과 같은 방식으로 게이트 절연막(106)이 형성된다. 또한, 전송 게이트(114), 리셋 Tr 게이트(115), 증폭 Tr 게이트(116), 및 주변 회로 트랜지스터(Y1)의 게이트(117)가 형성된다.
또한, 실시형태 1과 같이, 화소 수광부(X1)의 n형 확산층(102)의 표면 상에 화소 수광부(X1)의 p+형 확산층(103)이 형성된다. 또한 각 트랜지스터의 소스 영역 및 드레인 영역으로서 기능하는 n+형 확산 영역(108,115b,116a,116b,117a,117b)이 형성된다. 여기서, 각 트랜지스터의 소스 영역 및 드레인 영역은 약 5×1019~5×1020/cm-3의 불순물 농도를 갖는다. 화소 수광부(X1)의 p+형 확산층(103)은 약 5×1017~5×1018/cm-3의 불순물 농도를 갖는다.
상술된 구조를 갖는 실시형태 2의 고체 촬상 장치에 의하면, 주변 회로 트랜지스터(Y1)을 구성하는 p형 웰(111), 리셋 트랜지스터(X3)를 구성하는 p형 웰(104a), 및 증폭 트랜지스터(X4)가 배치되는 웰(110b)은 서로 다른 농도 프로파일을 각각 갖는다. 그러므로, 증폭 트랜지스터의 특성은 주변 회로 트랜지스터 및 리셋 트랜지스터와 다를 수 있다.
또한, 증폭 트랜지스터(X4)를 배치하는 p형 웰(p형 확산 영역)(110b)은 STI 소자 분리부의 리크 스토퍼로서 기능하는 p형 확산층(110a)을 형성하는 분리 이온 주입에서 형성되고, 또한 화소부(X)에서의 화소 전송부(X2) 및 리셋 트랜지스터(X3)는 동일한 p형 웰(104a)에서 배치된다. 그러므로, 이온 주입 공정은 간략화될 수 있다.
상술된 실시형태 2에서 특별히 설명되지는 않지만, p 형 웰(104,110a,110b, 111)은 깊이 방향에서의 p형 웰의 불순물 농도 프로파일이 보다 정밀하게 소망의 프로파일로 설정될 수 있도록 이온 주입 에너지 및 불순물의 주입량을 변경하여 여러번 이온 주입을 행함으로써 형성될 수 있다.
(실시형태 3)
상술된 실시형태 1 또는 2에서 특별히 설명되지는 않지만, 전자 정보 기기가 이하 설명될 것이다. 디지털 카메라(예를 들면, 디지털 비디오 카메라 및 디지털 스틸 카메라), 화상 입력 카메라, 스케너, 팩시밀리, 카메라 장착 휴대 전화 장치 등의 전자 정보 기기는 화상 입력 디바이스로서 상술된 실시형태 1 및 2에 의한 고체 촬상 장치 중 하나 이상을 사용하는 촬상부를 갖는다.
도 16은 본 발명의 실시형태 3으로서, 실시형태 1 또는 2에 의한 고체 촬상 장치를 촬상부로서 사용한 전자 정보 기기의 바람직한 간략화 구조를 나타내는 블록도이다.
도 16에 나타낸 본 발명의 실시형태 3에 의한 전자 정보 기기(90)는 실시형태 1 및 2의 고체 촬상 장치 중 어느 하나 이상을 사용하고, 촬상부에 의해 얻어진 고품질 화상 데이터를 기록을 위해 화상 데이터 상에 소정의 신호 처리를 행한 후 데이터 기록하는 메모리부(92)(예를 들면, 기록 미디어), 이 화상 데이터를 표시를 위해 소정의 신호 처리를 행한 후 표시 화면(예를 들면, 액정 표시 화면) 상에 표시하는 표시부(93), 이 화상 데이터를 통신을 위해 소정의 신호 처리를 행한 후 통신하는 통신부(94)(예를 들면, 송수신 디바이스), 및 이 화상 데이터를 인쇄(타이핑 아웃)하고 출력(프린팅 아웃)하는 화상 출력부(95) 중 하나 이상을 더 사용하는 촬상부(91)를 포함한다.
상술된 바와 같이, 본 발명은 그 바람직한 실시형태 1~3을 사용하여 예시된다. 그러나, 본 발명은 상술된 실시형태 1~3에 의거해서만 해석되는 것은 아니다. 본 발명의 범위는 청구항에 의거해서만 해석된다고 이해된다. 또한, 당업자는 본 발명의 구체적인 바람직한 실시형태 1~3의 설명으로부터 본 발명의 기재 및 일반 상식에 의거하여 기술의 동등한 범위를 구현할 수 있다고이해된다. 게다가, 본 명세서에서 인용된 어떠한 특허, 어떠한 특허 출원, 어떠한 참조 문헌도 내용이 여기에 구체적으로 설명되도록 본 명세서에서 참고 문헌에 의해 통합되어야 한다고 이해된다.
본 발명은 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 고체 촬상 장치를 촬상부에서 사용한 디지털 스틸 카메라, 디지털 무비 카메라 및 카메라 장착 휴대 전화 장치 등의 전자 정보 기기의 분야에 적용될 수 있다. 본 발명에 의하면, 화소를 구성하는 증폭 트랜지스터의 형성 영역의 불순물 농도 프로파일을 화소 주변의 회로를 구성하는 트랜지스터의 형성 영역의 불순물 농도 프로파일과 독립적으로 설정할 수 있고, 그러므로 리크 스토퍼는 소자 분리부로부터 포토다이오드로 리 크 전류가 흐르는 것을 방지하여 종래보다 좋은 소스 팔로워 회로의 출력 특성을 향상시키면서 불균일한 표시 일그러짐을 제어할 수 있다.
본 발명의 범위 및 정신에서 벗어남 없이 당업자에 의해 여러가지 다른 변경이 명백해지고, 쉽게 이루어질 수 있다. 따라서, 여기 첨부된 청구 범위는 여기 기재된 설명으로 한정됨을 의도하지 않고 청구항은 넓게 해석된다.
도 1은 본 발명의 실시형태 1에 의한 고체 촬상 장치를 설명하는 도면이다. 도 1(a)는 화소의 구조를 평면도로 나타내고, 도 1(b)는 도 1(a)에서의 IA-IA'선의 단면 구조, 도 1(a)에서의 IB-IB'선의 단면 구조, 및 주변 회로부에서 주변 회로 트랜지스터의 단면 구조를 나타낸다.
도 2는 실시형태 1에 의한 고체 촬상 장치의 제조 방법을 설명하는 단면도이고, 기판의 표면에 소자 분리부를 형성하는 처리의 공정을 도 2(a) ~ 도 2(c) 순서로 나타낸다.
도 3은 실시형태 1에 의한 고체 촬상 장치의 제조 방법을 설명하는 단면도이고, 매립된 p형 확산층을 형성하는 공정[도 3(a)], 및 화소 수광부를 구성하는 n형 확산 영역을 형성하는 공정[도 3(b)]을 나타낸다.
도 4는 실시형태 1에 의한 고체 촬상 장치의 제조 방법을 설명하는 단면도이고, 화소 전송부를 구성하는 웰을 형성하는 공정[도 4(a)], 및 증폭 트랜지스터를 배치하기 위한 웰을 형성하는 공정[도 4(b)]을 나타낸다.
도 5는 실시형태 1에 의한 고체 촬상 장치의 제조 방법을 설명하는 단면도이고, 리셋 트랜지스터를 배치하기 위한 웰을 형성하는 공정[도 5(a)], 및 트랜지스터의 게이트 전극과 확산 영역, 및 화소 수광부를 구성하는 p형 확산 영역을 형성하는 공정[도 5(b)]을 나타낸다.
도 6은 실시형태 1에 의한 고체 촬상 장치의 효과를 설명하는 도면이고, 소스 팔로워 증폭기의 출력 특성을 나타낸다.
도 7은 실시형태 1에 의한 고체 촬상 장치의 효과를 설명하는 도면이고, 소스 팔로워 증폭기의 이득 특성을 나타낸다.
도 8은 본 발명의 실시형태 2에 의한 고체 촬상 장치를 설명하는 도면이고, 도 8(a)는 화소의 구조를 평면도로 나타내고, 도 8(b)는 도 8(a)에서의 IIA-IIA'선의 단면 구조, 도 8(a)의 IIB-IIB'선의 단면 구조, 및 주변 회로부에서 주변 회로 트랜지스터의 단면 구조를 나타낸다.
도 9는 실시형태 2에 의한 고체 촬상 장치를 제조하는 방법을 설명하는 단면도이고, 화소 전송부 및 리셋 트랜지스터를 배치하는 웰을 형성하는 공정[도 9(a)], 및 증폭 트랜지스터를 배치하는 웰을 형성하는 공정[도 9(b)]을 나타낸다.
도 10은 실시형태 1에 의한 고체 촬상 장치의 제조 방법을 설명하는 단면도이고, 주변 회로 트랜지스터를 배치하는 웰을 형성하는 공정[도 10(a)], 및 트랜지스터의 게이트 전극과 확산 영역, 및 화소 수광부를 구성하는 p형 확산 영역을 형성하는 공정[도 10(b)]을 나타낸다.
도 11은 종래의 MOS형 고체 촬상 장치를 나타내는 도면이고, 도 11(a)는 종래의 MOS형 고체 촬상 장치의 개략적인 구조를 나타내고, 도 11(b)는 종래의 MOS형 고체 촬상 장치의 회로 구조의 일례를 나타낸다.
도 12는 도 11(b)에 나타낸 화소의 평면 구조를 나타내는 도면이다.
도 13은 도 12에 나타낸 종래의 고체 촬상 장치의 일부분을 확대하여 나타내는 단면도이고, 도 12에서의 A-B-C-D에 의해 지시되는 선의 단면을 나타낸다.
도 14는 STI 리크 스토퍼가 형성된 종래의 MOS형 고체 촬상 장치의 제조 공 정을 나타내는 단면도이고, 도 14(a) ~ 도 14(d)는 일련의 중요 공정을 나타낸다.
도 15는 기본적인 소스 팔로워 회로의 회로 구조를 설명하는 회로도이다.
도 16은 본 발명의 실시형태 3으로서, 실시형태 1 또는 2에 의한 고체 촬상 장치를 촬상부로서 사용한 전자 정보 기기의 바람직한 간략화 구조를 나타내는 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: n-형 반도체 기판 101: p형 매립 반도체층
102: n형 반도체층 103: p+형 반도체층
104,104a,110b,111,111a,111b: p형 반도체 영역
105: 소자 분리부 106: 게이트 절연막
108: 플로팅 확산(n+ 확산 영역) 110a: 리크 스토퍼
114: 전송 게이트 114e,115c~115e,116c,116d: 컨택트 홀
115: 리셋 Tr 게이트 115b,116b,117b: 드레인 영역
116: 증폭 Tr 게이트 116a,117a: 소스 영역
117: 주변 Tr 게이트 121~125,223~225: 레지스트 막
121a,122a,123a,124a,25a,223a,234a,225a: 레지스트 개구
X: 화소부 X1: 화소 수광부
X2: 화소 전송부 X3: 리셋 트랜지스터
X4: 증폭 트랜지스터 Y: 주변 회로부
Y1: 주변 회로 트랜지스터

Claims (25)

  1. 제 1 도전형 반도체 기판;
    상기 반도체 기판 상에 복수의 화소를 형성함으로써 얻어진 화소부; 및
    상기 반도체 기판의 상기 화소부 주변에 위치된 영역에서 상기 화소를 구동하는 주변 회로를 형성함으로써 얻어진 주변 회로부를 포함하는 고체 촬상 장치로서:
    상기 각 화소는,
    입사광을 광전 변환에 의해 신호 전하로 변환하는 화소 수광부;
    상기 신호 전하를 축적하여 상기 축적된 신호 전하에 따른 신호 전압을 발생시키는 전하 축적부; 및
    상기 신호 전압을 증폭하여 출력하는 증폭 트랜지스터를 포함하고;
    상기 반도체 기판은 상기 증폭 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역을 포함하고, 상기 제 2 도전형 반도체 영역은 상기 주변 회로를 구성하는 주변 회로 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역의 불순물 농도와 다른 불순물 농도 프로파일을 갖는 것을 특징으로 하는 고체 촬상 장치.
  2. 제 1 항에 있어서,
    상기 반도체 기판의 상기 증폭 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역은 상기 주변 회로를 구성하는 주변 회로 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역의 불순물 농도보다 낮은 불순물 농도를 갖는 것을 특징으로 하는 고체 촬상 장치.
  3. 제 1 항에 있어서,
    상기 각 화소는 상기 전하 축적부에 축적된 신호 전하를 리셋하는 리셋 트랜지스터를 갖고; 상기 반도체 기판의 상기 리셋 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역은 상기 주변 회로를 구성하는 주변 회로 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역과 동일한 이온 주입 처리에 의해 형성되는 것을 특징으로 하는 고체 촬상 장치.
  4. 제 3 항에 있어서,
    상기 반도체 기판은 상기 반도체 기판의 표면 상에 형성된 홈 내에 절연 재료를 매립함으로써 형성되는 소자 분리부와, 상기 소자 분리부의 측면 및 저면을 덮도록 상기 반도체 기판에 형성되어 상기 소자 분리부로부터 그 주변 반도체 영역으로 리크 전류가 흐르는 것을 방지하는 제 2 도전형 리크 스토퍼를 포함하고;
    상기 증폭 트랜지스터가 배치되어 있는 제 2 도전형 반도체 영역은 상기 제 2 도전형 리크 스토퍼와 동일한 이온 주입 처리에 의해 형성되는 것을 특징으로 하는 고체 촬상 장치.
  5. 제 4 항에 있어서,
    상기 각 화소는 상기 화소 수광부와 상기 전하 축적부 사이에 형성되어 상기 화소 수광부에서 발생된 신호 전하를 상기 전하 축적부로 전송하는 전송 트랜지스터를 갖고;
    상기 반도체 기판의 상기 전송 트랜지스터의 채널 영역을 구성하는 제 2 도전형 반도체 영역은 상기 리셋 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다른 불순물 농도 프로파일을 갖는 것을 특징으로 하는 고체 촬상 장치.
  6. 제 1 항에 있어서,
    상기 각 화소는 상기 전하 축적부에 축적된 신호 전하를 리셋하는 리셋 트랜지스터를 갖고;
    상기 반도체 기판의 상기 리셋 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역은 상기 주변 회로를 구성하는 주변 회로 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다르고, 상기 증폭 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다른 불순물 농도 프로파일을 갖는 것을 특징으로 하는 고체 촬상 장치.
  7. 제 6 항에 있어서,
    상기 반도체 기판은 상기 반도체 기판의 표면 상에 형성된 홈 내에 절연 재료를 매립함으로써 형성되는 소자 분리부와, 상기 소자 분리부의 측면 및 저면을 덮도록 상기 반도체 기판에 형성되어 상기 소자 분리부로부터 주변 반도체 영역으로 리크 전류가 흐르는 것을 방지하는 제 2 도전형 리크 스토퍼를 포함하고;
    상기 증폭 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역은 상기 제 2 도전형 리크 스토퍼와 동일한 이온 주입 처리에 의해 형성되는 것을 특징으로 하는 고체 촬상 장치.
  8. 제 7 항에 있어서,
    상기 각 화소는 상기 화소 수광부와 상기 전하 축적부 사이에 형성되어 상기 화소 수광부에서 발생된 신호 전하를 상기 전하 축적부로 전송하는 전송 트랜지스터를 갖고;
    상기 전송 트랜지스터의 채널 영역은 상기 리셋 트랜지스터가 형성되어 있는 제 2 도전형 반도체 영역 내에 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  9. 제 1 항에 있어서,
    상기 화소부에 있어서의 트랜지스터는 아날로그 신호 처리 회로를 구성하고; 상기 주변 회로부에 있어서의 주변 회로 트랜지스터는 디지털 신호 처리 회로를 구성하는 것을 특징으로 하는 고체 촬상 장치.
  10. 제 1 항에 있어서,
    상기 제 1 도전형 반도체 기판은 인을 도핑한 n형 실리콘 기판이고; 상기 제 2 도전형 반도체 영역은 붕소를 주입한 p형 반도체 영역인 것을 특징으로 하는 고체 촬상 장치.
  11. 복수의 화소를 포함하는 화소부; 및 상기 화소를 구동하는 주변 회로를 포함하는 주변 회로부를 포함하고; 상기 각 화소는 입사광을 광전 변환에 의해 신호 전하로 변환하는 화소 수광부; 상기 신호 전하를 축적하여 상기 축적된 신호 전하에 따른 신호 전압을 발생시키는 전하 축적부; 및 상기 신호 전압을 증폭하여 출력하는 증폭 트랜지스터를 포함하는 고체 촬상 장치의 제조 방법으로서:
    제 1 도전형 반도체 기판의 표면 영역에 제 2 도전형 불순물을 선택적으로 이온 주입해서 상기 증폭 트랜지스터가 형성될 제 1의 제 2 도전형 반도체 영역을 형성하는 제 1 이온 주입 공정; 및
    상기 제 1 도전형 반도체 기판의 표면 영역에 제 2 도전형 불순물을 상기 제 1 이온 주입 공정과 다른 이온 주입 조건으로 선택적으로 이온 주입하여 상기 주변 회로를 구성하는 주변 회로 트랜지스터가 형성될 제 2의 제 2 도전형 반도체 영역을 형성하는 제 2 이온 주입 공정을 포함하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 제 1 이온 주입 공정에서 제 1 이온 주입 마스크가 사용되고;
    상기 제 2 이온 주입 공정에서 상기 제 1 이온 주입 마스크의 마스크 개구 패턴과 다른 마스크 개구 패턴을 갖는 제 2 이온 주입 마스크가 사용되는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  13. 제 12 항에 있어서,
    상기 증폭 트랜지스터가 형성될 제 1의 제 2 도전형 반도체 영역은 상기 주변 회로 트랜지스터가 형성될 제 2의 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다른 불순물 농도 프로파일을 갖는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 증폭 트랜지스터가 형성될 제 1의 제 2 도전형 반도체 영역은 주변 회로 트랜지스터가 형성될 제 2의 제 2 도전형 반도체 영역의 불순물 농도 프로파일보다 낮은 불순물 농도 프로파일을 갖는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  15. 제 11 항에 있어서,
    상기 각 화소는 상기 전하 축적부에 축적된 신호 전하를 리셋하는 리셋 트랜지스터를 갖고;
    상기 제 2 이온 주입 공정은 상기 리셋 트랜지스터가 형성될 제 3의 제 2 도전형 반도체 영역을 상기 주변 회로 트랜지스터가 형성될 제 2의 제 2 도전형 반도 체 영역과 동일한 이온 주입 조건에 의해 동일한 이온 주입 마스크를 이용하여 형성하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  16. 제 11 항에 있어서,
    상기 반도체 기판의 표면에 선택적으로 홈을 형성하고, 상기 홈 내에 절연 재료를 매립하여 소자 분리부를 형성하는 소자 분리 공정을 더 포함하고;
    상기 제 1 이온 주입 공정은 상기 반도체 기판 내에 상기 소자 분리부의 측면 및 저면을 덮는 제 2 도전형 리크 스토퍼, 및 상기 증폭 트랜지스터가 형성될 제 1의 제 2 도전형 반도체 영역을 동일한 이온 주입 조건에 의해 동일한 이온 주입 마스크를 사용하여 형성하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  17. 제 15 항에 있어서,
    상기 각 화소는 상기 화소 수광부와 상기 전하 축적부 사이에 형성되어 상기 화소 수광부에서 발생된 신호 전하를 상기 전하 축적부로 전송하는 전송 트랜지스터를 갖고;
    상기 전송 트랜지스터의 채널 영역을 구성하는 제 4의 제 2 도전형 반도체 영역을 상기 제 1 및 제 2 이온 주입 공정 중 어느 하나에 사용되는 이온 주입 마스크와 다른 이온 주입 마스크를 사용하여 형성하는 제 3 이온 주입 공정을 포함하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  18. 제 17 항에 있어서,
    상기 전송 트랜지스터의 채널 영역을 구성하는 제 4의 제 2 도전형 반도체 영역은 상기 리셋 트랜지스터가 형성될 상기 제 3의 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다른 불순물 농도 프로파일을 갖는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  19. 제 11 항에 있어서,
    상기 각 화소는 상기 전하 축적부에 축적된 신호 전하를 리셋하는 리셋 트랜지스터를 갖고;
    상기 리셋 트랜지스터가 형성될 제 3의 제 2 도전형 반도체 영역을 상기 제 1 및 제 2 이온 주입 공정 중 어느 하나에 사용되는 이온 주입 마스크와 다른 이온 주입 마스크를 사용하여 형성하는 제 4 이온 주입 공정을 포함하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법
  20. 제 19 항에 있어서,
    상기 리셋 트랜지스터가 형성될 상기 제 3의 제 2 도전형 반도체 영역은 상기 주변 회로 트랜지스터가 형성될 상기 제 2의 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다르고, 상기 증폭 트랜지스터가 형성될 상기 제 1의 제 2 도전형 반도체 영역의 불순물 농도 프로파일과 다른 불순물 농도 프로파일을 갖는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  21. 제 19 항에 있어서,
    상기 반도체 기판의 표면에 선택적으로 홈을 형성하고, 상기 홈 내에 절연 재료를 매립하여 소자 분리부를 형성하는 소자 분리 공정을 더 포함하고;
    상기 제 1 이온 주입 공정은 상기 반도체 기판 내에 상기 소자 분리부의 측면 및 저면을 덮는 제 2 도전형 리크 스토퍼, 및 상기 증폭 트랜지스터가 형성될 제 1의 제 2 도전형 반도체 영역을 동일한 이온 주입 조건에 의해 동일한 이온 주입 마스크를 사용하여 형성하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  22. 제 21 항에 있어서,
    상기 각 화소는 상기 화소 수광부와 상기 전하 축적부 사이에 형성되어 상기 화소 수광부로부터 발생된 신호 전하를 상기 전하 축적부로 전송하는 전송 트랜지스터를 갖고;
    상기 제 4 이온 주입 공정은 상기 제 3의 제 2 도전형 반도체 영역이 상기 전송 트랜지스터의 채널 영역을 포함하도록 상기 리셋 트랜지스터가 형성될 상기 제 3의 제 2 도전형 반도체 영역을 형성하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  23. 제 11 항에 있어서,
    상기 화소부에 있어서의 트랜지스터는 아날로그 신호 처리 회로를 구성하고; 상기 주변 회로부에 있어서의 주변 회로 트랜지스터는 디지털 신호 처리 회로를 구성하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  24. 제 19 항에 있어서,
    상기 제 1 도전형 반도체 기판은 인을 도핑한 n형 실리콘 기판이고; 상기 제 2 도전형 반도체 영역은 붕소를 주입한 p형 반도체 영역인 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  25. 촬상부를 구비한 전자 정보 기기로서:
    상기 촬상부로서 제 1 항에 기재된 고체 촬상 장치를 사용한 것을 특징으로 하는 전자 정보 기기.
KR1020080077152A 2007-08-06 2008-08-06 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자정보 기기 KR101017906B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00204691 2007-08-06
JP2007204691A JP4486985B2 (ja) 2007-08-06 2007-08-06 固体撮像装置および電子情報機器

Publications (2)

Publication Number Publication Date
KR20090014997A true KR20090014997A (ko) 2009-02-11
KR101017906B1 KR101017906B1 (ko) 2011-03-04

Family

ID=40390867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080077152A KR101017906B1 (ko) 2007-08-06 2008-08-06 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자정보 기기

Country Status (4)

Country Link
US (1) US7714263B2 (ko)
JP (1) JP4486985B2 (ko)
KR (1) KR101017906B1 (ko)
CN (1) CN101364606B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190048308A (ko) * 2017-10-31 2019-05-09 삼성전자주식회사 이미지 센서

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
JP5325006B2 (ja) * 2009-04-22 2013-10-23 パナソニック株式会社 固体撮像装置
JP2010258094A (ja) 2009-04-22 2010-11-11 Panasonic Corp 固体撮像装置
US8319262B2 (en) * 2009-07-31 2012-11-27 Sri International Substrate bias for CMOS imagers
US8138531B2 (en) * 2009-09-17 2012-03-20 International Business Machines Corporation Structures, design structures and methods of fabricating global shutter pixel sensor cells
JP6342033B2 (ja) * 2010-06-30 2018-06-13 キヤノン株式会社 固体撮像装置
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
US9040341B2 (en) * 2012-06-04 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Image device and methods of forming the same
US10094988B2 (en) 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
US8754576B2 (en) 2012-09-28 2014-06-17 Elwha Llc Low pressure lamp using non-mercury materials
CN103346161A (zh) * 2013-06-24 2013-10-09 上海华力微电子有限公司 改善重叠背照式cmos图像传感器图像信号质量的方法
JP2015035450A (ja) 2013-08-07 2015-02-19 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP6387745B2 (ja) 2014-08-29 2018-09-12 セイコーエプソン株式会社 固体撮像装置及びその製造方法
JP6587497B2 (ja) * 2014-10-31 2019-10-09 株式会社半導体エネルギー研究所 半導体装置
CN109979955B (zh) * 2019-04-03 2021-06-18 上海华力微电子有限公司 一种半导体结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332703A (ja) 2000-05-23 2001-11-30 Fujitsu Ltd 変位型強誘電体装置およびその操作方法
JP2004241638A (ja) 2003-02-06 2004-08-26 Sanyo Electric Co Ltd 電荷転送素子
JP3729814B2 (ja) 2003-02-21 2005-12-21 松下電器産業株式会社 固体撮像装置
US7211829B2 (en) * 2004-03-01 2007-05-01 Matsushita Electric Industrial Co., Ltd Semiconductor photodetector device
JP2007073544A (ja) 2005-09-02 2007-03-22 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190048308A (ko) * 2017-10-31 2019-05-09 삼성전자주식회사 이미지 센서
US11374047B2 (en) 2017-10-31 2022-06-28 Samsung Electronics Co., Ltd. Image sensor

Also Published As

Publication number Publication date
CN101364606A (zh) 2009-02-11
KR101017906B1 (ko) 2011-03-04
CN101364606B (zh) 2010-11-03
JP2009043791A (ja) 2009-02-26
US7714263B2 (en) 2010-05-11
JP4486985B2 (ja) 2010-06-23
US20090242741A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
KR101017906B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자정보 기기
JP5111157B2 (ja) 光電変換装置及び光電変換装置を用いた撮像システム
US8598638B2 (en) Solid-state image capturing element and electronic information device
KR100537546B1 (ko) 고체 촬상장치 및 이를 이용한 카메라시스템
JP3403061B2 (ja) 固体撮像装置
US8426287B2 (en) Method of manufacturing semiconductor device, solid-state imaging device, and solid-state imaging apparatus
US8482646B2 (en) Image sensing device and camera
US20060108613A1 (en) CMOS image sensor
KR101475998B1 (ko) 고체 촬상 소자 및 그 구동 방법, 고체 촬상 소자의 제조 방법, 및 전자 정보 디바이스
KR20120052875A (ko) 고체 이미지 센서, 고체 이미지 센서의 제조 방법 및 촬상 시스템
US8723285B2 (en) Photoelectric conversion device manufacturing method thereof, and camera
KR20080031647A (ko) 고체 촬상 장치 및 전자 기기
KR20110107407A (ko) 광전변환장치 및 카메라
US20130050552A1 (en) Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus, and electronic apparatus
JP2005347759A (ja) 暗電流を減少させるためのイメージセンサー及びその製造方法
US9312296B2 (en) Solid-state imaging device and method for manufacturing solid-state imaging device
JP2006287117A (ja) 半導体装置およびその製造方法
JP2007073544A (ja) 固体撮像装置およびその製造方法
KR20050018512A (ko) Ｃｍｏｓ 이미지 센서 및 그 제조방법
KR20040034497A (ko) 고체 촬상 소자 및 그 제조 방법
JP2017027972A (ja) 固体撮像装置および電子情報機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160212

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180209

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190212

Year of fee payment: 9