KR20090011187A

KR20090011187A - 불휘발성 메모리 장치의 블록 디코더

Info

Publication number: KR20090011187A
Application number: KR1020070074523A
Authority: KR
Inventors: 강영수
Original assignee: 주식회사 하이닉스반도체
Priority date: 2007-07-25
Filing date: 2007-07-25
Publication date: 2009-02-02
Also published as: KR100976694B1

Abstract

본원 발명은 불휘발성 메모리 장치의 블록 디코더에 관한 것이다.

본원 발명의 불휘발성 메모리 장치의 블록 디코더는 해당 블록의 비선택시에 드레인 선택라인에 제1 전압을 인가하는 제1 전압공급부와, 해당 블록의 비선택시에 드레인 선택 트랜지스터의 소스단자에 제2 전압을 인가하는 제2 전압공급부를 포함하는 것을 특징으로 한다.

본원 발명의 구성에 따라 드레인 선택 트랜지스터를 확실하게 차단하여 누설 전류의 발생을 방지할 수 있다.

드레인 선택 트랜지스터, 누설 전류

Description

불휘발성 메모리 장치의 블록 디코더{Block decoder of non volatile memory device}

최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.

상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.

이러한 불휘발성 메모리 장치의 메모리 셀은 다수개의 블록(통상적으로 2047 개)을 포함하고 있으며, 프로그램동작 독출 동작시에는 복수의 블록 중 하나의 블록을 선택하여 프로그램 전압 또는 독출 전압등을 인가하게 된다. 이때, 선택되지 않은 블록에 대해서도 메모리 셀 어레이의 구조상 비트라인을 통해 누설전류가 흘러나가는 문제점이 있다.

누설전류가 발생하게 되면, 프로그램 검증 동작 또는 독출 동작에서 데이터를 센싱할때 비트라인과 셀 스트링을 통해 흐르는 기준전류(Itrip)도 누설되는 문제점이 있으며, 이는 센싱 감도를 감소시키게 된다.

전술한 문제점을 해결하기 위하여, 누설 전류의 발생을 막기위해 드레인 선택트랜지스터를 확실히 차단할 수 있는 불휘발성 메모리 장치의 블록 디코더를 제공하는 것을 목적으로 한다.

전술한 목적을 달성하기 위한 본원 발명의 불휘발성 메모리 장치의 블록 디코더는 해당 블록의 비선택시에 드레인 선택라인에 제1 전압을 인가하는 제1 전압공급부와, 해당 블록의 비선택시에 드레인 선택 트랜지스터의 소스단자에 제2 전압을 인가하는 제2 전압공급부를 포함하는 것을 특징으로 한다.

또한, 본원 발명의 불휘발성 메모리 장치의 블록 디코더는 해당 블록의 비선택시에 드레인 선택라인에 접지 전압을 인가하는 제1 전압공급부와, 해당 블록의 비선택시에 드레인 선택 트랜지스터의 소스단자에 하이레벨 전압을 인가하는 제2 전압공급부를 포함하는 것을 특징으로 한다.

전술한 본원 발명의 구성에 따라 드레인 선택 트랜지스터를 확실하게 차단하여 누설 전류의 발생을 방지할 수 있다. 누설 전류가 없기 때문에 비트라인에 흐르는 기준전류(Itrip)를 좀 더 적게 흐르도록 하여도 데이터 센싱이 가능하게 된다. 따라서, 전체적인 전류 소모 정도를 감소시킬 수 있다.

이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다.

도 1a는 불휘발성 메모리 장치에서 통상적으로 사용되는 블록 디코더를 도시한 회로도이다.

먼저, 메모리 셀 어레이(110)의 구조에 대해 간략히 살펴보기로 한다.

메모리 셀 어레이(110)는 데이타를 저장하는 메모리 셀들(MC0~MCn)과, 상기 메모리 셀들을 선택하여 활성화하는 워드 라인들(WL0~WLn)과, 상기 메모리 셀의 데이타를 입출력할 수 있는 비트 라인들(BLe, BLo)을 포함하며, 상기 복수개의 워드 라인들 및 복수개의 비트 라인들이 메트릭스 형태로 배열된 구조이다. 상기 메모리 셀 어레이(110)는 비트라인과 메모리 셀 사이에 접속되는 드레인 선택 트랜지스터(DST)와, 공통 소스 라인과 메모리 셀 사이에 접속되는 소스 선택 트랜지스터(SST)를 포함한다. 또한, 상기 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST), 그 사이에 직렬 접속된 복수의 메모리 셀들을 포함하는데 이를 셀 스트링(string) 이라 한다. 상기 메모리 셀들의 게이트는 워드 라인들에 연결되며, 동일한 워드 라인에 공통으로 연결된 메모리 셀들의 집합을 페이지(page)라 한다. 또한, 상기 소트 선택 트랜지스터의 게이트는 소스 선택 라인(SSL)에 연결되며, 상기 드레인 선택 트랜지스터의 게이트는 드레인 선택 라인(DSL)에 연결된다.

각각의 비트 라인에 연결된 복수 개의 스트링들이 공통 소스 라인에 병렬로 연결되어 블록(block)을 구성한다.

한편, 통상적으로 프로그램하고자 하는 셀과 접속된 비트라인에는 로우 레벨의 전압을 인가하고, 프로그램하지 않고자 하는 셀과 접속된 비트라인에는 하이레벨의 전압(VCC)을 인가한다.

상기 블록 디코더(120)는 프로그램 동작 또는 독출 동작동안 각 메모리 셀의 워드라인,드레인 선택 라인(DSL) 또는 소스 선택 라인(SSL)에 각종 고전압을 인가하는 역할을 한다. 블록 전체가 선택되는 경우에는 하이레벨의 블록선택 전압(BLKWL)이 인가되어 블록 스위칭부(122)의 트랜지스터가 턴온되어, 고전압 발생부(미도시됨)에서 인가되는 각종 고전압들이 메모리 셀 어레이로 인가되게 된다.

한편, 특정 블록이 선택되지 않은 경우에는 상기 블록선택 전압(BLKWL)이 로우레벨로 천이되어 블록 스위칭부(122)가 턴오프되어, 각종 고전압의 인가가 차단된다.

또한, 특정 블록이 선택되지 않은 경우에는 상기 드레인 선택라인(DSL)에 접지전압을 인가하여, 드레인 선택 트랜지스터(DST)가 턴온되는 것을 방지한다.

도 1b는 특정 블록의 선택여부에 따른 각종 인가 전압을 표시한 표이다.

선택된 블록의 경우 독출 동작 또는 프로그램 동작에서 드레인 선택라인(DSL)에 대하여 하이레벨 전압(5V 또는 1.5V)을 인가하는 것을 볼 수 있다. 그러 나, 비선택된 블록의 경우 독출 동작 또는 프로그램 동작에서는 드레인 선택라인(DSL)에 접지 전압을 인가하고 있다.

그러나, 이러한 방법으로는 셀로 흐르는 누설 전류를 완전히 차단할 수 없다. 특히 비선택된 비트라인의 경우 하이레벨 전압이 비트라인에 인가되기 때문에 드레인 선택 라인(DSL)에 접지 전압을 인가하는 것만으로는 누설 전류를 완벽하게 차단할 수 없다.

전술한 문제점을 해결하기 위하여 본원 발명에서는 드레인 선택 트랜지스터의 소스단에 하이레벨 전압을 인가하는 구성을 취하고자 한다.

도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치를 도시한 회로도이다.

상기 블록 디코더(220)는 드레인 선택라인(DSL)에 접지전압을 인가하는 제1 전압공급부(224), 드레인 선택 트랜지스터의 소스단자에 하이레벨 전압을 인가하는 제2 전압공급부(226), 블록 스위칭부(222)를 포함한다.

상기 제1 전압공급부(224)는 접지전압 공급원과 드레인 선택라인 사이에 접속되며, 해당 블록의 선택여부에 따라 레벨이 변화하는 제어신호(DIS)에 응답하여 턴온되는 NMOS 트랜지스터(N224)를 포함한다.

또한, 상기 제2 전압공급부(226)는 전원 전압(VCC) 공급원과 드레인 선택 트랜지스터의 소스단자 사이에 접속되며, 해당 블록의 선택여부에 따라 레벨이 변화하는 제어신호(DIS)에 응답하여 턴온되는 NMOS 트랜지스터(N226)를 포함한다.

상기 제어신호(DIS)는 블록선택 전압(BLKWL)과 동기되어 변하는바, 해당 블록이 선택되면 하이레벨이 되고, 해당 블록이 비선택되면 로우 레벨이 된다.

따라서, 해당 블록이 선택되면, 상기 NMOS 트랜지스터들(N224, N226)이 턴온되어, 제1 전압공급부와 제2 전압공급부가 동작하게 된다.

이로 인해, 드레인 선택트랜지스터의 게이트에 접지전압이 인가되며, 드레인 선택 트랜지스터의 소스단자에 하이레벨 전압(VCC 또는 VCC-Vt)이 인가된다.

제2 전압 공급부의 추가로 인해, 해당 블록이 비선택된 경우에는 드레인 선택 트랜지스터가 확실히 차단되게 된다. 즉, 이와 같은 구성에 따라 드레인 선택 트랜지스터의 문턱전압(Vt)을 높이는 효과를 얻을 수 있으며, 결국 셀로 흐르는 누설 전류를 효과적으로 차단할 수 있다.

도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치에서 특정 블록의 선택여부에 따른 각종 인가 전압을 표시한 표이다.

선택된 블록의 경우 독출 동작 또는 프로그램 동작에서 로우레벨의 제어신호(DIS)가 인가되고, 하이레벨의 블록선택전압(BLKWL)이 인가되어 드레인 선택라인(DSL)에 대하여 하이레벨 전압(5V 또는 1.5V)을 인가하는 것을 볼 수 있다.

또한, 로우레벨의 제어신호(DIS)가 인가됨으로써 제2 전압공급부의 NMOS 트 랜지스터가 턴오프되므로, 드레인 선택 트랜지스터의 소스단자(DSLS)는 플로팅 상태가 됨을 알 수 있다.

그러나, 비선택된 블록의 경우 독출 동작 또는 프로그램 동작에서는 로우레벨의 제어신호(DIS)가 인가되어 드레인 선택라인(DSL)에 접지 전압을 인가하고 있다.

또한, 하이레벨의 제어신호(DIS)가 인가됨으로써 제2 전압공급부의 NMOS 트랜지스터가 턴온되므로, 드레인 선택 트랜지스터의 소스단자(DSLS)는 하이레벨 상태가 됨을 알 수 있다.

<도면의 주요 부분에 대한 설명>

210: 메모리 셀 어레이

220: 블록 디코더

222: 블록 스위칭 부

224: 제1 전압 공급부

226: 제2 전압 공급부

Claims

해당 블록의 비선택시에 드레인 선택라인에 제1 전압을 인가하는 제1 전압공급부와,

해당 블록의 비선택시에 드레인 선택 트랜지스터의 소스단자에 제2 전압을 인가하는 제2 전압공급부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 블록 디코더.
제1항에 있어서, 상기 제1 전압 공급부는 제1 전압 공급원과 상기 드레인 선택라인 사이에 접속되며, 상기 해당 블록의 비선택시에 턴온되는 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 블록 디코더.
제1항에 있어서, 상기 제2 전압 공급부는 제2 전압 공급원과 상기 드레인 선택 트랜지스터의 소스단자 사이에 접속되며, 상기 해당 블록의 비선택시에 턴온되는 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 블록 디코더.
해당 블록의 비선택시에 드레인 선택라인에 접지 전압을 인가하는 제1 전압공급부와,

해당 블록의 비선택시에 드레인 선택 트랜지스터의 소스단자에 하이레벨 전 압을 인가하는 제2 전압공급부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 블록 디코더.