KR20090004744A - 후면 조사 타입 고체 촬상 장치 및 이를 사용한 카메라모듈 - Google Patents

후면 조사 타입 고체 촬상 장치 및 이를 사용한 카메라모듈 Download PDF

Info

Publication number
KR20090004744A
KR20090004744A KR1020080064819A KR20080064819A KR20090004744A KR 20090004744 A KR20090004744 A KR 20090004744A KR 1020080064819 A KR1020080064819 A KR 1020080064819A KR 20080064819 A KR20080064819 A KR 20080064819A KR 20090004744 A KR20090004744 A KR 20090004744A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
surface side
pixel portion
imaging pixel
terminal
Prior art date
Application number
KR1020080064819A
Other languages
English (en)
Other versions
KR100952769B1 (ko
Inventor
미에 마쯔오
유스께 고야마
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20090004744A publication Critical patent/KR20090004744A/ko
Application granted granted Critical
Publication of KR100952769B1 publication Critical patent/KR100952769B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12043Photo diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은, 반도체 기판상에 제공하고, 광전 변환 소자 및 전계 효과 트랜지스터를 각각 구비한 복수의 화소가 배열되는 촬상 화소부와, 촬상 화소부에 대한 주변 회로부를 포함하는 고체 촬상 장치를 제공한다. 촬상 화소부 내 전계 효과 트랜지스터를 구동하는 인터커넥트층은 반도체 기판의 제1 표면 측에 형성한다. 광전 변환 소자의 수광면은 반도체 기판의 제2 표면 측에 위치한다. 고체 촬상 장치는, 반도체 기판의 제2 표면 측으로부터 노출된 제1 단자와, 제1 단자에 전기적으로 연결하고, 반도체 기판의 제1 표면 측의 외부 장치에 연결가능한 제2 단자를 포함한다.
광전 변환 소자, 촬상 화소부, 주변 회로부, 인터커넥트층, 수광면

Description

후면 조사 타입 고체 촬상 장치 및 이를 사용한 카메라 모듈{BACK-ILLUMINATED TYPE SOLID-STATE IMAGE PICKUP DEVICE AND CAMERA MODULE USING THE SAME}
관련 출원의 상호 참조
이 출원은 2007년 7월 6일에 출원한 일본특허 출원번호 2007-178987에 기초하여 우선권을 주장하고, 그 전반적인 내용은 본 명세서에 참조로서 포함되어 있다.
본 발명은 반도체 칩의 후면에 제공된 광전 변환 소자의 수광면을 포함하는 후면 조사 타입 고체 촬상 장치와, 고체-상태 촬상 장치를 사용한 카메라 모듈에 관한 것이다.
최근, 비디오 카메라 및 전자 카메라가 유행하고 있다. 이러한 카메라에는 CCD 또는 증폭 고체 촬상 장치를 사용한다. 증폭 고체 촬상 장치(CMOS 화상 센서)는 한 반도체 칩에 이차원으로 배열된 복수의 화소로 구성하는 촬상 화소부과, 촬상 화소부 밖에 위치한 주변 회로부를 구비한다. 전송(transfer), 증폭 등을 위한 다양한 MOS 트랜지스터가 촬상 화소부의 화소에 제공된다. 포토다이오드는 각 화 소에 입사하는 광을 광전 변환하여 신호 전하를 생성한다. 전송 트랜지스터 및 증폭 트랜지스터는 신호 전하를 전기 신호로 변환하고, 그 전기 신호를 증폭하여 화소로부터의 신호를 신호 라인을 통해 주변 회로부로 출력한다.
상술한 바와 같이 구성한 고체 촬상 장치에서, 포토다이오드의 개구수(포토다이오드에 입사한 광 대 화소에 입사한 광의 비율)를 높이기 위하여, 각 화소는 마이크로렌즈를 사용하여 입사 광을 인터커넥트(interconnect) 사이를 통해서 포토다이오드에 집광한다. 그러나 이 경우에는 마이크로렌즈를 통해 집광한 광을 포토다이오드로부터의 신호 인터커넥트가 부분적으로 차단한다. 이는 다음의 문제점을 내포할 수도 있다.
(1) 인터커넥트가 광을 부분적으로 차단하므로 감광도가 떨어진다.
(2) 인터커넥트가 차단한 광이 부분적으로 반사되고, 인접한 화소의 포토다이오드에 입사하여 색 혼합이 된다.
(3) 인터커넥트의 레이아웃이 제한되고, 포토다이오드에 대한 인터커넥트 배치의 장애 및 두꺼운 인터커넥트의 통과 방해와 같은 제약으로 인해 FET의 특성이 떨어진다.
(4) (3)과 유사한 이유로 인해 소형화가 어렵다.
(5) 광은 주변 영역의 화소에 비스듬하게 입사하고, 반사를 증가시키고, 주변에 가까운 영역에 더 어두운 그림자가 발생한다.
(6) 더욱 증가한 인터커넥트층의 수를 이용한 진보된 프로세스를 이용하여 CMOS 화상 센서를 제공하는 시도가 이루어질 때, 마이크로렌즈로부터 포토다이오드까지의 거리가 증가하고, 상술한 바와 같은 어려움은 더욱 심각해진다.
(7) (6)은 진보된 CMOS 프로세스에 대한 라이브러리의 이용을 억제하고, 라이브러리에 등록된 회로의 레이아웃을 변경할 필요가 있고, 또는 인터커넥트층을 제한하고, 따라서 필요한 영역이 증가한다. 이는 비용 및 각 화소의 영역을 증가시킨다.
이러한 문제점을 해결하기 위하여, 후면 조사 타입 고체 촬상 장치가 최근에 제안되었는데, 이는 반도체 칩의 후면에 제공된 포토다이오드의 수광면을 포함한다(예를 들어, 일본특허번호 3722367 참조).
그러나 후면 조사 타입 고체 촬상 장치를 사용하면, 테스터를 사용하여 웨이퍼가 얼마나 잘 제조되었는지를 테스트할 때, 화상은 웨이퍼 레벨에서 테스트할 수 없다. 즉, 통상적인 CMOS 화상 센서의 사용으로, 컬러 필터 및 온-칩 마이크로렌즈는 웨이퍼에 형성하고, 수광면은 광으로 조사한다. 주변 회로부에 형성된 패드를 통해 신호를 얻어 화상을 테스트한다. 그러나 후면 조사 타입을 사용하면 웨이퍼는 후면(수광면)에 테스트 패드가 없다. 그러므로 전극은 인터커넥트가 형성되는 웨이퍼의 전면 측에 제공될 필요가 있다. 따라서, 웨이퍼 레벨에서의 화상 테스트용 광으로 CMOS 화상 센서를 조사하는 것이 어렵다. 그 결과, 웨이퍼는 개별 부분으로 다이싱한 다음, 실장 단계에서 테스트용 카메라 모듈을 형성한다. 그러므로 제조 효율이 떨어진다.
본 발명의 한 양상은, 반도체 기판상에 제공하고, 광전 변환 소자 및 전계 효과 트랜지스터를 각각 구비한 복수의 화소가 배열되어 있는 촬상 화소부와, 촬상 화소부에 대한 주변 회로부와, 반도체 기판의 제1 표면 측에 형성하고, 촬상 화소부 내 전계 효과 트랜지스터를 구동하는 인터커넥트층과, 반도체 기판의 제2 표면 측에 위치하는 광전 변환 소자의 수광면을 포함하는 고체 촬상 장치를 제공하고, 고체 촬상 장치는, 반도체 기판의 제2 표면 측으로부터 노출된 제1 단자와, 제1 단자에 전기적으로 연결하고, 반도체 기판의 제1 표면 측의 외부 장치에 연결가능한 제2 단자를 더 포함한다.
본 발명의 한 양상은, 반도체 기판상에 제공하고, 광전 변환 소자 및 전계 효과 트랜지스터를 각각 구비한 복수의 화소가 배열되어 있는 촬상 화소부와, 촬상 화소부에 대한 주변 회로부와, 반도체 기판의 제1 표면 측에 형성하고, 촬상 화소부 내 전계 효과 트랜지스터를 구동하는 인터커넥트층과, 반도체 기판의 제2 표면 측에 위치하는 상기 광전 변환 소자의 수광면을 포함하는 고체 촬상 장치를 제공하고, 고체 촬상 장치는, 반도체 기판의 제1 표면 측에 위치하고, 반도체 기판의 제2 표면 측으로부터 노출된 패드 전극을 더 포함하는데, 패드 개구는 반도체 기판의 제1 표면 측의 패드 전극에 형성한다.
본 발명의 한 양상은, 광전 변환 소자 및 전계 효과 트랜지스터를 각각 구비한 복수의 화소가 배열되어 있는 촬상 화소부와, 촬상 화소부에 대한 주변 회로부와, 반도체 기판의 제1 표면 측에 형성하고, 촬상 화소부 내 전계 효과 트랜지스터를 구동하는 인터커넥트층과, 반도체 기판의 제2 표면 측에 위치하는 광전 변환 소자의 수광면을 포함하는 고체 촬상 장치를 포함하는 카메라 모듈을 제공하고, 고체 촬상 장치는, 반도체 기판의 제2 표면 측으로부터 노출된 제1 단자와, 반도체 기판 의 제1 표면 측에 형성하고, 제1 단자 및 인터커넥트층에 전기적으로 연결하는 제2 단자를 더 포함하고, 카메라 모듈은, 입사광을 광전 변환 소자의 수광면에 집광하는 렌즈와, 부재 - 상기 부재의 한 표면에 실장된 상기 반도체 기판의 제1 표면 측 및 상기 부재의 다른 표면에 제공된 외부 연결 단자를 포함함 - 와, 반도체 기판이 실장되는 한 표면 측으로부터 다른 표면 측으로 연장하도록 부재에 형성하고, 외부 연결 단자에 전기적으로 연결하는 인터커넥트를 더 포함한다.
[제1 실시예]
도 1은 본 발명의 제1 실시예를 나타내는 카메라 모듈 구성의 단면도이다. 모듈은 렌즈 유닛(11)과, 렌즈 유닛(11) 아래에 제공되는 커버 글래스(12), 후면 조사 타입 CMOS 센서 칩(32) 및 수동 소자 칩(저항기, 커패시터, 등)(14)을 포함한다. 모듈은 외부 연결 단자로서 하면에 형성된 솔더 볼(solder ball)(15-1, 15-2, …)을 또한 포함한다.
도 2에 도시한 바와 같이, 촬상 화소부(41)와 이 촬상 화소부(41)에 대한 주변 회로부가 센서 칩(32)에 제공된다. 화소(42-11, 42-12, …, 42-mn)는 m×n 이차원 어레이로 촬상 화소부(41)에 배치된다. 여기에서는, 촬상 화소부(41)로부터 네 개의 화소가 상세하게 도시된다. 수직 신호 라인 VLIN1, VLIN2, VLIN3, … 은 촬상 화소부(41)의 각 화소 컬럼에 연결된다.
각 화소(42-11, 42-12, …, 42-mn)는 네 개의 전계 효과 트랜지스터(로우 선택 트랜지스터 Ta, 증폭 트랜지스터 Tb, 리셋 트랜지스터 Tc 및 판독 트랜지스터 Td) 및 광전 변환 소자로서 작용하는 포토다이오드 PD를 구비한다. 예를 들어, 화소(42-11)에서, 트랜지스터 Ta 및 Tb의 전류 경로는 전원 VDD와 수직 신호 라인 VLIN1 사이에 직렬로 연결된다. 어드레스 펄스 ADRES1은 트랜지스터 Ta의 게이트에 공급된다. 트랜지스터 Tc의 전류 경로는 전원 VDD와 트랜지스터 Tb의 게이트(검출부 FD) 사이에 연결된다. 리셋 펄스 RESET1은 트랜지스터 Tc의 게이트에 공급된다. 트랜지스터 Td의 전류 경로의 일단은 검출부 FD에 연결된다. 판독 펄스 READ1은 트랜지스터 Td의 게이트에 공급된다. 포토다이오드 PD의 캐소드는 트랜지스터 Td의 전류 경로의 타단에 연결된다. 포토다이오드 PD의 애노드는 접지된다.
포토다이오드 PD에 의해 생성된 신호 전하는, 판독 펄스 READ1에 응답하여, 판독 트랜지스터 Td의 전류 경로를 통해 검출부 FD에 공급된다. 검출부 FD로부터의 신호 전하는 증폭 트랜지스터 Tb에 의해 전기 신호로 변환되고, 그 다음 증폭 트랜지스터 Tb는 이 전기 신호를 증폭시킨다. 어드레스 펄스 ADRES1가 로우 선택 트랜지스터 Ta를 선택하면, 전원 VDD는 신호 전하량에 대응하는 전류를 수직 신호 라인 VLIN1에 공급한다. 판독이 완료되면, 검출부 FD로부터의 신호 전하는 리셋 펄스 RESET1에 응답하여 리셋 트랜지스터 Tc에 의해 리셋된다.
주변 회로부는, 촬상 화소부(41)를 선택 및 구동하는 구동 회로와, 촬상 화소부(41)에 의해 출력된 화소 신호를 처리하는 신호 처리 회로와, 신호 처리 회로로부터의 데이터를 유지하는 데이터 홀딩 회로를 포함한다.
수직 선택 회로(43)는, 어드레스 펄스 ADRES1, ADRES2, …, 리셋 펄스 RESET1, RESET2, …, 판독 펄스 READ1, READ2, … 와 같은 화소 구동 펄스 신호를 촬상 화소부(41)의 화소에 공급하여, 화소 로우를 선택 및 구동하는 구동 회로로서 기능한다.
촬상 화소부(41)에서, 부하 회로(44)는 수직 신호 라인 VLIN1, VLIN2, VLIN3, … 각각의 단과 접지점 사이에 제공된다. 바이어스 회로(45)는 부하 회로(44)에 바이어스 전압 VTL을 인가한다. 바이어스 전압 VTL은 수직 신호 라인 VLIN1, VLIN2, VLIN3, …을 통해 흐르는 전류량을 설정한다.
신호 처리 회로(46) 및 데이터 홀딩 회로(47)는 수직 신호 라인 VLIN1, VLIN2, VLIN3, … 각각의 타단에 제공된다. 신호 처리 회로(46)는 상관 더블 샘플링(CDS: correlative double sampling) 회로(48) 및 아날로그-디지털 컨버터(ADC)(49)로 구성된다. 아날로그-디지털 컨버터(ADC)(49)는 수직 신호 라인 VLIN1, VLIN2, VLIN3, … 중 대응하는 신호 라인에의 촬상 화소부(41) 내 화소 각각으로부터 판독된 데이터에 대하여 아날로그-디지털 변환을 수행한다. 상관 더블 샘플링 회로(48)는 판독된 데이터의 아날로그-디지털 변환 동안 노이즈 저감 동작을 수행한다.
데이터 홀딩 회로(47)는 래치 회로(50), 라인 메모리(51) 및 수평 시프트 레지스터 회로(52)를 포함한다. 데이터 홀딩 회로(47)는 신호 처리 회로(46)에 의한 신호 처리로부터 나온 디지털 데이터를 유지한다. 래치 회로(50)는 아날로그-디지털 컨버터(49)에 의한 변환으로부터 나온 디지털 데이터를 래치한다. 수평 시프트 레지스터 회로(52)는 래치 회로(50)에 래치된 디지털 데이터를 순차적으로 전송한다. 라인 메모리(51)는 래치된 디지털 데이터를 저장하고, 그 데이터를 출력 신호 OUT로서 센서 칩(32)의 외부로 출력한다.
다음의 동작, 즉 수직 선택 회로(43)에 의해 촬상 화소부(41)에서 수행되는 선택 및 구동 동작, 신호 처리 회로(46)의 동작, 데이터 홀딩 회로(47)의 동작 등은 타이밍 생성기(53)에 의해 출력된 타이밍 신호에 의해 제어된다.
상술한 구성에서, 촬상 화소부(41) 내 각 화소의 전계 효과 트랜지스터 Ta, Tb, Tc 및 Td를 구동하는 인터커넥트층은 도 1의 센서 칩(반도체 기판)(32)의 전면 측(제1 표면 측)에 형성된다. 포토다이오드 PD의 수광면은 센서 칩(32)의 후면 측(제2 표면 측)에 배치된다. 렌즈 유닛(11)에 입사하는 광은 커버 글래스(12)를 통해 센서 칩(32)에 형성된 포토다이오드 PD의 수광면에서 충돌한다.
차광막(도시하지 않음)은 수광면의 비-광 수신 영역과 함께 센서 칩(32)의 후면 측에 형성된다. 또한, 센서 칩(32)은 전면 및 후면 중 하나로부터 테스트될 수 있는 제1 단자 및 제2 단자를 구비한다. 제1 단자는 센서 칩(32)으로부터 노출되도록 센서 칩(32)의 후면에 형성된다. 제2 단자는 센서 칩(32)의 전면에 형성되고, 제1 단자에 전기적으로 연결된다. 제2 단자는 외부 장치에 연결될 수 있다.
도 3은 도 1의 점선에 의해 둘러싸인 카메라 모듈의 영역(100)을 나타내는 확대 단면도이다. 센서 칩(32)은 최대한 약 10㎛의 두께로 얇아진다. 컬러 필터/마이크로렌즈(16)는 센서 칩(32) 후면의 수광면에 제공된다. Al 패드(17) 및 Ni 범프(18)는 전극으로서 센서 칩(32)의 전면 측에 형성된다. 후면 측 개구는 Al 패드(17) 및 Ni 범프(18)에 대응하는 센서 칩(32)의 위치에 형성된다. 후면 측 개구로부터 노출된 Al 패드(17)의 한 부분은 제1 단자로서 기능한다. 칩 전면 측에 배 치되고, Al 패드(17)에 대응하는 Ni 범프(18)는 제2 단자로서 기능한다.
댐(dam)(접착물)(19)은 촬상 화소부(41)와는 다른 소정의 영역(여기에서는, 전극을 포함하는 주변 회로부)에 형성된다. 댐(19)은 센서 칩(32)의 후면에 커버 글래스(12)를 접착시키도록 사용된다. 촬상 화소부(41)는 촬상 화소부(41)와 렌드(lend) 재료 간의 굴절률 차를 유지하기 위해서 공동(hollow) 구조를 갖는다. 그러나 이 부분은 마이크로렌즈의 재료보다 낮은 굴절률을 갖는 재료로 채워질 수도 있다. 커버 글래스(12)는 광 수신부에 먼지 및 불결물이 접착되는 것을 막도록 또한 기능한다. 제2 단자가 외부 장치에 연결되게 하도록 인터커넥트를 인스톨(install)하는 단계에서, 커버 글래스(12)는 먼지 또는 손상으로부터 제2 단자를 보호하고, 얇아진 센서 칩(32)의 기계적 강도를 증가시키는 데 효과적이다.
패시베이션막(13A) 및 절연층(20)은 센서 칩(32)의 전면에 형성된다. 수동 소자 칩(14)은 본딩층(21)을 통해 절연층(20)에 실장된다. 수동 소자 칩(14)의 주변은 수지층(절연 부재)(23)으로 덮는다. Al 패드(27) 및 Ni 범프(28)는 전극으로서 수동 소자 칩(14)에 또한 형성된다. Cu 인터커넥트(25)는 수지층(23)에 대하여 형성되어, 센서 칩(32)을 수동 소자 칩(14)에 연결시킨다. Cu 인터커넥트(25)는 센서 칩(32)이 쓰루-홀(through-hole)을 통해 다른 표면에 실장되는 수지층(절연 부재)(23)의 한 표면 측으로부터 연장하도록 형성된다. 다른 표면 측은 솔더 레지스트(26)로 덮는다. Cu 인터커넥트(25)는 센서 칩(32)을 수동 소자 칩(14)에 전기적으로 연결한다. 솔더 볼(15)은, Au/Ni 패드 도금층(22)을 통해, 솔더 레지스트(26)로 덮지 않은 수지층(23)의 다른 표면의 Cu 인터커넥트(25)의 한 부분에 연 결된다.
도 3에 도시된 촬상 장치의 크기의 일 예가 아래에 기술될 것이다. 수지층(23)의 하면으로부터 댐(19)의 상면까지의 두께(D1)는 180㎛이다. 수지층(23)의 하면으로부터 수동 소자 칩(14)의 전면까지의 두께(D1A)는 25㎛이다. 수동 소자 칩(14)의 두께는 70㎛이다. 본딩층(21)의 두께는 25㎛이다. 이들 두께의 합(D1B)은 95㎛이다. 또한, (패시베이션 막(13A) 및 절연층(20)을 포함하는) 센서 칩(32)의 두께(D1C)는 최대 10㎛이다. 촬상 소자가 형성되는 Si층의 두께는 4㎛이다. 댐의 두께(D1D)는 50㎛이다. 또한, 커버 글래스(12)의 두께(D2)는 300 내지 400㎛이다.
전술한 바와 같이 구성된 후면 조사 타입 고체 촬상 장치 및 카메라 모듈에 따르면, 주변 회로부는 Al 패드(17)를 사용하여 웨이퍼 레벨에서 테스트될 수 있다. 촬상 화소부는, 광으로 수광면에 조사하고, 후면 측 개구에 노출되는 Al 패드(17)의 부분을 사용함으로써 웨이퍼 레벨에서 테스트될 수 있다. 따라서, 후면 조사 타입 고체 촬상 장치가 웨이퍼 레벨에서 테스트될 수 있고, 테스트를 용이하게 한다.
이제, 도 1 내지 3에 도시된 카메라 모듈의 제조 프로세스가 도 4 내지 8의 단면도와 도 9 및 10의 플로차트를 참조하여 기술될 것이다.
먼저, 후면 조사 타입 CMOS 센서(13)가 공지된 CMOS 프로세스를 이용하여 웨이퍼에 형성된다. CMOS 센서(13)는 촬상 화소부 및 촬상 화소부에 대한 주변 회로부를 구비한다. 화소는 촬상 화소부에 이차원 어레이로 배열된다. 각 화소는 전 계 효과 트랜지스터 및 포토다이오드로 구성된다. 주변 회로부는 촬상 화소부를 선택 및 구동하는 구동 회로와, 촬상 화소부에 의해서 출력된 화소 신호를 처리하는 신호 처리 회로와, 신호 처리 회로로부터의 데이터를 유지하는 데이터 홀딩 회로를 구비한다. 인터커넥트층이 센서(13)의 전면 측에 제공되어 촬상 화소부의 전계 효과 트랜지스터를 구동한다. 광전 변환 소자 각각의 수광면이 센서(13)의 후면에 제공된다.
후속하는 웨이퍼의 박화(thinning)에서 웨이퍼의 균일한 두께를 보장하기 위하여, 센서(13)는 SOI 웨이퍼를 사용하여 형성될 수도 있다. 매몰 산화막(BOX)의 두께는 후면 박화 프로세스에 따라 달라지지만, 예를 들면 약 200㎚일 수도 있다. 이는, 이 두께가 Si 대 Si 산화막의 적절한 에칭 선택비를 바람직하게 보장하기 때문이다. BOX의 Si는 수광에 필요한 두께를 가질 수도 있고, 이는 최대 10㎛이다.
Si 프로세스의 마지막 단계로서, 절연층(20)을 구성하는 감광 폴리이미드가 형성되고, 전면 측의 Al 패드(17)의 절연막(20) 및 패시베이션막(13A)에 개구가 형성되어 주변 회로부를 노출한다(단계 1). 이어서, 주변 회로부는 Al 패드(17)를 사용하여 웨이퍼 레벨에서 기능 테스트를 거친다(단계 2). 이 때, 촬상 화소부는 인터커넥트층 아래에 배치되어 수광부가 테스트되는 것을 막는다. 따라서, 주변 회로부는 기능 테스트를 하여 얼마나 양호하게 CMOS 프로세스가 수행되었는지를 검사한다. 주변 회로부가 테스트 시 동작하지 않는 경우, 장치는 결함이 있는 것으로 판정되어, 후속하는 프로세스로 공급되지 않도록 폐기되거나 표기된다.
이어서, 통과된 웨이퍼에 대하여, 얇은 범프(Ni 범프)(18)가 전면 측의 Al 패드(17)에 형성된다(단계 3). 이 경우, Ni는 무전극 도금법을 이용하여 5㎛의 두께까지 형성된다. Ni의 두께는 레이저 프로세싱 동안 Ni가 스토퍼(stopper)로서 기능할 수 있도록 적절하게 될 수도 있다.
그 후, 도 4에 도시된 바와 같이, 수동 소자 칩(14)이 본딩층(21)을 통해 센서(13)의 전면 측에 실장된다(단계 4). 수지가 수동 소자 칩(14) 및 본딩층(21)에 적층되고(단계 5), 압축되어 편평해진다(단계 6). 이와 같이 형성된 수지층(2)은 박화된 센서(13)의 지지 부재로서 기능한다. 이 단계에서, 후속하는 후면 연마 단계에 요구되는 편평함이 유지되기만 하면 된다. 따라서, 수지층(2)의 두께는 예를 들면 약 1㎛만큼 변할 수도 있다.
다음으로, 도 5에 도시된 바와 같이, 센서(13)의 후면은 BSG(backside grinding) 및 건식 폴리싱(dry polishing)에 의해서 기계적으로 연마되고 박화된다(단계 7). 이 때, Si의 두께는 바람직하게는 최대 약 50㎛이다.
이어서, 연마된 표면의 Si가 습식 에칭된다(단계 8). SOI 웨이퍼가 사용되는 경우에는, Si는 BOX에까지 에칭된다. 이 경우, BOX에 남은 Si의 두께는 4㎛이고, 따라서 BOX는 남게 된다. 이러한 에칭 단계는 습식 에칭에 한정되지 않으며, 건식 에칭일 수도 있다. 이 경우, 에칭 조건은 바람직하게는 적절한 SiO2 대 Si의 에칭 선택비를 제공하도록 설정된다. 그 후, BOX는 상이한 에칭제를 사용하여 박화된다.
이어서, 도 6에 도시된 바와 같이, 전면 측의 패턴이 할당된다. 차광막 및 컬러 필터/마이크로렌즈(16)가 리소그래피 프로세스에 의해서 박화된 Si의 후면에 형성된다(단계 9).
그 후, 컬러 필터/마이크로렌즈(16)가 형성되는 후면으로부터의 테스트를 가능하게 하기 위하여, 센서(13)가 후면으로부터 에칭되어 전면 측의 Ni 범프(18)에 도달한다. 따라서, 후면 측 개구는 후면으로부터 테스트될 수 있는 단자(Al 패드(17))에 형성된다(단계 10). 마스크인 마이크로렌즈 등의 재료를 통한 레이저 절단 또는 건식 에칭은 후면 측 전극이 노출되는 후면 측 개구를 형성하는 데 이용할 수도 있다.
그 후, 촬상 화소부는 후면 측 개구에 노출된 Al 패드(17)를 사용하여 화상 테스트를 거친다(단계 11). 기준광이 도 6의 상부로부터 촬상 화소부에 발산된다. 화상 신호가 Al 패드(17)로부터 획득되고 테스트된다. 테스트 동안, 검사를 위하여 온도가 높아지거나 낮아질 수도 있다. 이들 테스트는 통상적인 웨이퍼 레벨의 테스터를 사용하여 수행될 수도 있다. 이와 달리, 수동 소자를 포함하는 회로가 테스트되는 것을 가능하게 하도록 전면 측에 실장된 수동 소자 칩(14)과의 연결이 사전확립될 수도 있다. 이 시점에서 원하는 수율을 제공하는 웨이퍼만이 다음 제조 단계로 보내어진다.
다음으로, 도 7에 도시된 바와 같이, 댐(19)으로 불리는 접착제가 수광부를 제외한 센서(13)에 형성된다(단계 12). 웨이퍼 레벨에서 형성된 커버 글래스(12)는 댐(19)에 접착된다(단계 13). 이 경우, 댐(19)은 바람직하게는 약 50㎛의 높이를 갖는다. 다음으로, 수광부는 공동(hollow) 구조를 구비하여 마이크로렌즈의 재 료의 굴절률보다 낮은 굴절률을 제공한다. 이것은 마이크로렌즈의 광 집광 효과의 최대화를 가능하게 한다. 이와 달리, 공동부는 마이크로렌즈의 재료의 굴절률 보다 낮은 굴절률을 제공하는 재료로 채울 수도 있다. 또한, 후면 측 전극에 미리 형성된 후면 측 개구(기판 스루-홀)를 폐쇄하기 위하여 형성되는 경우, 댐 접착제는 후면 측 전극을 보호할 수 있다.
마지막으로, 도 8에 도시된 바와 같이, 레이저에 의해서 수지층(23)이 녹아서 기화하여, 센서(13)의 전면 측으로부터 Ni 범프(18)로 연장하는 개구를 형성한다(단계 14). 동시에, 수동 소자 칩(14)의 단자에 개구가 형성되고, 개구를 함께 연결하는 인터커넥트(25)가 형성된다(단계 15). 인터커넥트(25)를 위하여, 수지층(23)의 전면을 에칭하는 습식 프로세스 후, 수지층(23)의 전 표면 위에 무전극 도금에 의해서 Cu가 형성되고, 그 결과물인 시드층은 전기분해 도금에 의해서 Cu를 형성하는 데 사용된다. 그 후, 패턴이 리소그래피에 의해서 형성된다. 이어서, 솔더 레지스트(solder resist)(26)가 형성되고 패터닝된다(단계 16). 솔더 볼(25)이 형성될 영역은 Au/Ni 패드 도금을 거친다(단계 17). 솔더(15)가 Au/Ni 패드 도층금(22)에 실장된다(단계 18).
이어서, 웨이퍼는 다이서(dicer)를 사용하여 개별적인 조각으로 다이싱된다(단계 19). 결과물인 칩의 전면 측에 실장된 솔더 볼(15)은 개별적인 고체 촬상 장치가 최종 테스트를 거치도록 하는 데 사용된다(단계 20). 그 후, 렌즈 유닛(11)이 조립을 위하여 고체 촬상 장치에 실장된다(단계 21).
전술한 제조 방법에서, 제조 프로세스 동안, 먼저, 주변 회로부가 센서(13) 의 전면 측으로부터 테스트된다. 이어서, 마이크로렌즈 등이 후면에 형성되고, 그 후에 촬상 화소부가 테스트된다. 따라서, 웨이퍼 레벨 카메라 모듈(WLCM)이 용이하게 테스트될 수 있다. 또한, 웨이퍼는 다이싱에 의해서 조각으로 분할되어 센서 칩(32)을 형성하고, 그 후에 고체 촬상 장치가 최종 테스트를 거친다. 따라서, 전술한 단계 각각에서 수용가능한 것으로 판정된 웨이퍼만이 후속하는 제조 단계를 거친다. 결과적으로, 카메라 모듈은 낭비가 제거되고 효율성이 향상되도록 하여, 효율적이고 저렴하게 제조될 수 있다.
전술한 제조 방법에서는, 후면 측 개구는 센서(13)용으로 형성되고, 전면 측 단자는 후면 측 개구에 노출되어 전극이 후면에 제공될 수 있다. 그러나 주변 회로부에 연결된 금속 플러그는 센서(13)에 매몰될 수도 있고, 금속 플러그의 적당한 부분은 BSG에 의해 센서(13)의 후면으로부터 노출되고, 테스트 단자로서 사용된다.
[제2 실시예]
도 11은 본 발명의 제2 실시예를 예시하는 카메라 모듈의 부분적인 절단 투시도이다. 카메라 모듈에서 센서 칩(32)은 실장 기판(31)(COB: chip-on-board)에 실장한다. 칩(32)의 수광면에 형성된 (도 3의 Al 패드(17)에 대응하는) 제1 단자는 와이어 본딩으로 실장 기판(31)에 연결한다. 수동 소자 칩(33)은 칩(32) 주변의 실장 기판(31)에 표면 실장(SMT)한다. 커버 글래스(34)는 센서 칩(32)에 제공한다. 렌즈 유닛(35)은 커버 글래스(34)에 제공한다. 그러므로 렌즈 유닛(35)에 입사하는 광은 커버 글래스(34)를 통해 센서 칩(32)에 있는 광전 변환 소자의 수광면에 집광한다.
이러한 구성에서, 제1 단자(도 3에 도시된 바와 같이 Al 패드(17)의 후면 측 개구에 노출된 Al 패드(17)의 부분)는 촬상 화소부(41)에 대한 화상 테스트에 사용한다. 제1 단자는 센서 칩(32)이 실장되는 경우에는 본딩 패드로서 또한 사용한다. 한편, 제2 단자(Al 패드(17)의 하면)는 제조 프로세스 동안 웨이퍼 상태로 있는 주변 회로부에 대한 기능 테스트에 사용한다.
그러므로 전술한 구성은 제1 실시예의 효과와 실질적으로 유사한 효과를 또한 발휘할 수 있다. 그러나 제2 실시예는 제1 실시예보다 큰 실장 영역을 필요로 한다. 따라서, 제1 및 제2 실시예 중 하나를 필요한 사양, 실장 편의성 등에 따라 선택할 수도 있다.
(변형)
제1 및 제2 실시예의 설명에서는, 예로서, 상대적으로 큰 패턴 점유 영역을 필요로 하는 저항기, 커패시터 등이 센서 칩(32)과 함께 실장되는 수동 소자 칩(14 또는 33)에 형성된다. 그러나 물론 수동 소자가 센서 칩(32)에 집적될 수도 있다. 또한, 수동 소자 칩(14 또는 33) 대신, DSP와 같은 능동 소자 칩이 센서 칩(32)과 함께 실장되거나, DSP와 같은 능동 소자가 센서 칩(32)에 집적될 수도 있다.
더욱이, 전술한 예에서, 각 화소(42-11, 42-12, ..., 42-mn)는 네 개의 전계 효과 트랜지스터 및 포토다이오드(PD)로 구성한다. 그러나 상이한 구성을 제공할 수도 있고, 주변 회로부의 구성, 화소를 구동하는 데 사용하는 인터커넥트의 구조 등은 전술한 예에 한정하지 않는다.
또한, 전술한 예에서, 화소는 촬상 화소부에 m×n의 이차원 어레이로 배열한 다. 그러나 본 발명은 화소가 엇갈림(stagger)되는 구성에 적용할 수 있다.
전술한 바와 같이, 본 발명의 제1 양상에 따른 고체 촬상 장치는, 촬상 화소부와, 반도체 기판상에 제공된 촬상 화소부에 대한 주변 회로부를 포함하고, 촬상부는 광전 변환 소자 및 전계 효과 트랜지스터를 각각 구비한 복수의 화소 어레이를 포함하고, 촬상 화소부 내 전계 효과 트랜지스터를 구동하는 인터커넥트층은 반도체 기판의 제1 표면 측에 형성하고, 광전 변환 소자의 수광면은 반도체 기판의 제2 표면 측에 위치하고, 고체 촬상 장치는, 반도체 기판의 제2 표면 측으로부터 노출된 제1 단자와, 제1 단자에 전기적으로 연결하고, 반도체 기판의 제1 표면 측의 외부 장치에 연결가능한 제2 단자를 더 포함한다.
본 발명의 제2 양상에 따른 고체 촬상 장치는, 촬상 화소부와, 반도체 기판상에 제공된 촬상 화소부에 대한 주변 회로부를 포함하고, 촬상부는 광전 변환 소자 및 전계 효과 트랜지스터를 각각 구비한 복수의 화소 어레이를 포함하고, 촬상 화소부 내 전계 효과 트랜지스터를 구동하는 인터커넥트층은 반도체 기판의 제1 표면 측에 형성하고, 광전 변환 소자의 수광면은 반도체 기판의 제2 표면 측에 위치하고, 고체 촬상 장치는, 반도체 기판의 제1 표면 측에 위치하고, 반도체 기판의 제2 표면 측으로부터 노출된 패드 전극을 더 포함하고, 패드 개구는 반도체 기판의 제1 표면 측의 패드 전극에 형성한다.
본 발명의 제3 양상에 따른 카메라 모듈은, 광전 변환 소자 및 전계 효과 트랜지스터를 각각 구비한 복수의 화소가 배열되어 있는 촬상 화소부와, 촬상 화소부에 대한 주변 회로부를 포함하는 고체 촬상 장치를 포함하고, 촬상 화소부 내 전계 효과 트랜지스터를 구동하는 인터커넥트층은 반도체 기판의 제1 표면 측에 형성하고, 광전 변환 소자의 수광면은 반도체 기판의 제2 표면 측에 위치하고, 카메라 모듈은, 입사광을 광전 변환 소자의 수광면에 집광하는 렌즈와, 부재(member) - 상기 부재는 부재의 한 표면에 실장된 반도체 기판의 제1 표면 측과, 부재의 다른 표면에 제공된 외부 연결 단자를 구비함 - 와, 반도체 기판이 실장되는 한 표면 측으로부터 다른 표면 측으로 연장하도록 부재에 형성하고, 외부 연결 단자에 전기적으로 연결하는 인터커넥트를 더 포함하고, 고체 촬상 장치는, 반도체 기판의 제2 표면 측으로부터 노출된 제1 단자와, 반도체 기판의 제1 표면 측에 형성하고, 제1 단자 및 인터커넥트층에 전기적으로 연결하는 제2 단자를 더 포함한다.
본 발명의 제4 양상에 따른 반도체 장치의 제조 방법은, 광전 변환 소자 및 전계 효과 트랜지스터를 각각 구비한 복수의 화소가 배열되어 있는 촬상 화소부와, 촬상 화소부에 대한 주변 회로부를 포함하는 고체 촬상 장치를 형성하는 단계 - 촬상 화소부 내 전계 효과 트랜지스터를 구동하는 인터커넥트층은 반도체 기판의 제1 표면 측에 형성하고, 광전 변환 소자의 수광면은 반도체 기판의 제2 표면 측에 위치함 - 와, 반도체 기판의 제1 표면 측으로부터 주변 회로부를 테스트하는 단계와, 주변 회로부의 테스트 후, 반도체 기판의 제2 표면 측을 박화하여(thinning) 반도체 기판의 제2 표면 측으로부터 제1 단자를 노출시키는 단계와, 광전 변환 소자의 수광면에 대응하는 반도체 기판의 박화된 제2 표면 측의 위치에 입사광을 집광하는 렌즈를 형성하는 단계와, 렌즈 형성 후, 반도체 기판의 제2 표면 측으로부터 노출된 제1 단자를 사용하여 촬상 화소부를 테스트하는 단계를 포함한다.
또한, 제4 양상에 따른 방법은, 촬상 화소부의 테스트 후, 반도체 기판을 개별 부분으로 분할하는 단계와, 개별화된 반도체 기판 각각에 대하여 고체 촬상 장치를 테스트하는 단계를 더 포함한다.
본 발명의 한 양상은 테스트를 용이하게 하는 고체 촬상 장치 및 고체 촬상 장치를 사용하는 카메라 모듈을 제공한다.
본 발명의 한 양상은 제조 효율을 개선하는 반도체 장치의 제조 방법을 제공한다.
추가적인 장점과 수정물은 본 기술분야의 숙련자에게 쉽게 발생한다. 그러므로 넓은 양상에서의 본 발명은 본 명세서에 도시하고 기술한 특정 설명 및 대표적인 실시예들에 한정하지 않는다. 따라서, 첨부한 청구범위 및 그 균등물로 정의하는 발명의 일반적인 개념의 사상 및 범위를 벗어나지 않는 다양한 수정이 이루어질 수도 있다.
도 1은 카메라 모듈 구성의 단면도로서, 본 발명의 제1 실시예를 예시한다.
도 2는 도 1에 도시한 카메라 모듈 내 센서의 일반적인 구성의 예를 도시하는 회로도이다.
도 3은 도 1에 도시한 카메라 모듈의 한 부분을 상세하게 도시하는 확대한 단면도이다.
도 4는 카메라 모듈 제조의 제1 프로세스의 단면도로서, 본 발명의 한 실시예에 따른 반도체 장치의 제조 방법을 예시한다.
도 5는 카메라 모듈 제조의 제2 프로세스의 단면도이다.
도 6은 카메라 모듈 제조의 제3 프로세스의 단면도이다.
도 7은 카메라 모듈 제조의 제4 프로세스의 단면도이다.
도 8은 카메라 모듈 제조의 제5 프로세스의 단면도이다.
도 9는 카메라 모듈 제조 프로세스의 제1 플로차트로서, 본 발명의 한 실시예에 따른 반도체 장치의 제조 방법을 예시한다.
도 10은 카메라 모듈 제조 프로세스의 제2 플로차트로서, 본 발명의 한 실시예에 따른 반도체 장치의 제조 방법을 예시한다.
도 11은 카메라 모듈의 부분적으로 절단한 투시도로서, 본 발명의 제2 실시예를 예시한다.
<도면의 주요 부분에 대한 부호의 설명>
11: 렌즈 유닛
12: 커버 글래스
14: 수동 소자 칩
15-1, 15-2: 솔더 볼
32: 센서 칩

Claims (20)

  1. 고체 촬상 장치로서,
    반도체 기판상에 제공하고, 광전 변환 소자 및 전계 효과 트랜지스터를 각각 구비한 복수의 화소가 배열되어 있는 촬상 화소부와,
    상기 촬상 화소부에 대한 주변 회로부와,
    상기 반도체 기판의 제1 표면 측에 형성하고, 상기 촬상 화소부 내 상기 전계 효과 트랜지스터를 구동하는 인터커넥트층과,
    상기 반도체 기판의 제2 표면 측에 위치하는 상기 광전 변환 소자의 수광면과,
    상기 반도체 기판의 제2 표면 측으로부터 노출된 제1 단자와,
    상기 제1 단자에 전기적으로 연결하고, 상기 반도체 기판의 제1 표면 측의 외부 장치에 연결가능한 제2 단자
    를 포함하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 제1 단자는 상기 반도체 기판의 제1 표면 측에 형성된 패드의 한 부분으로서, 상기 제2 표면 측의 개구에 노출되어 있는 고체 촬상 장치.
  3. 제2항에 있어서,
    상기 제2 단자는 상기 반도체 기판의 제1 표면 측의 패드에 형성된 범프인 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 주변 회로부는 상기 촬상 화소부를 선택 및 구동하도록 구성한 구동 회로와, 상기 촬상 화소부가 출력한 화소 신호에 대하여 신호 처리를 실행하도록 구성한 신호 처리 회로와, 상기 신호 처리 회로로부터 얻은 데이터를 홀드하도록 구성한 데이터 홀딩 회로를 포함하는 고체 촬상 장치.
  5. 제4항에 있어서,
    상기 전계 효과 트랜지스터를 구동하는 인터커넥트층은 상기 구동 회로가 상기 촬상 화소부에 공급하는 어드레스 펄스, 리셋 펄스 및 판독 펄스 중 적어도 하나를 전송하는 인터커넥트층을 포함하는 고체 촬상 장치.
  6. 제1항에 있어서,
    상기 주변 회로부는 상기 반도체 기판의 제1 표면 측으로부터의 기능 테스트를 수행하고, 상기 촬상 화소부는 기준 광으로 상기 수광면을 조사하면서 상기 제1 단자를 사용하여 화상 테스트를 수행하는 고체 촬상 장치.
  7. 고체 촬상 장치로서,
    반도체 기판상에 제공하고, 광전 변환 소자 및 전계 효과 트랜지스터를 각각 구비한 복수의 화소가 배열되어 있는 촬상 화소부와,
    상기 촬상 화소부에 대한 주변 회로부와,
    상기 반도체 기판의 제1 표면 측에 형성하고, 상기 촬상 화소부 내 상기 전계 효과 트랜지스터를 구동하는 인터커넥트층과,
    상기 반도체 기판의 제2 표면 측에 위치하는 상기 광전 변환 소자의 수광면과,
    상기 반도체 기판의 제1 표면 측에 위치하고, 상기 반도체 기판의 제2 표면 측으로부터 노출된 패드 전극
    을 포함하고,
    패드 개구는 상기 반도체 기판의 제1 표면 측의 패드 전극에 형성하는 고체 촬상 장치.
  8. 제7항에 있어서,
    상기 주변 회로부는 상기 촬상 화소부를 선택 및 구동하도록 구성한 구동 회로와, 상기 촬상 화소부가 출력한 화소 신호에 대하여 신호 처리를 실행하도록 구성한 신호 처리 회로와, 상기 신호 처리 회로로부터 얻은 데이터를 홀드하도록 구성한 데이터 홀딩 회로를 포함하는 고체 촬상 장치.
  9. 제8항에 있어서,
    상기 전계 효과 트랜지스터를 구동하는 인터커넥트층은 상기 구동 회로가 상기 촬상 화소부에 공급하는 어드레스 펄스, 리셋 펄스 및 판독 펄스 중 적어도 하나를 전송하는 인터커넥트층을 포함하는 고체 촬상 장치.
  10. 제7항에 있어서,
    상기 주변 회로부는 상기 패드 전극을 사용하여 상기 패드 개구를 통해 상기 제1 표면 측으로부터의 기능 테스트를 수행하고, 상기 촬상 화소부는 기준 광으로 상기 수광면을 조사하면서 상기 반도체 기판으로부터 노출되어 있는 상기 패드 전극의 한 부분을 사용하여 화상 테스트를 수행하는 고체 촬상 장치.
  11. 카메라 모듈로서,
    광전 변환 소자 및 전계 효과 트랜지스터를 각각 구비한 복수의 화소가 배열되어 있는 촬상 화소부와, 상기 촬상 화소부에 대한 주변 회로부와, 상기 반도체 기판의 제1 표면 측에 형성하고, 상기 촬상 화소부 내 상기 전계 효과 트랜지스터를 구동하는 인터커넥트층과, 상기 반도체 기판의 제2 표면 측에 위치하는 상기 광전 변환 소자의 수광면과, 상기 반도체 기판의 제2 표면 측으로부터 노출된 제1 단자와, 상기 반도체 기판의 제1 표면 측에 형성하고, 상기 제1 단자 및 상기 인터커넥트층에 전기적으로 연결하는 제2 단자를 포함한 고체 촬상 장치와,
    입사광을 상기 광전 변환 소자의 수광면에 집광하는 렌즈와,
    부재 - 상기 부재는 상기 부재의 한 표면에 실장된 상기 반도체 기판의 제1 표면 측 및 상기 부재의 다른 표면에 제공된 외부 연결 단자를 포함함 - 와,
    상기 반도체 기판이 실장되는 한 표면 측으로부터 다른 표면 측으로 연장하도록 상기 부재에 형성하고, 상기 외부 연결 단자에 전기적으로 연결하는 인터커넥트
    를 포함하는 카메라 모듈.
  12. 제11항에 있어서,
    상기 제1 단자는 상기 반도체 기판의 제1 표면 측에 형성된 패드의 한 부분으로서, 상기 제2 표면 측의 개구에 노출되어 있는 카메라 모듈.
  13. 제12항에 있어서,
    상기 제2 단자는 상기 반도체 기판의 제1 표면 측의 패드에 형성된 범프인 카메라 모듈.
  14. 제11항에 있어서,
    상기 주변 회로부는 상기 촬상 화소부를 선택 및 구동하도록 구성한 구동 회로와, 상기 촬상 화소부가 출력한 화소 신호에 대하여 신호 처리를 실행하도록 구성한 신호 처리 회로와, 상기 신호 처리 회로로부터 얻은 데이터를 홀드하도록 구성한 데이터 홀딩 회로를 포함하는 카메라 모듈.
  15. 제14항에 있어서,
    상기 전계 효과 트랜지스터를 구동하는 인터커넥트층은 상기 구동 회로가 상기 촬상 화소부에 공급하는 어드레스 펄스, 리셋 펄스 및 판독 펄스 중 적어도 하나를 전송하는 인터커넥트층을 포함하는 카메라 모듈.
  16. 제11항에 있어서,
    상기 주변 회로부는 상기 반도체 기판의 제1 표면 측으로부터의 기능 테스트를 수행하고, 상기 촬상 화소부는 기준 광으로 상기 수광면을 조사하면서 상기 제1 단자를 사용하여 화상 테스트를 수행하는 카메라 모듈.
  17. 제11항에 있어서,
    상기 반도체 기판의 제1 표면 측에 실장된 수동 소자 칩을 더 포함하는 카메라 모듈.
  18. 제17항에 있어서,
    상기 부재는 상기 반도체 기판의 주변 및 상기 수동 소자 칩을 덮는 압축된 수지층인 카메라 모듈.
  19. 제11항에 있어서,
    상기 부재는 실장 기판이고, 상기 인터커넥트는 상기 실장 기판에 형성하고, 상기 고체 촬상 장치는 상기 실장 기판에 실장하고, 상기 제1 단자 및 상기 인터커넥트는 와이어 본딩으로 서로 연결하는 카메라 모듈.
  20. 제19항에 있어서,
    상기 고체 촬상 장치에 근접한 상기 실장 기판에 실장된 수동 소자 칩을 더 포함하는 카메라 모듈.
KR1020080064819A 2007-07-06 2008-07-04 후면 조사 타입 고체 촬상 장치 및 이를 사용한 카메라모듈 KR100952769B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00178987 2007-07-06
JP2007178987A JP5159192B2 (ja) 2007-07-06 2007-07-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20090004744A true KR20090004744A (ko) 2009-01-12
KR100952769B1 KR100952769B1 (ko) 2010-04-14

Family

ID=40252352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080064819A KR100952769B1 (ko) 2007-07-06 2008-07-04 후면 조사 타입 고체 촬상 장치 및 이를 사용한 카메라모듈

Country Status (4)

Country Link
US (1) US7859073B2 (ko)
JP (1) JP5159192B2 (ko)
KR (1) KR100952769B1 (ko)
CN (1) CN101494232B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130132840A (ko) * 2010-11-05 2013-12-05 디지털옵틱스 코포레이션 이스트 후면 조명 고체 이미지 센서

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008002837A (ja) * 2006-06-20 2008-01-10 Denso Corp 半導体容量式センサの製造方法
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
JP5317586B2 (ja) * 2008-08-28 2013-10-16 ラピスセミコンダクタ株式会社 カメラモジュール及びその製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP5268618B2 (ja) * 2008-12-18 2013-08-21 株式会社東芝 半導体装置
JP2010177569A (ja) * 2009-01-30 2010-08-12 Panasonic Corp 光学デバイス及びその製造方法
JP5178569B2 (ja) * 2009-02-13 2013-04-10 株式会社東芝 固体撮像装置
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8531565B2 (en) 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
JP5554957B2 (ja) 2009-10-09 2014-07-23 オリンパス株式会社 撮像ユニット
JP2012009816A (ja) * 2010-05-28 2012-01-12 Casio Comput Co Ltd 半導体装置およびその製造方法
JP5542543B2 (ja) 2010-06-28 2014-07-09 株式会社東芝 半導体装置の製造方法
JP2012084609A (ja) * 2010-10-07 2012-04-26 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP6176118B2 (ja) 2012-02-07 2017-08-09 株式会社ニコン 撮像ユニットおよび撮像装置
JP2015105834A (ja) * 2013-11-28 2015-06-08 東京エレクトロン株式会社 電子部品検査装置、電子部品の検査方法、及び、検査方法のプログラム
CN103700602B (zh) * 2013-12-13 2016-06-29 格科微电子(上海)有限公司 适用于图像传感器晶圆级测试的晶圆对准方法
CN103730385B (zh) * 2013-12-13 2016-05-25 格科微电子(上海)有限公司 图像传感器的晶圆级测试系统及方法
JP6262536B2 (ja) * 2014-01-08 2018-01-17 新光電気工業株式会社 カメラモジュールの製造方法
JP6727948B2 (ja) * 2015-07-24 2020-07-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法
WO2018061481A1 (ja) * 2016-09-30 2018-04-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び撮像装置
JP2024127035A (ja) * 2023-03-08 2024-09-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
FR2829289B1 (fr) * 2001-08-31 2004-11-19 Atmel Grenoble Sa Capteur d'image couleur a colorimetrie amelioree et procede de fabrication
TW200300291A (en) 2001-11-05 2003-05-16 Mitsumasa Koyanagi Solid-state image sensor and its production method
JP3722367B2 (ja) 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
JP4331033B2 (ja) 2004-03-29 2009-09-16 浜松ホトニクス株式会社 半導体光検出素子及びその製造方法
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
JP4534634B2 (ja) 2004-07-05 2010-09-01 ソニー株式会社 固体撮像装置
US7615808B2 (en) 2004-09-17 2009-11-10 California Institute Of Technology Structure for implementation of back-illuminated CMOS or CCD imagers
JP4124190B2 (ja) * 2004-09-21 2008-07-23 ソニー株式会社 X−yアドレス型固体撮像素子
JP2006261638A (ja) * 2005-02-21 2006-09-28 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
US8049293B2 (en) * 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
US7973380B2 (en) 2005-11-23 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for providing metal extension in backside illuminated sensor for wafer level testing
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130132840A (ko) * 2010-11-05 2013-12-05 디지털옵틱스 코포레이션 이스트 후면 조명 고체 이미지 센서
US10249673B2 (en) 2010-11-05 2019-04-02 Invensas Corporation Rear-face illuminated solid state image sensors

Also Published As

Publication number Publication date
KR100952769B1 (ko) 2010-04-14
US7859073B2 (en) 2010-12-28
JP2009016691A (ja) 2009-01-22
CN101494232A (zh) 2009-07-29
US20090014762A1 (en) 2009-01-15
JP5159192B2 (ja) 2013-03-06
CN101494232B (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
KR100952769B1 (ko) 후면 조사 타입 고체 촬상 장치 및 이를 사용한 카메라모듈
US10586822B2 (en) Semiconductor module, MOS type solid-state image pickup device, camera and manufacturing method of camera
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
US9058972B2 (en) Semiconductor device, manufacturing method therefor, and electronic apparatus
US7265402B2 (en) Solid-state image sensor including a microlens
KR101032182B1 (ko) 반도체 패키지 및 카메라 모듈
US9455293B2 (en) X-Y address type solid state image pickup device and method of producing the same
KR101870985B1 (ko) 반도체 패키지와 반도체 패키지의 제조 방법 및 광학 모듈
TWI463645B (zh) 影像感測器中之彩色濾光片陣列對準標記形成
JP4534634B2 (ja) 固体撮像装置
JP2008130603A (ja) イメージセンサ用ウェハレベルパッケージ及びその製造方法
KR20030022724A (ko) 고밀도 인터다이 인터커넥트 구조
US20100207224A1 (en) Solid-state imaging device having penetration electrode formed in semiconductor substrate
US8748946B2 (en) Isolated wire bond in integrated electrical components
US20110269292A1 (en) Isolating wire bonding in integrated electrical components

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee