KR20090003584A - 저전압 출력의 기준전압발생기 - Google Patents

저전압 출력의 기준전압발생기 Download PDF

Info

Publication number
KR20090003584A
KR20090003584A KR1020070066336A KR20070066336A KR20090003584A KR 20090003584 A KR20090003584 A KR 20090003584A KR 1020070066336 A KR1020070066336 A KR 1020070066336A KR 20070066336 A KR20070066336 A KR 20070066336A KR 20090003584 A KR20090003584 A KR 20090003584A
Authority
KR
South Korea
Prior art keywords
current
pmos
voltage
output
generator
Prior art date
Application number
KR1020070066336A
Other languages
English (en)
Inventor
장기석
Original Assignee
(주)태진기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)태진기술 filed Critical (주)태진기술
Priority to KR1020070066336A priority Critical patent/KR20090003584A/ko
Publication of KR20090003584A publication Critical patent/KR20090003584A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 저전압 출력의 기준전압발생기에 관한 것으로서, 보다 상세하게는 1V 이하의 저전압 출력의 기준전압발생기에 있어서 차동증폭부의 입력단에 피모스 능동부하를 지닌 피모스 공통 소스 증폭기를 부가함으로써, 패턴 크기(Critical dimension)가 큰 공정에서 별도의 추가 공정으로 차동증폭부의 입력단 트랜지스터를 저전압 동작 모스 트랜지스터로 구현하거나 공정의 최소 선폭을 작게 하는 deep sub-micron의 제조 공정을 사용할 필요 없이 1V이하의 저전압 출력을 갖는 전압 레귤레이터에 활용가능하고, 차동증폭부의 피모스 전류거울 회로로 구성한 능동부하에 있어서 캐스코드로 연결함으로써 피모스 트랜지스터의 채널 렝스 모듈레이션 효과를 줄임으로써 입력전압에 따라 변동하는 전류를 안정시켜 입력전압의 크기에 무관한 출력전압을 갖도록 하여 입력전압의 동작 영역을 넓히는 1V 이하의 저전압 출력의 기준전압발생기에 관한 것이다.
기준전압발생기, 캐스코드, 능동부하, 전류거울, 피모스증폭부.

Description

저전압 출력의 기준전압발생기{REFERENCE VOLTAGE GENERATOR FOR SUB-1V OUTPUT VOLTAGE}
본 발명은 저전압 출력의 기준전압발생기에 관한 것으로서, 보다 상세하게는 1V 이하의 저전압 출력의 기준전압발생기에 있어서 차동증폭부의 입력단에 피모스 능동부하를 지닌 피모스 공통 소스 증폭기를 부가함으로써, 패턴 크기(Critical dimension)가 큰 공정에서 별도의 추가 공정으로 차동증폭부의 입력단 트랜지스터를 저전압 동작 모스 트랜지스터로 구성하거나 공정의 최소 선폭을 작게 하는 deep sub-micron의 제조 공정을 사용할 필요 없이 1V이하의 저전압 출력을 갖는 전압 레귤레이터에 활용가능한 저전압 출력의 기준전압발생기에 관한 것이다.
최근 각종 전자기기의 동작전압이 지속적으로 더욱더 낮아지고 있는데, 그 일 예로 최근 0.9~1.0V에서 동작하는 MCU 및 Main Chip 제품의 등장으로, 전자기기의 동작전압의 저전압화는 더욱 가속화되고 있다. 그리고, 이와 같은 전자기기를 구동하기 위한 전압 레귤레이터의 출력전압 또한 지속적으로 감소되어야 한다.
또한, 전압 레귤레이터의 출력전압을 안정적으로 유지시키기 위한 비교수단으로서 기능하는 기준전압발생기에서는 전압 레귤레이터에 요구되는 출력전압 이하 로 기준전압을 만들어 출력하여야 한다.
도 1은 종래의 저전압 출력의 기준전압발생기에 대한 회로이다.
도시한 바와 같이 종래의 저전압 출력의 기준전압발생기는 연산증폭기와 다이오드 및 저항으로 구성되어 있다.
종래의 저전압 출력의 기준전압발생기는 하나의 피드백 루프(Feedback loop)를 이용하여 베이스-에미터 전압(VBE)에 비례하는 전류와 열 전압(VT)에 비례하는 전류를 얻는다. 즉, 연산증폭기에 의해 Va와 Vb는 같도록 조정되고 저항 R2와 저항 R1을 같게 하면, I1b와 I2b가 같다.
또, 채널 폭 비가 동일한 피모스(PMOS)를 이용한 전류거울에 의해 피모스(M1, M2, M3) 드레인단의 전류 I1, I2 및 I3가 모두 동일하므로, I1a와 I2a의 전류가 같다.
따라서, 다이오드 사이의 전압차(dVBE)는
Figure 112007048442553-PAT00001
이므로, I2a는 VT에 비례하게 되며, 다음과 같다.
Figure 112007048442553-PAT00002
또, I2b는 VBE1에 비례하게 되며, 다음과 같다.
Figure 112007048442553-PAT00003
따라서, I2는 I2a와 I2b의 합이며 피모스(M2, M3) 전류거울에 의해 I3와 같으므로, 기준전압발생기의 출력전압(VREF)은 다음과 같이 주어진다.
Figure 112007048442553-PAT00004
이와 같이 종래의 회로는 VBE와 VT에 비례하는 두 전류 성분을 연산증폭기를 이용하여 하나의 피드백루프로부터 만들어 냄으로써 기준전압을 발생하도록 하였다.
이와 같이 종래의 1V 이하의 저전압 기준전압발생기의 회로에서는 저전압 기준전압을 발생하기 위하여 피드백되는 전압이 매우 낮기 때문에 연산증폭기 입력단의 트랜지스터가 낮은 문턱전압(Vt)을 갖도록 저전압 모스 트랜지스터(Low Vt MOSFET)를 위한 별도의 공정을 추가하거나 0.18㎛ 이하의 deep sub-micron의 제조 공정이 필요하다.
그러나, 이러한 낮은 피드백 전압을 위한 연산증폭기 입력단의 트랜지스터를 저전압 모스 트랜지스터(Low Vt MOSFET)로 구성하는 별도의 추가 공정은 공정 비용을 증가시키는 문제점이 있게 된다.
또한, 연산증폭기 입력단이 낮은 피드백 전압에 대하여 동작 가능하도록 하기 위하여 0.18㎛ 이하의 deep sub-micron의 제조 공정을 사용하면, 선폭이 작을수록 동작할 수 있는 최대 전압영역이 감소하게 되어 동작 가능한 입력전압의 범위를 감소시킴으로써 입력 전원에 무관하게 일정한 출력 전원을 전달하여야 하는 전압 레귤레이터에 대한 활용에 한계로 작용하는 문제점이 있다.
그리고, 종래 기준전압발생기는 전류거울에 사용된 피모스 트랜지스터의 채널 렝스 모듈레이션(Channel Length Modulation) 효과에 의해 전류거울의 전류가 입력전압에 따라 변동성을 가지는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 기준전압발생기에 사용되는 차동증폭부의 입력단 트랜지스터를 낮은 피드백 전압을 위하여 별도의 추가 공정으로 저전압 동작 모스 트랜지스터로 구현하거나 deep sub-micron의 제조 공정을 사용할 필요없는 1V 혹은 그 이하의 출력전압을 가지는 전압 레귤레이터에 사용되는 저전압 출력의 기준전압발생기를 제공하는 것을 목적으로 한다.
또한, 본 발명은 전압 레귤레이터의 출력 전압이 온도 및 입력전원의 범위에 대해 무관하게 1V이하의 저전압 출력을 갖도록 하는 저전압 출력의 기준전압발생기를 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위해 본 발명에 따른 저전압 출력의 기준전압발생기는, 전원전압을 입력받아 전류거울에 의하여 바이어스 전압을 공급하는 바이어스부와; 상기 바이어스부와 전류거울로 연결되어 바이어스되고 바이폴라 트랜지스터의 베이스-에미터 간의 전압에 비례하는 제1 전류를 생성하는 제1 전류생성부와; 상기 제1 전류생성부에서 출력되는 출력전압신호를 입력받아 증폭하여 출력하는 제1 피모스증폭부와; 상기 바이어스부와 전류거울로 연결되어 바이어스되고 열 전압에 비례하는 제2 전류를 생성하는 제2 전류생성부와; 상기 제2 전류생성부에서 출력되는 출력전압신호를 입력받아 증폭하여 출력하는 제2 피모스증폭부; 및 상기 바이어스부와 전류거울로 연결되어 바이어스되고 상기 제1 및 제2 피모스증폭부에서 증폭한 신호를 각각 입력받아 온도 및 전원전압의 변화에 일정한 기준전압을 출력하는 차동증폭부;를 포함하여 구성한다.
본 발명에 있어서, 상기 제1 피모스증폭부는, 상기 제1 전류생성부의 출력신호를 게이트에 입력받아 증폭한 신호를 드레인단으로 출력하는 제1 피모스와 상기 제1 피모스의 드레인단에 연결되되 게이트를 접지하여 구성한 능동부하를 포함하여 구성한 것을 특징으로 한다.
또한, 상기 제2 피모스증폭부는, 상기 제2 전류생성부의 출력신호를 게이트에 입력받아 증폭한 신호를 드레인단으로 출력하는 제2 피모스와 상기 제2 피모스의 드레인단에 연결되되 게이트를 접지하여 구성한 능동부하를 포함하여 구성한 것을 특징으로 한다.
본 발명에 있어서, 상기 차동증폭부는, 상기 제1 및 제2 피모스증폭부의 출력신호를 각각 입력받는 제1 및 제2 엔모스로 구성한 차동증폭입력단과, 상기 차동증폭입력단의 소스단에 연결 구성하되 상기 바이어스부로부터 바이어스 전압을 입력받아 정전류를 발생하는 엔모스로 구성한 전류소스와, 상기 차동증폭입력단의 제2 엔모스의 드레인단에 연결 구성하되 상기 바이어스부와 전류거울로 연결되어 바이어스되는 능동부하, 및 상기 차동증폭입력단의 제1 엔모스의 드레인단에 연결 구성하되 상기 바이어스부로부터 전류거울에 의하여 바이어스되고 기준전압을 출력하는 출력단을 포함하여 구성한 것을 특징으로 한다.
상기 능동부하는 두 개의 피모스를 캐스코드(cascode)로 연결한 것을 특징으로 한다.
상기와 같이 이루어지는 본 발명에 따른 저전압 출력의 기준전압발생기는, 차동증폭부의 입력단에 피모스 능동부하를 지닌 피모스 공통 소스 증폭기를 부가함으로써, 피드백되는 전압이 낮은 경우에도 차동증폭부를 구동하게 하여 저전압 출력의 기준전압을 발생하도록 하는 효과가 있다.
또한, 본 발명은 차동증폭부의 입력단에 피모스 능동부하를 지닌 피모스 공통 소스 증폭기를 부가함으로써, 저전압 출력의 기준전압발생기에 저전압 동작 모스 트랜지스터를 구현하기 위한 별도의 추가 공정이나 공정의 최소 선폭을 작게 만드는 deep sub-micron의 제조 공정이 필요 없어 초기 개발비(Mask 등) 및 생산 비용을 감소시키는 효과가 있다.
또한, 본 발명은 차동증폭부의 능동부하에 있어 피모스 전류거울 회로를 캐스코드로 연결함으로써 피모스 트랜지스터의 채널 렝스 모듈레이션 효과를 줄임으로써 입력전압에 따라 변동하는 전류를 안정시켜 입력전압의 크기에 무관한 출력전압을 갖도록 하여 입력전압의 동작 영역을 넓히는 효과가 있다.
이하에서는 패턴 크기(Critical dimension)가 0.6㎛ CMOS 공정과 같은 큰 공정에서 구현하는 본 발명에 따른 저전압 출력의 기준전압발생기에 대한 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 저전압 출력의 기준전압발생기에 대한 구성블록도이다.
도시한 바와 같이, 본 발명에 따른 저전압 출력의 기준전압발생기는 바이어스부(10), 제1 전류생성부(21), 제1 피모스증폭부(31), 제2 전류생성부(22), 제2 피모스증폭부(32), 및 차동증폭부(40)로 구성된다.
상기 바이어스부(10)는 전원전압을 입력받아 전류거울에 의하여 일정한 바이어스 전압을 제1 전류발생부(21), 제2 전류발생부(22), 및 차동증폭부(40)에 공급한다.
상기 제1 전류생성부(21)는 상기 바이어스부(10)와 전류거울로 연결되어 바이어스되고 바이폴라 트랜지스터의 베이스-에미터 간의 전압에 비례하는 제1 전류를 생성하고, 상기 제2 전류생성부(22)는 상기 바이어스부(10)와 전류거울로 연결되어 바이어스되고 열 전압에 비례하는 제2 전류를 생성한다.
상기 제1 피모스증폭부(31)는 상기 제1 전류생성부(21)에서 출력되는 출력전압신호를 입력받아 증폭하여 출력하고, 상기 제2 피모스증폭부(32)는 상기 제2 전류생성부(22)에서 출력되는 출력전압신호를 입력받아 증폭하여 출력한다.
상기 차동증폭부(40)는 상기 바이어스부(10)와 전류거울로 연결되어 바이어스되고 상기 제1 피모스증폭부(31) 및 제2 피모스증폭부(32)에서 증폭한 신호를 각각 입력받아 온도 및 전원전압의 변화에 일정한 기준전압을 출력한다.
도 3은 본 발명에 따른 저전압 출력의 기준전압발생기에 대한 바람직한 일실시 예를 보여주는 회로도이다.
도시한 바와 같이, 본 발명에 따른 저전압 출력의 기준전압발생기는 바이어스부(10), 제1 전류생성부(21), 제1 피모스증폭부(31), 제2 전류생성부(22), 제2 피모스증폭부(32), 및 차동증폭부(40)로 구성된다.
상기 바이어스부(10)는 피모스(Mp11, Mp13)를 사용한 전류거울과 엔모스(Mn4, Mn5)를 사용한 전류거울로 구성된다.
이때, 상기 피모스(Mp11, Mp13)로 구성한 전류거울은 상기 제1 전류생성부(21), 제2 전류생성부(22), 및 차동증폭부(40)의 출력단(41)을 바이어스하고, 상기 엔모스(Mn4, Mn5)로 구성한 전류거울은 상기 차동증폭부(40)의 전류소스(Mn3)를 바이어스한다.
상기 제1 전류생성부(21)는 저항 R2와 바이폴라 트랜지스터(Q1) 및 상기 바이어스부(10)와 전류거울을 이루는 피모스(Mp15)로 구성되며, 상기 바이어스부(10)에 의하여 전압 VA를 피모스(Mp15)의 게이트에 입력받아 저항 R2와 바이폴라 트랜지스터(Q1)에서 베이스-에미터 전압에 비례하는 전류를 생성한다.
상기 제2 전류생성부(22)는 저항 R1과 저항 R0 및 트랜지스터(Q0) 및 상기 바이어스부(10)와 전류거울을 이루는 피모스(Mp10)로 구성되며, 상기 제2 전류생성부(22)는 상기 바이어스부(10)에 의하여 전압 VA를 피모스(Mp10)의 게이트에 입력받아 저항 R1과 저항 R0 및 트랜지스터(Q0)에서 열 전압에 비례하는 전류를 생성한다.
이상에서 전류 생성에 대한 동작은 종래의 저전압 기준전압발생기와 유사하다.
상기 제1 피모스증폭부(31)는 피모스(Mp8)와 게이트단을 접지하여 능동부하 로 구성한 피모스(Mp6)로 구성되고, 상기 제2 피모스증폭부(32)는 피모스(Mp7)와 게이트단을 접지하여 능동부하로 구성한 피모스(Mp5)로 구성된다.
상기 차동증폭부(40)는 엔모스(Mn1, Mn2)로 구성한 차동증폭입력단과, 상기 차동증폭입력단의 엔모스(Mn1, Mn2)를 구동하기 위하여 상기 차동증폭입력단의 소스단에 상기 바이어스부(10)로부터 바이어스 전압을 입력받아 정전류를 발생하는 엔모스(Mn3)로 구성한 전류소스와, 상기 차동증폭입력단의 엔모스(Mn1, 이하 '제2 엔모스'라 한다.)의 드레인단에 피모스(Mp1, Mp2)를 캐스코드(cascode)로 연결하여 상기 바이어스부(10)로부터 바이어스 전압을 입력받는 능동부하, 및 상기 차동증폭입력단의 엔모스(Mn2, 이하 '제1 엔모스'라 한다.)의 드레인단과 피모스(Mp3, Mp4) 사이에 연결하여 상기 바이어스부(10)로부터 전류거울(Mp19)에 의하여 바이어스되고 기준전압(Vref)을 출력하는 출력단(41)으로 구성된다.
여기에서, 상기 제1 전류생성부(21) 및 제2 전류생성부(22)에서 생성한 전류에 의한 전압은 매우 낮아서 상기 차동증폭입력단의 제1 및 제2 엔모스(Mn1, Mn2)를 구동할 수 없다. 따라서, 상기 차동증폭입력단의 제1 및 제2 엔모스(Mn1, Mn2)를 구동하기 위한 게이트 전압(V1, V2)을 높이기 위하여 낮은 입력전압일 경우에 구동하는 피모스(Mp7, Mp8)를 이용하여 상기 제1 피모스증폭부(31) 및 제2 피모스증폭부(32)를 구성하게 된다.
또한, 상기 차동증폭입력단의 제2 엔모스(Mn1)의 드레인단에 위치한 능동부하인 피모스(Mp1, Mp2)를 캐스코드(cascode)로 연결하여 구성한다.
이는 실제 회로 구현에 있어 쇼트 채널(short channel) 구성에 의한 동일 사이즈 비율(W/L, Aspect Ratio)에서 전원전압에 따라 채널 렝스 모듈레이션(Channel Length Modulation) 효과가 커져 전류가 증가함으로 인하여 전류 안정도가 낮아지는 것을 해결하기 위한 것이다.
도 4 내지 도 5는 본 발명에 따른 저전압 출력의 기준전압발생기에 대한 0.6㎛ CMOS 공정을 이용한 시뮬레이션 결과를 보여주는 그래프이다.
도시한 바와 같이, 도 4는 입력전압 및 공정변동에 따른 기준전압의 변화를 보여주는 것으로, 입력전압이 3 ~ 5V 사이에 변하여도 기준전압은 일정한 크기로 출력됨을 알 수 있다.
또한, 도 5는 공정상의 환경온도의 변화 및 공정변동에 따른 기준전압의 변화를 보여주는 것으로 온도가 -40 ~ 140℃로 변하여도 기준전압은 일정한 크기로 출력됨을 알 수 있다.
이상에서 설명한 본 발명은 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것은 아니다.
도 1은 종래의 저전압 출력의 기준전압발생기에 대한 회로도,
도 2는 본 발명에 따른 저전압 출력의 기준전압발생기에 대한 구성블록도,
도 3은 본 발명에 따른 저전압 출력의 기준전압발생기에 대한 바람직한 일실시 예를 보여주는 회로도,
도 4 내지 도 5는 본 발명에 따른 저전압 출력의 기준전압발생기에 대한 0.6㎛ CMOS 공정을 이용한 시뮬레이션결과를 보여주는 그래프이다.
*** 도면의 주요 부분에 대한 부호의 설명 ***
10 : 바이어스부 21 : 제1 전류발생부
22 : 제2 전류발생부 31 : 제1 피모스증폭부
32 : 제2 피모스증폭부 40 : 차동증폭부
41 : 출력단

Claims (5)

  1. 전원전압을 입력받아 전류거울에 의하여 바이어스 전압을 공급하는 바이어스부와;
    상기 바이어스부와 전류거울로 연결되어 바이어스되고 바이폴라 트랜지스터의 베이스-에미터 간의 전압에 비례하는 제1 전류를 생성하는 제1 전류생성부와;
    상기 제1 전류생성부에서 출력되는 출력전압신호를 입력받아 증폭하여 출력하는 제1 피모스증폭부와;
    상기 바이어스부와 전류거울로 연결되어 바이어스되고 열 전압에 비례하는 제2 전류를 생성하는 제2 전류생성부와;
    상기 제2 전류생성부에서 출력되는 출력전압신호를 입력받아 증폭하여 출력하는 제2 피모스증폭부; 및
    상기 바이어스부와 전류거울로 연결되어 바이어스되고 상기 제1 및 제2 피모스증폭부에서 증폭한 신호를 각각 입력받아 온도 및 전원전압의 변화에 일정한 기준전압을 출력하는 차동증폭부;를 포함하여 구성한 것을 특징으로 하는 저전압 출력의 기준전압발생기.
  2. 제 1 항에 있어서, 상기 제1 피모스증폭부는,
    상기 제1 전류생성부의 출력신호를 게이트에 입력받아 증폭한 신호를 드레인단으로 출력하는 제1 피모스와 상기 제1 피모스의 드레인단에 연결되되 게이트를 접지하여 구성한 능동부하를 포함하여 구성한 것을 특징으로 하는 저전압 출력의 기준전압발생기.
  3. 제 1 항에 있어서, 상기 제2 피모스증폭부는,
    상기 제2 전류생성부의 출력신호를 게이트에 입력받아 증폭한 신호를 드레인단으로 출력하는 제2 피모스와 상기 제2 피모스의 드레인단에 연결되되 게이트를 접지하여 구성한 능동부하를 포함하여 구성한 것을 특징으로 하는 저전압 출력의 기준전압발생기.
  4. 제 1 항에 있어서, 상기 차동증폭부는,
    상기 제1 및 제2 피모스증폭부의 출력신호를 각각 입력받는 제1 및 제2 엔모스로 구성한 차동증폭입력단과,
    상기 차동증폭입력단의 소스단에 연결 구성하되, 상기 바이어스부로부터 바이어스 전압을 입력받아 정전류를 발생하는 엔모스로 구성한 전류소스와,
    상기 차동증폭입력단의 제2 엔모스의 드레인단에 연결 구성하되, 상기 바이어스부와 전류거울로 연결되어 바이어스되는 능동부하, 및
    상기 차동증폭입력단의 제1 엔모스의 드레인단에 연결하되, 상기 바이어스부로부터 전류거울에 의하여 바이어스되어 기준전압을 출력하는 출력단을 포함하여 구성한 것을 특징으로 하는 저전압 출력의 기준전압발생기.
  5. 제 4 항에 있어서,
    상기 능동부하는 두 개의 피모스를 캐스코드로 연결한 것을 특징으로 하는 저전압 출력의 기준전압발생기.
KR1020070066336A 2007-07-03 2007-07-03 저전압 출력의 기준전압발생기 KR20090003584A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070066336A KR20090003584A (ko) 2007-07-03 2007-07-03 저전압 출력의 기준전압발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070066336A KR20090003584A (ko) 2007-07-03 2007-07-03 저전압 출력의 기준전압발생기

Publications (1)

Publication Number Publication Date
KR20090003584A true KR20090003584A (ko) 2009-01-12

Family

ID=40486193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070066336A KR20090003584A (ko) 2007-07-03 2007-07-03 저전압 출력의 기준전압발생기

Country Status (1)

Country Link
KR (1) KR20090003584A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190114093A (ko) 2018-03-29 2019-10-10 부경대학교 산학협력단 Lng 선박용 화물 탱크

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190114093A (ko) 2018-03-29 2019-10-10 부경대학교 산학협력단 Lng 선박용 화물 탱크

Similar Documents

Publication Publication Date Title
KR100393287B1 (ko) 전압 제어 발진기
JP6993569B2 (ja) レギュレータ回路および半導体装置並びに電源装置
KR101733157B1 (ko) 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로
KR20120003799A (ko) 차동 증폭 회로 및 시리즈 레귤레이터
KR100508641B1 (ko) 차동 증폭 회로
KR20070003286A (ko) 버퍼 증폭기
JP2007219856A (ja) 定電圧電源回路
JP2004328640A (ja) バイアス電流生成回路、レーザダイオード駆動回路及び光通信用送信器
TW201621327A (zh) 遠端差動電壓感測
US12101068B2 (en) Push-pull output driver and operational amplifier using same
KR20090003584A (ko) 저전압 출력의 기준전압발생기
CN107453723B (zh) 放大器
KR101449133B1 (ko) 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터
KR101496004B1 (ko) 피드백 신호를 이용한 전력 증폭기
KR100625930B1 (ko) 온도의존성을 줄인 문턱전압 기준 전압원
KR20040004023A (ko) 저전압 밴드갭 기준 발생기
US7816989B2 (en) Differential amplifier
JP2015204491A (ja) 電圧電流変換回路および電源回路
KR100669074B1 (ko) 클램핑 회로를 이용한 차동증폭기
CN116633282B (zh) 一种偏置电路及功率放大器
CN113050741B (zh) 一种低功耗带隙基准源电路
KR100243336B1 (ko) 차동 증폭기
JPH02176811A (ja) 基準電圧発生回路
JP2017201451A (ja) 安定化電源回路
CN118585021A (zh) 偏压产生电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20081007

Effective date: 20090623