KR20090002195A - 질화물 반도체 발광소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 질화물 반도체 발광소자 및 그 제조 방법에 관한 것이다.

본 발명에 따른 질화물 반도체 발광소자는, 기판; 상기 기판 위에 형성된 n형 접촉층; 상기 n형 접촉층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 1의 p형 클래드층; 상기 제 1의 p형 클래드층 위에 형성된 InGaN 양자점층; 상기 InGaN 양자점층 위에 GaN 캡층; 상기 GaN 캡층 위에 형성된 제 2의 p형 클래드층; 상기 제 2의 p형 클래드층 위에 형성된 p형 접촉층을 포함한다.

질화물 반도체 발광소자, 양자점, 캡층

Description

질화물 반도체 발광소자 및 그 제조방법{Semiconductor light-emitting device and manufacturing method thereof}

도 1은 종래 질화물 반도체 발광소자를 나타낸 단면도.

도 2는 본 발명 실시 예에 따른 질화물 반도체 발광소자를 나타낸 단면도.

〈도면의 주요 부분에 대한 부호의 설명〉

100 : 질화물 반도체 발광소자 111 : 기판

113 : 버퍼층 115 : undoped-GaN층

117 : n형 접촉층 119 : n형 클래드층

121 : 활성층 123 : 제 1의 p형 클래드층

125 : InGaN 양자점층 127 : GaN 캡층

129 : 제 2의 p형 클래드층 131 : p형 접촉층

본 발명은 질화물 반도체 발광소자 및 그 제조 방법에 관한 것이다.

일반적으로 Ⅲ-Ⅴ족 화합물 반도체 중 GaN, Aln, InN는 0.7 ~ 6.2eV에 이르 는 매우 넓은 영역의 밴드 갭을 갖기 때문에, 다양한 색을 반도체를 통해 얻을 수 있다는 측면에서 주목받고 있다.

도 1은 종래 질화물 반도체 발광 소자를 나타낸 단면도이다.

도 1에 도시된 바와 같이, 질화물 반도체 발광소자(10)는 사파이어 기판(11) 상에 버퍼층(13)을 형성하고 그 상부에 언도프된(undoped) GaN층(15) 및 n-GaN 층(17)이 차례대로 형성된다. 그리고, 상기 n-GaN층 위에 단일 또는 다중 양자우물구조로 형성되어 광을 방출하는 활성층(19), 상기 활성층(19) 위에 p-GaN층(21)이 차례대로 적층된다. 상기 n-GaN층(17)에는 주로 Si가 도핑되고, p-GaN층(21)에는 주로 Mg가 도핑된다.

그리고, 상기 p-GaN층(21)의 일부분을 n-GaN 층(17)의 일부분까지 식각하여 n-GaN층(17)을 외부로 노출시키고 n-GaN층(17)에 n형 전극을 형성시키고, 상기 p-GaN층(21) 상에는 p형 전극을 형성시켜 준다.

각 층의 형성방법은 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성하면 된다.

이러한 질화물 반도체 발광소자는 P/N 접합 사이의 활성층(19)에서의 전자와 정공의 재 결합에 의해 광자(Photon)가 발생되는 원리를 가지고 있다.

상기 활성층(19)에서 생성되는 광은 모든 방향으로 방출되는데, 광을 방출될 때의 각 질화물층 표면의 접촉 저항으로 인해 발생되는 전기적 특성과 외부 양자 효율을 개선시키기 위한 연구가 진행되고 있다.

본 발명은 질화물 반도체 발광소자 및 그 제조방법을 제공한다.

본 발명은 활성층 상부에 인듐을 이용한 양자점층 및 이를 보호하는 캡층을 형성함으로써, p형 러프니스를 만들어 발광 효율을 개선하고자 한 질화물 반도체 발광소자 및 그 제조방법을 제공한다.

본 발명에 따른 질화물 반도체 발광소자는, 기판; 상기 기판 위에 형성된 n형 접촉층; 상기 n형 접촉층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 1의 p형 클래드층; 상기 제 1의 p형 클래드층 위에 형성된 InGaN 양자점층; 상기 InGaN 양자점층 위에 GaN 캡층; 상기 GaN 캡층 위에 형성된 제 2의 p형 클래드층; 상기 제 2의 p형 클래드층 위에 형성된 p형 접촉층을 포함한다.

본 발명 실시 예에 따른 질화물 반도체 발광소자 제조방법은, 기판 위에 n형 접촉층을 형성하는 단계; 상기 n형 접촉층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제 1의 p형 클래드층을 형성하는 단계; 상기 제 1의 p형 클래드층 위에 InGaN 양자점층을 형성하는 단계; 상기 InGaN 양자점층 위에 GaN 캡층을 형성하는 단계; 상기 GaN 캡층 위에 제 2의 p형 클래드층을 형성하는 단계; 상기 제 2의 p형 클래드층 위에 p형 접촉층을 형성하는 단계를 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명 한다.

도 2는 본 발명 실시 예에 따른 질화물 반도체 발광소자를 나타낸 단면도이다.

도 2를 참조하면, 질화물 반도체 발광소자(100)는 기판(111), 버퍼층(113), 언도프 GaN층(115), n형 접촉층(117), n형 클래드층(119), 활성층(121), 제 1의 p형 클래드층(123), InGaN 양자점층(125), GaN 캡층(127), 제 2의 p형 클래드층(129), p형 접촉층(131)을 포함한다.

상기 기판(111)은 사파이어, GaN, SiC, ZnC, GaAs 또는 Si으로 형성하며, 상기 기판 위에 버퍼층(113)이 형성된다. 상기 버퍼층(113)은 기판(111)과 GaN층(117)의 격자상수 차이를 줄여주기 위한 것으로서, GaN, AlN, AlGaN, InGaN 및 Al_XGa_Yln_1-X-YN(O≤X,O≤Y, X+Y≤1) 등이 이용될 수 있다. 이러한 버퍼층 위에 도펀트가 도핑되지 않는 언도프(undoped) GaN층(115)을 성장시켜 준다.

상기 언도프 GaN층(115) 위에는 n형 접촉층(117)이 형성되는데, 상기 n형 접촉층(117)은 n-GaN층으로서, 구동 전압을 낮추기 위해 해당 도펀트 예컨대, 실리콘(Si)이 도핑된다. 여기서 n형 도펀트로는 Si, Ge, Se, Te 등이 첨가될 수도 있다.

상기 n형 접촉층(117) 상에는 단일 양자 우물 또는 다중 양자 우물(MQW) 구조의 활성층(121)이 형성된다. 상기 활성층(121)은 InGaN/GaN MQW 또는 AlGaN/GaN MQW로 형성될 수 있다. 또는 상기 n형 접촉층(117) 위에 n형 클래드층(119)이 형성되고 그 위에 활성층(121)이 형성될 수 있다. 여기서, n형 클래드층은 un-doped 또 는 n형 도핑된 Al_XGa_YIn_{1 -X- Y}N/Al_XGa_YIn_{1 -X- Y}N(0≤X, 0≤Y, X+Y≤1)의 페어(Pair)로 한 페어 이상의 클래드층으로 형성될 수 있다.

상기 활성층(121)이 형성된 후, 활성층(121) 위에 하나 이상의 p형 클래드층(123,129)이 형성될 수 있으며, 마지막 p형 클래드층(129) 위에 p형 접촉층(131)이 형성된다.

상기 하나 이상의 p형 클래드층(123,129)은 p-AlGaN층으로 성장될 수 있으며, 제 1의 p형 클래드층(123)과 p형 접촉층(131) 사이에는 p형 러프니스를 만들어주기 위한 하나 이상의 적층 구조물이 추가될 수 있다.

이를 위해, 상기 활성층(121) 위에 제1의 p형 클래드층(123)을 형성하고, 상기 p형 클래드층(123) 위에 InGaN 양자점층(125)을 형성하며, 상기 InGaN 양자점층(125) 위에 양자점(QD: quantum dot) 보호를 위한 GaN 캡층(127)을 형성하고, 상기 GaN 캡층(127) 위에 제 2의 p형 클래드층(129)이 형성된 후 p형 접촉층(131)이 형성될 수 있다.

상기 InGaN 양자점층(125)은 성장할 때 In의 양을 Ga의 양보다 10~500배 정도 더 넣어줌으로써, In-rich InGaN QD을 형성하게 된다. 이때 In의 혼입(Incorporation)이 잘 되기 위해서 InGaN 양자점층(125)의 형성 온도는 600~800℃이고 성장시간은 3~30초 정도가 된다. 여기서, 성장 시간이 증가할수록 양자점(QD)의 사이즈와 높이는 증가하게 된다. 이러한 양자점의 사이즈는 직경(Diameater)이 50~200nm이고, 높이는 1~20nm를 가진다.

여기서, 상기 InGaN 양자점층(125)은 하부의 p형 AlGaN층(123)과의 격자 부 정합(Large lattic mismatch)이 크기 때문에 양자점의 3차원 성장을 촉진시켜 줄 수 있다.

그리고 InGaN 양자점층(125) 형성 후 GaN 캡층(capping layer)(127)을 형성하게 되는데, 상기 GaN 캡층(127)은 양자점 형상을 그대로 유지시켜 주기 위한 층으로서, N-rich 또는 Ga-rich된 GaN 캡층으로 형성된다. 여기서, N-rich 또는 Ga-rich는 통상적으로 기존의 다른 층에서 사용하는 양보다 많은 양을 나타낸다. 또한 상기 GaN 캡층(127)은 600~800℃의 성장 온도에서 3~30초 동안 성장된다.

그리고 상기 InGaN 양자점층(125) 및 GaN 캡층(127)을 한 페어(Pair)로 할 때, 1~10페어로 형성할 수도 있다. 또한 상기 InGaN 양자점층(125) 및/또는 GaN 캡층(127)에 n형 또는 p형 도펀트를 도핑할 수도 있다.

상기 GaN 캡층(127) 위에는 제 2의 p형 클래드층(129)이 형성되는데, 상기 제 2의 p형 클래드층(129)은 p-AlGaN층으로 형성될 수 있다.

이에 따라 제 2의 p형 클래드층(129) 위에는 p형 접촉층(131)이 형성된다. 이때 제 2의 p형 클래드층(129) 및 p형 접촉층(131)은 하부의 InGaN 양자점층(125) 및 GaN 캡층(127)에 의해 표면이 거칠게 되는 러프니스가 만들어진다.

상기 p형 접촉층(131)은 GaN에 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등이 첨가되어 형성된다.

이러한 p형 러프니스는 접촉(contact) 저항이 감소되는 역할을 하여, 전기적 특성과 외부 양자 효율이 개선된다. 이때의 p형 러프니스의 밀도는 1×10⁸/cm² ~ 5 ×10¹⁰/cm²로 만들어진다.

본 발명은 활성층 상부에 작은 사이즈로 유니폼(uniform)하게 만들어지는 양자점으로 인해 캐리어 구속(carrier confinement)이 증가되어 활성층에 캐리어의 공급이 증가됨으로써, 내부 발광의 효율을 증가시켜 줄 수 있다.

그리고 상기 p형 접촉층(131) 위에는 투명 전극층(미도시)을 형성될 수 있으며, 상기 투명 전극층은 ITO, ZnO, IrOx, RuOx, NiO의 물질 중에서 선택되어 형성될 수 있다.

이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.

예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

본 발명에 의한 질화물 반도체 발광소자 및 그 제조방법에 의하면, 활성층 상부의 p형 클래드층 위에 인듐을 이용한 양자점 및 이의 캡층을 형성시켜 줌으로 써, p형 러프니스를 만들어 내부 발광 효율이 개선되고, 접촉 저항이 감소되어 전기적인 특성이 개선될 수 있다.

Claims (17)

1. 기판;

   상기 기판 위에 형성된 n형 접촉층;

   상기 n형 접촉층 위에 형성된 활성층;

   상기 활성층 위에 형성된 제 1의 p형 클래드층;

   상기 제 1의 p형 클래드층 위에 형성된 InGaN 양자점층;

   상기 InGaN 양자점층 위에 GaN 캡층;

   상기 GaN 캡층 위에 형성된 제 2의 p형 클래드층;

   상기 제 2의 p형 클래드층 위에 형성된 p형 접촉층을 포함하는 질화물 반도체 발광소자.
2. 제 1항에 있어서,

   상기 InGaN 양자점층은 In의 양이 Ga의 양 보다 10~500배 많이 사용되는 질화물 반도체 발광소자.
3. 제 1항에 있어서,

   상기 제 2 p형 클래드층 또는 p형 접촉층은 1×10⁸/cm² ~ 5×10¹⁰/cm²의 러프니스 밀도를 갖는 질화물 반도체 발광소자.
4. 제 1항에 있어서,

   상기 양자점은 직경이 50~200nm이고, 높이가 1~20nm인 질화물 반도체 발광소자.
5. 제 1항에 있어서,

   상기 GaN 캡층은 N 또는 Ga가 많은 N-rich 또는 Ga-rich로 형성되는 질화물 반도체 발광소자.
6. 제 1항에 있어서,

   상기 InGaN 양자점층 및 GaN 캡층을 1페어로 할 경우 1~10 페어로 형성되는 질화물 반도체 발광소자.
7. 제 1항에 있어서,

   상기 InGaN 양자점층 또는/및 GaN 캡층은 n형 또는 p형 도펀트가 도핑되는 질화물 반도체 발광소자.
8. 제 1항에 있어서,

   상기 기판과 n형 접촉층 사이에는 상기 기판 위에 형성된 버퍼층; 상기 버퍼층 위에 언도프 GaN층을 포함하는 질화물 반도체 발광소자.
9. 제 8항에 있어서,

   상기 n형 접촉층과 활성층 사이에 형성된 n형 클래드층을 포함하는 질화물 반도체 발광소자.
10. 기판 위에 n형 접촉층을 형성하는 단계;

    상기 n형 접촉층 위에 활성층을 형성하는 단계;

    상기 활성층 위에 제 1의 p형 클래드층을 형성하는 단계;

    상기 제 1의 p형 클래드층 위에 InGaN 양자점층을 형성하는 단계;

    상기 InGaN 양자점층 위에 GaN 캡층을 형성하는 단계;

    상기 GaN 캡층 위에 제 2의 p형 클래드층을 형성하는 단계;

    상기 제 2의 p형 클래드층 위에 p형 접촉층을 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
11. 제 10항에 있어서,

    상기 InGaN 양자점층은 In의 양을 Ga의 양보다 10~500배의 차이로 더 넣는 질화물 반도체 발광소자 제조방법.
12. 제 10항에 있어서,

    상기 InGaN 양자점층 및/또는 GaN 캡층은 600~800℃ 온도에서 3~30초 동안 형성되는 질화물 반도체 발광소자 제조방법.
13. 제 10항에 있어서,

    상기 GaN 캡층은 N-rich 또는 Ga-rich로 형성되는 질화물 반도체 발광소자 제조방법.
14. 제 10항에 있어서,

    상기 InGaN 양자점층 및 GaN 캡층을 한 페어로 하여, 10페어 이하로 형성되는 질화물 반도체 발광소자 제조방법.
15. 제 10항에 있어서,

    상기 InGaN 양자점층 및 GaN 캡층 중 적어도 하나는 n형 또는 p형 도펀트가 도핑되는 질화물 반도체 발광소자 제조방법.
16. 제 10항에 있어서,

    상기 n형 접촉층 하부에는 기판 위에 버퍼층이 형성되는 단계, 상기 버퍼층 위에 언도프 GaN층을 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
17. 제 10항에 있어서,

    상기 n형 접촉층 상부에 n형 클래드층이 형성되는 단계를 포함하는 질화물 반도체 발광소자 제조방법.

Images