KR100658304B1 - 덮개층을 포함한 양자점 발광 다이오드 및 그 제조방법 - Google Patents

덮개층을 포함한 양자점 발광 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR100658304B1
KR100658304B1 KR1020050059911A KR20050059911A KR100658304B1 KR 100658304 B1 KR100658304 B1 KR 100658304B1 KR 1020050059911 A KR1020050059911 A KR 1020050059911A KR 20050059911 A KR20050059911 A KR 20050059911A KR 100658304 B1 KR100658304 B1 KR 100658304B1
Authority
KR
South Korea
Prior art keywords
layer
quantum dot
cover layer
light emitting
gan
Prior art date
Application number
KR1020050059911A
Other languages
English (en)
Inventor
신유리
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050059911A priority Critical patent/KR100658304B1/ko
Application granted granted Critical
Publication of KR100658304B1 publication Critical patent/KR100658304B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 기판 상부에 N-GaN층, 활성층, 덮개층, P-GaN층이 순차적으로 적층된 발광구조를 포함하여 이루어진 발광 다이오드에 있어서, 상기 활성층은 아일랜드(Island) 형상의 양자점 결정층으로 이루어지고, 상기 덮개층은 다층구조이며 실리콘(Si)이 도핑되어 이루어진 발광구조를 갖는 발광 다이오드 및 그 제조방법에 관한 것이다.
이러한 특징으로 인하여, 본 발명은 제조공정을 단순화할 수 있어 경제적으로 유리하며, 자발형성 양자점 방법을 이용하여 기판의 손상을 방지할 수 있다. 또, 양자점 결정층의 인듐(In)의 이탈을 효율적으로 방지할 수 있을 뿐만아니라, 덮개층의 균일도를 향상시켜 상기 덮개층 위에 반복하여 양자점 결정층을 형성할 수 있도록 한다.
양자점 결정층, 덮개층

Description

덮개층을 포함한 양자점 발광 다이오드 및 그 제조방법{Quantum dot LED with capping layer and process of forming the same}
도 1은 종래의 기술에 따른 발광 다이오드를 나타내는 단면도,
도 2는 본 발명에 따른 발광 다이오드의 일실시예를 나타내는 단면도,
도 3은 본 발명에 따른 발광 다이오드의 다른 실시예를 나타내는 단면도,
도 4a 내지 4e는 본 발명에 따른 발광 다이오드 제조방법의 일실시예를 단면도로 나타내는 순서도,
도 6은 양자점 결정층 및 덮개층이 반복하여 적층된 발광 다이오드의 단면도이다.
***도면의 주요 부호의 설명***
1 : 기판 2 : N-GaN층
3 : 양자점 결정층 4 : 제1덮개층
5 : 제2덮개층 6 : P-GaN층
7 : U-GaN층
11 : 기판 12 : 양자점
13 : 산화막 14 : 활성층
본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로, 보다 상세하게는 제조공정을 단순화할 수 있어 경제적으로 유리하며, 자발형성 양자점 방법을 이용하여 기판의 손상을 방지할 수 있고, 양자점 결정층의 인듐(In)의 이탈을 효율적으로 방지할 수 있을 뿐만아니라, 덮개층의 균일도를 향상시켜 상기 덮개층 위에 반복하여 양자점 결정층을 형성할 수 있도록 하는 발광 다이오드 및 그 제조방법을 제공하기 위한 것이다.
일반적으로 발광 다이오드의 활성층 구조로서 양자우물(Quantum Well)구조가 널리 사용되고 있으나, 활성층의 효율은 저차원 양자구조, 즉 양자세선(Quantum Wire), 양자점(Quantum Dot)으로 갈수록 양자효과가 높아진다.
상기의 양자점을 형성하기 위하여 사용되는 종래의 방법으로, 먼저 양자우물의 리소그라피(Lithography) 패턴을 이용하는 방법이 있다. 그러나, 상기 양자우물의 리소그라피 패턴을 이용하는 방법은 레이저 포토 리소그라피 또는 전자선 리소그라피 후에 플라즈마 식각 또는 반응성 이온 식각(Reactive Ion Etching)을 통해 양자우물의 구조를 변형시키는 방법을 사용하여 이종구조(Heterostructure)의 특성을 저하시킨다.
다음으로, 이온빔 주입에 의한 불순물 혼돈(Disordering)의 국소화를 이용하는 방법이 있다. 그러나, 상기 방법은 3족 원자의 내부확산(Interdiffusion)과 표면이 손상되는 결과를 초래할 수 있다.
그리고, 가장 널리 사용되는 방법으로 패터닝된 기판을 이용한 선택적 성장법이 있다(도 1). 상기 방법은 양자구조의 위치나 크기를 용이하게 조절할 수 있으며, 이러한 선택적 성장법에는 릿지(Ridge)와 테트라헤드랄 피트(Tetrahedral pits)를 갖는 패터닝된 기판 상에 성장하는 방법, 비시널(Vicinal) 기판 위에 형성된 다중 원자층을 갖는 버퍼층 위에 성장하는 방법 및 패터닝된 산화막에 형성되는 박막의 메사면에 성장시키는 방법 등이 있다.
그러나, 상기 선택적 성장법은 기판을 패터닝하는 과정에서 건식 식각법을 사용하여, 기판에 손상이 일어날 수 있고, 별도의 마스크 공정이 필요하여 경제적으로 불리하다.
양자점을 형성한 후에는 그 양자점을 소자로 사용하기 위하여, 양자점층의 상부에 기판 혹은 버퍼층과 동일한 물질을 성장시켜 양자점의 이송자(Carrier)를 가두도록 하는데, 이 물질을 덮개층이라고 하며, 상기 덮개층의 형성 과정에서 In 의 이탈이 일어나 양자점 결정층의 형상을 유지하는 것이 용이하지 않다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로서,
별도의 마스크 공정을 거치지 않도록 하여 경제적으로 유리한 발광 다이오드 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 기판을 식각하는 공정을 거치지 않도록 하여 기판 손상의 염려가 없는 발광 다이오드 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 또다른 목적은 양자점 결정층의 In의 이탈을 방지할 수 있는 발광 다이오드 및 그 제조방법을 제공하기 위한 것이다.
본 발명은 기판 상부에 N-GaN층, 활성층, 덮개층, P-GaN층이 순차적으로 적층된 발광구조를 포함하여 이루어지며, 상기 활성층은 아일랜드 형상의 양자점 결정층으로 이루어지고, 상기 덮개층은 다층구조이며 실리콘이 도핑되어 이루어진 발광구조를 갖는 발광다이오드를 제공한다.
또한, 상기 양자점 결정층은 InGaN으로 이루어지며 In의 함량이 10몰%이상인 것을 특징으로 하는 발광구조를 갖는 발광다이오드를 제공한다.
또한, 상기 덮개층은 제1덮개층 및 제2덮개층으로 이루어지고, GaN으로 이루어진 것을 특징으로 하는 발광구조를 갖는 발광다이오드를 제공한다.
또한, 상기 N-GaN과 기판 사이에 도핑되지 않은 U-GaN층을 더 포함하여 이루어진 것을 특징으로 하는 발광구조를 갖는 발광다이오드를 제공한다.
또한, 기판 상부에 N-GaN층을 형성하는 단계; 상기 N-GaN층 상부에 650~700℃에서 아일랜드 형상인 양자점 결정층을 형성하는 단계; 상기 양자점 결정층 상부에 Si가 도핑된 덮개층을 형성하는 단계 및 상기 덮개층 상부에 P-GaN층을 형성하는 단계를 포함하여 이루어진 발광다이오드의 제조방법을 제공한다.
또한, 상기 덮개층을 형성하는 단계는, 650~700℃에서 Si를 도핑하여 제1덮개층을 증착하는 단계; 상기 제1단계 이후, 1~10초 동안 증착을 정지시키는 단계; 및 상기 제1덮개층 상부에 700~800℃에서 제2덮개층을 증착하는 단계로 이루어지는 것을 특징으로 하는 발광다이오드의 제조방법을 제공한다.
또한, 상기 제2증착단계는 650~800℃의 온도 범위에서 온도를 점차적으로 증가시키면서 제2덮개층을 증착하는 것을 특징으로 하는 발광다이오드의 제조방법을 제공한다.
또한, 상기 기판과 상기 N-GaN층 사이에 도핑되지 않은 U-GaN층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드의 제조방법을 제공한다.
이하에서는 첨부된 도면을 참고로 하여 본 발명의 기술적 특징을 상세하게 설명하기로 한다. 본 발명은 실시예에 의하여 보다 잘 이해될 수 있으며, 하기의 실시예는 본 발명의 예시 목적을 위한 것이고, 첨부된 특허청구범위에 의하여 정하여지는 보호범위를 제한하고자 하는 것은 아니다.
도 2는 본 발명에 따른 발광 다이오드의 일실시예의 단면도로서, 기판(1) 위에 형성된 N-GaN층(2), 상기 N-GaN층 위에 형성된 양자점 결정층(3), 상기 양자점 결정층 위에 형성된 제1덮개층(4), 제2덮개층(5) 및 P-GaN층(6)을 포함하여 구성된다.
상기 기판은 에피층을 형성할 수 있는 모든 기판이 선택될 수 있으며, 바람직하기로는 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판이거나 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 하나가 적층된 템플레이트(Template) 기판인 것이 바람직하다.
상기 양자점 결정층(3)은 아일랜드 형상으로 이루어진다. 박막은 그 성장 방식에 따라 2차원적으로 평탄하게 증착되는 레이어 바이 레이어(Layer by Layer) 성장모드와 3차원적으로 증착되는 아일랜드(Island) 성장모드가 있다. 박막을 성장시킬 때 초기에는 기판과 박막간의 결합력이 강하여 레이어 바이 레이어로 성장되다가, 두께가 증가하면서 격자상수 차이에 의하여 박막에 형성된 응력이 증가하게 되고, 이 응력을 이완시키기 위하여 임계두께 이상에서 기종의 2차원 박막층 위에 3차원적인 형태의 아일랜드상으로 성장된다. 본 발명의 양자점 결정층은 이러한 방식으로 형성되어 아일랜드상으로 이루어지는 것이 특징이다.
본 실시예에 있어서 양자점 결정층은 InGaN으로 이루어지며, InN과 GaN의 상평형도를 고려하였을 때, In의 함량이 10몰% 이상인 것이 바람직하다.
상기 덮개층은 제1덮개층(4) 및 제2덮개층(5)으로 이루어진다. 본 실시예에 있어서 각각의 덮개층은 GaN으로 이루어지나, GaAs, AlGaAs, InAlAs, InGaAs, InGaAsP, InP 중의 어느 하나로서 상기 양자점 결정층보다 격자상수가 작은 물질로 형성될 수 있다.
본 발명은 상기 제1덮개층에 Si가 도핑된 것을 특징으로 한다. 양자점 결정층을 형성한 후, 덮개층을 형성하게 되는데, 상기 덮개층을 형성하는 단계에서 In의 이탈로 인하여 양자점 결정층의 형상이 손상될 염려가 있다. 양자점 결정층의 손상은 소자의 효율 저하의 원인이 될 뿐만 아니라, 양자점이 방출하는 빛의 파장을 변화시킬 수 있다. 따라서, 본 발명은 항계면활성제(Antisurfactant)의 효과를 갖고 있는 Si를 도핑함으로써, 양자점 결정층의 표면응력을 증가시켜 양자점 결정 층에서 In의 탈착이 일어나는 것을 방지하고 양자점 결정층이 더욱 0차원에 가까운 구조로 형성되도록 한다.
상기 제1덮개층은 650~700℃에서 성장되고, 상기 제2덮개층은 700~800℃에서 형성되거나, 또는 650~800℃의 온도 범위에서 점차적으로 성장온도가 증가하면서 형성되므로 결정성에 차이가 있다.
상기 N-GaN층(2) 및 P-GaN층(6)으로는 N도핑 및 P도핑이 가능한 어떠한 금속이라도 도펀트로 사용될 수 있다.
도 3은 본 발명에 따른 발광 다이오드의 다른 실시예를 나타내는 단면도이다. 도시된 바와 같이, 에피층의 특성 향상을 위하여 N-GaN층과 기판 사이에 U-GaN(7)층을 포함할 수 있다. 상기 U-GaN층은 도핑되지 않은 GaN층으로서, 기판과 N-GaN층이 직접적으로 연결될 경우, 물성의 차이로 인하여 캐리어의 효율이 저하되는 것을 방지한다.
도 4a 내지 4e는 본 발명에 따른 발광 다이오드의 제조방법의 일실시예를 단면도로 나타내는 순서도이다. 도시된 바와 같이, 기판 상부에 N-GaN층을 형성하는 단계(도 4a); 상기 N-GaN층 상부에 650~700℃에서, 아일랜드 형상인 양자점 결정층을 형성하는 단계(도 4b); 상기 양자점 결정층 상부에 덮개층을 형성하는 단계(도 4c 및 4d) 및 상기 덮개층 상부에 P-GaN층을 형성하는 단계(도 4e)를 포함하여 이 루어진다.
먼저 도 4a에 도시된 바와 같이, 먼저 기판의 상부에 MOCVD의 공정을 수행하여 N-GaN층을 적층한다. 전술하였듯이, 상기 단계에서는 에피층의 특성 향상을 위하여 N-GaN층 과 기판 사이에 U-GaN층을 적층하는 것이 바람직하다.
다음으로, 도 4b에 도시된 바와 같이, N-GaN층 상부에 MOCVD의 공정을 수행하여 양자점 결정층을 형성한다.
상기의 양자점 결정층은 자발형성 양자점 성장방법으로 형성한다. 자발형성 양자점 성장방법은 기판 혹은 버퍼층 상에 그보다 큰 격자상수를 가지는 물질을 증착하는 것이다. 이 때 격자상수가 큰 물질은 6~15Å 정도까지는 얇은 2차원적인 결정막으로 성장되지만, 그보다 두껍게 증착되면 응력 에너지를 완화시키기 위하여 자발적으로 3차원의 입체적인 결정으로 성장한다. 이렇게 성장된 입체적인 결정의 크기는 200~600Å정도가 되므로 양자점으로 사용할 수 있으며, 이 방법은 격자 불일치가 3~7% 정도의 물질계에서 주로 사용된다.
형성방법을 설명하면, 유기금속 화학증착 반응기내의 U-GaN층 또는 N-GaN층 위에 TMIn(Trimethyl Indium), TMGa(Trimethyl Galium) 및 NH3(Amonia) 원료가스를 주입하여 650~700℃에서 1Å/s의 성장속도로 9초간 성장시켜 3Å두께의 InGaN 양자점 결정층을 형성한다.
상기 자발형성 양자점 방법을 이용한 양자점의 성장시에는 표면의 이동도와 양자점 물질의 유량, 증착량 등의 공정 변수를 조절하여 적절한 양자점의 크기와 밀도를 얻게되며, 그에 적당한 온도는 벌크(Bulk) 에피층의 성장이 일어나는 온도에 비하여 대략 100℃ 정도 아래가 된다.
형성시간은 성장속도와 목표 두께에 따라 변화하며, 두께는 양자점 결정층내에 압축응력을 만들기 위해서는 6~15Å 정도로 하나, 30Å까지도 가능하다.
상기 실시예에서 양자점 결정층은 유기금속 화학증착법으로 성장시켰으나, 분자선 에피성장법(molecular beam epitaxy)을 이용하여 성장시킬 수도 있다.
상기 양자점이 형상을 갖추어 결정층이 형성되는데에는 소정의 시간이 필요하다. 따라서, 덮개층을 형성하기 전에 양자점 결정층이 충분히 형성되도록 20~40 초 정도의 정지단계를 거치는 것이 바람직하다.
다음으로, 도 4c 및 도 4d에 도시된 바와 같이, 상기 양자점 결정층 위에 덮개층을 형성한다. 본 실시예에서 상기 덮개층은 제1덮개층 및 제2덮개층으로 이루어진다.
상기 제1덮개층은 TMGa, NH3 및 SiH4 원료가스를 주입하여 650~700℃에서 5~15초 동안 성장시킨다. Si를 도핑하는 것은 전술하였듯이 양자점 결정층의 In 탈착 방지를 위한 것으로서, 상기 SiH4는 장시간 주입할 필요가 없으므로 3~6초 동안 주입한다. 본 실시예에서는 SiH4를 사용하였으나, Si(C2H5)4 를 사용하여 도핑할 수도 있다.
상기 제1덮개층은 조성물질이 벌크 성장하는 경우의 최적 온도에 배하여 수십에서 100℃가량 낮은 온도에서 이루어지게 되어 이동도의 저하가 현저해져서, 표면에 원자들이 채 안정된 위치를 찾기 전에 핵 생성이 일어나고 이곳으로부터 성장이 일어나는 결정 핵 성장(nucleation and growth) 방식을 따르게 되므로, 표면 형상이 다소 거칠게 된다. 이러한 표면 형상의 변화에 다른 효과는 양자점층의 적층에 따라 증가하는 에피층 내의 응력 증가와 더불어 양자점 형성 환경을 심하게 변화시킨다. 즉, 3D 전이를 위한 임계두께나 양자점의 핵생성을 위한 활성화에너지값을 낮추는 효과가 예상된다. 따라서, 다음에 설명하듯이 본 발명에서는 성장 온도를 이원화함으로써 표면의 균일화를 도모한다.
상기 정지단계를 거친 후, TMGa 및 NH3 원료가스를 주입하여 700~800℃에서 제2덮개층을 성장시킨다. 제1덮개층에 비하여 높은 온도에서 성장시키는 것은 결정성을 향상시키기 위한 것이다. 본 실시예에서는 성장온도를 700~800℃로 조절한 다음, 제2덮개층을 형성하였으나, 성장온도를 650~800℃의 온도 범위에서 점차적으로 증가시켜 형성할 수도 있다.
상기 제2덮개층의 두께가 증가함에 따라서 표면의 거칠기는 점차 감소하여 상기 덮개층 위에 형성될 박막의 균일도를 향상시킬 수 있다.
본 실시예에 있어서, 상기 각각의 덮개층은 GaN으로 이루어지나, GaAs, AlGaAs, InAlAs, InGaAs, InGaAsP, InP 중의 어느 하나로서 상기 양자점 결정층보다 격자상수가 작은 물질로 형성될 수 있다.
다음으로, 도 4e에 도시된 바와 같이, 제2덮개층의 상부에 MOCVD의 공정을 수행하여 P-GaN층을 적층한다.
도 6은 양자점 결정층 및 덮개층이 반복하여 적층된 발광 다이오드의 단면도이다. 본 발명은 이중 덮개층 구조로 표면을 균일하게 하였는바, 도시된 바와 같이, P-GaN층을 적층하기 전에 다시 양자점 결정층을 적층하여 다층 양자점 결정층 구조를 형성할 수 있다. 상기와 같은 다층 양자점 결정층 구조는 광출력을 대폭 향상시킬 수 있으며, 단일 다이오드 칩에서 다양한 파장 영역의 빛을 방출할 수 있어 광효율을 증가시킬 수 있는 효과가 기대된다.
본 발명의 발광구조에 전극을 형성하고 발광 다이오드 및 발광 소자를 형성하는 방법은 본 발명이 속하는 기술 분야에서 통상적 지식을 가진 자에게는 자명할 것인바, 이에 대한 구체적인 설명은 생략하기로 한다.
본 발명에 따른 발광 다이오드 및 그 제조방법에 의하면, 자발형성 양자점 성장방법을 이용함으로써, 종래의 기술에서 필요로 했던 마스크 공정을 생략할 수 있어 경제적으로 유리하다.
또, 종래의 기술에서 필요로 했던 기판 식각 공정을 필요로 하지 않으므로 경제적으로 유리할 뿐만 아니라, 기판의 손상을 방지할 수 있다.
다음으로 덮개층을 형성하는 과정에서 실리콘을 도핑함으로써, 양자점 결정층의 표면응력을 증가시켜, 양자점 결정층이 0차원에 가까운 구조를 갖게하여 광효율을 증가시킬 뿐만 아니라, In의 이탈을 효율적으로 방지할 수 있다.
마지막으로, 이중 덮개층 구조를 도입하고, 각 덮개층의 성장온도를 다르게 조절함으로써, 아일랜드 형상의 양자점 결정층 위에 형성된 덮개층의 균일도를 향상시킬 수 있고, 따라서 상기 덮개층 위에 반복하여 양자점 결정층을 형성할 수 있도록 한다.

Claims (8)

  1. 기판 상부에 N-GaN층, 활성층, 덮개층, P-GaN층이 순차적으로 적층된 발광구조를 포함하여 이루어진 발광 다이오드에 있어서,
    상기 활성층은 아일랜드(Island) 형상의 양자점 결정층으로 이루어지고, 상기 덮개층은 다층구조이며 실리콘이 도핑되어 이루어진 발광구조를 갖는 발광 다이오드.
  2. 제1항에 있어서, 상기 덮개층은 제1덮개층 및 제2덮개층으로 이루어지고, GaN으로 이루어진 것을 특징으로 하는 발광구조를 갖는 발광 다이오드.
  3. 삭제
  4. 제1항 또는 제2항에 있어서, 상기 N-GaN층과 기판 사이에 도핑되지 않은 U-GaN층을 더 포함하여 이루어진 것을 특징으로 하는 발광 구조를 갖는 발광 다이오드.
  5. 기판 상부에 N-GaN층을 형성하는 단계;
    상기 N-GaN층 상부에 650~700℃에서, 아일랜드(island) 형상의 양자점 결정층을 형성하는 단계;
    상기 양자점 결정층 상부에 Si가 도핑된 덮개층을 형성하는 단계; 및
    상기 덮개층 상부에 P-GaN층을 형성하는 단계를 포함하여 이루어진 발광다이오드의 제조방법.
  6. 제5항에 있어서, 상기 덮개층을 형성하는 단계는,
    650~700℃에서 Si를 도핑하여 제1덮개층을 증착하는 단계;
    상기 제1단계 이후, 1~10초 동안 증착을 정지시키는 단계; 및
    상기 제1덮개층 상부에 700~800℃에서 제2덮개층을 증착하는 단계로 이루어지는 것을 특징으로 하는 발광다이오드의 제조방법.
  7. 제5항에 있어서, 상기 덮개층을 형성하는 단계는,
    650~700℃에서 Si를 도핑하여 제1덮개층을 증착하는 단계;
    상기 제1단계 이후, 1~10초 동안 증착을 정지시키는 단계; 및
    상기 제1덮개층 상부에 650~800℃의 온도 범위에서 온도를 점차적으로 증가시키면서 제2덮개층을 증착하는 단계로 이루어지는 것을 특징으로 하는 발광다이오드의 제조방법.
  8. 제6항에 있어서, 상기 기판과 상기 N-GaN층 사이에 도핑되지 않은 U-GaN층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.
KR1020050059911A 2005-07-04 2005-07-04 덮개층을 포함한 양자점 발광 다이오드 및 그 제조방법 KR100658304B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050059911A KR100658304B1 (ko) 2005-07-04 2005-07-04 덮개층을 포함한 양자점 발광 다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050059911A KR100658304B1 (ko) 2005-07-04 2005-07-04 덮개층을 포함한 양자점 발광 다이오드 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100658304B1 true KR100658304B1 (ko) 2006-12-14

Family

ID=37733517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059911A KR100658304B1 (ko) 2005-07-04 2005-07-04 덮개층을 포함한 양자점 발광 다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100658304B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011026967A1 (de) 2009-09-07 2011-03-10 Emde Projects Gmbh Leuchtmittel auf basis nanoskaliger strukturen
KR101349444B1 (ko) 2007-06-21 2014-01-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR101459751B1 (ko) 2007-06-21 2014-11-12 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303505A (ja) 1997-04-25 1998-11-13 Sharp Corp 窒化ガリウム系半導体発光素子およびその製造方法
KR20020026619A (ko) * 2000-10-02 2002-04-12 추후제출 발광 화합물 반도체 장치 및 그 제조 방법
KR20030083821A (ko) * 2002-04-22 2003-11-01 엘지전자 주식회사 질화물 반도체 발광 소자의 제조 방법
JP2004247654A (ja) 2003-02-17 2004-09-02 Sharp Corp 酸化物半導体発光素子およびその製造方法ならびに酸化物半導体発光素子を用いた半導体発光装置
US6847052B2 (en) 2002-06-17 2005-01-25 Kopin Corporation Light-emitting diode device geometry

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303505A (ja) 1997-04-25 1998-11-13 Sharp Corp 窒化ガリウム系半導体発光素子およびその製造方法
KR20020026619A (ko) * 2000-10-02 2002-04-12 추후제출 발광 화합물 반도체 장치 및 그 제조 방법
KR20030083821A (ko) * 2002-04-22 2003-11-01 엘지전자 주식회사 질화물 반도체 발광 소자의 제조 방법
US6847052B2 (en) 2002-06-17 2005-01-25 Kopin Corporation Light-emitting diode device geometry
JP2004247654A (ja) 2003-02-17 2004-09-02 Sharp Corp 酸化物半導体発光素子およびその製造方法ならびに酸化物半導体発光素子を用いた半導体発光装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101349444B1 (ko) 2007-06-21 2014-01-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR101459751B1 (ko) 2007-06-21 2014-11-12 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
WO2011026967A1 (de) 2009-09-07 2011-03-10 Emde Projects Gmbh Leuchtmittel auf basis nanoskaliger strukturen
DE102009040329A1 (de) 2009-09-07 2011-03-10 Emde Projects Gmbh Leuchtmittel auf Basis nanoskaliger Strukturen

Similar Documents

Publication Publication Date Title
JP5050123B2 (ja) 半導体素子
JP4693547B2 (ja) 半導体基板、半導体素子、及び半導体発光素子
JP3909811B2 (ja) 窒化物半導体素子及びその製造方法
US7943494B2 (en) Method for blocking dislocation propagation of semiconductor
US10109767B2 (en) Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same
US10593831B2 (en) Nitride semiconductor multilayer film reflector and light-emitting device using the same
KR20150006444A (ko) 비-균일 다중 양자 우물 구조
JP7169613B2 (ja) 窒化物半導体発光素子の製造方法
JP2010010678A (ja) 量子ドットデバイスおよびその製造方法
US20230006092A1 (en) Light-emitting structure, method for producing the light-emitting structure, and light-emitting device
KR20220100554A (ko) 자외선 발광 소자
WO2017076116A1 (zh) 一种led外延结构及制作方法
WO2008029915A1 (fr) Dispositif d'émission de lumière à semiconducteur et son procédé de fabrication
KR100658304B1 (ko) 덮개층을 포함한 양자점 발광 다이오드 및 그 제조방법
JPH10247744A (ja) 半導体発光素子およびその製法
CN117561614A (zh) 铝氮化物层的制造方法
KR102438816B1 (ko) 알루미늄질화물 템플릿을 제조하는 방법
JP7318603B2 (ja) Iii族窒化物半導体素子の製造方法
CN109873063B (zh) 发光二极管外延片及其生长方法
JP7008292B2 (ja) 窒化物半導体発光素子及びその製造方法
US9887317B2 (en) Light-emitting device and manufacturing method thereof
CN109888064B (zh) 发光二极管外延片的生长方法
JP5128075B2 (ja) 化合物半導体基板、その製造方法及び半導体デバイス
CN109065684B (zh) 一种含有应变调制结构的InGaN/GaN多量子阱结构
KR101875231B1 (ko) 질화물계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 11